TWI779772B - 訊號處理方法以及訊號處理器 - Google Patents

訊號處理方法以及訊號處理器 Download PDF

Info

Publication number
TWI779772B
TWI779772B TW110129960A TW110129960A TWI779772B TW I779772 B TWI779772 B TW I779772B TW 110129960 A TW110129960 A TW 110129960A TW 110129960 A TW110129960 A TW 110129960A TW I779772 B TWI779772 B TW I779772B
Authority
TW
Taiwan
Prior art keywords
bit codes
symbol
temporary storage
decoding
names
Prior art date
Application number
TW110129960A
Other languages
English (en)
Other versions
TW202308359A (zh
Inventor
周宏儒
方文志
張永樂
林柏丞
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110129960A priority Critical patent/TWI779772B/zh
Priority to US17/646,299 priority patent/US20230052659A1/en
Application granted granted Critical
Publication of TWI779772B publication Critical patent/TWI779772B/zh
Publication of TW202308359A publication Critical patent/TW202308359A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/007—Digital input from or digital output to memories of the shift register type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Communication Control (AREA)

Abstract

一種訊號處理方法，包含以下步驟：藉由訊號接收電路接收輸入訊號，並解析輸入訊號以產生多個位元碼；藉由移位暫存器依據時間序列暫存第一部分的多個位元碼，並於移位暫存器存滿時啟動解碼器；當第一部分的多個位元碼符合解碼表規則以及邊界偵測規則時，藉由解碼器依據第一部分的多個位元碼進行邊界校準。

Description

訊號處理方法以及訊號處理器
本揭示中所述實施例內容是有關於一種訊號處理方法以及訊號處理器，特別是關於一種關於解碼邊界校準的訊號處理方法以及訊號處理器。
在10BASE-T1S的規範中，實體層將需要傳遞的4B符號(4B Symbol)透過4B/5B編碼轉換成5B符號(5B Symbol)，接著5B符號會經過差動曼徹斯特編碼(Differential Manchester Encoding, DME)將每個位元碼轉換成DME符號(DME Symbol)，並以序列傳輸的方式來進行雙方資料的傳遞。然而在資料傳遞的過程中，受到通道影響(Channel Effect)與射頻干擾(Radio Frequency)等因素，接收端有機率在一開始接收資料的過程中損失或遺失DME符號而造成5B邊界(5B Boundary)偵測錯誤。因此，需要5B邊界偵測策略來解決此問題。
本揭示之一些實施方式是關於一種訊號處理方法，包含以下步驟：藉由訊號接收電路接收輸入訊號，並解析輸入訊號以產生多個位元碼；藉由移位暫存器依據時間序列暫存第一部分的多個位元碼，並於移位暫存器存滿時啟動解碼器；當第一部分的多個位元碼符合解碼表規則以及邊界偵測規則時，藉由解碼器依據第一部分的多個位元碼進行邊界校準。
本揭示之一些實施方式是關於一種訊號處理器，包含訊號接收電路、移位暫存器以及解碼器。訊號接收電路用以接收輸入訊號，並解析輸入訊號以產生多個位元碼。移位暫存器依據時間序列暫存第一部分的多個位元碼。解碼器用以於移位暫存器存滿時啟動，並用以當第一部分的多個位元碼符合解碼表規則以及邊界偵測規則時，依據第一部分的多個位元碼進行邊界校準。
綜上所述，本揭示的訊號處理方法以及訊號處理器能讓使用者根據自行設定多個5B符號的組合來進行5B邊界偵測的策略能彈性地根據不同情況去調整邊界偵測規則是否要更加嚴謹或放寬，並且在10BASE-T1S的規範中也能有效避免SSD(H)或BEACON(N)的誤判，使偵測5B邊界的正確率能有效提升。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的訊號處理器100的示意圖。以第1圖示例而言，訊號處理器100包含訊號接收電路110、移位暫存器130以及解碼器150。於連接關係上，訊號接收電路110耦接於移位暫存器130，暫存器130耦接於解碼器150。
上述訊號處理器100的配置僅為示例的目的，訊號處理器100的各種配置皆在本揭示的範圍中。關於訊號處理器100的詳細操作方式，將於以下配合第2圖一併進行說明。
請參閱第2圖。第2圖是依照本揭示一些實施例所繪示的訊號處理方法200的流程圖。訊號處理方法200可應用於如第1圖的訊號處理器100。以下請一併參考第1圖以及第2圖。
請先參閱第3圖。第3圖是依照本揭示一些實施例所繪示的4B/5B編碼對照圖。於部分實施例中，本案的第1圖的訊號處理器和第2圖的訊號處理方法適用於如第3圖所繪示的4B/5B編碼對照圖。
舉例而言，符號名稱0對應的4B編碼的位元碼係為0000，符號名稱0對應的5B編碼的位元碼係為11110。其餘依此類堆。需注意的是，於部分實施例中，當接收或傳送位元碼時，係由最低有效位元(LSB)傳送。即，當與符號名稱0對應的5B編碼的位元碼係為11110時，訊號接收電路110的接收順序係為0、1、1、1、1。其餘依此類推。
請回頭參閱第2圖。在步驟S210中，藉由訊號接收電路接收輸入訊號並解析輸入訊號以產生多個位元碼。於部分實施例中，輸入訊號係由訊號發射器(未繪示)所傳送，並由如第1圖所繪示的訊號接收電路110所接收。於部分實施例中，訊號接收電路110接收輸入訊號後，解析輸入訊號中的曼徹斯特編碼符號以產生多個位元碼，並將多個位元碼依序傳送至移位暫存器130暫存。
在步驟S230中，藉由移位暫存器依據時間序列暫存多個位元碼，並於移位暫存器的多個暫存空間存滿多個位元碼時啟動解碼器。於部分實施例中，如第1圖所繪示的移位暫存器130依據時間序列暫存多個位元碼。於部分實施例中，如第1圖所繪示的移位暫存器130依據時間序列暫存多個位元碼，當位元碼存滿移位暫存器130的暫存空間後，如第1圖所繪示的解碼器150啟動。於部分實施例中，在解碼器150解出5B邊界之前，若接收到新的位元碼，解碼器150會更新移位暫存器130並將最舊的位元碼進行排除。
請一併參閱第4圖。第4圖是依照本揭示一些實施例所繪示的訊號處理方法200的操作示意圖。於部分實施例中，第4圖係依據第1圖中的移位暫存器130所繪示的訊號處理方法200的操作示意圖。如第4圖所繪式，於時間T時，如第1圖所繪示的訊號接收電路110接收輸入訊號，輸入訊號包含位元碼0001100011001000010011011。
如第4圖所繪示，於部分實施例中，以5碼進行編碼的情況下，如第1圖所繪示的移位暫存器130包含3個5碼的暫存空間132A、132B、132C。如第4圖所繪示，子移位暫存器132A至132C分別包含5個暫存格可暫存5個位元碼。
如第4圖所繪示，移位暫存器130依據時間序列暫存輸入訊號的位元碼。
於時間T+15時，移位暫存器130的暫存空間132A至132C存滿位元碼110000110010000。此時，如第1圖所繪示的解碼器150啟動。另一方便，於時間T至時間T+15t時，由於移位暫存器130尚未存滿位元碼，移位暫存器130不啟動。
請回頭參閱第2圖。於步驟S240中，判斷暫存於移位暫存器中的多個位元碼是否符合解碼表規則以及邊界偵測規則。於部分實施例中，步驟S240係由如第1圖所繪示的解碼器150所執行。
於部分實施例中，邊界偵測規則係由使用者設定。
當於步驟S240中判定暫存於移位暫存器中的多個位元碼符合解碼表規則以及邊界偵測規則時，執行步驟S250。於步驟S250中，藉由解碼器依據暫存於移位暫存器中的多個位元碼進行邊界校準。
另一方面，當於步驟S240中判定暫存於移位暫存器中的多個位元碼不符合解碼表規則以及邊界偵測規則時，回到步驟S230，由如第1圖所繪示的解碼器150等待移位暫存器130持續更新位元碼直到暫存於移位暫存器130中的多個位元碼符合解碼表規則以及邊界偵測規則。
請參閱第5圖。第5圖是依照本揭示一些實施例所繪示的另一訊號處理方法200的操作示意圖。於部分實施例中，第5圖係依據第1圖中的移位暫存器130所繪示的訊號處理方法200的操作示意圖。如第5圖所繪式，於時間T時，於步驟S210中，如第1圖所繪示的訊號接收電路110接收輸入訊號。輸入訊號包含位元碼zzz1100011001000010011011，其中z係為損毀的資料。
於部分實施例中，當判定到具有資料毀損的位元碼時，解碼器150將資料毀損的位元碼認定為SILENCE(I)，所對應的符號名稱為I。
舉例而言，請參閱第5圖。於時間T+15t時，暫存空間132A暫存的位元碼係為zzz11，暫存空間132B暫存的位元碼係為00011，暫存空間132C暫存的位元碼係為00100。解碼器150依據如第3圖所繪示的解碼表300判定與暫存空間132A所儲存的5碼位元碼相對應的符號名稱為I，與暫存空間132B所儲存的5碼位元碼相對應的符號名稱為J，與暫存空間132C所儲存的5碼位元碼相對應的符號名稱為H。
於部分實施例中，解碼器150更用以判定移位暫存器130所暫存的位元碼是否符合邊界偵測規則，以下將對邊界偵測規則進行說明。
於部分實施例中，特定符號名稱包含符號名稱J、符號名稱H、符號名稱N、符號名稱T。於部分實施例中，符號名稱J係為同步J(SYNC(J))，符號名稱H係為資料流開頭分隔符號H(SSD(H))，符號名稱N係為信標N(BEACO(N))，符號名稱T係為心跳T(HB(T))。
請參閱第6圖。第6圖是依照本揭示一些實施例所繪示的資料格式的示意圖。第6圖中繪式了4種常見的5B編碼的資料格式。第一種為封包標頭類型一(Packet Header Type 1)，係由多個符號名稱J後接兩個符號名稱H後接資料的型態所組成。第二種為封包標頭類型二(Packet Header Type 2)，係由多個符號名稱J後接符號名稱T後接符號名稱R所組成。第三種為PLCA命令(PLCA Command)，係由五個符號名稱N所組成。第四種為心跳命令(Heartbeat Command)，係由五個符號名稱T所組成。
由第6圖可得知，符號名稱J的後面會接符號名稱J、符號名稱H或符號名稱T。於部分實施例中，當如第1圖所繪示的解碼器150判定與如第4圖所繪示的暫存空間132A所暫存的多個位元碼對應的符號名稱係為J時，解碼器150即依據移位暫存器130所暫存的多個位元碼鎖定解碼邊界以進行解碼。
由於符號名稱H與符號名稱N在5B編碼下均只有1碼的數值為1，造成只要出現連續的符號名稱H與符號名稱N的組合則很容易將兩個混淆而造成判斷錯誤。由第6圖可得知，根據10BASE-TIS的規格與傳輸格式，符號名稱H只會出現兩個後，會接符號名稱0至F的資料。因此，使用3個可暫存5碼位元碼的暫存空間大小的移位暫存器130即可避免符號名稱H與符號名稱N之間的混淆。
於部分實施例中，當如第1圖所繪示的解碼器150判定與如第4圖所繪示的暫存空間132A所暫存的多個位元碼對應的符號名稱係為H時，解碼器150判定如第4圖所繪示的暫存空間132B所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後對應的是否係為符號名稱H。
當暫存空間132B所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後係為符號名稱H時，解碼器150即依據移位暫存器130所暫存的多個位元碼鎖定解碼邊界以進行解碼。即，當連續兩個符號名稱H出現時，解碼器150即鎖定解碼邊界。
請繼續參閱第6圖。由於符號名稱N會連續出現5次，即使損失10個位元碼的資訊，還是有3個符號名稱N存在。因此，針對此特性設置邊界偵測規則，以避免與符號名稱H混淆的情況發生。即當判定有連續三個符號名稱N出現時，鎖定解碼邊界。
於部分實施例中，當如第1圖所繪示的解碼器150判定與如第4圖所繪示的暫存空間132A所暫存的多個位元碼對應的符號名稱係為N時，由解碼器150判定暫存空間132B中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後，是否係為符號名稱N。此外，解碼器150並判定暫存空間132C中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後是否係為符號名稱N。
當暫存空間132B中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後係為符號名稱N，且暫存空間132C中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後係為符號名稱N時，解碼器150即依據移位暫存器130所暫存的多個位元碼鎖定解碼邊界以進行解碼。
此外，如第6圖所繪示，由於符號名稱T會連續出現5次，即使損失10個位元碼的資訊，還是有3個符號名稱T存在。因此，同樣針對此特性設置邊界偵測規則，以避免與符號名稱H混淆的情況發生。即當判定有連續三個符號名稱T出現時，鎖定解碼邊界。
於部分實施例中，當如第1圖所繪示的解碼器150判定與如第4圖所繪示的暫存空間132A所暫存的多個位元碼對應的符號名稱係為T時，由解碼器150判定暫存空間132B中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後是否係為符號名稱T。此外，解碼器150並判定暫存空間132C中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後是否係為符號名稱T。
當暫存空間132B中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後係為符號名稱T，且暫存空間132C中所暫存的多個位元碼依據如第3圖所繪示的解碼表300的規則進行解碼後係為符號名稱T時，解碼器150即依據移位暫存器130所暫存的多個位元碼鎖定解碼邊界以進行解碼。
於其他一些實施例中，邊界偵測規則亦可將符號名稱I列入考量，以增加使用上的彈性。如上所述的邊界偵測規則僅作為例示說明之用，本案的實施方式不以上述為限制。
綜上所述，本揭示藉由提供一種訊號處理方法以及訊號處理器，藉由多個5B符號名稱組合來進行判斷的機制能避免誤判外，同時具有更多的彈性來根據不同情況去調整判斷邊界偵測規則是否要更加嚴謹或放寬，使判斷5B邊界的正確率能有效提升。
於部分實施例中，解碼器150可為伺服器或其他裝置。於部分實施例中，解碼器150可以是具有暫存、運算、資料讀取、接收訊號或訊息、傳送訊號或訊息等功能的伺服器、電路、中央處理單元（central processor unit, CPU）、微解碼器（MCU）或其他具有同等功能的裝置。於部分實施例中，移位暫存器130可以是具有訊號暫存或類似功能的電路。訊號接收電路110可以是具有訊號接收等功能的元件或類似功能的元件。
另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。
雖然本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:訊號處理器
110:訊號接收電路
130:移位暫存器
150:解碼器
200:訊號處理方法
S210,S230,S240,S250:步驟
300:解碼表
132A,132B,132C:暫存空間
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的訊號處理器的示意圖； 第2圖是依照本揭示一些實施例所繪示的訊號處理方法的流程圖； 第3圖是依照本揭示一些實施例所繪示的4B/5B編碼對照圖； 第4圖是依照本揭示一些實施例所繪示的訊號處理方法的操作示意圖； 第5圖是依照本揭示一些實施例所繪示的訊號處理方法的操作示意圖；以及 第6圖是依照本揭示一些實施例所繪示的資料格式的示意圖。
200:訊號處理方法
S210,S230,S240,S250:步驟

Claims (10)

  1. 一種訊號處理方法，包含：藉由一訊號接收電路接收一輸入訊號，並解析該輸入訊號以產生複數個位元碼；藉由一移位暫存器依據一時間序列暫存一第一部分的該些位元碼，並於該移位暫存器存滿時啟動一解碼器；當該第一部分的該些位元碼符合一解碼表規則以及一邊界偵測規則時，藉由該解碼器依據該第一部分的該些位元碼進行邊界校準；其中該邊界偵測規則包含：當該第一部分的該些位元碼係對應於一符號名稱J、連續複數個符號名稱H、連續複數個符號名稱N或連續複數個符號名稱T，鎖定一解碼邊界。
  2. 如請求項1所述的訊號處理方法，其中該移位暫存器包含複數個暫存空間，且該些移位暫存器均包含5個暫存格，其中該移位暫存器係以5碼進行編碼。
  3. 如請求項2所述的訊號處理方法，其中該邊界偵測規則包含該些暫存空間中的一第一暫存空間所暫存的部分的該些位元碼依據該解碼表規則進行解碼後是否符合複數個特定符號名稱中的一者。
  4. 如請求項3所述的訊號處理方法，其中該邊 界偵測規則更包含：當該些特定符號名稱中的該者係為該符號名稱J時，由該解碼器依據該移位暫存器所暫存的部分的該些位元碼鎖定該解碼邊界。
  5. 如請求項3所述的訊號處理方法，其中該邊界偵測規則更包含：當該些特定符號名稱中的該者係為該些符號名稱H中的一第一符號名稱H時，由該解碼器判定該些暫存空間中的一第二暫存空間所暫存的部分的該些位元碼依據該解碼表規則進行解碼後是否係為該些符號名稱H中的一第二符號名稱H；以及當該第二暫存空間所暫存的部分的該些位元碼依據該解碼表規則進行解碼後係為該些符號名稱H中的該第二符號名稱H時，由該解碼器依據該移位暫存器所暫存的部分的該些位元碼鎖定該解碼邊界。
  6. 如請求項3所述的訊號處理方法，其中該邊界偵測規則更包含：當該些特定符號名稱中的該者係為該些符號名稱N中的一第一符號名稱N時，由該解碼器判定該些暫存空間中的一第二暫存空間中所暫存的部分的該些位元碼依據該解碼表規則進行解碼後是否係為該些符號名稱N中的一第二符號名稱N； 由該解碼器判定該些暫存空間中的一第三暫存空間中所暫存的部分的該些位元碼依據該解碼表規則進行解碼後是否係為該些符號名稱N中的一第三符號名稱N；以及當該第二暫存空間所暫存的部分的該些位元碼依據該解碼表規則進行解碼後係為該些符號名稱N中的該第二符號名稱N且該第三暫存空間所暫存的部分的該些位元碼依據該解碼表規則進行解碼後係為該些符號名稱N中的該第三符號名稱N時，由該解碼器依據該移位暫存器所暫存的部分的該些位元碼鎖定該解碼邊界。
  7. 如請求項3所述的訊號處理方法，其中該邊界偵測規則更包含：當該些特定符號名稱中的該者係為該些符號名稱T中的一第一符號名稱T時，由該解碼器判定該些暫存空間中的一第二暫存空間中所暫存的部分的該些位元碼依據該解碼表規則進行解碼後是否係為該些符號名稱T中的一第二符號名稱T；由該解碼器判定該些暫存空間中的一第三暫存空間中所暫存的部分的該些位元碼依據該解碼表規則進行解碼後是否係為該些符號名稱T中的一第三符號名稱T；以及當該第二暫存空間所暫存的部分的該些位元碼依據該解碼表規則進行解碼後係為該些符號名稱T中的該第二符號名稱T且該第三暫存空間所暫存的部分的該些位元碼依據該解碼表規則進行解碼後係為該些符號名稱T中的該第 三符號名稱T時，由該解碼器依據該移位暫存器所暫存的部分的該些位元碼鎖定該解碼邊界。
  8. 一種訊號處理器，包含：一訊號接收電路，用以接收一輸入訊號，並解析該輸入訊號以產生複數個位元碼；一移位暫存器，依據一時間序列暫存一第一部分的該些位元碼；以及一解碼器，用以於該移位暫存器存滿時啟動，並用以當該第一部分的該些位元碼符合一解碼表規則以及一邊界偵測規則時，依據該第一部分的該些位元碼進行邊界校準；其中該邊界偵測規則包含：當該第一部分的該些位元碼係對應於一符號名稱J、連續複數個符號名稱H、連續複數個符號名稱N或連續複數個符號名稱T，鎖定一解碼邊界。
  9. 如請求項8所述的訊號處理器，其中當該第一部分的該些位元碼不符合該解碼表規則以及該邊界偵測規則時，該移位暫存器進行更新以暫存一第二部分的該些位元碼，該解碼器更用以判斷該第二部分的該些位元碼是否符合該解碼表規則以及該邊界偵測規則。
  10. 如請求項9所述的訊號處理器，其中該第二 部分的該些位元碼係由該第一部分的該些位元碼位移一位所組成。
TW110129960A 2021-08-13 2021-08-13 訊號處理方法以及訊號處理器 TWI779772B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110129960A TWI779772B (zh) 2021-08-13 2021-08-13 訊號處理方法以及訊號處理器
US17/646,299 US20230052659A1 (en) 2021-08-13 2021-12-29 Signal processing method and signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110129960A TWI779772B (zh) 2021-08-13 2021-08-13 訊號處理方法以及訊號處理器

Publications (2)

Publication Number Publication Date
TWI779772B true TWI779772B (zh) 2022-10-01
TW202308359A TW202308359A (zh) 2023-02-16

Family

ID=85176926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129960A TWI779772B (zh) 2021-08-13 2021-08-13 訊號處理方法以及訊號處理器

Country Status (2)

Country Link
US (1) US20230052659A1 (zh)
TW (1) TWI779772B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW215509B (en) * 1992-06-22 1993-11-01 Ibm Hub and interface for isochronous token-ring
USRE39216E1 (en) * 1992-11-02 2006-08-01 Negotiated Data Solutions Llc Asynchronous processor access to a switch table in a network with isochronous capability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008389A (ko) * 1992-09-30 1994-04-29 가나이 쯔또무 화상신호처리장치 및 이것을 사용한 정보송수신장치
JP4208432B2 (ja) * 2001-04-26 2009-01-14 キヤノン株式会社 記録ヘッド及び該記録ヘッドを用いた記録装置
JP3930280B2 (ja) * 2001-09-27 2007-06-13 株式会社東芝 符号化画像データ復号装置、方法およびプログラム
JP2011028543A (ja) * 2009-07-27 2011-02-10 Renesas Electronics Corp 情報処理システム及びその情報処理方法
US9360915B1 (en) * 2012-04-26 2016-06-07 Marvell International Ltd. Dynamically controlling clocking rate of a processor based on user defined rule
EP3438976A4 (en) * 2016-03-31 2019-04-24 Sony Corporation INFORMATION PROCESSING DEVICE AND METHOD
US10749529B2 (en) * 2017-09-29 2020-08-18 Crossbar, Inc. Memory device including integrated deterministic pattern recognition circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW215509B (en) * 1992-06-22 1993-11-01 Ibm Hub and interface for isochronous token-ring
USRE39216E1 (en) * 1992-11-02 2006-08-01 Negotiated Data Solutions Llc Asynchronous processor access to a switch table in a network with isochronous capability

Also Published As

Publication number Publication date
TW202308359A (zh) 2023-02-16
US20230052659A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
CN105743621B (zh) 基于极化码的harq信号发送、接收方法及装置
US5349589A (en) Generalized viterbi algorithm with tail-biting
FI114515B (fi) Menetelmä ja laite dekooderin optimoimiseksi
CN100499824C (zh) 防止非字节对齐和/或位移位位置起始码仿效的方法和***
US3466601A (en) Automatic synchronization recovery techniques for cyclic codes
EP0127984B1 (en) Improvements to apparatus for decoding error-correcting codes
JP2000513164A (ja) 誤り保護付き可変長コーディング
EP3994799B1 (en) Iterative bit flip decoding based on symbol reliabilities
US11817882B2 (en) Decoding method, decoding device, and readable storage medium
JP2000516415A (ja) 誤差率を最小化するためにソフト情報出力を用いるデコーダ
CN109347487A (zh) 基于比特冻结辅助的极化码scl译码方法
JPS60180222A (ja) 符号誤り訂正装置
JPS5831136B2 (ja) ディジタル信号伝送方式
TWI779772B (zh) 訊號處理方法以及訊號處理器
EP4164131A1 (en) System and method for transition encoding with reduced error propagation
CN115708353A (zh) 信号处理方法以及信号处理器
US10305631B1 (en) System and method for frame synchronization
Perkins et al. Robust data compression: consistency checking in the synchronization of variable length codes
JPH10511833A (ja) チャネル信号を情報信号に復号する装置及びこの装置を具える再生装置
JP3673222B2 (ja) 可変長符号化方法及び装置並びに可変長復号化方法及び装置
Xu et al. Hard decision and iterative joint source channel coding using arithmetic codes
JP3119027B2 (ja) 符号化方式および復号方式および符号化／復号方式
JPH1075186A (ja) マンハッタンあるいはハミングメトリックスキームに基づくビテルビデコーダのための信号のデコード
Perkins et al. A scheme for the synchronization of variable length codes
JPS5824282A (ja) 制御信号伝送方式

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent