TWI775299B - 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 - Google Patents

在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 Download PDF

Info

Publication number
TWI775299B
TWI775299B TW110103821A TW110103821A TWI775299B TW I775299 B TWI775299 B TW I775299B TW 110103821 A TW110103821 A TW 110103821A TW 110103821 A TW110103821 A TW 110103821A TW I775299 B TWI775299 B TW I775299B
Authority
TW
Taiwan
Prior art keywords
virtual
model
netlist
voltage
electronic design
Prior art date
Application number
TW110103821A
Other languages
English (en)
Other versions
TW202232359A (zh
Inventor
陳駿盛
陳育志
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110103821A priority Critical patent/TWI775299B/zh
Priority to CN202110178210.XA priority patent/CN114841116A/zh
Priority to US17/373,790 priority patent/US11537776B2/en
Publication of TW202232359A publication Critical patent/TW202232359A/zh
Application granted granted Critical
Publication of TWI775299B publication Critical patent/TWI775299B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/12—Symbolic schematics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

本發明提出了一種在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，包含在一由電子設計自動化平台所生成的網表中或是一製程設計套件的電路圖中***具有安全操作區域設定的虛擬元件及其模型，並設定該虛擬元件與該模型之參數，使得該虛擬元件不會對該網表或該電路圖的原有電路造成影響、在該電子設計自動化平台上對該網表或該電路圖進行安全操作區域檢查、以及檢視在該安全操作區域檢查中由該虛擬元件與該模型所觸發的違反該安全操作區域設定的警示訊息，以得知違反該安全操作區域設定的佈局位置。

Description

在電子設計自動化平台上進行電壓規則檢查的電腦實施方法
本發明大體上與一種進行電壓規則檢查的電腦實施方法有關，更具體言之，其係關於藉由***帶有設定於元件模型的安全操作區域(safe operating area,SOA)設定的虛擬(pseudo)元件模型來執行特定電壓規則檢查的電腦實施方法。
金屬氧化物半導體(MOS)積體電路必須確保其設計沒有違反特定的電性設計規則。例如，對於MOS元件而言，如果穿過閘氧化層的電壓超過該閘氧化層所能承受的量值，其電荷轉移行為將使該閘氧化層破裂，造成元件失效或不可靠。此現象稱為閘氧化層崩潰。類似的電壓崩潰現象也見於高、低電壓域之間的導線，其絕緣層電壓差的耐壓上限。
同樣地，如果從源極到汲極的電壓或是汲極到源極的電壓大到一個MOS元件的通道無法承載，此過大的電流有可能會擊穿通道，造成電路失效，甚至因為過熱損害到元件。這在通道長度小與高壓的元件設計中特別容易發生。另一種可能的失效是發生在當一個MOS元件的源極電壓或汲極電壓相對於其基板電壓而言過大時，此時源極或汲極到基板的接面會崩潰，造成不預期錯誤的電路表現。
上述提到這些類型的問題可以藉由制定與遵循特定的高壓電性設計規則來避免。隨著積體電路的尺寸不斷地縮小與電晶體密度不斷地增加，電路設計師已轉向使用自動化設計工具、佈局工具以及檢驗工具來處理大量這類冗雜、易出錯的工作。電路設計師通常採用市面上商用可得的電路模擬器軟體，如SPICE(Simulation Program with Integrated Circuit Emphasis，積體電路通用模擬程式)類的各種軟體，來進行稱為設計規範檢驗(design rule check,DRC)或是電性規範檢驗(electrical rule check,ERC)之操作，以試圖開發出遵循電性設計規範的電路並完善其電路性能。為了確保所設計的電路遵循電性設計規則，吾人希望能夠在這類模擬中偵測是否有違反高壓設計規範的情況發生。
然而，現行這類模擬器軟體並無法直觀地實現後段佈局繞線之間的電壓規則檢查，也無法簡易地標記出屬於不同電壓域的金屬線。由於網表(Netlist)各節點的電壓和電流本身就是電路模擬器(circuit simulator)求解克希何夫電壓和電流定律(KVL和KCL)方程組的輸出值，也是輸入值，這個迭代(iteration)過程無法在電路模擬之初就檢查電壓，亦無法檢查到複數個元件之間或是金屬繞線之間的電壓跨壓值。如此，使用者必須小心地監測電晶體的各個節點來驗證其在各種情況下不會出現問題。此種缺點在分布大量高壓節點的電路或快閃記憶體架構中更為明顯。
從前述的討論可知，目前業界仍需要對現有電路模擬器的電壓規則檢查進行改良，以提供更完善的檢測，符合實際設計需求。
有鑑於上述習知技術的缺失，本發明特此提出了一種新穎的電壓規則檢查方法，其特點在於在可執行檢查的網表或電路圖中***帶有安全操作區域(safe operating area,SOA)設定的虛擬(pseudo)元件及其模型，以此來達到檢查特 定電路區段的電壓規則之功效，進而克服習知技術無法標記或檢查後段佈局繞線之間或是不同電壓域或電路區塊之間的跨壓的問題。
本發明的目的為提出一種在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，包含在一由電子設計自動化平台所生成的網表中或是一製程設計套件的電路圖中***具有安全操作區域設定的虛擬元件與該虛擬元件的模型，並設定該虛擬元件與該模型之參數，使得該虛擬元件不會對該網表或該電路圖的原有電路造成影響、在該電子設計自動化平台上對該網表或該電路圖進行安全操作區域檢查、以及檢視在該安全操作區域檢查中由該虛擬元件與該模型所觸發的違反該安全操作區域設定的警示訊息，以得知違反該安全操作區域設定的佈局位置。
本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。
101:處理器
102:DRAM
103:磁碟機
104:使用者介面
105:輸入/輸出裝置
501,502:執行式
901:模型檔
1001:反向器
1101:虛擬元件模型
1201:警示訊息
1401:虛擬元件模型
1501:警示訊息
1601-1611:步驟
1700:硬體層
1702:處理器
1704:DRAM
1706:使用者介面
1708:輸出裝置
1710:磁碟機
1720:軟體層
1722:電路模擬器
1724:電壓規則
1726:模型檔
1728:虛擬元件
1730:執行疊
1732:警示判定結果
1734:LOG檔
1736:測試報告
1738:電路修改
1740:電路資料庫
Cvrc1,Cvrc2:虛擬電容模型
本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中：第1圖描繪出了用來執行本發明電腦實施方法的一般用途型電腦架構；第2圖為HSPICE®程式介面上的一網表範例；第3圖為一安全操作區域(safe operating area,SOA)的數據圖範例；第4圖為HSPICE®程式介面上五種虛擬元件的一安全操作區域檢查的輸出資料訊息；第5圖為根據本發明實施例在一網表中***虛擬元件(pseudo device)的範例； 第6圖為根據本發明實施例在一電路圖中***虛擬元件的範例；第7圖為根據本發明實施例在一電路圖中***虛擬元件的另一範例。
第8圖與第9圖為根據本發明實施例以HSPICE®的SOA語法以及電路符號型態存在的數種虛擬元件及其模型；第10圖至第12圖分別為根據本發明實施例在電路圖與網表中的實體元件之間***虛擬元件以及其執行SOA檢查後所觸發的警示訊息；第13圖至第15圖分別為根據本發明實施例在電路圖與網表中的不同電壓域之間***虛擬元件以及其執行SOA檢查後所觸發的警示訊息；第16圖為根據本發明實施例在電子設計自動化平台上進行電壓規則檢查的電腦實施方法的流程；以及第17圖為根據本發明實施例在硬體層與軟體層上執行本發明電壓規則檢查方法的系統方塊圖。
須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。
本發明的一或多個實施例屬於一種以數位電腦檔案形式來檢查積體電路(IC)設計的方法，此類檔案會描繪出多個特徵以及其在一遮罩層上的位置。此檢查之操作會判定這類IC設計是否有遵循製造技術相關的設計規則(例如判定特徵間預定的間距關係)或是判定這類IC設計是否有遵循電性規則(例如偵測IC布局層級間潛在的對位失準或是超出安全操作區域)。較佳來說，本發明一或多個這類實施例係在一電腦實施的設計規則檢查或電性規則檢查程式或電路 模擬程式上實作。下文的描述中會提出許多特定的細節讓閱者對本發明有更全面的了解。然而，須了解到對本領域的一般技術人士而言，其不需要本發明的一些或所有這類的特定細節也可以實施本發明的一些實施例。在其他例子中將不會詳細說明習知的流程操作，避免模糊本發明的焦點。
第1圖描繪出了用來執行本發明電腦實施方法的一般用途型電腦架構100。使用者透過包含顯示器、鍵盤、滑鼠等設備的使用者介面104來輸入執行本發明電腦實施方法的指令。處理器101會讀取來自動態隨機存取記憶體(DRAM)102的電腦可讀取式編碼與資料並對其進行運算與處理。高容量儲存裝置，如磁碟機103，可提供與本發明電腦實施方法相關的程式碼與資料來載入DRAM 102。輸入/輸出裝置105，可提供資料連接將數據傳輸到其他設備，如網路、數據機、印表機等。
本發明的電腦實施方法大體上是透過使用上述電腦架構100上所安裝的一電子設計自動化(Electronic design automation,EDA)平台來實行，例如包含SYNOPSYS®公司的HSPICE®或HSIM®、CADENCE®公司的SPECTRE®、或是MENTOR®公司的ELDO®等商用電路模擬器(circuit simulator)。須注意對於本發明而言，在電路設計流程中，只要是包含有以元件模型(device model)為輸入基礎的電路模擬工具、佈局工具或是檢驗工具等，例如可使用網表(netlist)或是電路圖(schematics)等檔案或格式來進行運算、修改或處理的電路設計程式，都可以應用本發明所提出的電壓規則檢查方法，並不限於上述的商用軟體。
在本發明實施例中，其有部分會使用網表來說明本發明具體的實作方式。如第2圖所示，其為以HSPICE®程式介面為例的一環型震盪器的網表範例。一般情況下，在進行電路模擬設計之相關操作時，首先要輸入模擬的電路圖。電路模擬器中提供了電晶體、IC、電容、二極體、電阻、電感等元件模型，使用者選擇相應零件並連接它們而構成了電路。在實際的模擬中，所創建的電路 圖會被電子設計自動化平台轉換成稱為「網表」(netlist，也可成為串接檔)的檔案，其以文字與數字格式描述了該電路圖中不同的元件、節點、或區塊之間的互連關係以及其所要模擬或檢查的條件設定等資訊，以供電路模擬器進行讀取、運算、處理等動作。網表中會有多行由文字與數字構成的敘述，基本上，每行敘述都定義了一個特定的實體元件，例如圖中的C2_9112就代表該電路佈局中一特定的實體電容。此外，行中的文字也可能敘述了其所要執行的動作與路徑。一般而言，網表根據電路設計流程階段可分為佈局前(pre-layout)網表與佈局後(post-layout)網表，本發明的電壓規則檢查方法可以應用在這兩類網表中。
另一方面，本發明的電壓規則檢查方法需要搭配安全操作區域(safe operating area,SOA)的功能才可以實作。此處所指的安全操作區域是指功率半導體元件，如雙極性電晶體、場效電晶體、閘流體以及絕緣閘雙極電晶體等元件，能夠進行預期正常的操作而不會造成損壞時的電壓-電流等條件的範圍。如第3圖所示，其為一安全操作區域(SOA)的數據圖範例，其中詳細描繪了一電晶體元件在不同脈波時間(100微秒至1毫秒)的瞬時操作條件下達到故障或熱失控的汲極至源極電壓(VDS)對汲極至源極電流(IDS)關係圖，圖中包含了汲極至源極導通電阻(RDS(on))限值、電流限值、最大功率限值、汲極至源極電壓(BVDSS)限值、以及散熱不穩定性限值等曲線，安全操作區域的範圍即為圖中該些曲線與座標軸所包圍的區域。這個範圍結合了該元件在最大電壓、最大電流、最大耗散電功率等方面上的操作限制。安全操作區域的規格一般是由電壓、電流或是頻率來界定，其也可以設定成較為複雜的函數，視使用者與檢查的需求而定。例如，一條金屬線或其上節點的電壓限值(Vmax)可能為金屬線之間間距的函數，該電壓限值的下限可能為金屬線之間的最小間距。
對於業界現行的電路模擬器而言，如前述的HSPICE®、SPECTRE®或是ELDO®等商用電路模擬程式，其在模擬程序中當有個別的電路元件的端電壓超 過使用者所設定的安全操作區域時，系統都可以對元件發出警告訊息來提醒使用者注意，為其內建的安全操作區域檢查功能。模擬分析的輸出結果通常會以二進位或是文字檔案的形式保存起來。如第4圖所示，其為以HSPICE®程式介面為例的一安全操作區域檢查的輸出資料訊息，圖中示出了某特定實體元件或節點的電壓在模擬中超出其設定的最大電壓限值(模型參數，如Bv_max)的警示訊息。
儘管現行的商用電路模擬軟體可提供安全操作區域檢查功能，其檢查只能侷限在網表或電路圖中單一元件自身的參數值(如電壓)是否超出安全操作區域，無法實現複數個元件之間或是金屬繞線之間的跨壓檢查，也無法標記出屬於不同電壓域的金屬線。對此，本發明立意透過在上述電子設計自動化平台的安全操作區域檢查中加入虛擬元件及其模型的方式，來實現複數個元件、電壓域、或是金屬線之間自由度高、涵蓋範圍廣、可使用者自定義的電壓規則檢查。
其中，本發明所稱之虛擬元件(pseudo device)為一啞巴物件(dummy objects)，其不對應任何積體電路實體元件，但賦有安全操作區域(SOA)相關之參數設定的虛擬元件的模型可以執行本發明所需之電壓規則檢查(VRC,Voltage Rule Check)。上述物件可由網表文字、電路符號(schematic symbol)或佈局(layout)所構成，其安全操作區域的各種設定被以抽象層(abstraction layer)的方式參數化在該虛擬元件的模型之中。多個相同的虛擬元件可以共用一個模型。特別地，若為佈局物件，則由非實際的物理層(non-physical drawing layer)佈局表示之。
現在請參照第5圖，其為根據本發明實施例在一網表中***虛擬元件模型(pseudo device model)的範例。第5圖所示的網表範例為在HSPICE®程式介面上的一佈局後網表，其中的每一行都代表了電路圖中不同的實體元件、節點或區塊，如C2_9112即代表電路佈局中一特定的實體電容。第5圖所示網表基本上與第 2圖相同，其差異處在於第5圖的網表中***了兩行執行式501,502，分別代表了本發明實施例中兩個虛擬電容元件Cvrc100,Cvrc200。執行式501,502中的某些字元(pin text)或標籤(label)，例如Cvrc100 VDDCORE EN,Cvrc200 VSSCORE EN，可讓程式識別，以在安全操作區域(此處由“bv_max=2”設定為2伏特)檢查時執行該虛擬元件模型的檢查，並在違反安全操作區域設定時觸發警示訊息，並藉由該些字元或標籤得知違反該安全操作區域設定的佈局位置或網表區段。該識別之字元或標籤也可以是屬於不同的子網表(subnet)名下，可藉以發現子電路或功能方塊之間(例如1.8V與6V兩不同電壓域之間)的電壓警示。根據此實施例，在網表中想要檢查的節點之間(例如兩條導線之間)***虛擬電容模型，可以在安全操作區域檢查中檢查該節點之間的壓差。當壓差超過使用者對該些虛擬元件模型所定義的安全操作區域設定時，例如壓差超過2V(bv_max=2)，此檢查就會在後續的輸出資料中列出警示訊息。
本發明所提出的虛擬元件及其模型可包括多種不同、可透過電路模擬器輸入的元件，包含虛擬電容、虛擬電阻、虛擬金氧半導體電晶體、虛擬雙極性接面電晶體或虛擬二極體等。要在一網表中***虛擬元件模型，其可預先將所要的虛擬元件模型設定在一模型檔(model card)中。模型檔是多個模型的集合，可以透過直接呼叫該模型檔的方式將該些虛擬元件模型***至網表中執行疊(run deck)之間的特定位置，也可以透過程式預設的SOA接口來從網表饋入實例參數(instance parameter)，或是透過程式介面手動修改網表的方式添加具有安全操作區域設定的虛擬元件。
另一方面，除了網表以外，本發明的虛擬元件模型也可在電路圖的環境下***。請參照第6圖，其為根據本發明實施例在一電路圖中***虛擬元件模型的範例。在前文網表的例子中，虛擬元件模型是以字元與數字所構成的執行式形態存在於網表之中並加以施作。在本實施例中，虛擬元件模型是以電路 符號的形態直接***在所要檢查的電路圖中，特別是與製程設計套件(process design kit,PDK)相容的電路符號。例如，在第6圖的例子中，透過製程設計套件，使用者可以直接在使用者介面上看到佈局的電路圖，如圖中所示串聯的NAND1,INV2,INV3,INV4,INV5等實體元件。使用者也可以透過直接呼叫該製程設計套件中的安全操作區域符號來在該電路圖的特定節點上或節點之間***虛擬元件模型。例如，同樣是以虛擬電容模型Cvrc1為例，其透過製程設計套件***至電路圖中節點out2與節點out5之間的位置，如此在執行安全操作區域檢查中可以檢查該兩節點out2與out5之間的電壓差是否超出規範。同樣地，請參照第7圖，以虛擬電容模型Cvrc2為例，其透過製程設計套件***至電路圖中節點VDD與節點VSS之間的位置，如此在執行安全操作區域檢查中可以檢查該VDD與VSS之間的電壓差是否超出規範。
在本發明中，安全操作區域檢查中可以***的虛擬元件及其模型不僅限於上述實施例所示的虛擬電容及其模型，也可包含虛擬電阻、虛擬金氧半導體場效電晶體(MOSFET)、虛擬雙極性電晶體(BJT)以及虛擬二極管(diode)。現在請參照第8圖，其以HSPICE的SOA語法以及電路符號型態來說明本發明數種虛擬元件模型。
對於虛擬電容模型而言，其在計算直流操作點時視為斷路(open)，電容值C可以設定的非常小(如1*10-20F)，如此，此虛擬電容模型的***不會對原有電路的電性造成影響。SOA檢查中，虛擬電容模型的兩端點電壓限值可以預設為一數值，如16V(Bv_max=16V)，此電壓限值也可以是一組實例參數(instance parameter)的函數，例如電壓限值等於金屬線間距乘以一個比例常數k，可經由網表的接口輸入參數來計算並設定SOA限值。
對於虛擬電阻及其模型而言，其連接方式有分為串聯和並聯兩種形式。對於串聯的虛擬電阻模型而言，其電阻值R可以設定的非常小(如 1*10-20ohm)，而對並聯的虛擬電阻模型而言，其電阻值R可以設定的非常大(如1*1020ohm)，如此，不論串聯或並聯，此虛擬電阻模型的***都不會對原有電路的直流電性造成顯著影響。SOA檢查中，虛擬電阻模型的兩端點電壓限值可以預設為一數值，如16V(Bv_max=16V)，此電壓限值也可以是一組實例參數的函數。
對於虛擬MOSFET及其模型而言，MOSFET是一種四端元件，其共有Vgs,Vgd,Vgb,Vbd,Vbs,Vds等六種端電壓可供監控檢查。如第9圖所示，可以透過手動修改或呼叫模擬MOSFET的模型檔(model card)901的方式來將該六種端電壓的安全操作區域設定***到網表中的執行疊(run deck)之間，如圖中所設定的六種端電壓的最大值都設定為1V。虛擬MOSFET元件的臨界電壓Vth可以設定的非常大(如100V)，避免虛擬元件被開啟而干擾原有電路。虛擬雙極性電晶體與虛擬二極體等虛擬元件的端電壓，如Veb,Vec,Vbc等，也可透過同樣的方式設定到網表或電路圖中來達到SOA檢查之功效。
現在請參照第10圖至第12圖，其將以一級反向器的實體元件為例來說明***本發明虛擬元件及其模型來執行SOA檢查的實際做法與結果。首先在第10圖中，其示出了由數個反向器1001所串連而成的環形震盪器的電路圖。每個反向器1001的輸入端與輸出端之間都被***一虛擬電容元件Cvcr來檢測環形震盪器每級的輸出/輸入電壓差值，其設定的最大電壓限值為1V(bv_max=1V)。當給定的電源電壓為1.2V時，輸出端與輸出端之間的跨壓(1.2V)會超過所設定的電壓限值(1V)，如此，在執行SOA檢查時，其會跳出SOA警示訊息。在第11圖中，可以看到對應虛擬電容Cvcr、具有SOA設定(bv_max=1)的虛擬元件模型1101被***在網表的執行疊中。在第12圖中，可以看到由該虛擬元件模型1101所觸發的警示訊息1201出現在SOA檢查的輸出結果中。藉由檢視在該SOA檢查中由該虛擬元件模型1101所觸發的警示訊息1201可以得知違反該安全操作區域設定的佈局位置，即所***的該虛擬電容Cvcr之位置。
現在請參照第13圖至第15圖，其為利用本發明所提出之虛擬元件及其模型來執行不同電壓域之間的SOA檢查的實際做法與結果。首先在第13圖中，其示出了包含0~1.1V、0~8V以及0~32V等三個不同電壓域的電路圖，其中透過本發明上述方法在電壓域0~1.1V與電壓域0~8V之間***一虛擬電容Cvcr1，以及在電壓域0~8V與電壓域0~32V之間***一虛擬電容Cvcr2，以此來檢測該些電壓域之間的電壓差值，其中兩個虛擬電容Cvcr1與Cvcr2所設定的最大電壓限值分別為7V(bv_max=7V)與24V(bv_max=24V)，而電容值皆設定為1*10-20F，不會顯著影響到原有電路的表現。在第14圖中，可以看到對應虛擬電容Cvcr1與Cvcr2、具有SOA設定(bv_max=7與bv_max=24)的虛擬元件模型1401被***在網表的執行疊中。在第15圖中，可以看到由該虛擬元件模型1401所觸發的警示訊息1501出現在SOA檢查的模擬結果中。
除了前面提到的佈局前網表、佈局後網表與製程設計套件(PDK)的電路圖等環境，本發明的***虛擬元件及其模型的動作也可以在佈局階段中進行，例如透過佈局階段中所使用的自動佈局佈線工具(auto place and route tool,APR)來將虛擬元件***到佈局圖案中，並可以在GDS(繪圖資料系統)檔案中的文本或標籤形式存在。
現在請參照第16圖。綜合上述各實施例說明，第16圖總結繪示出了根據本發明實施例在電子設計自動化平台上進行電壓規則檢查的電腦實施方法的流程。首先在步驟1601，在一電子設計自動化平台上執行電壓規則檢查，其可藉由平台的安全操作區域功能來實作。接著在步驟1602，使用者根據所要執行的電壓規則檢查建置所需的虛擬元件與其模型，其可包含網表文字、電路符號或佈局等特徵，所對應的安全操作區域的各種設定被參數化賦予在該虛擬元件的模型之中。接著在步驟1603，使用電路模擬器將所建置、帶有安全操作區域參數設定的虛擬元件與其模型***到網表或是電路圖中，此時會進入電壓規則檢查 的迴圈中(1604)。此電壓規則檢查的迴圈可在各種電路設計階段中進行，包括在佈局前網表中***(1605)、在電路圖中***(1606)、在GDS檔中***(1607)、或是在佈局後網表中***(1608)。接著在步驟1609，透過電路模擬器進行安全操作區域檢查，其過程中也會執行前述所特別設定的電壓規則檢查。如果通過電壓規則檢查，則繼續進行電路設計流程(1610)。如果未通過電壓規則檢查，則檢視由該虛擬元件與該模型所觸發的違反該安全操作區域設定的警示訊息，以得知違反該安全操作區域設定的佈局位置，並修改其電路設計(1611)。
現在請參照第17圖，其為根據本發明實施例在硬體層與軟體層上執行本發明電壓規則檢查方法的系統方塊圖。其中，硬體層1700代表用來執行本發明電腦實施方法的所有實體部件，其部件大致與第1圖所述的一般用途型電腦架構100相同。軟體層1720則是以數據或資料形態儲存在電腦可讀取式媒介中並且可讓電腦對其進行運算與處理的非實體部件。首先，整個電壓規則檢查方法以電路模擬器1722為基礎來運行，電路模擬器1722可為市面上可得的各種SPICE類的商用電路模擬器軟體，其可進行類比或混和訊號電路模擬。電路模擬器1722所輸出的各種指令與資料都將傳送到硬體層1700並由處理器1702來對其進行運算與處理。硬體層1700的動態隨機存取記憶體(DRAM)1704則可對所要處理的數據或資料進行暫存的動作，並在方法過程中可供系統存取。
復參照第17圖，方法中所要執行的電壓規則1724會在電路模擬器1722中透過輸入具有前述電壓規則檢查(VRC)參數的模型檔(model card)1726來實作。電路模擬器1722中會先輸入所要模擬的電路設計的檔案，其可能包含從電路圖與/或佈局衍生出的網表。模型檔1726或者是製程設計套件(PDK)的檔案則係描述將要被整合在此電路設計中的個別實體元件的特性，此處將所要的虛擬元件1728模型預先設定在該模型檔中，並可透過直接呼叫該模型檔的方式將該些虛擬元件模型輸入或***至網表中執行疊(run deck)1730之間的特定位置。上述輸入模型 檔與輸入執行疊的動作皆可透過硬體層1700的使用者介面1706，如鍵盤、滑鼠等輸入裝置以及程式操作介面來完成，並執行所欲的電壓規則檢查。方法中將透過輸出裝置1708，如顯示器、網路、數據機、印表機等裝置來傳輸並展示電壓規則檢查的警示判定結果1732。此時LOG檔1734可以以文字形式儲存違反電壓規則檢查的錯誤訊息。如果通過電壓規則檢查，整個測試報告1736將會被系統生成並透過輸出裝置1708展示出來，其也可包含相容逗號分隔值(CSV)格式的檔案。如果未能通過電壓規則檢查，則可透過輸出裝置1708檢視由虛擬元件與模型觸發的違反電壓規則檢查的警示訊息，以得知違反該安全操作區域設定的佈局位置，並在後續針對該位置進行電路修改1738。修改後的電路資料將輸入至電路資料庫1740，並儲存於硬體層1700的高容量儲存裝置中，如磁碟機1710。磁碟機1710在整個方法執行階段復可提供與本發明電腦實施方法相關的程式碼與資料來載入DRAM 1704中並供系統進行相關的運算與處理。
根據上述的各項實施例，本發明所提出的電壓規則檢查方法可以透過在網表與電路圖中***帶有安全操作區域設定的虛擬元件及其模型的方式來在安全操作區域檢查中自由地檢查各個節點、多個節點之間、或是電壓域之間等特定電路區段的電壓之功效，如此能克服習知技術無法標記或檢查後段佈局繞線之間或是不同電壓域或是電路區塊之間的跨壓的問題，且其範圍可涵蓋但不限於繞線之間、元件之間、層與層之間、或功能區塊之間，並可藉以與電路模擬器的外部工具進行設計最佳化等動作。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1601-1611:步驟

Claims (8)

  1. 一種在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，包含：在一由電子設計自動化平台所生成的網表中或是一製程設計套件的電路圖中的欲檢查的節點之間***具有端電壓限值的安全操作區域設定的虛擬電容與該虛擬電容的模型，並設定該虛擬電容與該模型之參數，使得該虛擬電容的電容值非常小，不會對該網表或該電路圖的原有電路造成影響；在該電子設計自動化平台上對該網表或該電路圖進行安全操作區域檢查；以及檢視在該安全操作區域檢查中由該虛擬電容與該模型所觸發的違反該安全操作區域設定的警示訊息，以得知違反該安全操作區域設定的佈局位置。
  2. 如申請專利範圍第1項所述之在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，其中該虛擬電容與該模型以字元(pin text)、標籤(label)或子網表名的形式設定在一模型檔(model card)中，該***具有端電壓限值的安全操作區域設定的虛擬電容與該模型的步驟包含呼叫該模型檔，以將該模型檔中的該虛擬電容與該模型***在該網表中的執行疊(run deck)之間。
  3. 如申請專利範圍第2項所述之在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，其中該網表為佈局前電路模擬網表或是佈局後電路模擬網表。
  4. 如申請專利範圍第1項所述之在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，其中該***具有端電壓限值的安全操作區域設定的虛 擬電容與該模型的步驟包含呼叫該製程設計套件中的虛擬電容的符號，以將該虛擬電容的符號***在該電路圖中所欲執行檢查的電路之間。
  5. 如申請專利範圍第1項所述之在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，其中該虛擬電容在佈局階段藉由自動佈局佈線工具***至匯出的GDS檔中。
  6. 一種在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，包含：在一由電子設計自動化平台所生成的網表中或是一製程設計套件的電路圖中的欲檢查的節點之間***具有端電壓限值的安全操作區域設定的虛擬串聯電阻與該虛擬串聯電阻的模型，並設定該虛擬串聯電阻與該模型之參數，使得該虛擬串聯電阻的電阻值非常小，不會對該網表或該電路圖的原有電路造成影響；在該電子設計自動化平台上對該網表或該電路圖進行安全操作區域檢查；以及檢視在該安全操作區域檢查中由該虛擬串聯電阻與該模型所觸發的違反該安全操作區域設定的警示訊息，以得知違反該安全操作區域設定的佈局位置。
  7. 一種在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，包含：在一由電子設計自動化平台所生成的網表中或是一製程設計套件的電路圖中的欲檢查的節點之間***具有端電壓限值的安全操作區域設定的虛擬並聯電阻與該虛擬並聯電阻的模型，並設定該虛擬並聯電阻與該模型之參數，使得該虛擬並聯電阻的電阻值非常大，不會對該網表或該電路圖的原有電路造成影響； 在該電子設計自動化平台上對該網表或該電路圖進行安全操作區域檢查；以及檢視在該安全操作區域檢查中由該虛擬並聯電阻與該模型所觸發的違反該安全操作區域設定的警示訊息，以得知違反該安全操作區域設定的佈局位置。
  8. 一種在電子設計自動化平台上進行電壓規則檢查的電腦實施方法，包含：在一由電子設計自動化平台所生成的網表中或是一製程設計套件的電路圖中的欲檢查的節點之間***具有端電壓限值的安全操作區域設定的虛擬MOSFET與該虛擬MOSFET的模型，並設定該虛擬MOSFET與該模型之參數，使得該虛擬MOSFET的臨界電壓值非常大，不會對該網表或該電路圖的原有電路造成影響；在該電子設計自動化平台上對該網表或該電路圖進行安全操作區域檢查；以及檢視在該安全操作區域檢查中由該虛擬MOSFET與該模型所觸發的違反該安全操作區域設定的警示訊息，以得知違反該安全操作區域設定的佈局位置。
TW110103821A 2021-02-02 2021-02-02 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 TWI775299B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110103821A TWI775299B (zh) 2021-02-02 2021-02-02 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法
CN202110178210.XA CN114841116A (zh) 2021-02-02 2021-02-09 在设计自动化平台上进行电压规则检查的计算机实施方法
US17/373,790 US11537776B2 (en) 2021-02-02 2021-07-13 Computer-implemented method of performing voltage rule check in an electronic design automation platform

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110103821A TWI775299B (zh) 2021-02-02 2021-02-02 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法

Publications (2)

Publication Number Publication Date
TW202232359A TW202232359A (zh) 2022-08-16
TWI775299B true TWI775299B (zh) 2022-08-21

Family

ID=82562051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103821A TWI775299B (zh) 2021-02-02 2021-02-02 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法

Country Status (3)

Country Link
US (1) US11537776B2 (zh)
CN (1) CN114841116A (zh)
TW (1) TWI775299B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102644204B1 (ko) * 2022-11-30 2024-03-07 인하대학교 산학협력단 Cmos 기반 회로 설계 자동화　방법 및 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200405184A (en) * 2002-06-07 2004-04-01 Praesagus Inc Characterization and reduction of variation for integrated circuits
TW201131409A (en) * 2010-03-08 2011-09-16 Cadence Design Systems Inc Method, system and program product for interactive checking for double pattern lithography violations
TW201743231A (zh) * 2016-06-07 2017-12-16 克萊譚克公司 使用設計分析之計量目標之電子相關位置
CN111967217A (zh) * 2020-08-14 2020-11-20 上海弘快科技有限公司 一种可以实现原理图电气互连的设计***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090083690A1 (en) * 2007-09-24 2009-03-26 Nazmul Habib System for and method of integrating test structures into an integrated circuit
US9239898B1 (en) * 2014-07-14 2016-01-19 Taiwan Semiconductor Manufacturing Company Ltd. Circuit simulation with rule check for device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200405184A (en) * 2002-06-07 2004-04-01 Praesagus Inc Characterization and reduction of variation for integrated circuits
TW201131409A (en) * 2010-03-08 2011-09-16 Cadence Design Systems Inc Method, system and program product for interactive checking for double pattern lithography violations
TW201743231A (zh) * 2016-06-07 2017-12-16 克萊譚克公司 使用設計分析之計量目標之電子相關位置
CN111967217A (zh) * 2020-08-14 2020-11-20 上海弘快科技有限公司 一种可以实现原理图电气互连的设计***

Also Published As

Publication number Publication date
CN114841116A (zh) 2022-08-02
TW202232359A (zh) 2022-08-16
US20220245316A1 (en) 2022-08-04
US11537776B2 (en) 2022-12-27

Similar Documents

Publication Publication Date Title
US9665676B2 (en) Integrated circuit design system
US8701067B1 (en) Methods, systems, and articles of manufactures for implementing electronic circuit designs with IR-drop awareness
US8370779B1 (en) Method and system for power distribution analysis
US8954917B1 (en) Method and system for performing fast electrical analysis and simulation of an electronic design for power gates
US20080127020A1 (en) System and method for automatic elimination of voltage drop, also known as IR drop, violations of a mask layout block, maintaining the process design rules correctness
US10068043B1 (en) Validating integrated circuit simulation results
US9754070B2 (en) Path-based floorplan analysis
US10591526B1 (en) Systems and methods to generate a test bench for electrostatic discharge analysis of an integrated circuit design
US10997332B1 (en) System and method for computing electrical over-stress of devices associated with an electronic design
US20170308639A1 (en) Method for analyzing ir drop and electromigration of ic
US7340697B2 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
US10223485B2 (en) Reliability verification based on combining voltage propagation with simulation
US8306804B2 (en) System, an apparatus and a method for performing chip-level electrostatic discharge simulations
TWI775299B (zh) 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法
US20100153893A1 (en) Constraint management and validation for template-based circuit design
US11714117B2 (en) Automated method to check electrostatic discharge effect on a victim device
Kollu et al. Unifying design data during verification: Implementing Logic-Driven Layout analysis and debug
WO2009002301A1 (en) System and method for automatic elimination of voltage drop
US10049174B2 (en) Exact delay synthesis
JP4080464B2 (ja) 検証ベクタ生成方法およびこれを用いた電子回路の検証方法
US10922456B1 (en) Circuit modification for efficient electro-static discharge analysis of integrated circuits
US20240028811A1 (en) Pcell verification
KR100567069B1 (ko) 반도체 장치의 설계 방법
Medhat Reliability approaches for automotive electronic systems
Meng et al. Effective ESD Design Through PERC Programming

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent