TWI773986B

TWI773986B - 非揮發性記憶體裝置與相關的驅動方法

Info

Publication number: TWI773986B
Application number: TW109114054A
Authority: TW
Inventors: 劉逸青; 楊欽名
Original assignee: 旺宏電子股份有限公司
Priority date: 2020-04-27
Filing date: 2020-04-27
Publication date: 2022-08-11
Also published as: TW202141483A

Abstract

一種非揮發性記憶體裝置的驅動方法，非揮發性記憶體裝置包含多個記憶體平面，且驅動方法包含以下流程：對第一記憶體平面的至少一字元線與至少一位元線預充電；若已對第一記憶體平面的至少一字元線與至少一位元線預充電達第一時間長度或到達各自對應的電壓閾值，則對第二記憶體平面的至少一字元線與至少一位元線預充電；對設置於第一記憶體平面的至少一字元線與至少一位元線的交叉點的至少一記憶胞進行第一資料操作；對設置於第二記憶體平面的至少一字元線與至少一位元線的交叉點的至少一記憶胞進行第二資料操作。

Description

非揮發性記憶體裝置與相關的驅動方法

本揭示文件有關一種非揮發性記憶體裝置的驅動方法，尤指一種能減小突波電流的非揮發性記憶體裝置的驅動方法。

NAND快閃記憶體廣泛地應用於固態硬碟、行動裝置與掌上型遊戲機，其具有抗震與傳輸速度高等等優點。NAND快閃記憶體的物理結構依據儲存容量由大至小可階層式地區分為記憶晶片(memory chip)、記憶體平面(memory plane)、區塊(block)與物理頁(page)。目前的技術會同步存取多個記憶體平面以加快資料傳輸速度，但這樣會使得記憶晶片中產生大突波電流，因而可能傷害到相關的電源模組。

本揭示文件提供一種非揮發性記憶體裝置的驅動方法，非揮發性記憶體裝置包含多個記憶體平面，且驅動方法包含以下流程：對多個記憶體平面中的第一記憶體平面的至少一字元線與至少一位元線預充電；若已對第一記憶體平面的至少一字元線與至少一位元線預充電達第一時間長度或到達各自對應的電壓閾值，則對多個記憶體平面中的第二記憶體平面的至少一字元線與至少一位元線預充電；對第一記憶體平面的至少一記憶胞進行第一資料操作，其中第一記憶體平面的至少一記憶胞設置於第一記憶體平面的至少一字元線與至少一位元線的交叉點；對第二記憶體平面的至少一記憶胞進行第二資料操作，其中第二記憶體平面的至少一記憶胞設置於第二記憶體平面的至少一字元線與至少一位元線的交叉點。

本揭示文件提供一種非揮發性記憶體裝置的驅動方法，非揮發性記憶體裝置包含多個記憶體平面，且驅動方法包含以下流程：對多個記憶體平面中的第一記憶體平面的至少一字元線與至少一位元線預充電；若已對第一記憶體平面的至少一字元線與至少一位元線預充電達短於第一時間長度的第二時間長度，則對多個記憶體平面中的第二記憶體平面的至少一字元線與至少一位元線預充電，且繼續對第一記憶體平面的至少一字元線與至少一位元線預充電；當已對第一記憶體平面預充電達第一時間長度時，對第一記憶體平面的至少一記憶胞進行第一資料操作，其中第一記憶體平面的至少一記憶胞設置於第一記憶體平面的至少一字元線與至少一位元線的交叉點；當已對第二記憶體平面的至少一記憶胞預充電達第一時間長度時，對第二記憶體平面進行第二資料操作，其中第二記憶體平面的至少一記憶胞設置於第二記憶體平面的至少一字元線與至少一位元線的交叉點。

本揭示文件提供一種非揮發性記憶體裝置，其包含記憶晶片與控制電路。記憶晶片包含多個記憶體平面。控制電路耦接於記憶晶片，且被設置為執行以下運作：對多個記憶體平面中的第一記憶體平面的至少一字元線與至少一位元線預充電；若已對第一記憶體平面的至少一字元線與至少一位元線預充電達第一時間長度或到達各自對應的一電壓閾值，則對多個記憶體平面中的第二記憶體平面的至少一字元線與至少一位元線預充電；對第一記憶體平面的至少一記憶胞進行第一資料操作，其中第一記憶體平面的至少一記憶胞設置於第一記憶體平面的至少一字元線與至少一位元線的交叉點；對第二記憶體平面的至少一記憶胞進行第二資料操作，其中第二記憶體平面的至少一記憶胞設置於第二記憶體平面的至少一字元線與至少一位元線的交叉點。

上述的驅動方法與非揮發性記憶體裝置能減少突波電流。

以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

第1圖為根據本揭示文件一實施例的非揮發性記憶體裝置100簡化後的功能方塊圖。非揮發性記憶體裝置100包含輸入輸出電路110、控制電路120、位址暫存器130、偏壓配置電路140、命令暫存器150、回報電路160以及記憶晶片MC，其中記憶晶片MC包含多個記憶體平面170-1~170-n。記憶體平面170包含記憶體陣列172、列解碼器174、行解碼器176以及感測放大器與資料輸入結構178。為使圖面簡潔而易於說明，非揮發性記憶體裝置100中的其他元件與連接關係並未繪示於第1圖中。

本案說明書和圖式中使用的元件編號中的索引1~n，只是為了方便指稱個別的元件，並非有意將前述元件的數量侷限在特定數目。在本案說明書和圖式中，若使用某一元件編號時沒有指明該元件編號的索引，則代表該元件編號是指稱所屬元件群組中不特定的任一元件。例如，元件編號170-1指稱的對象是記憶體平面170-1，而元件編號170指稱的對象則是記憶體平面170-1~170-n中不特定的任意記憶體平面。又例如，元件編號172-1指稱的對象是記憶體陣列172-1，而元件編號172指稱的對象則是記憶體陣列172-1~172-n中不特定的任意記憶體陣列。

輸入輸出電路110用於判斷是否將命令輸入CI與資料輸入DI讀入非揮發性記憶體裝置100，且用於判斷是否將資料自感測放大器與資料輸入結構178中輸出。例如，輸入輸出電路110可以依據命令鎖存(Command Latch Enable)訊號CLE決定是否將命令輸入CI寫入命令暫存器150。又例如，輸入輸出電路110可以依據寫入致能訊號WE與讀取致能訊號RE分別決定是否讀入資料輸入DI與是否輸出資料。

另外，輸入輸出電路110還用於將命令輸入CI中的一或多個位址AD1~ADn寫入位址暫存器130，位址暫存器130則用於將位址AD1~ADn分配至對應的一或多個記憶體平面170的列解碼器174與行解碼器176。輸入輸出電路110還用於將資料輸入DI轉換為一或多個待寫入資料SD1~SDn，並將待寫入資料SD1~SDn分配至對應的一或多個感測放大器與資料輸入結構178。

控制電路120耦接於偏壓配置電路140、命令暫存器150、回報電路160與記憶體平面170-1~170-n。控制電路120用於依據命令輸入CI對記憶體平面170進行資料操作(例如，編程、讀取及/或擦除)。控制電路120還用於依據命令輸入CI控制偏壓配置電路140的輸出電壓，其中偏壓配置電路140用於將記憶體平面170的多條字元線WL與多條位元線BL設置為對應於記憶體平面170目前的資料操作的適當電壓。

列解碼器174與行解碼器176分別透過多條字元線WL與多條位元線BL耦接於記憶體陣列172。列解碼器174與行解碼器176用於自位址暫存器130接收位址AD1~ADn中對應的一或多者，並用於依據接收到的位址對記憶體陣列172進行資料操作。在本實施例中，記憶體陣列172可以包含多個區塊(block)，每個區塊可以包含多個物理頁(page)，且每個物理頁可以包含多個記憶胞Ce。每個記憶胞Ce設置於對應的一條字元線WL與對應的一條位元線BL的交叉處，亦即每個記憶胞Ce的控制閘極是由對應的一條字元線WL與對應的一條位元線BL的重疊部分所定義。另外，記憶體陣列172可以是二維記憶體陣列或是立體記憶體陣列來實現。

第2圖為依據本揭示文件一實施例的驅動方法200的流程圖。第3圖為依據本揭示文件一實施例的部分字元線WL與位元線BL在預充電過程中的波形示意圖。第4圖為依據本揭示文件一實施例的記憶體平面170-1~170-n的操作時序示意圖。本揭示文件中的用語預充電，是指在對應的字元線與位元線被用於讀取、編程或擦除操作之前，預先令其電壓接近於讀取、編程或擦除操作所需的工作電壓。隨著記憶體陣列172的大小增加，可能會需要較長的位元線及與字元線，而預充電可用於抵消字元線與位元線上增加的部分RC延遲，且加快記憶體陣列172電壓設置的速度。請先參考第2圖，非揮發性記憶體裝置100可執行驅動方法200以進行讀取、編程與擦除等等資料操作，為方便說明，以下將以編程運作為例進行說明。在流程S202中，控制電路120會判斷命令輸入CI是否為多記憶體平面運作(Multi-plane Operation)命令。若命令輸入CI為多記憶體平面運作命令，則非揮發性記憶體裝置100會接著執行流程S204~S216。反之，非揮發性記憶體裝置100會執行流程S218~S222。

在流程S204中，控制電路120可以依據一目標參數選擇記憶體平面170-1~170-n中對應的一者，以對其至少一字元線BL與至少一位元線WL進行預充電，其中目標參數可以事先儲存於非揮發性記憶體裝置100之中。例如，當目標參數為1時，控制電路120可以控制偏壓配置電路140對記憶體平面170-1預充電。在本揭示文件中，預充電指的是在進行資料操作之前先將對應的字元線WL與位元線BL設置為合適且穩定的電壓，以免字元線WL與位元線BL上的寄生元件造成資料操作失敗。例如，如第3圖所示，當記憶體平面170預充電時，控制電路120可以將記憶體平面170的至少一字元線WL與至少一位元線BL抬升至對應的電壓。為簡潔起見，第3圖僅示例性地繪示了一未選擇位元線Usel_BL、一被選擇位元線Sel_BL、一未選擇字元線Usel_WL、以及一被選擇字元線Sel_WL的電壓波形。其中未選擇位元線Usel_BL被施加禁止電壓(inhibit voltage，例如3V)，被選擇位元線Sel_BL先被施加禁止電壓然後被施加接地電壓(例如，0V)，未選擇字元線Usel_WL被施加通過電壓(passing voltage，例如10V)，且被選擇字元線Sel_WL被施加編程電壓(programming voltage，例如20V)。

字元線WL與位元線BL的電壓波形可以是第3圖中的階梯波，也可以是方波。在一些實施例中，控制電路120可以先使用功率較大的一外部電源(圖未示)將字元線WL與位元線BL各自充電至其階梯波的第一階電壓以加快充電速度，接著再使用偏壓配置電路140將字元線WL與位元線BL各自充電至其階梯波的第二階電壓，但本揭示文件不以此為限。在另一些實施例中，控制電路120亦可在整個預充電過程中使用偏壓配置電路140對字元線WL與位元線BL充電，且不使用外部電源。

請參考第2圖，在流程S206中，控制電路120會判斷目前正在預充電的記憶體平面170(例如，記憶體平面170-1)是否已被預充電達到第一時間長度LA。當目前正在預充電的記憶體平面170已被預充電達到第一時間長度LA時，控制電路120會判斷預充電完成，且非揮發性記憶體裝置100會接著執行流程S208，以編程預充電完成的記憶體平面170(例如，記憶體平面170-1)的至少一字元線WL與至少一位元線BL交會處的至少一記憶胞Ce。反之，非揮發性記憶體裝置100可以再次執行流程S204。

在流程S210中，控制電路120會判斷記憶體平面170-1~170-n是否皆已編程完成，例如判斷目標參數是否小於記憶體平面170-1~170-n的總數量。若尚未完成編程所有的記憶體平面170，則非揮發性記憶體裝置100會執行流程S212以累加目標參數的數值，例如將目標參數設置為目標參數加1。非揮發性記憶體裝置100可以在流程S212結束後再次執行流程S204，此時控制電路120便會選擇記憶體平面170-1~170-n中對應的另一者(例如，記憶體平面170-2)，以對其至少一字元線WL與至少一位元線BL進行預充電。

在本實施例中，流程S208可以與流程S210~S212和流程S212之後的其他流程同時執行。請參照第4圖，當記憶體平面170-1預充電完成而進行編程時，控制電路120可以控制記憶體平面170-2開始預充電。當記憶體平面170-2預充電完成時而進行編程時，控制電路120可以在記憶體平面170-1及/或記憶體平面170-2仍在進行編程的情況下，控制記憶體平面170-3開始預充電。

換言之，由於記憶體平面170-1~170-n不會同時預充電，驅動方法200有助於減小非揮發性記憶體裝置100中的突波電流。

另外，記憶體平面170-1~170-n中多者的編程操作可以平行執行，亦即記憶體平面170-1~170-n進行編程所對應的多個編程時段TP1~TPn中的多者可以至少部分重疊。因此，驅動方法200有助於加速非揮發性記憶體裝置100的編程速度。

請再參考第2圖，在流程S214中，控制電路120會判斷記憶體平面170-1~170-n的每一者是否皆已編程成功。例如，在一些實施例中，非揮發性記憶體裝置100是利用步進脈波編程(Incremental-Step-Pulse Programming，簡稱ISPP)技術來進行編程。控制電路120可以依據提供至目標字元線WL的編程脈波總數來判斷編程是否成功。若控制電路120判斷記憶體平面170-1~170-n皆成功編程，則控制電路120可以利用回報電路160輸出代表編程成功的訊號至外部處理器或外部邏輯電路(圖未示)，並結束執行驅動方法200。反之，非揮發性記憶體裝置100可以執行流程S216以重設目標參數，並再次執行流程S204。例如，非揮發性記憶體裝置100可以在流程S216中將目標參數重設為1，以在接下來的流程中自記憶體平面170-1開始重新編程記憶體平面170-1~170-n。

當命令輸入CI不是多記憶體平面運作命令時，非揮發性記憶體裝置100會執行流程S218以預充電記憶體平面170-1~170-n的其中一者的至少一字元線WL與至少一位元線BL。接著，當預充電達第一時間長度LA時，非揮發性記憶體裝置100會執行流程S220，以編程記憶體平面170-1~170-n的該其中一者的至少一記憶胞Ce。

流程S222相似於流程S214。在流程S222中，控制電路120會判斷記憶體平面170-1~170-n的該其中一者是否已編程成功。若控制電路120判斷記憶體平面170-1~170-n的該其中一者成功編程，則非揮發性記憶體裝置100會結束驅動方法200。反之，非揮發性記憶體裝置100可以再次執行流程S218。

在一些實施例中，當非揮發性記憶體裝置100利用驅動方法200讀取記憶晶片MC時，非揮發性記憶體裝置100可以在流程S208與流程S220中進行讀取運作而不進行編程運作。相似地，在另一些實施例中，當非揮發性記憶體裝置100利用驅動方法200擦除記憶晶片MC時，非揮發性記憶體裝置100可以在流程S208與流程S220中進行擦除運作而不進行編程運作。

第5圖為依據本揭示文件另一實施例的驅動方法500的流程圖。第6圖為依據本揭示文件另一實施例的記憶體平面170-1~170-n的操作時序示意圖。請先參考第5圖，非揮發性記憶體裝置100可執行驅動方法500以進行讀取、編程與擦除等等資料操作，為方便說明，以下將以編程運作為例進行說明。非揮發性記憶體裝置100會先執行前述的流程S202，其中若命令輸入CI為多記憶體平面運作命令，則非揮發性記憶體裝置100會接著執行流程S504~S522。反之，非揮發性記憶體裝置100會執行前述的流程S218~S222。

在流程S504中，控制電路120可以依據目標參數選擇記憶體平面170-1~170-n中對應的一者，以對其至少一字元線BL與至少一位元線WL進行預充電。接著，在流程S506中，控制電路120會判斷記憶體平面170-1~170-n是否皆已預充電，例如判斷目標參數是否小於記憶體平面170-1~170-n的總數量。若尚未預充電所有的記憶體平面170，則非揮發性記憶體裝置100會執行流程S508~S514。反之，非揮發性記憶體裝置100會執行流程S516。

在流程S508中，控制電路120會判斷正在預充電的記憶體平面170(例如，記憶體平面170-1)中的至少一字元線WL與至少一位元線BL是否到達各自對應的電壓閾值。例如，控制電路120可以判斷至少一位元線BL的每一者是否皆達到接近於禁止電壓的電壓閾值(例如，2.8V)，也可以判斷某一個字元線WL是否達到接近於編程電壓的電壓閾值(例如，18V)，還可以判斷其他字元線WL是否達到接近於通過電壓的電壓閾值(例如，8V)。若控制電路120判斷正在預充電的記憶體平面170中的該至少一字元線WL與該至少一位元線BL已到達各自對應的電壓閾值，則非揮發性記憶體裝置100會執行流程S510。反之，非揮發性記憶體裝置100可以重複執行流程S508。

在流程S510中，控制電路120會累加目標參數，例如將目標參數設置為目標參數加一。非揮發性記憶體裝置100可以在流程S510結束後再次執行流程S504，此時控制電路120便會選擇記憶體平面170-1~170-n中對應的另一者(例如，記憶體平面170-2)，以對其至少一字元線WL與至少一位元線BL進行預充電。

當非揮發性記憶體裝置100執行流程S508~S510與流程S510之後的其他流程時，非揮發性記憶體裝置100可以同時執行流程S512~S514。請同時參考第5圖與第6圖，在流程S512中，控制電路120會判斷目前正在預充電的記憶體平面170(例如，記憶體平面170-1) 是否已被預充電達到第一時間長度LA。當目前正在預充電的記憶體平面170已被預充電達到第一時間長度LA時，控制電路120會判斷預充電完成，且非揮發性記憶體裝置100會接著執行流程S514以編程完成預充電的記憶體平面170(例如，記憶體平面170-1)的至少一字元線WL與至少一位元線BL交會處的至少一記憶胞Ce。反之，非揮發性記憶體裝置100可以重複執行流程S512。

如第6圖所示，當某一記憶體平面170(例如，記憶體平面170-1)的至少一字元線WL與至少一位元線BL在第一時間點PTa達到各自對應的電壓閾值時，控制電路120除了會控制偏壓配置電路140繼續對該某一記憶體平面170預充電，控制電路120也會控制偏壓配置電路140開始對下一個記憶體平面170(例如，記憶體平面170-2)的至少一字元線WL與至少一位元線BL預充電，而無需等到該某一記憶體平面170預充電完成。相似地，當該下一個記憶體平面170(例如，記憶體平面170-2)的至少一字元線WL與至少一位元線BL在第二時間點PTb達到各自對應的電壓閾值時，控制電路120除了會控制偏壓配置電路140繼續對該下一個記憶體平面170預充電，控制電路120也會控制偏壓配置電路140開始對再下一個記憶體平面170(例如，記憶體平面170-3)的至少一字元線WL與至少一位元線BL預充電。

由於當記憶體平面170的至少一字元線WL與至少一位元線BL達到各自對應的電壓閾值時，預充電過程已接近完成，基於電容的充放電特性，偏壓配置電路140提供給記憶體平面170的電流相較於預充電開始時已下降許多。因此，即使多個記憶體平面170同時預充電也不會造成過大的突波電流。

由上述可知，當非揮發性記憶體裝置100執行驅動方法500時，記憶體平面170-1~170-n會依序開始預充電。因此，驅動方法500有助於減小非揮發性記憶體裝置100中的突波電流。

另外，在不造成過大突波電流的情況下，記憶體平面170-1~170-n中的多者還可以同時預充電。因此，驅動方法500還可以進一步加快非揮發性記憶體裝置100的編程速度。

請再參考第5圖，當控制電路120在流程S506中判斷目標參數大於或等於記憶體平面170-1~170-n的總數時，非揮發性記憶體裝置100會執行與流程S512相似的流程S516。當控制電路120判斷目前正在預充電的記憶體平面170(例如，記憶體平面170-n)已預充電達到第一時間長度LA時，控制電路120會判斷預充電完成並執行流程S518以編程預充電完成的記憶體平面170的至少一記憶胞Ce。反之，非揮發性記憶體裝置100可以再度執行流程S516以繼續對記憶體平面170預充電。

流程S520相似於第2圖的流程S214。當控制電路120判斷記憶體平面170-1~170-n皆已成功編程，非揮發性記憶體裝置100可以結束驅動方法500。反之，非揮發性記憶體裝置100可以執行與第2圖的流程S216相似的流程S522以重置目標參數。非揮發性記憶體裝置100可以在流程S522結束後再度執行流程S504。

在一些實施例中，如第7圖所示，控制電路120在流程S508中是判斷目前正在預充電的記憶體平面170是否已預充電達到一第二時間長度LB，其中前述的第一時間長度LA大於第二時間長度LB。當目前正在預充電的記憶體平面170已預充電達到第二時間長度LB時，非揮發性記憶體裝置100會執行流程S510。反之，非揮發性記憶體裝置100會再度執行流程S508以繼續對記憶體平面170預充電。第二時間長度LB可以預先儲存於非揮發性記憶體裝置100之中，其中藉由選擇適當的第二時間長度LB，能令記憶體平面170-1~170-n中的多者同時預充電時也不會造成過大的突波電流。

在另一些實施例中，當非揮發性記憶體裝置100執行驅動方法500以讀取記憶晶片MC時，非揮發性記憶體裝置100可以在流程S514與流程S518中進行讀取運作而不進行編程運作。相似地，在又一些實施例中，當非揮發性記憶體裝置100利用驅動方法500擦除記憶晶片MC時，非揮發性記憶體裝置100可以在流程S514與流程S518中進行擦除運作而不進行編程運作。

雖然第1圖只繪示了一個記憶晶片MC，但本揭示文件不以此為限。實作上，非揮發性記憶體裝置100可以包含多個記憶晶片MC以提高儲存密度，且非揮發性記憶體裝置100可以為每個記憶晶片MC執行驅動方法200或500。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

以上僅為本揭示文件的較佳實施例，凡依本揭示文件請求項所做的均等變化與修飾，皆應屬本揭示文件的涵蓋範圍。

100:非揮發性記憶體裝置 110:輸入輸出電路 120:控制電路 130:位址暫存器 140:偏壓配置電路 150:命令暫存器 160:回報電路 170-1~170-n:記憶體平面 172-1~172-n:記憶體陣列 174-1~174-n:列解碼器 176-1~176-n:行解碼器 178-1~178-n:感測放大器與資料輸入結構 MC:記憶晶片 Ce:記憶胞 DI:資料輸入 CI:命令輸入 CLE:命令鎖存訊號 WE:寫入致能訊號 RE:讀取致能訊號 SD1~SDn:待寫入資料 AD1~ADn:位址 WL:字元線 Sel_WL:被選擇字元線 Usel_WL:未選擇字元線 BL:位元線 Sel_BL:被選擇位元線 Usel_BL:未選擇位元線 200,500:驅動方法 S202~S222,S504~S522:流程 LA:第一時間長度 LB:第二時間長度 TP1~TPn:編程時段 PTa:第一時間點 PTb:第二時間點

第1圖為根據本揭示文件一實施例的非揮發性記憶體裝置簡化後的功能方塊圖。第2圖為依據本揭示文件一實施例的驅動方法的流程圖。第3圖為依據本揭示文件一實施例的一記憶體平面中的部分字元線與位元線在預充電過程中的波形示意圖。第4圖為依據本揭示文件一實施例的多個記憶體平面的操作時序示意圖。第5圖為依據本揭示文件另一實施例的驅動方法的流程圖。第6圖為依據本揭示文件另一實施例的多個記憶體平面的操作時序示意圖。第7圖為依據本揭示文件又一實施例的多個記憶體平面的操作時序示意圖。

200:驅動方法

S202~S222:流程

Claims

一種非揮發性記憶體裝置的驅動方法，該非揮發性記憶體裝置包含多個記憶體平面，且該驅動方法包含：對該多個記憶體平面中的一第一記憶體平面的至少一字元線與至少一位元線預充電；若已對該第一記憶體平面的該至少一字元線與該至少一位元線預充電達預定的一第一時間長度或到達各自對應的一電壓閾值，則對該多個記憶體平面中的一第二記憶體平面的至少一字元線與至少一位元線預充電，其中該第一記憶體平面的該至少一字元線中的兩個字元線具有不同的該電壓閾值；對該第一記憶體平面的至少一記憶胞進行一第一資料操作，其中該第一記憶體平面的該至少一記憶胞設置於該第一記憶體平面的該至少一字元線與該至少一位元線的交叉點；以及對該第二記憶體平面的至少一記憶胞進行一第二資料操作，其中該第二記憶體平面的該至少一記憶胞設置於該第二記憶體平面的該至少一字元線與該至少一位元線的交叉點。
如請求項1所述之驅動方法，其中，該第一資料操作在一第一時段中進行，該第二資料操作在一第二時段中進行，該第一時段的起點早於該第二時段的起點，且該第一時段與該第二時段至少部分重疊。
如請求項2所述之驅動方法，其中，在已對該第一記憶體平面的該至少一字元線與該至少一位元線預充電達該第一時間長度的情況下，對該第二記憶體平面的該至少一字元線與該至少一位元線預充電，且該驅動方法還還包含：若已對該第二記憶體平面的該至少一字元線與該至少一位元線預充電達該第一時間長度，則對該多個記憶體平面中的一第三記憶體平面的至少一字元線與至少一位元線預充電。
如請求項1所述之驅動方法，其中，在該第一記憶體平面的該至少一字元線與該至少一位元線到達各自對應的該電壓閾值的情況下，對該第二記憶體平面的該至少一字元線與該至少一位元線預充電，且繼續對該第一記憶體平面的該至少一字元線與該至少一位元線預充電，其中對該第一記憶體平面的該至少一記憶胞進行該第一資料操作的流程包含：當已對該第一記憶體平面的該至少一字元線與該至少一位元線預充電達該第一時間長度時，對該第一記憶體平面的該至少一記憶胞進行該第一資料操作。
如請求項4所述之驅動方法，還包含：若該第二記憶體平面的該至少一字元線與該至少一位元線到達各自對應的一電壓閾值，則對該多個記憶體平面中的一第三記憶體平面的至少一字元線與至少一位元線預充電，且繼續對該第二記憶體平面的該至少一字元線與該至少一位元線預充電；其中，對該第二記憶體平面的該至少一記憶胞進行該第二資料操作的流程包含：當已對該第二記憶體平面的該至少一字元線與該至少一位元線預充電達該第一時間長度時，對該第二記憶體平面的該至少一記憶胞進行該第二資料操作。
如請求項1所述之驅動方法，其中，當對該第一記憶體平面的該至少一字元線與該至少一位元線預充電時，該第一記憶體平面的該至少一字元線與該至少一位元線具有階梯狀的電壓波形。
一種非揮發性記憶體裝置的驅動方法，該非揮發性記憶體裝置包含多個記憶體平面，且該驅動方法包含：對該多個記憶體平面中的一第一記憶體平面的至少一字元線與至少一位元線預充電；若已對該第一記憶體平面的該至少一字元線與該至少一位元線預充電達短於一第一時間長度的預定的一第二時間長度，則對該多個記憶體平面中的一第二記憶體平面的至少一字元線與至少一位元線預充電，且繼續對該第一記憶體平面的該至少一字元線與該至少一位元線預充電；當已對該第一記憶體平面的該至少一字元線與該至少一位元線預充電達該第一時間長度時，對該第一記憶體平面的至少一記憶胞進行一第一資料操作，其中該第一記憶體平面的該至少一記憶胞設置於該第一記憶體平面的該至少一字元線與該至少一位元線的交叉點；以及當已對該第二記憶體平面的該至少一字元線與該至少一位元線預充電達該第一時間長度時，對該第二記憶體平面的至少一記憶胞進行一第二資料操作，其中該第二記憶體平面的該至少一記憶胞設置於該第二記憶體平面的該至少一字元線與該至少一位元線的交叉點。
如請求項7所述之驅動方法，其中，該第一資料操作在一第一時段中進行，該第二資料操作在一第二時段中進行，該第一時段的起點早於該第二時段的起點，且該第一時段與該第二時段至少部分重疊。
如請求項8所述之驅動方法，還包含：若已對該第二記憶體平面的該至少一字元線與該至少一位元線預充電達該第二時間長度，則對該多個記憶體平面中的一第三記憶體平面的至少一字元線與至少一位元線預充電，且繼續對該第二記憶體平面的該至少一字元線與該至少一位元線預充電。
一種非揮發性記憶體裝置，包含：一記憶晶片，包含多個記憶體平面；以及一控制電路，耦接於該記憶晶片，且被設置為執行以下運作：對該多個記憶體平面中的一第一記憶體平面的至少一字元線與至少一位元線預充電；若已對該第一記憶體平面的該至少一字元線與該至少一位元線預充電達預定的一第一時間長度或到達各自對應的一電壓閾值，則對該多個記憶體平面中的一第二記憶體平面的至少一字元線與至少一位元線預充電，其中該第一記憶體平面的該至少一字元線中的兩個字元線具有不同的該電壓閾值；對該第一記憶體平面的至少一記憶胞進行一第一資料操作，其中該第一記憶體平面的該至少一記憶胞設置於該第一記憶體平面的該至少一字元線與該至少一位元線的交叉點；以及對該第二記憶體平面的至少一記憶胞進行一第二資料操作，其中該第二記憶體平面的該至少一記憶胞設置於該第二記憶體平面的該至少一字元線與該至少一位元線的交叉點。