TWI769794B - 記憶體系統以及在記憶體系統中管理功率的方法 - Google Patents

記憶體系統以及在記憶體系統中管理功率的方法 Download PDF

Info

Publication number
TWI769794B
TWI769794B TW110114668A TW110114668A TWI769794B TW I769794 B TWI769794 B TW I769794B TW 110114668 A TW110114668 A TW 110114668A TW 110114668 A TW110114668 A TW 110114668A TW I769794 B TWI769794 B TW I769794B
Authority
TW
Taiwan
Prior art keywords
memory
state
memory system
power
volatile memory
Prior art date
Application number
TW110114668A
Other languages
English (en)
Other versions
TW202215245A (zh
Inventor
小林将
內田大輔
藤井通太
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202215245A publication Critical patent/TW202215245A/zh
Application granted granted Critical
Publication of TWI769794B publication Critical patent/TWI769794B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一種記憶體系統包含儲存表資料的非揮發性記憶體和用於將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料的記憶體控制器。所述記憶體控制器包含揮發性記憶體，其在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態、計時器，其從所述記憶體系統轉換到所述低功率狀態時開始測量經過時間，以及暫存器，其中儲存了先前測量的經過時間，以及其中當所述記憶體系統從所述低功率狀態喚醒時，儲存了當前測量的經過時間。如果所測量的經過時間大於臨界值時，所述控制器控制所述揮發性記憶體從所述保持狀態到所述斷電狀態的轉換，所述臨界值係基於所述先前測量的經過時間計算的。

Description

記憶體系統以及在記憶體系統中管理功率的方法
本文描述的實施例總體上涉及記憶體系統以及在記憶體系統中管理功率的方法。 相關申請案的交叉參照
本申請案基於並請求2020年10月14日提交的日本專利申請案第2020-173165號的優先權，其全部內容透過參照合併於此。
已知一種包含諸如NAND型快閃記憶體的非揮發性記憶體和記憶體控制器的記憶體系統。
實施例提供了一種可以減少電流消耗的記憶體系統和在記憶體系統中管理功率的方法。
一實施例提供了， 一種能夠被連接到主機並能夠響應於接收來自所述主機的命令而轉換到低功率狀態或斷電狀態的記憶體系統，所述記憶體系統包含： 非揮發性記憶體，配置成儲存表資料；以及 記憶體控制器，配置成執行預定的控制，包含基於來自所述主機的請求將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料，其中所述記憶體控制器包含 揮發性記憶體，其在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態， 計時器，配置成從所述記憶體系統轉換到所述低功率狀態時開始測量經過時間，以及 暫存器，其中儲存了一或多個先前測量的經過時間，以及其中當所述記憶體系統從所述低功率狀態喚醒時，儲存了當前測量的經過時間，以及 其中如果所測量的經過時間大於臨界值時，所述記憶體控制器配置成控制將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態的時序，所述臨界值係基於一或多個先前測量的經過時間計算的。
此外，一實施例提供了， 一種能夠被連接到主機並能夠響應於接收來自所述主機的命令而轉換到低功率狀態或斷電狀態的記憶體系統，所述記憶體系統包含： 非揮發性記憶體，配置成儲存表資料；以及 記憶體控制器，配置成執行預定的控制，包含基於來自所述主機的請求將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料，其中所述記憶體控制器包含 揮發性記憶體，其在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態， 計時器，配置成從所述記憶體系統轉換到所述低功率狀態時開始測量經過時間， 第一計數器，配置成計數所述非揮發性記憶體被寫入或讀取的次數，以及 第二計數器，配置成計數所述非揮發性記憶體中的所述表資料的一部分被更新的次數，以及 其中所述記憶體控制器配置成基於所述第一計數器和所述第二計數器的計數值來控制將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態的時序。
再者，一實施例提供了， 一種管理連接到主機並響應於來自所述主機的命令而轉換到低功率狀態或斷電狀態的記憶體系統中功率的方法，其中所述記憶體系統包含配置成儲存邏輯至實體位址轉換表的非揮發性記憶體、配置成執行預定的控制，包含基於來自所述主機的請求將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料的記憶體控制器，所述記憶體控制器包含在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態的揮發性記憶體、計時器和暫存器，所述方法包含： 將所述邏輯至實體位址轉換表的一部分儲存在所述揮發性記憶體中； 將一或多個先前測量的經過時間儲存在所述暫存器中； 利用所述計時器，測量響應於來自所述主機的轉換到所述低功率狀態的命令從所述記憶體系統轉換到所述低功率狀態開始的經過時間；以及 如果所測量的經過時間大於基於儲存在所述暫存器中的所述一或多個先前測量的經過時間所計算的臨界值，則將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態。
實施例提供了一種可以由記憶體控制器減少電流消耗的記憶體系統。
通常，根據一個實施例，記憶體系統是一種能夠被連接到主機並能夠響應於來自所述主機的命令而轉換到低功率狀態或斷電狀態的記憶體系統。所述記憶體系統包含儲存表資料的非揮發性記憶體；以及執行預定的控制，包含基於來自所述主機的請求將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料的記憶體控制器。所述記憶體控制器包含：在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態的揮發性記憶體、配置成從所述記憶體系統轉換到所述低功率狀態時開始測量經過時間的計時器和其中儲存了一或多個先前測量的經過時間，以及其中當所述記憶體系統從所述低功率狀態喚醒時，儲存了當前測量的經過時間的暫存器。如果所測量的經過時間大於臨界值時，所述記憶體控制器控制將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態的時序，所述臨界值係基於一或多個先前測量的經過時間計算的。
在下文中，參照附圖描述實施例。在下面的描述中，具有相同功能和配置的部件由相同的參考符號表示。此外，下面描述的各實施方式是用於體現實施例的技術思想的設備和方法的範例，並且每個部件的佈置和每個部件之間的連接關係的不受限於下面描述的實施例。
每個功能區塊可以被實現為硬體、電腦軟體，或兩者的組合。因此，通常在其功能性方面描述並且應該清楚每個功能區塊是任何的硬體、電腦軟體，或兩者的組合。此外，如同在所示的實施例的範例中各功能區塊被劃分不是必要的。例如，可以與除了所示功能區塊之外的功能區塊協作來執行一些功能。此外，所示功能區塊可以被配置成進一步劃分為較小的功能子區塊。 (1)第一實施例
第一實施例的記憶體系統參照圖1至9描述。 (1)-(a)記憶體系統的配置範例
圖1是顯示連接至主機4的記憶體系統1的整體配置範例的方塊圖。記憶體系統1經由通訊線路5連接至主機4，並且用作主機4的外部儲存裝置。記憶體系統1例如是符合通用快閃儲存(UFS)標準、嵌入式多媒體卡(eMMC)標準等的用於嵌入式用途的快閃記憶體，或固態硬碟(SSD)。記憶體系統1包含記憶體控制器2和非揮發性記憶體3。
例如，主機4可以是諸如個人電腦、行動電話或成像裝置之類的資訊處理裝置、可以是諸如平板電腦或智慧電話之類的行動終端、可以是遊戲裝置，或者可以是諸如汽車導航系統的車載終端。主機4和記憶體系統1可以經由通訊線路5發送和接收封包，例如，符合UFS標準、串列附接SCSI(SAS)標準、串列進階技術附接(SATA)標準、周邊元件互連快捷(PCIe)®標準、非揮發性記憶體快捷(NVMe)®標準。
記憶體系統1透過接收命令(例如，休眠進入請求)轉換到休眠狀態，以將主機4轉換到休眠狀態。透過從主機4接收命令(例如，休眠退出請求)，記憶體系統1從休眠狀態喚醒。休眠狀態是指當不使用記憶體系統1時功率消耗減少的狀態。這是一種低功率狀態。記憶體系統1可以透過來自主機4的請求從休眠狀態轉換到斷電狀態。斷電狀態是供應到記憶體系統1的電源完全被切斷的狀態。特別是，在未連接至交流(AC)電源供應但使用電池作為電源供應的記憶體系統中，透過適當地轉換到休眠狀態，電源供應可以長時間擴展。
記憶體控制器2包含例如主機介面(I/F)電路21、計時器22、振盪器23、中央處理單元(CPU)24、表快取25、記憶體介面(I/F)電路26、儲存單元27，和靜態隨機存取記憶體(SRAM)電源供應控制電路28。它們經由匯流排29彼此連接。記憶體控制器2可以被實現為控制器封裝包含，例如，系統單晶片(SoC)。
主機I/F電路21執行記憶體控制器2與主機4之間的介面功能。主機I/F電路21經由通訊線路5連接至主機4。可以在沒有通訊線路5的情況下以無線方式進行連接。主機I/F電路21包含通訊檢測電路212。通訊檢測電路212檢測連接到主機4的訊號線中的訊號的振幅。如果記憶體系統1檢測訊號線中的來自主機4的訊號的振幅高於臨界值程度，則記憶體系統1認為與主機4的通訊已經開始並且從休眠狀態喚醒。
如果記憶體系統1轉換到休眠狀態，則計時器22開始測量經過的時間。接著，如果記憶體系統1從休眠狀態喚醒，則計時器22初始化經過時間的值。
振盪器23係連接到計時器22。振盪器23例如是RC振盪器。即使記憶體系統1處於休眠狀態，振盪器23也可以操作。因此，如果振盪器23操作，則可以繼續計時器22的測量。如果以下描述的表快取25轉換到斷電狀態，則振盪器23停止操作。
CPU 24控制整個記憶體控制器2的操作。控制CPU 24的程式使用儲存在下述的唯讀記憶體(ROM)272(見圖6)中的韌體(控制程式等)或執行透過將儲存在ROM 272中的程式載入到下述的隨機存取記憶體(RAM)274(見圖6)的預定程序。也就是說，CPU 24產生用於儲存在RAM 274中的各種表，從主機4接收寫入命令、讀取命令和抹除命令，並且針對非揮發性記憶體3執行資料寫入、資料讀取和資料抹除。所述命令例如被稱為指令或請求。經由記憶體I/F電路26、主機I/F電路21等與外部主機4進行諸如向非揮發性記憶體3寫入資料和從非揮發性記憶體3讀取資料之類的資料傳輸。
表快取25臨時儲存表資料。表資料是具有預定大小的資料集。表資料是例如下面描述的邏輯到實體位址轉換表(L2P表)的至少一部分。
表快取25是配置有諸如SRAM或暫存器的揮發性記憶體的電路。根據本實施例，描述了表快取25的電路由保持SRAM 25配置的情況。
保持SRAM 25包含儲存電路252和控制電路254。儲存電路252臨時儲存表資料。控制電路254進行用於寫入和讀取資料往來儲存電路252所需要的控制，控制電路254進行例如定址和時脈閘控。
圖2和圖3是顯示當記憶體系統1處於休眠狀態時圖1中的每個方塊的通電狀態。圖2是保持SRAM 25處於保持狀態的通電狀態。在保持狀態下，向儲存電路252供電，從而可以將表資料儲存在表快取25中。在另一方面，當控制電路254的電源供應被切斷，而使功率消耗可被減少，資料不能被輸入並輸出往來儲存電路252 。圖3顯示了保持SRAM 25處於斷電狀態時的通電狀態。在表快取25中，斷電狀態是切斷了對儲存電路252和控制電路254中之各者的電源供應的狀態，從而與保持狀態相比可以減少更多的功率消耗。儲存在儲存電路252中的表資料被抹除。如果記憶體系統1處於休眠狀態，則如圖2和圖3中的陰影區域所示，主機I/F電路21(不包含通訊檢測電路212)、CPU 24、表快取25(一部分或全部)、記憶體I/F電路26和非揮發性記憶體3的電源供應被切斷。
當記憶體系統1轉換到休眠狀態，則保持SRAM 25可以是在保持狀態和斷電狀態的兩種狀態中的任一者。
保持SRAM 25從保持狀態轉換到斷電狀態的時序是由CPU 24設定的計時器22的臨界值來確定。在下面的描述中，在保持SRAM 25轉換到保持狀態時間之後直到記憶體系統1從休眠狀態喚醒或SRAM 25轉換到斷電狀態為止的時間稱為保持停留時間。
圖4是保持SRAM 25的電路圖。在下面，主要描述保持SRAM 25的電路的主要部件。然而，未顯示或未描述的部件或功能可以存在於保持SRAM 25的電路中。
電源電壓VDD被施加到電源線256，並且接地電壓VSS被施加到接地線258。
電源電壓VDD經由源極端子被提供給電力開關PWS1。電力開關PWS1根據提供給閘極端子的控制訊號PWS1EN，相對於儲存電路252提供或切斷電源電壓VDD。也就是說，如果保持SRAM 25轉換到斷電狀態，則透過控制訊號PWS1EN將電力開關PWS1關閉。因此，切斷了儲存電路252的電源。
電源電壓VDD經由源極端子被提供給電力開關PWS2。電力開關PWS2根據提供給閘極端子的控制訊號PWS2EN，相對於控制電路254提供或切斷電源電壓VDD。也就是說，如果保持SRAM 25轉換到保持狀態，則電力開關PWS2被控制訊號PWS2EN關閉。因此，切斷了對控制電路254的電源。
如果記憶體系統1從休眠狀態喚醒，則CPU 24在以下描述的暫存器276中更新休眠喚醒時間。CPU 24更新計時器22的臨界值和離群值。計時器22自身確定測量值是臨界值或更大。計時器22確定測量值是否對應於離群值。主機4將計時器22的臨界值和離群值的初始值設置為任何值。當記憶體系統1首先轉換到休眠狀態時，使用這些初始值。
計時器22的臨界值是例如由暫存器276保持的n_times倍的休眠喚醒時間的歷史的平均值(平均休眠喚醒時間)。n_times是如下述大於x_range的正整數值。如果計時器22的測量值是臨界值或更大，則保持SRAM 25從保持狀態轉換到斷電狀態。
計時器22的離群值例如是對應於x_range倍或更大且小於平均休眠喚醒時間的臨界值的範圍的值。所述x_range為小於n_times的正整數值。如果記憶體系統1需要對應於用於從休眠狀態中喚醒的離群值的時間，則CPU 24丟棄儲存在暫存器276中的休眠喚醒時間的歷史。此外，CPU 24新更新計時器的測量值作為暫存器276中的歷史。在向CPU 24供電的同時執行所述操作。
圖5是顯示計時器22的臨界值和離群值的更新的圖。CPU 24例如將n_times設置為10，而將x_range設置為4。如果平均休眠喚醒時間是15ms，則CPU 24將計時器22的臨界值設置為15ms × 10＝150ms。CPU 24將與計時器22的離群值相對應的範圍設置為15ms × 4＝60ms或更大且小於150ms。
如果休眠喚醒時間是75ms，則休眠喚醒時間對應於離群值，並且是明顯偏離平均休眠喚醒時間15ms的值。因此，CPU 24丟棄儲存在暫存器276中的休眠喚醒時間的歷史，並且將計時器22的測量值作為暫存器276中的歷史新更新。隨後，每次記憶體系統1重複所述轉換並且進入休眠狀態並從休眠狀態中喚醒時，休眠喚醒時間的歷史在暫存器276中累加。
如果計時器22的測量值變作為臨界值的150ms或更多，則保持SRAM 25從保持狀態轉換到斷電狀態。如果休眠喚醒時間是臨界值或更大，則CPU 24不丟棄或更新儲存在暫存器276中的休眠喚醒時間的歷史。
CPU 24可以適當地改變n_times和x_range的值。主機4可以改變n_times和x_range的值。由於計時器22的臨界值係基於平均休眠喚醒時間來決定，上限值和下限值係針對臨界值而設定。臨界值的上限值和下限值可以由主機4改變。
圖6是顯示儲存單元27的配置的範例的圖。儲存單元27包含ROM 272、RAM 274和暫存器276。暫存器276儲存例如計時器22的臨界值的上限值和下限值，和休眠喚醒時間的歷史。
如果計時器22的測量值是臨界值或更大，則SRAM電源控制電路28將保持SRAM 25從保持狀態轉換到斷電狀態。
記憶體I/F電路26執行記憶體控制器2和非揮發性記憶體3之間的介面功能。記憶體I/F電路26經由通訊線路6連接至以下描述的記憶體晶片30。
非揮發性記憶體3是NAND型快閃記憶體，其包含具有層疊的閘極結構的記憶體單元或具有MONOS結構的記憶體單元。通常，在NAND型快閃記憶體中，寫入和讀取通常以稱為頁面的資料單位執行，並且抹除以稱為區塊的資料單位執行。非揮發性記憶體3可以被佈置在記憶體控制器2的外部並且被實現為非揮發性記憶體封裝。非揮發性記憶體3包含一或複數個記憶體晶片30。在圖1中，作為範例提供了記憶體晶片30-1至30-n(n是1或更大的自然數)。每個記憶體晶片30可以彼此獨立地操作。
非揮發性記憶體3例如儲存諸如使用者資料和邏輯到實體位址轉換表的管理資訊。在以下描述中，邏輯到實體位址轉換表被稱為位址轉換表。所述位址轉換表管理非揮發性記憶體3的邏輯位址和實體位址之間的映射。邏輯位址是由主機4使用的位址，其用於記憶體系統1的邏輯空間中的位置的位址指定。作為邏輯位址，可以使用邏輯區塊位址(LBA)。實體位址是儲存資料的非揮發性記憶體3中的實體儲存位置。位址轉換表用於將邏輯位址轉換為指示非揮發性記憶體3中的實體儲存位置的實體位址，在所述實體儲存位置中儲存了與邏輯位址相對應的資料。
通常，在如電源被接通時後記憶體系統1立即進入的狀態的初始狀態中，表快取25是空的。用於邏輯至實體位址轉換的位址轉換資料(表資料)的部分，接著在表快取25中快取。隨後，如果對應於由主機4所指定的邏輯位址的實體位址(至少包含這個實體位址的表資料)存在於表快取25中，記憶體控制器2從表快取25而不是從非揮發性記憶體3的位址轉換表讀取實體位址(表資料)。因此，當從主機4接收到讀取指令，可以減少讀取非揮發性記憶體3的位址轉換表的次數，從而可以提高記憶體系統1的效能。
接下來，使用圖7描述記憶體晶片30的配置範例。圖7是顯示記憶體晶片30的配置範例的方塊圖。記憶體晶片30包含輸入和輸出電路31、邏輯控制器32、就緒/繁忙控制電路33、暫存器34、定序器35、電壓產生電路36、感測放大器模組37、列解碼器模組38和記憶體單元陣列39。
輸入和輸出電路31向記憶體控制器2傳輸和從記憶體控制器2接收例如8位元寬的輸入和輸出訊號I/O(I/O1至I/O8)。例如，輸入和輸出電路31將包含在輸入中的寫入資料DAT和從記憶體控制器2接收的輸出訊號I/O傳輸到感測放大器模組37。輸入和輸出電路31將從感測放大器模組37傳輸的讀取資料DAT傳輸到記憶體控制器2作為輸入和輸出訊號I/O。
邏輯控制器32基於從記憶體控制器2接收的各種控制訊號來控制輸入和輸出電路31以及定序器35。作為各種控制訊號，例如，使用了晶片致能訊號/CE、命令鎖存致能訊號CLE、位址鎖存致能訊號ALE、寫入致能訊號/WE、讀取致能訊號/RE和寫入保護訊號/WP。訊號/CE是用於致能記憶體晶片30的訊號。訊號CLE是用於通知輸入和輸出電路31的訊號，其通知與宣告的訊號CLE同時輸入到記憶體晶片30的訊號輸入是命令CMD。訊號ALE是用於通知輸入和輸出電路31的訊號，其通知與宣告的訊號ALE同時輸入到記憶體晶片30的訊號輸入是位址資訊ADD。訊號/WE和/RE例如是用於指示輸入和輸出電路31將輸入和輸出訊號I/O輸入和輸出的訊號。訊號/WP例如是用於在電源接通和關閉時使記憶體晶片30處於寫入保護狀態的訊號。
就緒/繁忙控制電路33基於定序器35的操作狀態來產生就緒/繁忙訊號RBn。訊號RBn是用於通知記憶體控制器2記憶體晶片30是處於準備狀態的訊號，其中指令可以從記憶體控制器2被讀取或處於忙碌狀態，其中指令不能被讀取。
暫存器34包含狀態暫存器34A、位址暫存器34B和命令暫存器34C。狀態暫存器34A例如儲存定序器35的狀態資訊STS，並且基於定序器35的指令將狀態資訊STS傳輸到輸入和輸出電路31。位址暫存器34B儲存從輸入和輸出電路31傳輸的位址資訊ADD。位址資訊ADD中包含的區塊位址、行位址和頁面位址分別在列解碼器模組38、感測放大器模組37和電壓產生電路36中使用。命令暫存器34C儲存從輸入和輸出電路31傳輸的命令CMD。
定序器35基於儲存在命令暫存器34C中的命令CMD來控制整個記憶體晶片30的操作。例如，定序器35控制電壓產生電路36、感測放大器模組37、列解碼器模組38等，並且執行各種操作，諸如寫入操作、讀取操作等。
電壓產生電路36基於定序器35的控制來產生所需的電壓，並將所產生的電壓提供給感測放大器模組37、列解碼器模組38、記憶體單元陣列39等。例如，電壓產生電路36基於儲存在位址暫存器34B中的頁面位址，將所需的電壓施加到與選擇的字元線相對應的訊號線和與未選擇的字元線相對應的訊號線。
感測放大器模組37經由輸入和輸出電路31將從記憶體單元陣列39讀取的資料DAT輸出到記憶體控制器2。感測放大器模組37經由輸入和輸出電路31將從記憶體控制器2讀取的寫入資料DAT傳輸到記憶體單元陣列39。
列解碼器模組38基於儲存在位址暫存器34B中的區塊位址來選擇要進行各種操作的區塊BLK。列解碼器模組38將從電壓產生電路36提供的電壓傳輸到所選擇的區塊BLK。
記憶體單元陣列39包含複數個區塊BLK，其包含對應於列和行的複數個非揮發性記憶體單元。舉例而言，圖7顯示了區塊BLK0至BLKn(n是1或更大的自然數)。記憶體單元陣列39儲存從儲存控制器2施加的資料。 (1)-(b)記憶體系統的操作範例
隨後，透過使用圖8描述記憶體系統1的操作範例。
首先，如果記憶體系統1從主機4接收到休眠進入請求命令並且轉換到休眠狀態，則計時器22開始測量(S11)。
如果計時器22的測量值對應於或大於離群值(S12中為是)，則程序進行到S15。
如果計時器22的測量值並未對應於離群值(S12中為否)，則程序進行到S13。
如果記憶體系統1並未從主機4接收到休眠退出請求命令並且並未從休眠狀態喚醒(S13中為否)，則程序返回到S12，並且執行如上描述的相同處理。
如果記憶體系統1從主機4接收到休眠退出請求命令並且從休眠狀態返回(S13中為是)，則CPU 24更新暫存器276中的休眠喚醒時間，並且計時器22初始化測量值(S14)。接著，所述程序結束。
如果計時器22的測量值小於臨界值(S15中為否)，則程序進行到S16。
如果記憶體系統1並未從主機4接收到休眠退出請求命令並且並未從休眠狀態喚醒(S16中為否)，則程序返回到S15，並且執行如上描述的相同處理。
如果記憶體系統1從主機4接收到休眠退出請求命令並且從休眠狀態喚醒(S16中為是)，則CPU 24丟棄儲存在暫存器276中的休眠喚醒時間的歷史(S17)。接著，在暫存器276中在S16為是的情況下，CPU 24更新休眠喚醒時間(S17)。計時器22初始化測量值(S17)。接著，所述程序結束。
如果計時器22的測量值為臨界值或更大(S15中為是)，則SRAM電源控制電路28切斷保持SRAM 25的儲存電路252的電源，並且保持SRAM 25轉換到斷電狀態(S18)。接著，計時器22初始化測量值(S18)。接著，所述程序結束。
臨界值的值可以根據記憶體系統的使用狀態從大的值開始逐漸減少為小的值。
如上所述，控制了記憶體系統1。
圖9是根據比較範例的記憶體系統的時序圖。圖10是根據本實施例的記憶體系統1的時序圖。在圖9和圖10中，將每個記憶體系統或保持SRAM轉換到特定狀態的情況表示為高(「H」)等級，並且將每個記憶體系統或保持SRAM從特定狀態返回的情況表示為低(「L」)等級。
在比較範例的記憶體系統中，為了減少從休眠狀態的喚醒時間，表資料被儲存在保持SRAM中。在這種情況下，如果休眠狀態持續了很長一段時間，則消耗保持SRAM的電流。然而，在記憶體系統從休眠狀態喚醒之後，可能根本不會參照儲存在保持SRAM中的表資料。在比較範例的記憶體系統中，即使極有可能根本不參照儲存在保持SRAM中的表資料，也將保持保持狀態，直到記憶體系統從休眠狀態中喚醒。
在另一方面，在根據本實施例的記憶體系統1中，臨界值是為保持SRAM 25的保持停留時間設定的。臨界值係基於休眠喚醒時間的歷史的平均值所計算的。如果保持SRAM 25的保持停留時間超過設定的臨界值，則在記憶體系統1從休眠狀態喚醒之後，很有可能將參照儲存在保持SRAM 25中的表資料。因此，SRAM電源控制電路28切斷保持SRAM 25的儲存電路252的電源，並且將保持SRAM 25轉換到斷電狀態。從而，可以減少由保持SRAM 25的儲存電路252消耗的電流量。 (2)第二實施例
根據第二實施例的記憶體系統係參照圖11至12描述。 (2)-(a)記憶體系統的配置範例
圖11是連接到主機4的記憶體系統1a的整體配置範例的方塊圖。第二實施例的記憶體系統1a係以與根據第一實施例的記憶體系統1相同的方式配置，但是差別在於第二實施例的記憶體系統1a包含計數器52和計數器54。
計數器52計數保持SRAM 25中的表資料被新更新的次數。表資料是例如邏輯到實體位址轉換表的至少一部分。計數器54對記憶體存取的次數進行計數。記憶體存取是指對非揮發性記憶體3寫入資料和從非揮發性記憶體3讀取資料。如果記憶體系統1a轉換到休眠狀態，則可以切斷對計數器52和計數器54的供電。在記憶體系統1a從休眠狀態喚醒之後，由計數器52和計數器54測量的值變為0的值(初始值)。接著，計數器52和計數器54再次分別對保持SRAM 25中的表資料被新更新的次數和記憶體存取的次數進行計數。 (2)-(b)記憶體系統的操作範例
隨後，透過使用圖12描述記憶體系統1a的操作範例。
首先，記憶體系統1a從主機4接收休眠進入請求命令並且轉換到休眠狀態(S22)。
隨後，記憶體系統1a從主機4接收休眠退出請求命令，並從休眠狀態中喚醒(S23)。
隨後，如果記憶體系統1a在從休眠狀態喚醒之後從主機4接收到休眠進入請求命令(S24中為是)，則程序返回至S22，並且執行與上述相同的處理。
隨後，在記憶體系統1a從休眠狀態喚醒之後，如果並未從主機4接收到休眠進入請求命令(S24中為否)，則程序進行到S25。
如果並未進行N_count次記憶體存取(S25中為否)，則程序返回至S24，並且執行與上述相同的處理。
如果記憶體存取被執行了N_count次(S25中為是)，則程序進行到S26。
如果表資料更新M_count次(S26中為是)，則CPU 24將計時器22的臨界值降低d_time(S27)。接著，所述程序結束。
如果表資料未更新M_count次(S26中為否)，則CPU 24將計時器22的臨界值增加i_time(S28)。接著，所述程序結束。
如上所述，控制記憶體系統1a。
CPU 24可以適當地改變N_count、M_count、i_time和d_time的值。主機4可以改變N_count、M_count、i_time和d_time的值。
在根據本實施例的記憶體系統1a中，相對於保持SRAM 25的保持停留時間的臨界值被設置。基於保持SRAM 25中的表資料被新更新的次數來計算臨界值。如果保持SRAM 25的保持停留時間超過設定臨界值，則很可能是在記憶體系統1a從休眠狀態喚醒之後，儲存在保持SRAM 25中的表資料將無法被參照。因此，SRAM電源控制電路28切斷對保持SRAM 25的儲存電路252的電源，並且將保持SRAM 25轉換到斷電狀態。從而，可以減少由保持SRAM 25的儲存電路252消耗的電流。 (3)變化例
在上述實施例中，計時器22的臨界值有更新時，計時器22的臨界值可被寫入到非揮發性記憶體3。接著，被寫入到非揮發性記憶體3中的計時器22的臨界值可以根據需要被讀取。
透過使用圖13，描述了根據變化例的記憶體系統1(1a)的操作範例。
如果存在計時器22的臨界值的更新(S31中為是)，則將更新後的計時器22的臨界值寫入非揮發性記憶體3(S32)。接著，所述程序結束。
隨後，如果計時器22的臨界值沒有更新(S31中為否)，則程序結束。
如上所述，進行根據變化例的記憶體系統1(1a)的控制。
記憶體系統1(1a)的CPU 24基於在記憶體系統1(1a)從休眠狀態喚醒之後將參照儲存在保持SRAM 25中的表資料的可能性來設置計時器22的臨界值。如果繼續根本不使用記憶體系統1(1a)的狀態，則記憶體系統1(1a)可能處於斷電狀態，其中記憶體系統1(1a)的電源被完全切斷。如果記憶體系統1(1a)轉換到斷電狀態，則儲存在暫存器276等中的休眠喚醒時間的歷史值被移除。因此，不能參照直到記憶體系統1(1a)轉換到斷電狀態為止的計時器22的臨界值。
在本變化例中，如果記憶體系統1(1a)被再次使用，匹配於直到記憶體系統1(1a)轉換到斷電狀態使用的方法的操作可以參照非揮發性計時器22的臨界值而執行。也就是說，例如，即使主機4的電源將關閉並再次接通，相同的設置可以透過寫入和非揮發化（持久）非揮發性記憶體3中的計時器22的臨界值來繼續。
根據上述實施例中的至少一個，如果記憶體系統轉換到低功率狀態，則可以透過基於(1)從低功率狀態喚醒的時間的歷史的平均值所用的臨界值，或(2)對非揮發性記憶體寫入資料或從非揮發性記憶體讀取資料的次數以及更新表快取中表資料的部分的次數來控制將表快取從保持狀態轉換到斷電狀態的時序來減少表快取的消耗電流。
上述實施例和變化例可以被盡可能地結合。例如，所述變化例可以與第一實施例或第二實施例中的任一個結合。
在以上實施例和變化例中，「連接」的描述不限於兩個部件直接連接而沒有其它元件的情況。可以根據部件之間的關係適當地包含經由其它元件間接連接的兩個部件的情況。
儘管已經描述了某些實施例，但是這些實施例僅是透過範例的方式提供，而並非意圖限制本發​​明的範圍。實際上，本文描述的新穎實施例可以用多種其它形式來體現。此外，在不脫離本發明的精神的情況下，可以對本文所述實施例的形式進行各種省略、替換和改變。所附請求項及其等同物意於涵蓋落入本發明的範圍和精神內的這種形式或修改。
1:記憶體系統 2:記憶體控制器 3:非揮發性記憶體 4:主機 5:通訊線路 6:通訊線路 21:主機介面(I/F)電路 212:通訊檢測電路 22:計時器 23:振盪器 24:中央處理單元(CPU) 25:表快取 252:儲存電路 254:控制電路 256:電源線 258:接地線 26:記憶體介面(I/F)電路 27:儲存單元 272:唯讀記憶體(ROM) 274:隨機存取記憶體(RAM) 276:暫存器 28:SRAM電源控制電路 29:匯流排 PWS1:電力開關 PWS2:電力開關 VDD:電源電壓 VSS:接地電壓 PWS1EN:控制訊號 PWS2EN:控制訊號 30:記憶體晶片 30-1至30-n:記憶體晶片 31:輸入和輸出電路 32:邏輯控制器 33:就緒/繁忙控制電路 34:暫存器 34A:狀態暫存器 34B:位址暫存器 34C:命令暫存器 35:定序器 36:電壓產生電路 37:感測放大器模組 38:列解碼器模組 39:記憶體單元陣列 /CE:晶片致能訊號 CLE:命令鎖存致能訊號 ALE:位址鎖存致能訊號 /WE:寫入致能訊號 /RE:讀取致能訊號 /WP:寫入保護訊號 S11~S18:步驟 1a:記憶體系統 2a:記憶體控制器 52:計數器 54:計數器 S22~S28:步驟 S31~S32:步驟
[圖1]是顯示根據第一實施例的記憶體系統的整體配置範例的圖。
[圖2]是在圖1的記憶體系統中的保持狀態期間每個區塊的通電狀態。
[圖3]是在圖1的記憶體系統中的斷電狀態期間每個區塊的通電狀態。
[圖4]是根據第一實施例的保持SRAM的電路圖。
[圖5]是顯示更新根據第一實施例的記憶體系統中的計時器的時間的臨界值和離群值的圖。
[圖6]是顯示根據第一實施例的儲存單元的配置範例的圖。
[圖7]是顯示根據第一實施例的記憶體晶片的配置範例的圖。
[圖8]是顯示根據第一實施例的記憶體系統的操作範例的圖。
[圖9]是根據比較範例的記憶體系統的時序圖。
[圖10]是根據第一實施例的記憶體系統的時序圖。
[圖11]是顯示根據第二實施例的記憶體系統的整體配置範例的圖。
[圖12]是顯示根據第二實施例的記憶體系統的操作範例的圖。
[圖13]是顯示根據一或多個實施例的變化例的記憶體系統的操作範例的圖。
1:記憶體系統 2:記憶體控制器 3:非揮發性記憶體 4:主機 5:通訊線路 6:通訊線路 21:主機介面(I/F)電路 22:計時器 23:振盪器 24:中央處理單元(CPU) 25:表快取 26:記憶體介面(I/F)電路 27:儲存單元 28:SRAM電源控制電路 29:匯流排 30-1至30-n:記憶體晶片 212:通訊檢測電路 252:儲存電路 254:控制電路

Claims (20)

  1. 一種能夠被連接到主機並能夠響應於來自所述主機的命令而轉換到低功率狀態或斷電狀態的記憶體系統，所述記憶體系統包含： 非揮發性記憶體，配置成儲存表資料；以及 記憶體控制器，配置成執行預定的控制，包含基於來自所述主機的請求將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料，其中所述記憶體控制器包含 揮發性記憶體，其在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態， 計時器，配置成從所述記憶體系統轉換到所述低功率狀態時開始測量經過時間，以及 暫存器，其中儲存了一或多個先前測量的經過時間，以及其中當所述記憶體系統從所述低功率狀態喚醒時，儲存了當前測量的經過時間，以及 其中如果所測量的經過時間大於臨界值時，所述記憶體控制器配置成控制將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態的時序，所述臨界值係基於所述一或多個先前測量的經過時間計算的。
  2. 如請求項1的記憶體系統， 其中所述臨界值係基於所述先前測量的經過時間和第一值的平均值設定的值。
  3. 如請求項2的記憶體系統， 其中當所述記憶體系統從所述低功率狀態喚醒，如果所述當前測量的經過時間在大於所述先前測量的經過時間的所述平均值且小於所述臨界值的離群時間值的範圍內，則所述記憶體控制器從所述暫存器中丟棄所述先前測量的經過時間。
  4. 如請求項3的記憶體系統， 其中所述離群時間值的範圍係基於所述先前測量的經過時間的平均值和小於所述第一值的第二值來設定。
  5. 如請求項1的記憶體系統， 其中所述表資料為邏輯至實體位址轉換表。
  6. 如請求項1的記憶體系統，其中所述揮發性記憶體包含 儲存電路，配置成暫時儲存所述表資料的一部分，以及 控制電路，配置成控制到所述儲存電路的資料的輸入和輸出。
  7. 如請求項6的記憶體系統， 其中所述揮發性記憶體為SRAM，其在電源供應到所述儲存電路並且所述控制電路的電源被切斷時處於保持狀態，而在所述儲存電路和所述控制電路的電源皆被切斷時處於所述斷電狀態。
  8. 如請求項1的記憶體系統， 其中所述記憶體控制器在每次所述臨界值被更新時將所述臨界值寫入到所述非揮發性記憶體中，而在所述記憶體系統從所述低功率狀態或所述關閉狀態喚醒時讀取寫入到所述非揮發性記憶體的所述臨界值。
  9. 如請求項1的記憶體系統， 其中所述低功率狀態為休眠狀態，以及 所述非揮發性記憶體為NAND型快閃記憶體。
  10. 一種能夠被連接到主機並能夠響應於接收來自所述主機的命令而轉換到低功率狀態或斷電狀態的記憶體系統，所述記憶體系統包含： 非揮發性記憶體，配置成儲存表資料；以及 記憶體控制器，配置成執行預定的控制，包含基於來自所述主機的請求將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料，其中所述記憶體控制器包含 揮發性記憶體，其在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態， 計時器，配置成從所述記憶體系統轉換到所述低功率狀態時開始測量經過時間， 第一計數器，配置成計數所述非揮發性記憶體被寫入或讀取的次數，以及 第二計數器，配置成計數所述非揮發性記憶體中的所述表資料的一部分被更新的次數，以及 其中所述記憶體控制器配置成基於所述第一計數器和所述第二計數器的計數值來控制將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態的時序。
  11. 如請求項10的記憶體系統， 其中如果所測量的經過時間超過基於所述第二計數器的所述計數值計算的臨界值，則所述記憶體控制器將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態。
  12. 如請求項11的記憶體系統，其中 如果所述第一計數器的所述計數值大於第一計數臨界值並且所述第二計數器的所述計數值大於第二計數臨界值，則所述記憶體控制器減少所述臨界值；以及 如果所述第一計數器的所述計數值大於所述第一計數臨界值並且所述第二計數器的所述計數值小於所述第二計數臨界值，則所述記憶體控制器增加所述臨界值。
  13. 如請求項10的記憶體系統， 其中所述表資料為邏輯至實體位址轉換表。
  14. 如請求項10的記憶體系統，其中所述揮發性記憶體包含 儲存電路，配置成暫時儲存所述表資料的一部分，以及 控制電路，配置成控制到所述儲存電路的資料的輸入和輸出。
  15. 如請求項14的記憶體系統， 其中所述揮發性記憶體為SRAM，其在電源供應到所述儲存電路並且所述控制電路的電源被切斷時處於保持狀態，而在所述儲存電路和所述控制電路的電源皆被切斷時處於所述斷電狀態。
  16. 如請求項10的記憶體系統， 其中所述記憶體控制器在每次所述臨界值被更新時將所述臨界值寫入到所述非揮發性記憶體中，而在所述記憶體系統從所述低功率狀態或所述關閉狀態喚醒時讀取寫入到所述非揮發性記憶體的所述臨界值。
  17. 如請求項10的記憶體系統， 其中所述低功率狀態為休眠狀態，以及 所述非揮發性記憶體為NAND型快閃記憶體。
  18. 一種管理連接到主機並響應於來自所述主機的命令而轉換到低功率狀態或斷電狀態的記憶體系統中功率的方法，其中所述記憶體系統包含配置成儲存邏輯至實體位址轉換表的非揮發性記憶體、配置成執行預定的控制，包含基於來自所述主機的請求將資料寫入到所述非揮發性記憶體和從所述非揮發性記憶體讀取資料的記憶體控制器，所述記憶體控制器包含在電源供應於此期間其可以是在保持狀態，或其在供應於此的所述電源被切斷的期間其可以是在斷電狀態的揮發性記憶體、計時器和暫存器，所述方法包含： 將所述邏輯至實體位址轉換表的一部分儲存在所述揮發性記憶體中； 將一或多個先前測量的經過時間儲存在所述暫存器中； 利用所述計時器，測量響應於來自所述主機的轉換到所述低功率狀態的命令從所述記憶體系統轉換到所述低功率狀態開始的經過時間；以及 如果所測量的經過時間大於基於儲存在所述暫存器中的所述一或多個先前測量的經過時間所計算的臨界值，則將所述揮發性記憶體從所述保持狀態轉換到所述斷電狀態。
  19. 如請求項18的方法， 其中所述臨界值係基於所述先前測量的經過時間的平均值和第一值設定的值。
  20. 如請求項19的方法，還包含： 當所述記憶體系統從所述低功率狀態喚醒，如果當前測量的經過時間在大於所述先前測量的經過時間的所述平均值且小於所述臨界值的離群時間值的範圍內，則從所述暫存器中丟棄所述先前測量的經過時間；以及 當所述記憶體系統從所述低功率狀態被喚醒，則將所述當前測量的經過時間儲存在所述暫存器中。
TW110114668A 2020-10-14 2021-04-23 記憶體系統以及在記憶體系統中管理功率的方法 TWI769794B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-173165 2020-10-14
JP2020173165A JP2022064497A (ja) 2020-10-14 2020-10-14 メモリシステム
US17/184,993 US11662945B2 (en) 2020-10-14 2021-02-25 Memory system
US17/184,993 2021-02-25

Publications (2)

Publication Number Publication Date
TW202215245A TW202215245A (zh) 2022-04-16
TWI769794B true TWI769794B (zh) 2022-07-01

Family

ID=81077680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114668A TWI769794B (zh) 2020-10-14 2021-04-23 記憶體系統以及在記憶體系統中管理功率的方法

Country Status (4)

Country Link
US (2) US11662945B2 (zh)
JP (1) JP2022064497A (zh)
CN (1) CN114356066B (zh)
TW (1) TWI769794B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130007344A1 (en) * 2011-07-01 2013-01-03 Belgal Hanmant P Apparatus, System, and Method for Refreshing Non-volatile Memory
TWI428922B (zh) * 2009-02-11 2014-03-01 Stec Inc 快閃回存ｄｒａｍ模組
TW201921257A (zh) * 2017-08-23 2019-06-01 美商高通公司 用於在異構記憶體環境內進行引導的系統和方法
TW201923595A (zh) * 2017-10-30 2019-06-16 美商高通公司 用於經由安全非揮發性隨機存取記憶體的片上系統的低功率用例的記憶體存取管理
CN110162493A (zh) * 2018-02-12 2019-08-23 深圳大心电子科技有限公司 存储器管理方法及使用所述方法的储存控制器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9042196B2 (en) * 2013-07-19 2015-05-26 Kabushiki Kaisha Toshiba Memory system and method of controlling memory system
JP2015232772A (ja) 2014-06-09 2015-12-24 マイクロン テクノロジー， インク． システムの制御方法及びシステム
US9959042B2 (en) * 2015-08-20 2018-05-01 Apple Inc. Robust mechanism for adaptive power conservation in solid-state devices
US10627888B2 (en) * 2017-01-30 2020-04-21 International Business Machines Corporation Processor power-saving during wait events
JP6746522B2 (ja) 2017-03-17 2020-08-26 キオクシア株式会社 半導体記憶装置
US10430302B2 (en) 2017-04-12 2019-10-01 Qualcomm Incorporated Data retention with data migration
JP2019211861A (ja) * 2018-05-31 2019-12-12 東芝メモリ株式会社 メモリシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI428922B (zh) * 2009-02-11 2014-03-01 Stec Inc 快閃回存ｄｒａｍ模組
US20130007344A1 (en) * 2011-07-01 2013-01-03 Belgal Hanmant P Apparatus, System, and Method for Refreshing Non-volatile Memory
TW201921257A (zh) * 2017-08-23 2019-06-01 美商高通公司 用於在異構記憶體環境內進行引導的系統和方法
TW201923595A (zh) * 2017-10-30 2019-06-16 美商高通公司 用於經由安全非揮發性隨機存取記憶體的片上系統的低功率用例的記憶體存取管理
CN110162493A (zh) * 2018-02-12 2019-08-23 深圳大心电子科技有限公司 存储器管理方法及使用所述方法的储存控制器

Also Published As

Publication number Publication date
CN114356066A (zh) 2022-04-15
US20220113907A1 (en) 2022-04-14
JP2022064497A (ja) 2022-04-26
US11662945B2 (en) 2023-05-30
US20230259307A1 (en) 2023-08-17
TW202215245A (zh) 2022-04-16
CN114356066B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
KR101986872B1 (ko) 메모리 칩 전력 관리
EP3872641B1 (en) Storage device and method of operating the storage device
US8923088B2 (en) Solid state storage device with sleep control circuit
US9996139B2 (en) Memory system and management table
US9922684B2 (en) Memory device ultra-deep power-down mode exit control
TWI677783B (zh) 記憶體裝置及用於向該記憶體裝置提供能源資訊的方法及系統
JP6018113B2 (ja) 不揮発性メモリのデータ消失を防止する方法、コンピュータおよびホスト装置。
JP2008500678A (ja) 設定可能なレディ／ビジー制御
US11288157B2 (en) Controller and operation method thereof
JP2012069100A (ja) 不揮発性メモリを有するシステムの電力バジェットの動的な割り当て
CN110377528B (zh) 进行电源管理的方法、记忆装置和其控制器、和电子装置
US20190074053A1 (en) Storage device and refresh method thereof
CN111399752A (zh) 不同类型存储单元的控制装置及方法
US20140281148A1 (en) Memory system
TWI769794B (zh) 記憶體系統以及在記憶體系統中管理功率的方法
JP5795758B2 (ja) 不揮発性記憶装置のデータを保護する方法
US11662944B2 (en) Method and apparatus for performing resuming management
US11379154B2 (en) Storage device and operating method thereof
US20240176517A1 (en) Flash memory controller that can quickly enter power saving mode after entering idle state, associated flash memory device, and associated control method
CN117174149A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN117908760A (zh) 数据储存装置与数据储存装置的缓存器大小估计方法