TWI762278B - 非揮發性記憶體裝置及其程式化驗證電壓的設定方法 - Google Patents
非揮發性記憶體裝置及其程式化驗證電壓的設定方法 Download PDFInfo
- Publication number
- TWI762278B TWI762278B TW110114284A TW110114284A TWI762278B TW I762278 B TWI762278 B TW I762278B TW 110114284 A TW110114284 A TW 110114284A TW 110114284 A TW110114284 A TW 110114284A TW I762278 B TWI762278 B TW I762278B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- programming
- voltage
- volatile memory
- memory cells
- Prior art date
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一種非揮發性記憶體裝置,包括非揮發性記憶體以及記憶體控制器。非揮發性記憶體包括多個記憶體晶胞。記憶體控制器耦接至非揮發性記憶體。記憶體控制器用以對非揮發性記憶體進行程式化操作。記憶體控制器讀取記憶體晶胞的臨界電壓,紀錄施加至記憶體晶胞的程式化脈衝數量,並且根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓。另外,一種非揮發性記憶體的程式化驗證電壓的設定方法亦被提出。
Description
本發明是有關於一種記憶體裝置及其操作電壓的設定方法,且特別是有關於一種非揮發性記憶體裝置及其程式化驗證電壓的設定方法。
隨著電子科技的演進,電子裝置成為人們生活中必要的工具。例如快閃記憶體等的非揮發性記憶體裝置可提供長效且大量的資料儲存功能,已成為重要的資料儲存媒介。在非揮發性記憶體經過程式化操作之後,其臨界電壓分布曲線的最小值通常會大於程式化驗證電壓。然而,在非揮發性記憶體經烘烤(baking)後,其一部分的記憶體晶胞的臨界電壓可能會低於讀取驗證電壓,此部分的記憶體晶胞稱為保持失效位元(retention failure bit)。若臨界電壓低於讀取驗證電壓的記憶體晶胞過多可能會使得非揮發性記憶體裝置無法通過讀取驗證,表示其資料保持性能(retention
performance)不佳,可靠度不足。
本發明提供一種非揮發性記憶體裝置及其程式化驗證電壓的設定方法,利用設定後的程式化驗證電壓對非揮發性記憶體進行程式化操作可改善其資料保持性能。
本發明的非揮發性記憶體裝置包括非揮發性記憶體以及記憶體控制器。非揮發性記憶體包括多個記憶體晶胞。記憶體控制器耦接至非揮發性記憶體。記憶體控制器用以對非揮發性記憶體進行程式化操作。記憶體控制器讀取記憶體晶胞的臨界電壓,紀錄施加至記憶體晶胞的程式化脈衝數量,並且根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓。
在本發明的一實施例中,在記憶體晶胞當中,一部份的記憶體晶胞的臨界電壓小於臨界電壓參考值,且記憶體控制器判斷施加至所述部份的記憶體晶胞的程式化脈衝數量是否等於1。
在本發明的一實施例中,當所述部份的記憶體晶胞的程式化脈衝數量等於1時,記憶體控制器增加在要施加第一個程式化脈衝至記憶體晶胞時的程式化驗證電壓。
在本發明的一實施例中,當所述部份的記憶體晶胞的程式化脈衝數量不等於1時,記憶體控制器增加在要施加最後一個程式化脈衝至記憶體晶胞時的程式化驗證電壓。
在本發明的一實施例中,上述的程式化驗證電壓被增加
至中央臨界電壓的3.72個標準差的電壓值。
本發明的非揮發性記憶體的程式化驗證電壓的設定方法包括:對非揮發性記憶體進行程式化操作,以施加多個程式化脈衝至記憶體晶胞;讀取記憶體晶胞的臨界電壓,並且紀錄施加至記憶體晶胞的程式化脈衝數量;以及根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓。
在本發明的一實施例中,在記憶體晶胞當中,一部份的記憶體晶胞的臨界電壓小於一臨界電壓參考值,且所述方法更包括:判斷施加至所述部份的記憶體晶胞的程式化脈衝數量是否等於1。
在本發明的一實施例中,當所述部份的記憶體晶胞的程式化脈衝數量等於1時,根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓的步驟包括:增加在要施加第一個程式化脈衝至記憶體晶胞時的程式化驗證電壓。
在本發明的一實施例中,當所述部份的記憶體晶胞的程式化脈衝數量不等於1時,根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓的步驟包括:增加在要施加最後一個程式化脈衝至記憶體晶胞時的程式化驗證電壓。
基於上述,記憶體控制器可根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓,並且利用設定後的程式化驗證電壓對非揮發性記憶體進行程式化操作可改善其資料保持性能。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100:非揮發性記憶體裝置
110:非揮發性記憶體
112:記憶體晶胞
120:記憶體控制器
200:程式化電壓
300:臨界電壓分布曲線
410:區域
BL:位元線
PV、PV_1:程式化驗證電壓
RV:讀取驗證電壓
S100、S110、S120、S130、S140、S200、S210、S220:方法步驟
SL:源極線
Vt:臨界電壓
Vt_ref:臨界電壓參考值
Vt_c:中央臨界電壓
Vww1、Vww5:程式化脈衝
WL:字元線
圖1繪示本發明一實施例之非揮發性記憶體裝置的概要示意圖。
圖2繪示本發明一實施例之程式化脈衝的概要波型圖。
圖3繪示本發明一實施例之記憶體晶胞的臨界電壓分布圖。
圖4繪示圖1實施例之經程式化操作的非揮發性記憶體,其記憶體晶胞的臨界電壓分布圖。
圖5繪示本發明一實施例之非揮發性記憶體的程式化驗證電壓的設定方法的步驟流程圖。
圖6繪示本發明一實施例之在施加要第一個程式化脈衝至記憶體晶胞時記憶體晶胞的臨界電壓分布圖。
圖7繪示本發明另一實施例之非揮發性記憶體的程式化驗證電壓的設定方法的步驟流程圖。
圖1繪示本發明一實施例之非揮發性記憶體裝置的概要示意圖。圖2繪示本發明一實施例之程式化脈衝的概要波型圖。圖3繪示本發明一實施例之記憶體晶胞的臨界電壓分布圖,其橫
軸為臨界電壓Vt,縱軸為位元數量(bit count),即記憶體晶胞的數量。請參考圖1至圖3,本實施例之非揮發性記憶體裝置100包括非揮發性記憶體110及記憶體控制器120。記憶體控制器120耦接至非揮發性記憶體110。記憶體控制器120用以對非揮發性記憶體進行程式化操作,並且設定其程式化驗證電壓。
非揮發性記憶體110包括多個記憶體晶胞112。圖1僅繪出一個記憶體晶胞112例示說明,其數量不用以限定本發明。記憶體晶胞112包括第一端、第二端及控制端。第一端耦接至位元線BL,第二端耦接至源極線SL,控制端耦接至字元線WL。在進行程式化操作期間,記憶體控制器120對記憶體晶胞112施加程式化電壓200,以使記憶體晶胞的臨界電壓分布曲線300可大於程式化驗證電壓PV,如圖3所示。在本實施例中,程式化電壓200包括多個程式化脈衝Vww1至Vww5,其以步階(step)方式逐步增大,如圖2所示。記憶體控制器120控制電壓產生電路(未繪示)依序輸出程式化脈衝Vww1至Vww5到非揮發性記憶體110,以施加程式化脈衝Vww1至Vww5給對應的記憶體晶胞112。因此,經由對非揮發性記憶體110進行程式化操作,可使記憶體晶胞的臨界電壓分布曲線300大於程式化驗證電壓PV。
在本實施例中,施加至記憶體晶胞112的程式化脈衝數量以5個作為例示說明,其數量不用以限定本發明。程式化脈衝Vww1是在進行程式化操作期間第一個施加至記憶體晶胞112的程式化脈衝,程式化脈衝Vww5是在進行程式化操作期間最後一
個施加至記憶體晶胞112的程式化脈衝。
圖4繪示圖1實施例之經程式化操作的非揮發性記憶體,其記憶體晶胞的臨界電壓分布圖。在圖4中,在經程式化操作後,非揮發性記憶體110的臨界電壓分布曲線300的最小值除了會大於程式化驗證電壓PV之外,也會大於讀取驗證電壓RV。在本實施例中,記憶體控制器120會讀取所有記憶體晶胞112的臨界電壓,以取得其臨界電壓狀態資訊,並且紀錄在程式化操作期間施加至記憶體晶胞112的程式化脈衝數量。
舉例而言,在記憶體晶胞當中,一部份的記憶體晶胞的臨界電壓會小於臨界電壓參考值Vt_ref(即臨界電壓分布在區域410的記憶體晶胞,下稱具有低臨界電壓的記憶體晶胞),且另一部份的記憶體晶胞的臨界電壓大於或等於臨界電壓參考值Vt_ref。記憶體控制器120會紀錄這兩部分的記憶體晶胞的臨界電壓及其程式化脈衝數量。因此,記憶體控制器120可以判斷具有低臨界電壓的記憶體晶胞在程式化操作期間被施加程式化脈衝的數量。例如,根據紀錄結果,記憶體控制器120可以判斷施加至具有低臨界電壓的記憶體晶胞的程式化脈衝數量是否大多數都等於1。若其程式化脈衝數量大多數都等於1,表示在圖4中區域410的記憶體晶胞主要來自於在程式化操作期間僅被施加一次程式化脈衝的記憶體晶胞。
在本實施例中,記憶體控制器120會根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓PV,例如增加
程式化驗證電壓PV,利用設定後的程式化驗證電壓來對非揮發性記憶體110或其他的非揮發性記憶體晶片進行程式化操作。
圖5繪示本發明一實施例之非揮發性記憶體的程式化驗證電壓的設定方法的步驟流程圖。請參考圖1及圖5,本實施例之設定方法至少適用於圖1的非揮發性記憶體裝置100,惟本發明並不加以限制。以圖1的非揮發性記憶體裝置100為例,在步驟S100中,記憶體控制器120開始對非揮發性記憶體110的頁面(page)進行程式化操作。在此步驟中,記憶體控制器120控制電壓產生電路依序輸出程式化脈衝Vww1至Vww5到非揮發性記憶體110,以施加程式化脈衝Vww1至Vww5給對應的記憶體晶胞112。
接著,在步驟S110中,記憶體控制器120讀取所有記憶體晶胞112的臨界電壓,以取得其臨界電壓狀態資訊,並且紀錄在程式化操作期間施加至記憶體晶胞112的程式化脈衝數量。其記錄方式例如是以查找表的方式記錄記憶體晶胞的位址、臨界電壓以及在程式化操作期間被施加程式化脈衝的數量。
在步驟S120中,記憶體控制器120判斷具有低臨界電壓的記憶體晶胞(圖4的區域410)是否主要來自於在程式化操作期間僅被施加一次程式化脈衝的記憶體晶胞。也就是說,在此步驟中,記憶體控制器120判斷在非揮發性記憶體110的記憶體晶胞當中,施加至臨界電壓小於臨界電壓參考值Vt_ref的記憶體晶胞的程式化脈衝數量是否等於1。
若具有低臨界電壓的記憶體晶胞主要來自於在程式化操
作期間僅被施加一次程式化脈衝的記憶體晶胞(表示記憶體晶胞的程式化脈衝數量等於1),記憶體控制器120執行步驟S130。在步驟S130中,記憶體控制器120增加在要施加第一個程式化脈衝Vww1至記憶體晶胞時的程式化驗證電壓PV,並且結束程式化驗證電壓的設定。例如,記憶體控制器120將程式化驗證電壓由PV增加至PV_1,如圖6所示。圖6繪示本發明一實施例之在要施加第一個程式化脈衝至記憶體晶胞時記憶體晶胞的臨界電壓分布圖。在圖6中,程式化驗證電壓被增加至中央臨界電壓Vt_c的3.72個標準差(sigma)的電壓值。
若具有低臨界電壓的記憶體晶胞主要不是來自於在程式化操作期間僅被施加一次程式化脈衝的記憶體晶胞(表示記憶體晶胞的程式化脈衝數量不等於1),記憶體控制器120執行步驟S140。在步驟S140中,記憶體控制器120增加在要施加最後一個程式化脈衝Vww5至記憶體晶胞時的程式化驗證電壓,並且結束程式化驗證電壓的設定。在此步驟中,記憶體控制器120例如將程式化驗證電壓增加至中央臨界電壓的3.72個標準差(sigma)的電壓值。在步驟S130及步驟S140中,經增加後的程式化驗證電壓可以相同或不相同,本發明並不加以限制。
在本實施例中,記憶體控制器120可根據圖5的方法來設定程式化驗證電壓的值,判斷是要增加第一個程式化脈衝的程式化驗證電壓的值,還是要增加最後一個程式化脈衝的程式化驗證電壓的值,並且利用設定後的程式化驗證電壓來對非揮發性記
憶體110或其他的非揮發性記憶體晶片進行程式化操作。
圖7繪示本發明另一實施例之非揮發性記憶體的程式化驗證電壓的設定方法的步驟流程圖。請參考圖1及圖7,本實施例之程式化驗證電壓的設定方法至少適用於圖7的非揮發性記憶體裝置100,惟本發明並不加以限制。以圖7的非揮發性記憶體裝置100為例,在步驟S200中,記憶體控制器120對非揮發性記憶體進行程式化操作,以施加多個程式化脈衝至記憶體晶胞。在步驟S210中,記憶體控制器120讀取記憶體晶胞的臨界電壓,並且紀錄施加至記憶體晶胞的程式化脈衝數量。在步驟S220中,記憶體控制器120根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓,以利用設定後的程式化驗證電壓再對非揮發性記憶體110或其他的非揮發性記憶體進晶片進行程式化操作。另外,本實施例之程式化驗證電壓的設定方法可以由圖1至圖6實施例之敘述中獲致足夠的教示、建議與實施說明。
綜上所述,在本發明的實施例中,記憶體控制器可根據記憶體晶胞的臨界電壓及程式化脈衝數量來設定程式化驗證電壓的值,判斷是要增加第一個程式化脈衝的程式化驗證電壓的值,還是要增加最後一個程式化脈衝的程式化驗證電壓的值,並且利用設定後的程式化驗證電壓來對非揮發性記憶體裝置或其他的非揮發性記憶體晶片進行程式化操作,可有效改善其資料保持性能。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的
精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S200、S210、S220:方法步驟
Claims (10)
- 一種非揮發性記憶體裝置,包括:一非揮發性記憶體,包括多個記憶體晶胞;以及一記憶體控制器,耦接至該非揮發性記憶體,用以對該非揮發性記憶體進行一程式化操作,其中該記憶體控制器讀取該些記憶體晶胞的臨界電壓,紀錄施加至該些記憶體晶胞的程式化脈衝數量,並且根據該些記憶體晶胞的臨界電壓及該程式化脈衝數量來設定一程式化驗證電壓。
- 如請求項1所述的非揮發性記憶體裝置,其中在該些記憶體晶胞當中,一部份的記憶體晶胞的臨界電壓小於一臨界電壓參考值,且該記憶體控制器判斷施加至該部份的記憶體晶胞的程式化脈衝數量是否等於1。
- 如請求項2所述的非揮發性記憶體裝置,其中當該部份的記憶體晶胞的程式化脈衝數量等於1時,該記憶體控制器增加在要施加第一個程式化脈衝至該些記憶體晶胞時的該程式化驗證電壓。
- 如請求項2所述的非揮發性記憶體裝置,其中當該部份的記憶體晶胞的程式化脈衝數量不等於1時,該記憶體控制器增加在要施加最後一個程式化脈衝至該些記憶體晶胞時的該程式化驗證電壓。
- 如請求項3或請求項4所述的非揮發性記憶體裝置,其中該程式化驗證電壓被增加至中央臨界電壓的3.72個標準差的 電壓值。
- 一種非揮發性記憶體的程式化驗證電壓的設定方法,其中該非揮發性記憶體包括多個記憶體晶胞,所述設定方法包括:對該非揮發性記憶體進行一程式化操作,以施加多個程式化脈衝至該些記憶體晶胞;讀取該些記憶體晶胞的臨界電壓,並且紀錄施加至該些記憶體晶胞的程式化脈衝數量;以及根據該些記憶體晶胞的臨界電壓及該程式化脈衝數量來設定一程式化驗證電壓。
- 如請求項6所述非揮發性記憶體的程式化驗證電壓的設定方法,其中在該些記憶體晶胞當中,一部份的記憶體晶胞的臨界電壓小於一臨界電壓參考值,且所述方法更包括:判斷施加至該部份的記憶體晶胞的程式化脈衝數量是否等於1。
- 如請求項7所述非揮發性記憶體的程式化驗證電壓的設定方法,其中當該部份的記憶體晶胞的程式化脈衝數量等於1時,根據該些記憶體晶胞的臨界電壓及該程式化脈衝數量來設定該程式化驗證電壓的步驟包括:增加在要施加第一個程式化脈衝至該些記憶體晶胞時的該程式化驗證電壓。
- 如請求項7所述非揮發性記憶體的程式化驗證電壓的 設定方法,其中當該部份的記憶體晶胞的程式化脈衝數量不等於1時,根據該些記憶體晶胞的臨界電壓及該程式化脈衝數量來設定該程式化驗證電壓的步驟包括:增加在要施加最後一個程式化脈衝至該些記憶體晶胞時的該程式化驗證電壓。
- 如請求項8或請求項9所述非揮發性記憶體的程式化驗證電壓的設定方法,其中該程式化驗證電壓被增加至中央臨界電壓的3.72個標準差的電壓值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110114284A TWI762278B (zh) | 2021-04-21 | 2021-04-21 | 非揮發性記憶體裝置及其程式化驗證電壓的設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110114284A TWI762278B (zh) | 2021-04-21 | 2021-04-21 | 非揮發性記憶體裝置及其程式化驗證電壓的設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI762278B true TWI762278B (zh) | 2022-04-21 |
TW202242886A TW202242886A (zh) | 2022-11-01 |
Family
ID=82199030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110114284A TWI762278B (zh) | 2021-04-21 | 2021-04-21 | 非揮發性記憶體裝置及其程式化驗證電壓的設定方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI762278B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140185381A1 (en) * | 2013-01-02 | 2014-07-03 | SK Hynix Inc. | Semiconductor apparatus and method of operating the same |
TW201703050A (zh) * | 2015-07-03 | 2017-01-16 | 力晶科技股份有限公司 | 快閃記憶體裝置及其程式化動作的初始化方法 |
US9552883B1 (en) * | 2015-07-23 | 2017-01-24 | SK Hynix Inc. | Semiconductor memory device and operating method thereof |
US9842658B2 (en) * | 2015-04-20 | 2017-12-12 | Samsung Electronics Co., Ltd. | Methods of operating nonvolatile memory devices including variable verification voltages based on program/erase cycle information |
US10176881B2 (en) * | 2016-08-26 | 2019-01-08 | Samsung Electronics Co., Ltd. | Non-volatile memory devices having temperature and location dependent word line operating voltages |
-
2021
- 2021-04-21 TW TW110114284A patent/TWI762278B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140185381A1 (en) * | 2013-01-02 | 2014-07-03 | SK Hynix Inc. | Semiconductor apparatus and method of operating the same |
US9842658B2 (en) * | 2015-04-20 | 2017-12-12 | Samsung Electronics Co., Ltd. | Methods of operating nonvolatile memory devices including variable verification voltages based on program/erase cycle information |
TW201703050A (zh) * | 2015-07-03 | 2017-01-16 | 力晶科技股份有限公司 | 快閃記憶體裝置及其程式化動作的初始化方法 |
US9552883B1 (en) * | 2015-07-23 | 2017-01-24 | SK Hynix Inc. | Semiconductor memory device and operating method thereof |
US10176881B2 (en) * | 2016-08-26 | 2019-01-08 | Samsung Electronics Co., Ltd. | Non-volatile memory devices having temperature and location dependent word line operating voltages |
Also Published As
Publication number | Publication date |
---|---|
TW202242886A (zh) | 2022-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10147495B2 (en) | Nonvolatile memory device generating loop status information, storage device including the same, and operating method thereof | |
TWI508093B (zh) | 包括影響記憶體之操作條件之參數之記憶體指令 | |
US7969786B2 (en) | Method of programming nonvolatile memory device | |
JP2007109364A (ja) | フラッシュメモリ素子のプログラム方法 | |
JP6190462B2 (ja) | 半導体記憶装置 | |
US10290363B2 (en) | Non-volatile memory device and error compensation method for verifying the same | |
US10249376B2 (en) | Flash memory storage device and operating method thereof | |
TWI782636B (zh) | 半導體記憶裝置及其動作方法 | |
US10403379B1 (en) | Erased block reverification method for solid state storage device | |
JP4559606B2 (ja) | 不揮発性半導体記憶装置 | |
CN114758689A (zh) | 用于非易失性存储器的擦除方法和上电修复方法 | |
TW201723840A (zh) | 半導體儲存裝置及其編程方法 | |
JPWO2010082243A1 (ja) | 不揮発性半導体メモリ及びメモリシステム | |
US20150095728A1 (en) | Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory | |
TWI762278B (zh) | 非揮發性記憶體裝置及其程式化驗證電壓的設定方法 | |
US9378829B2 (en) | Non-volatile memory device with an EPLI comparator | |
US5784318A (en) | Method of preprogramming before verifying in non-volatile memory device and apparatus for the same | |
TWI442406B (zh) | 針對一快閃記憶體的控制器之錯誤管理機制來提升驗證效率之方法以及相關之記憶裝置及其控制器 | |
KR20120033511A (ko) | 플래시 메모리 장치 및 프로그램 검증 방법 | |
JP2010033637A (ja) | 不揮発性半導体記憶装置 | |
US20220246223A1 (en) | Non-volatile storage device | |
KR100330679B1 (ko) | 저장 유닛의 소거 장치 및 소거 방법, 및 저장 유닛의 소거 프로그램을 저장하는 저장 매체 | |
TWI658471B (zh) | 快閃記憶體儲存裝置及其操作方法 | |
KR20010065151A (ko) | 플래쉬 메모리 소자의 프로그램 방법 | |
TWI643196B (zh) | 快閃記憶體裝置及其資料讀取方法 |