TWI762131B - 發光顯示器及包含其的多螢幕顯示器 - Google Patents

發光顯示器及包含其的多螢幕顯示器 Download PDF

Info

Publication number
TWI762131B
TWI762131B TW109146873A TW109146873A TWI762131B TW I762131 B TWI762131 B TW I762131B TW 109146873 A TW109146873 A TW 109146873A TW 109146873 A TW109146873 A TW 109146873A TW I762131 B TWI762131 B TW I762131B
Authority
TW
Taiwan
Prior art keywords
pixel
substrate
pad
disposed
circuit
Prior art date
Application number
TW109146873A
Other languages
English (en)
Other versions
TW202127674A (zh
Inventor
張永仁
金炅旼
金顯東
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202127674A publication Critical patent/TW202127674A/zh
Application granted granted Critical
Publication of TWI762131B publication Critical patent/TWI762131B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提供一種發光顯示器及包含其的多螢幕顯示器。發光顯示器包含一基板、多個像素、一共同電極、一像素共同電壓線路、一墊部及至少一封閉迴圈線路。基板包含一顯示部。這些像素設置於顯示部內。共同電極設置於顯示部內且電性連接於每一個像素。像素共同電壓線路設置於顯示部內且電性連接於共同電極。墊部設置於基板的其中一邊緣部，墊部包含一像素共同電壓墊部，像素共同電壓墊部連接於像素共同電壓線路。至少一封閉迴圈線路設置於基板的一周緣部以環繞顯示部。至少一封閉迴圈線路電性連接於像素共同電壓墊部。

Description

發光顯示器及包含其的多螢幕顯示器
本發明關於一種發光顯示器及包含其的多螢幕顯示器。
發光顯示器、自發光顯示器不像液晶顯示器(liquid crystal display，LCD)一樣需要獨立光源而因此可被製造為輕及薄的。並且，發光顯示器係經由低電壓所驅動而使功耗降低。並且，發光顯示器在色彩實施、反應時間、視角及對比度(contrast ratio)方面表現良好，而因此吸引更多注意而作為次世代的顯示器。
發光顯示器基於發光裝置層的發光行為顯示影像，其中發光裝置層包含設置於二個電極之間的發光裝置。在這樣的狀況下，發光裝置所發出的光經由電極及基板發射至外界。
發光顯示器包含用來顯示影像的顯示面板。顯示面板可包含顯示區域及邊框區域(bezel area)。顯示區域包含用於顯示影像的多個像素，且邊框區域(bezel area)環繞顯示區域。
習知的發光顯示器需要邊框(或某種機制)，以遮蔽設置於顯示面板之邊界(或周緣部)的邊框區域，且可能因邊框區域的寬度而增加邊框之寬度。並且，當發光顯示器的邊框寬度縮減至極限時，水的穿透劣化了發光裝置，而因此可能會降低發光裝置的可靠度。
近來，多螢幕發光顯示器已經商業化，且在這種多螢幕發光顯示器中係經由配置格柵型式的發光顯示器而實現了大螢幕。
然而，在習知的多螢幕發光顯示器中，邊界部(如接縫)因邊框區域或每個顯示器的邊框而形成於相鄰的顯示器之間。當多螢幕顯示器的所有螢幕顯示一個影像時，邊界部會造成影像的不連續感，且因此降低觀看者觀看影像的沉浸感
因此，本發明旨在提供一種發光顯示器和包含其的多螢幕顯示器，其基本上解決了由於現有技術的限制及缺點所引起的一個或多個問題。
本發明一方面旨在提供一種發光顯示器及一種包含發光顯示器的多屏顯示器。發光顯示器具有薄的邊框寬度並且避免水的滲透降低發光裝置的可靠性。
本發明的其他優點及特徵將在下面的描述中部分地闡述，並且對於本領域普通技術人員來說，在閱讀以下內容之後將變得顯而易見，或者可以從本發明的實踐中所習得。本發明的目的及其他優點可以在所描述的說明、權利保護範圍及附圖中特別指出的結構來實現和獲得。
如本文所體現和廣泛描述，為了實現這些和其他優點且根據本發明的目的，提供一種發光顯示器，發光顯示器包含一基板、多個像素、一共同電極、一像素共同電壓線路、一墊部及至少一封閉迴圈線路。基板包含一顯示部。這些像素設置於顯示部內。共同電極設置於顯示部內且電性連接於每一個像素。像素共同電壓線路設置於顯示部內且電性連接於共同電極。墊部設置於基板的其中一邊緣部，墊部包含一像素共同電壓墊部，像素共同電壓墊部連接於像素共同電壓線路。至少一封閉迴圈線路設置於基板的一周緣部以環繞顯示部。至少一封閉迴圈線路電性連接於像素共同電壓墊部。
在本發明另一方面，提供一種多螢幕顯示器可包含多個顯示模組。這些顯示模組排列於一第一方向及相對第一方向為橫向的一第二方向中的至少一方向。每個顯示模組可包含一基板、多個像素、一共同電極、一像素共同電壓線路、一墊部及至少一封閉迴圈線路。基板包含一顯示部。這些像素設置於顯示部內。共同電極設置於顯示部內且電性連接於每一個像素。像素共同電壓線路設置於顯示部內且電性連接於共同電極。墊部設置於基板的其中一邊緣部，墊部包含一像素共同電壓墊部，像素共同電壓墊部連接於像素共同電壓線路。至少一封閉迴圈線路設置於基板的一周緣部以環繞顯示部。至少一封閉迴圈線路可電性連接於像素共同電壓墊部。
根據本發明一些實施例，可提供一種發光顯示器及一種包含發光顯示器的多螢幕顯示器。發光顯示器具有薄的邊框寬度並且避免水的滲透降低發光裝置的可靠性。
根據本發明一些實施例，可提供一種顯示器及一種包含此顯示器的多螢幕顯示器，其中顯示器未包含有邊框。
根據本發明一些實施例，可提供一種多螢幕顯示器，此多螢幕顯示器用於顯示影像，且影像沒有不連續感。
應該理解，本發明的前述概述和以下詳細描述都是示例性和說明性的，並且旨在提供對所要求保護的本發明的進一步解釋。
以下將詳細說明本發明的實施例，其示例可繪示於相關圖式中。在所有附圖中，將盡可能使用相同的標號表示相同或相似的部件。
本發明的優點及特徵及其實現方法將透過以下參閱附圖所描述的實施例闡述。然而，本發明可以不同形式實現且不應解釋以於此闡述的實施例為限。反之，提供這些實施例將使得本發明透徹和完整，並將向本領域技術人員充分傳達本發明的範疇。更進一步地，本發明僅經由申請專利範圍的範疇所界定。
用於描述本發明之實施例的圖式中所揭露的形狀、尺寸、比率、角度和數量皆僅是示例之用，本發明不限於所繪示的細節。相似的標號用於表示相似的元件。在以下描述中，當相關的已知功能或配置的詳細描述非必要地使本發明的要點模糊時，將省略該詳細描述。當說明書中有使用「包括」、「具有」及「包含」時，除非同時使用「僅」，否則應可理解為還可具有或包含其他的部件。除非有特別限定，以下所用之單數形式的用語也可包括複數形式。
儘管沒有明確的描述，但是在解釋一個部件時，該部件被解釋為包括誤差範圍。
在描述位置關係時，例如當將兩個部件之間的位置關係描述為「上」、「之上」、「下」或「旁」時，除非使用「緊(just)」或「直接地」，否則應可理解在所述的兩個部件之間還可以設置一個或多個其他部件。
在描述時間關係時，如當時間順序被描述為「之後」、「隨後」、「接著」或「之前」時，除非使用「緊(just)」或「立即」用語，否則應可理解其可包括不連續的情況。
可以理解的是雖然在本文中使用「第一」、「第二」等用語來描述各種元件，但是這些元件不應受到這些用語的限制。這些用語僅用於區分其中一元件與另一元件。例如，在不脫離本發明的範圍的情況下，第一元件也可以被稱為第二元件，類似地，第二元件也可以被稱為第一元件。
在描述本發明之元件時，可能會採用「第一」、「第二」、「A」、「B」、「(a)」及「(b)」等用語。這些用語旨在從其他元件中將對應的元件區分出來。相應元件的本質、順序或級別高低等不應受這些用語的限制。在表示元件或層體位於另一個元件「上」或「連接」於另一個元件時，該元件可為直接或間接地連接另一個元件，或者可以存在中間元件或層體。並且，可理解的是當一個元件設置於另一元件之上或之下時，可解釋為此二元件為彼此直接接觸，但也可解釋為此二元件為非直接彼此接觸。
「至少一個」的用語應被理解為包括一個或多個相關的所列元件的任何及所有組合。例如，「第一元件、第二元件和第三元件中的至少一個」的含義應被理解為從第一元件、第二元件和第三元件中的兩個或更多個所提出的所有項目的組合、或僅為第一元件、第二元件或第三元件。
本領域技術人員可以充分理解，本發明的各個實施例的特徵可以部分或整體地彼此耦合或組合，並且可以多樣地彼此相互運作並且在技術上被驅動。本發明的實施例亦可以彼此獨立地實現，或者可以以相互依賴的關係一起實現。
以下，將參閱附圖描述本發明的實施例。在將元件標號添加到每個附圖的元件中時，儘管在其他附圖中示出了相同的元件，但是相似的元件標號可以代表相似的元件。另外，為了便於描述，附圖中示出的每個元件的比例尺與實際比例尺不同，故元件並不以附圖中所示的比例尺為限。
圖1根據本發明一實施例繪示發光顯示器的示意圖，圖2為圖1之區域B1的放大示意圖。
參閱圖1及圖2，根據本發明之一實施例的發光顯示器可包含一發光顯示面板1及一驅動電路單元3。
發光顯示面板1可包含一基板10、一顯示部AA、多個像素P、一共同電極CE(common electrode)(如圖3所示)、多個閘極線路GL(如圖3所示)、多個資料線路DL、多個像素驅動電源線路PL(pixel driving power lines)、多個像素共同電壓線路CVL(pixel common voltage lines)、多個參考電壓線路RL(reference voltage lines)、多個墊部PP及至少一封閉迴圈線路CLL(closed loop line)。
基板10可為玻璃基板，或可為薄的玻璃基板或可彎折或撓曲的塑膠基板。基板10可包含顯示部AA及環繞顯示部AA的一非顯示部IA。
顯示部AA可為顯示影像的區域且可被稱為顯示區域、有效區域或有效部。舉例來說，顯示部AA可設置於基板10中除了周緣部以外的部分。
非顯示部IA可為不會顯示影像的區域且可稱為非顯示區域、無效區域或無效部。舉例來說，非顯示部IA可設置於基板10的周緣部。
每個像素P可各別地設置於界定於顯示部AA內的多個像素區域。這些像素區域可由設置於顯示部AA內的多個像素驅動線路所界定(如，閘極線路GL、資料線路DL、像素驅動電源線路PL、參考電壓線路RL及像素共同電壓線路CVL)。
每個像素P可設置於基板10中對應的像素區域內，且可基於透過相鄰的閘極線路GL所提供的閘極訊號顯示對應於資料電壓的顏色影像，其中資料電壓透過相鄰的資料線路DL所提供。
每個像素P可包含彼此相鄰的多個子像素SP。子像素SP可界定為實際發光的最小單元區域。舉例來說，三個相鄰的子像素可構成一個像素P或一個單元像素P，以顯示彩色影像。
根據一實施例的像素P可包含在第一方向X中彼此相鄰配置的第一子像素SP、第二子像素SP及第三子像素SP。在這樣的情況下，第一子像素可為紅色的子像素，第二子像素可為綠色的子像素，且第三子像素可為藍色的子像素。然而，本發明並不以此為限。
根據本發明另一實施例，像素P可包含在第一方向X及第二方向Y之其中一者中彼此相鄰配置的第一子像素SP、第二子像素SP、第三子像素SP及第四子像素SP。在這樣的情況下，第一子像素可為紅色的子像素，第二子像素可為白色的子像素，第三子像素可為藍色的子像素，且第四子像素可為綠色的子像素。然而，本發明並不以此為限。
根據一個實施例，分別設置於第一子像素SP、第二子像素SP、第三子像素SP及第四子像素SP內的多個發光裝置層可各別地發出不同的光，或可共同發出白色的光。
在每個第一子像素SP、第二子像素SP、第三子像素SP及第四子像素SP共同發出白色的光的情況中，每個第一子像素SP、第二子像素SP、第三子像素SP及第四子像素SP可包含一濾色器(color filter)(或波長轉換元件)，濾色器可將白色的光轉換成其他顏色的光。在這樣的情況下，根據一實施例的第二子像素可不包含濾色器。根據另一實施例，第二子像素的至少一區域可與第一子像素、第三子像素及第四子像素之其中一者包含相同的濾色器。
每個子像素SP可包含一發光裝置層及一像素電路。發光裝置層包含一自發光裝置(或自發光元件)。像素電路控制流動於自發光裝置內的電流。舉例來說，像素電路可包含一驅動薄膜電晶體(TFT)，驅動薄膜電晶體用來將對應於透過相應之資料線路DL所提供之資料電壓的資料電流傳輸到自發光裝置。
每個閘極線路GL可設置於基板10的顯示部AA內。舉例來說，多個閘極線路GL可在對於第一方向X為橫向的第二方向Y上彼此相分離，而在第一方向X上延伸。根據一實施例的每個閘極線路GL可包含在第一方向X中平行設置的第一閘極線路GLa及第二閘極線路GLb。
這些資料線路DL可設置於基板10的顯示部AA內，而與這些閘極線路GL交會。舉例來說，這些資料線路DL可在第一方向X上相分離而於第二方向Y上延伸。
這些像素驅動電源線路PL可設置於基板10的顯示部AA內，且平行於這些資料線路DL。
共同電極CE可設置於基板10的顯示部AA內，且可電性連接於這些像素P。舉例來說，共同電極CE可共同連接於這些子像素SP。
這些像素共同電壓線路CVL可設置於基板10的顯示部AA內且平行於這些資料線路DL。這些像素共同電壓線路CVL可在顯示部AA內電性連接於共同電極CE。每個像素共同電壓線路CVL之一側可電性連接於墊部PP。每個像素共同電壓線路CVL之另一側可設置於基板10之另一邊緣部，其中另一邊緣部平行於基板10之其中一邊緣部且顯示部AA介於其中一邊緣部及另一邊緣部之間。
這些參考電壓線路RL可設置於基板10的顯示部AA內且平行於這些資料線路DL。舉例來說，每個參考電壓線路RL可設置於配置在第一方向X上的這些像素P中相應的一者內，且在此狀況中，可以有一個參考電壓線路RL連接於共同構成像素P的多個子像素SP。任選地，可基於像素P的驅動方式(或運作方式)省略各個參考電壓線路RL。
每個墊部PP可在第一方向X上設置於基板10的其中一邊緣部。
每個墊部PP可包含多個像素驅動電壓墊部PVP、多個資料墊部DP、多個參考電壓墊部RVP及多個像素共同電壓墊部CVP。這些像素驅動電壓墊部PVP電性連接每個像素驅動電源線路PL的一側。這些資料墊部DP電性連接每個資料線路DL的一側。這些參考電壓墊部RVP電性連接每個參考電壓線路RL的一側。這些像素共同電壓墊部CVP電性連接於每個像素共同電壓線路CVL的一側。
每個墊部PP可包含多個第一墊部連接線路PCL1、多個第二墊部連接線路PCL2、多個第三墊部連接線路PCL3及多個第四墊部連接線路PCL4。這些第一墊部連接線路PCL1電性連接每個像素驅動電壓墊部PVP的一側與每個像素驅動電源線路PL的一側之間。這些第二墊部連接線路PCL2電性連接於每個資料墊部DP的一側與每個資料線路DL的一側之間。這些第三墊部連接線路PCL3電性連接於每個參考電壓墊部RVP的一側與每個參考電壓線路RL的一側之間。這些第四墊部連接線路PCL4電性連接於每個像素共同電壓墊部CVP的一側與每個像素共同電壓線路CVL的一側之間。於此，這些墊部連接線路PCL1、PCL2、PCL3、PCL4可稱為墊部連結線路。
這些墊部PP中第一個墊部及最後一個墊部可各包含多個閘極墊部及多個第五墊部連接線路，這些第五墊部連接線路分別電性連接這些閘極墊部。
至少一封閉迴圈線路CLL可設置於基板10的周緣部以環繞顯示部AA且可電性連接於這些像素共同電壓墊部CVP的至少一者。舉例來說，至少一封閉迴圈線路CLL可設置於基板10的非顯示部IA內以具有環繞顯示部AA的封閉迴圈。
根據一實施例的至少一封閉迴圈線路CLL可與墊部連接線路PCL1、PCL2、PCL3、PCL4相交且可在墊部PP內電性連接於至少一個第四墊部連接線路PCL4。至少一封閉迴圈線路CLL可電性連接於像素共同電壓墊部CVP，且因此可與每個像素共同電壓線路CVL具有相同的電位。因此，至少一封閉迴圈線路CLL可將從外界流入內部的靜電排放至像素共同電壓墊部CVP及/或像素共同電壓線路CVL，且因此可避免因靜電所引起的缺陷。
根據一實施例的至少一封閉迴圈線路CLL可與設置於基板10之另一邊緣部的每個像素共同電壓線路CVL的另一側相交，且可在基板10的另一邊緣部電性連接這些像素共同電壓線路CVL之其他側中的至少一者。在這樣的狀況下，每個像素共同電壓線路CVL的其中一側與另一側可電性連接至少一封閉迴圈線路CLL，且因此透過這些像素共同電壓線路CVL提供至共同電極CE的像素共同電壓可以更均勻地被提供至設置於顯示部AA內的每個像素P。
發光顯示面板1可更包含一壩體圖案15。壩體圖案15設置於基板10的周緣部以環繞顯示部AA。
壩體圖案15可沿著基板10的周緣部設置而具有環繞顯示部AA之封閉迴圈的形狀(或封閉線圈的形狀)。壩體圖案15可避免設置於基板10之封裝層產生擴散或溢流而遮蔽顯示部AA。
壩體圖案15可被實施在基板10上以環繞至少一封閉迴圈線路CLL或被至少一封閉迴圈線路CLL所環繞。舉例來說，至少一封閉迴圈線路CLL可設置於壩體圖案15之內部區域及外部區域中的至少一者。
發光顯示面板1可更包含鄰設於壩體圖案15的至少一峭壁圖案部CPP。
至少一峭壁圖案部CPP可鄰設於壩體圖案15以具有環繞顯示部AA的封閉迴圈的形狀(或封閉線圈的形狀)。
根據一實施例的至少一峭壁圖案部CPP可設置於壩體圖案15的內部區域及外部區域中的至少一者內。
峭壁圖案部CPP可包含封閉迴圈線路CLL。也就是說，每個至少一峭壁圖案部CPP可重疊於每個至少一封閉迴圈線路CLL。舉例來說，封閉迴圈線路CLL可設置於這一個峭壁圖案部CPP內。至少一峭壁圖案部CPP及至少一封閉迴圈線路CLL可彼此重疊，從而避免至少一峭壁圖案部CPP或至少一封閉迴圈線路CLL所引起之邊框寬度的增加。至少一峭壁圖案部CPP可使設置於非顯示部IA之部分的發光裝置層的自發光裝置孤立出來(或斷開)，且因此可封閉側向的水滲透路徑，從而避免發生側向水滲透。
根據一實施例的發光顯示面板1可更包含一閘極驅動線路50。
閘極驅動線路50可基於閘極控制訊號提供閘極訊號予閘極線路。閘極控制訊號係從驅動電路單元3透過墊部PP之這些閘極墊部所提供的。根據一實施例的閘極驅動線路50可隨著實施子像素SP之薄膜電晶體製程(TFT manufacturing process)直接實施於基板10的非顯示部IA中。舉例來說，閘極驅動線路50可設置於基板10之彼此面對的二非顯示部IA中的至少一者內。根據另一實施例，閘極驅動線路50可作為積體電路實施，且在這樣的情況下，閘極驅動線路50可裝設於基板10上且可連接於閘極線路，或可裝設於可撓電路薄膜上且可透過基板10的閘極墊部連接於閘極線路。
驅動電路單元3可連接於設置於基板10之其中一邊緣部的墊部PP且可允許每個子像素SP顯示對應於從顯示驅動系統提供之影片資料的影像。
根據一實施例的驅動電路單元3可包含多個可撓電路薄膜31、多個資料驅動積體電路33(ICs)、一印刷電路板35、一時序控制器37及一電源電路單元39。
每個可撓電路薄膜31可附接於提供於基板10上的墊部PP及印刷電路板35上。根據一實施例的可撓電路薄膜31可為捲帶式封裝(tape carrier package，TCP)或覆晶薄膜封裝(chip-on film，COF)。舉例來說，每個可撓電路薄膜31的其中一邊緣部(或輸出接合部)可透過使用異向性導電膜(anisotropic conductive film)的薄膜附接製程(film attachment process)附接在提供於基板10上的墊部PP。每個可撓電路薄膜31的另一邊緣部(或輸入接合部)可透過使用異向性導電膜的薄膜附接製程附接於印刷電路板35上。
每個資料驅動積體電路33可各別地裝設在相應的可撓電路薄膜31。每個資料驅動積體電路33可接收從時序控制器37所提供的資料控制訊號及像素資料，根據資料控制訊號將像素資料轉換為基於像素的類比資料電壓，且將類比資料電壓提供至相應的資料線路DL。舉例來說，每個資料驅動積體電路33可透過使用從印刷電路板35提供的多個參考伽瑪電壓(reference gamma voltage)產生多個灰階電壓，且可從這些灰階電壓中選擇相應於像素資料的灰階電壓作為基於像素的資料電壓，以輸出所選的資料電壓。
此外，每個資料驅動積體電路33可透過使用這些參考伽瑪電壓產生需用於驅動子像素SP(或發光)的像素共同電壓(或陰極電壓)及像素驅動電壓(或陽極電壓)。舉例來說，每個資料驅動積體電路33可從這些參考伽瑪電壓或這些灰階電壓中選擇預設的參考伽瑪電壓或預設的灰階電壓作為像素驅動電壓及像素共同電壓，以輸出像素驅動電壓及像素共同電壓。
再者，每個資料驅動積體電路33可基於每個像素P的驅動(或發光)方式額外地產生及輸出參考電壓。舉例來說，每個資料驅動積體電路33可從這些參考伽瑪電壓中或這些灰階電壓中選擇預設的參考伽瑪電壓或預設的灰階電壓作為參考電壓，以輸出參考電壓。舉例來說，像素驅動電壓、像素共同電壓及參考電壓可具有不同的電壓位準(voltage levels)。
每個資料驅動積體電路33可透過設置於基板10之這些參考電壓線路RL依序地感測包含於每個子像素SP內的驅動薄膜電晶體的特性值，產生相應於感測值的感測原始資料，並將感測原始資料提供至時序控制器37。
印刷電路板35可連接於每個可撓電路薄膜31的另一邊緣部。印刷電路板35可於驅動電路單元3的多個元件之間傳輸訊號及電壓。
時序控制器37可裝設於印刷電路板35且可透過設置於印刷電路板35的使用者連接器(user connector)接收從顯示驅動系統提供的時序同步訊號(timing synchronization signal)及影像資料。或者，時序控制器37可不裝設於印刷電路板35，且可被提供於顯示驅動系統內，或裝設於連接於印刷電路板35及顯示驅動系統之間的獨立控制板上。
時序控制器37可基於時序同步訊號對齊影片資料，而匹配設置於顯示部AA內的像素配置結構，且可將所產生的像素資料提供至每個資料驅動積體電路33。
根據一實施例，當像素P包含白色子像素SP時，時序控制器37可基於數位影片資料(即分別待提供至相應像素P的紅色輸入資料、綠色輸入資料及藍色輸入資料)提取出白色像素資料，基於在每個紅色輸入資料、綠色輸入資料及藍色輸入資料所提取出的白色像素資料反映出偏差資料以計算出紅色像素資料、綠色像素資料及藍色像素資料，且根據像素配置結構將所計算出的紅色像素資料、綠色像素資料及藍色像素資料對齊於白色像素資料，以將對齊的像素資料提供至每個資料驅動積體電路33。舉例來說，時序控制器37可基於韓國專利公開號為10-2013-0060476或10-2013-0030598之文件所揭露的資料轉換方法轉換紅色、綠色及藍色輸入資料為四種顏色(如，紅、綠、藍及白色)的資料。
時序控制器37可基於時序同步訊號產生每個資料控制訊號及閘極控制訊號，基於資料控制訊號控制每個資料驅動積體電路33的驅動時序，並基於閘極控制訊號控制閘極驅動線路50的驅動時序。舉例來說，時序同步序號可包含垂直同步訊號、水平同步訊號、資料致能訊號(data enable signal)及主要時脈(main clock)(或點時脈，dot clock)。
根據一實施例的資料控制訊可包含一來源起動脈衝(source start pulse)、一來源偏移時脈(source shift clock)及一來源輸出訊號。根據一實施例的閘極控制訊號可包含起動訊號(或閘極起動脈衝)及多個偏移時脈。
時序控制器37可在預設的外部感測週期內基於外部感測模式驅動每個資料驅動積體電路33及閘極驅動線路50，基於從資料驅動積體電路33提供的感測原始資料產生補償資料以補償每個子像素SP的驅動薄膜電晶體的特性變化，且基於所產生的補償資料調節像素資料。舉例來說，時序控制器37可基於外部感測模式針對相應於垂直同步訊號之空白週期(或垂直空白週期)的每個外部感測週期驅動每個資料驅動積體電路33及閘極驅動線路50。舉例來說，可以在開啟顯示器之電源的過程、關閉顯示器之電源的過程、顯示器於長時間驅動後被關閉電源的過程或被即時或定期設置之幀的空白週期中執行外部感測模式。
根據一實施例的時序控制器37可基於外部感測模式在儲存電路中儲存從資料驅動積體電路33提供的每個子像素的感測原始資料。並且，在顯示模式下，時序控制器37可基於儲存於儲存電路中的感測原始資料來校正待提供至每個子像素的像素資料，且可將校正過的像素資料提供至資料驅動積體電路33。於此，每個子像素的感測原始資料可包含關於每個驅動薄膜電晶體及自發光裝置的連續變化資訊(sequential variation information)，其中驅動薄膜電晶體及自發光裝置設置於相應的子像素內。因此，在外部感測模式下，時序控制器37可感測設置於每個子像素SP內之驅動薄膜電晶體的特性值，且可基於特性值校正待提供至每個子像素SP的像素資料，從而最小化或避免這些子像素SP之驅動薄膜電晶體之特性值偏差所引起的影像品質劣化。發光顯示器的外部感測模式可為此領域具有通常知識者所熟知的技術，而因此省略其詳細說明。舉例來說，根據本發明的發光顯示器可基於韓國專利公開號為10-2016-0093179、10-2017-0054654或10-2018-0002099之文件所揭露的感測模式感測設置於每個子像素SP內的驅動薄膜電晶體的特性值。
電源電路單元39可裝設於印刷電路板35，且可透過使用從外界提供的輸入電源產生用於在像素P上顯示影像的各種來源電壓(source voltages)，以將所產生的來源電壓提供至相應的電路。舉例來說，電源電路單元39可產生且輸出邏輯來源電壓(logic source voltage)。邏輯電源電壓用於每個時序控制器37、資料驅動積體電路33、提供至資料驅動積體電路33的這些參考伽瑪電壓的驅動，以及用於閘極驅動線路50之至少一閘極驅動電壓及至少一閘極共同電壓的驅動。閘極驅動電壓及伽瑪共同電壓可具有不同的電壓位準。
圖3繪示圖1之子像素的等效電路圖。
參閱圖3，根據本發明一實施例的每個子像素SP可基於資料電流發光而顯示影像，以響應透過相鄰的閘極電路GL提供的掃描訊號。資料電流對應於透過相鄰的資料線路DL提供的資料電壓與透過相鄰的參考電壓線路RL提供的參考電壓之間的電壓差。
根據一實施例的每個子像素SP可包含一自發光裝置ED及一像素電路PC。
自發光裝置ED(或光自發裝置)可實施於共同電極CE(或陰極電極)與電性連接於像素電路PC的像素電極PE(或陽極電極)之間。自發光裝置ED可基於資料電流發出亮度對應於從像素電路PC提供的資料電流的光。
像素電路PC可將資料電流提供給自發光裝置ED，以響應透過相鄰的閘極線路GL的掃描訊號。資料電流對應於透過相鄰的資料線路DL提供的資料電壓與透過相鄰的參考電壓線路RL提供的參考電壓之間的電壓差。
根據一實施例的像素電路PC可包含一第一切換薄膜電晶體Tsw1、一第二切換薄膜電晶體Tsw2、一驅動薄膜電晶體Tdr及一儲存電容器Cst。在以下描述中，薄膜電晶體可稱為TFT。
第一切換薄膜電晶體Tsw1、第二切換薄膜電晶體Tsw2及驅動薄膜電晶體Tdr中至少一者可為非晶矽(amorphous-silicon，a-Si)薄膜電晶體、聚合矽(polysilicon，poly-Si)薄膜電晶體、氧化薄膜電晶體(oxide TFT)或有機薄膜電晶體(organic TFT)。舉例來說，在像素電路PC中，部分的第一切換薄膜電晶體Tsw1、第二切換薄膜電晶體Tsw2及驅動薄膜電晶體Tdr可包含具有良好響應特性的低溫多晶矽(low temperature poly-Si，LTPS)之半導體層(或有效層)，而其餘的第一切換薄膜電晶體Tsw1、第二切換薄膜電晶體Tsw2及驅動薄膜電晶體Tdr可包含具有良好截斷電流特性(off-current characteristic)之氧化物的半導體層。
第一切換薄膜電晶體Tsw1可包含一閘極電極、一第一源/汲極電極及一第二源/汲極電極。閘極電極連接於閘極線路GL的一第一閘極線路GLa，第一源/汲極電極連接於相鄰的資料線路DL，且第二源/汲極電極連接於驅動薄膜電晶體Tdr的一閘極節點n1。第一切換薄膜電晶體Tsw1可基於提供至第一閘極線路GLa的第一掃描訊號將透過相鄰資料線路DL提供的資料電壓傳輸至驅動薄膜電晶體Tdr的閘極節點n1。
第二切換薄膜電晶體Tsw2可包含一閘極電極、第一源/汲極電極及一第二源/汲極電極。閘極電極連接於閘極線路GL的一第二閘極線路GLb，第一源/汲極電極連接於驅動薄膜電晶體Tdr的一源極節點n2，且第二源/汲極電極連接於相鄰的參考電壓線路RL。第二切換薄膜電晶體Tsw2可基於提供至第二閘極線路GLb的第二掃描訊號將透過相鄰的參考電壓線路RL提供的參考電壓傳輸至驅動薄膜電晶體Tdr的源極節點n2。
儲存電容器Cst可形成於驅動薄膜電晶體的Tdr閘極節點n1與源極節點n2之間。根據一實施例的儲存電容器Cst可包含一第一電容電極、一第二電容電極及一介電層。第一電容電極連接於驅動薄膜電晶體Tdr的閘極節點n1，第二電容電極連接於驅動薄膜電晶體Tdr的源極節點n2，且介電層形成於第一電容電極與第二電容電極之間的重疊區域內。可用驅動薄膜電晶體Tdr之閘極節點n1與源極節點n2之間的電壓差對儲存電容器Cst進行充電，且接著可基於其充電電壓開啟或關閉驅動薄膜電晶體Tdr。
驅動薄膜電晶體Tdr可包含一閘極電極(或閘極節點n1)、第一源/汲極電極(或源極節點n2)及一第二源/汲極電極(或汲極節點)。閘極電極(或閘極節點n1)共同連接於第一切換薄膜電晶體Tsw1的第二源/汲極電極及儲存電容器Cst的第一電容電極第一源/汲極電極(或源極節點n2)共同連接於第二切換薄膜電晶體Tsw2的第一源/汲極電極、儲存電容器Cst的第二電容電極及自發光裝置ED的像素電極PE。第二源/汲極電極(或汲極節點)連接於像素驅動電源線路PL。驅動薄膜電晶體Tdr可依據儲存電容器Cst的電壓被開啟，且可透過像素驅動電源線路PL控制流至自發光裝置ED的電流量，其中像素驅動電壓EVdd被提供至像素驅動電源線路PL。自發光裝置ED的共同電極CE(或陰極電極)透過像素共同電壓線路CVL與像素共同電壓EVss連接。
圖4為沿圖1之割面線I-I’所繪示的剖視示意圖，圖5為圖4之區域B2的放大示意圖，圖6為圖4之區域B3的放大示意圖，圖7為圖4之區域B4的放大示意圖。
參閱圖1及圖4至圖7，根據本發明一實施例的顯示器包含位於基板10上的一電路層11、一平坦化層12、一發光裝置層13、一堤部14、一壩體圖案15及一封裝層16。
電路層11可設置於基板10上。電路層11可稱為像素陣列層或薄膜電晶體陣列層。
根據一實施例的電路層11可包含一緩衝層11a及一電路陣列層11b。
緩衝層11a可避免物質(如包含於基板10內的氫氣)在製造薄膜電晶體之過程中的高溫製程中擴散到電路陣列層11b。並且，緩衝層11a可避免外部水或水氣滲透進發光裝置層13內。舉例來說，緩衝層11a可包含一第一緩衝層BL1及一第二緩衝層BL2。第一緩衝層BL1包含氮化矽(SiNx )且設置於基板10上。第二緩衝層BL2包含氧化矽(SiOx )且設置於第一緩衝層BL1上。
電路陣列層11b可包含一像素電路PC。像素電路PC包含一驅動薄膜電晶體Tdr，驅動薄膜電晶體Tdr在緩衝層11a上設置於每個像素區域PA內。
設置於每個像素區域PA內的驅動薄膜電晶體Tdr 可包含一有效層ACT、一閘極絕緣層GI、一閘極電極GE、一層間絕緣層11c、一第一源/汲極電極SD1、一第二源/汲極電極SD2及一鈍化層11d。
有效層ACT可在每個像素區域PA內設置於緩衝層11a上。有效層ACT可包含一通道區域、一第一源/汲極區域及一第二源/汲極區域。通道區域重疊於閘極電極GE，且第一源/汲極區域及第二源/汲極區域在相鄰的通道區域之間互相平行。有效層ACT可在導電過程中具有導電性，且因此可作為跳接結構(jumping structure)的橋接線路(bridge line)。跳接結構的橋接線路直接連接顯示部AA內的線路或電性連接於設置在不同層的線路。
閘極絕緣層GI可設置於有效層ACT的通道區域內。閘極絕緣層GI可將有效層ACT隔絕於閘極電極GE。
閘極電極GE可設置於閘極絕緣層GI上。閘極電極GE可重疊於有效層ACT的通道區域，且閘極絕緣層GI介於閘極電極GE及有效層ACT的通道區域之間。根據一實施例的閘極電極GE可具有單層結構或多層結構，單層結構或多層結構包含鉬(molybdenum，Mo)、鈦(titanium，Ti)、鉬鈦合金(Mo-Ti alloy，MoTi)及銅中的至少一者。
層間絕緣層11c可設置於基板10上以遮蔽閘極電極GE及有效層ACT。層間絕緣層11c可電性絕緣(或隔絕)閘極電極GE、第一源/汲極電極SD1及第二源/汲極電極SD2。
根據一實施例的層間絕緣層11c可僅設置於基板中除了周緣部之外的部分，但並不以此為限。
第一源/汲極電極SD1可設置於與有效層ACT之第一源/汲極區域重疊的層間絕緣層11c上，且可透過設置於層間絕緣層11c之內的第一源/汲極接觸孔電性連接於有效層ACT之第一源/汲極區域。舉例來說，第一源/汲極電極SD1可為驅動薄膜電晶體Tdr的源極電極，且有效層ACT的第一源/汲極區域可為源極區域。
第二源/汲極電極SD2可設置於與有效層ACT之第二源/汲極區域重疊的層間絕緣層11c上，且可透過設置於層間絕緣層11c之內的第二源/汲極接觸孔電性連接於有效層ACT之第二源/汲極區域。舉例來說，第二源/汲極電極SD2可為驅動薄膜電晶體Tdr的汲極電極，且有效層ACT的第二源/汲極區域可為汲極區域。
根據一實施例的第一源/汲極電極SD1及第二源/汲極電極SD2可與閘極線路GL一起實施。
鈍化層11d可設置於基板10上以遮蔽包含驅動薄膜電晶體Tdr的像素電路PC。舉例來說，當層間絕緣層11c未設置於基板10的周緣部時，設置於基板10之周緣部的鈍化層11d可直接接觸緩衝層11a。根據一實施例的鈍化層11d可包含氧化矽(silicon oxide，SiOx )、氮化矽(silicon nitride，SiNx )、氮氧化矽(silicon oxynitride，SiON)或前者之多層結構，但並不以此為限。
構成像素電路PC的每個第一切換薄膜電晶體Tsw1及第二切換薄膜電晶體可與驅動薄膜電晶體Tdr一同形成，而因此省略它們的詳細描述。
根據一實施例的電路層11可更包含一底金屬層BML，底金屬層BML設置於基板10與緩衝層11a之間。底金屬層BML可更包含一遮光圖案LSP(或遮光層)，遮光圖案LSP設置於構成像素電路PC之每個驅動薄膜電晶體Tdr、第一切換薄膜電晶體Tsw1及第二切換薄膜電晶體Tsw2的有效層ACT之下。
遮光圖案LSP可設置為位於基板10與有效層ACT之間的孤島狀。遮光圖案LSP可阻擋透過基板10照射於有效層ACT上的光，從而避免或最小化外部光所引起的每個薄膜電晶體的臨界電壓變化。任選地，遮光圖案LSP可電性連接於相應之薄膜電晶體的第一源/汲極電極SD1而可作為相應之薄膜電晶體的底閘極電極，且在這樣的狀況下，可最小化或避免光所引起之每個薄膜電晶體的特性變化及偏電壓(bias voltage)所引起之每個薄膜電晶體的臨界電壓變化。
底金屬層BML可作為多個資料線路DL、多個像素驅動電源線路PL、多個像素共同電壓線路CVL及多個參考電壓線路RL。並且，底金屬層BML可作為實施多個墊部連接線路PCL1、PCL2、PCL3、PCL4的金屬層，墊部連接線路PCL1、PCL2、PCL3、PCL4電性連接於設置在墊部PP內的多個像素驅動電壓墊部PVP、資料墊部DP、多個參考電壓墊部RVP及像素共同電壓墊部CVP。因此，底金屬層BML可沉積於基板10上，且接著透過使用圖案化製程圖案化為多個資料線路DL、這些像素驅動電源線路PL、這些像素共同電壓線路CVL、這些參考電壓線路RL、遮光圖案LSP及墊部連接線路PCL1、PCL2、PCL3、PCL4。
平坦化層12可設置於基板10上，且可在電路層11上提供平坦表面。平坦化層12可遮蔽包含驅動薄膜電晶體Tdr的電路層11，其中驅動薄膜電晶體Tdr設置於每個像素區域PA內。根據一實施例的平坦化層12可包含壓克力樹脂(acryl resin)、環氧樹脂(epoxy resin)、酚樹脂(phenolic resin)、聚醯胺樹脂(polyamides resin)或聚醯亞胺樹脂(polyimides resin)，但並不以此為限。
根據一實施例的平坦化層12可遮蔽除了基板10的周緣部外的電路層11。因此，設置於基板10之周緣部之電路層11的鈍化層11d可在未受平坦化層12遮蔽的狀況下暴露。
發光裝置層13可設置於平坦化層12上。根據一實施例的發光裝置層13可包含一像素電極PE、一自發光裝置ED及一共同電極CE。
像素電極PE可稱為自發光裝置ED的陽極電極、反射電極、底電極或第一電極。
像素電極PE可設置於與每個像素區域PA之發光區域EA重疊的平坦化層12上。像素電極PE可在每個像素區域PA中圖案化為孤島狀且可電性連接於相應之像素電路PC的驅動薄膜電晶體Tdr的第一源/汲極電極SD1。像素電極PE的一側可從驅動薄膜電晶體Tdr的第一源/汲極電極SD1延伸且可透過提供於平坦化層12內的一電極接觸孔CH電性連接於驅動薄膜電晶體Tdr的第一源/汲極電極SD1。
根據一實施例的像素電極PE可包含金屬材料，此金屬材料具有低功函數(work function)及良好的反射效率。
舉例來說，像素電極PE可具有三層結構，此三層結構包含第一像素電極層M1、第二像素電極層M2及第三像素電極層M2。第一像素電極層M1可作為對應於平坦化層12的黏著層且可作為自發光裝置ED的次電極(secondary electrode)，並且可包含銦錫氧化物(indium tin oxide，ITO)或銦鋅氧化物(indium zinc oxide，IZO)。第二像素電極層M2可作為反射件且可執行降低像素電極PE之電阻之功能，並且可包含鋁、銀、鉬、鈦及鉬鈦合金之其中一種材料。第三像素電極層M3可作為自發光裝置ED的電極且可包含銦錫氧化物或銦鋅氧化物。舉例來說，根據一實施例的像素電極PE可形成為銦鋅氧化物/鉬鈦合金/銦錫氧化物或銦錫氧化物/鉬鈦合金/銦錫氧化物的三層結構。
於另一示例中，像素電極PE可具有四層結構，此四層結構包含第一像素電極層、第二像素電極層、第三像素電極層及第四像素電極層。第一像素電極層可作為對應於平坦化層12的黏著層且可作為自發光裝置ED的次電極(secondary electrode)，並且可包含銦錫氧化物(indium tin oxide，ITO)、鉬及鉬鈦合金之其中一種材料。第二像素電極層可執行降低像素電極PE之電阻之功能且可包含銅。第三像素電極層可作為反射件且可包含鋁、銀、鉬、鈦及鉬鈦合金之其中一種材料。第四像素電極層可作為自發光裝置ED的電極且可包含銦錫氧化物或銦鋅氧化物。舉例來說，根據另一實施例的像素電極PE可形成為銦錫氧化物/銅/鉬鈦合金/銦錫氧化物的四層結構。
像素電極PE可用作金屬層，此金屬層實施設置於每個墊部PP內的這些像素驅動電壓墊部PVP、資料墊部DP、多個參考電壓墊部RVP及像素共同電壓墊部CVP。也就是說，多個像素驅動電壓墊部PVP、多個資料墊部DP、多個參考電壓墊部RVP多個像素共同電壓墊部CVP及多個閘極墊部可與像素電極PE由相同材料形成。
每個像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP及像素共同電壓墊部CVP可透過設置於中間絕緣層的墊部接觸孔PCH各別地連接於墊部連接線路PCL1、PCL2、PCL3、PCL4，其中中間絕緣層包含鈍化層11d、層間絕緣層11c及11a。舉例來說，設置於每個墊部PP內的像素共同電壓墊部CVP可透過墊部接觸孔PCH電性連接於一第四墊部連接線路PCL4，且因此可透過墊部接觸孔PCH及第四墊部連接線路PCL4電性連接於像素共同電壓線路CVL。類似地，設置於每個墊部PP內的資料墊部DP可透過墊部接觸孔PCH電性連接於一第二墊部連接線路PCL2，且因此可透過第二墊部連接線路PCL2及墊部接觸孔PCH電性連接於資料線路DL。
墊部接觸孔PCH可貫穿中間絕緣層，且中間絕緣層設置於這些像素驅動電壓墊部PVP、資料墊部DP、多個參考電壓墊部RVP及像素共同電壓墊部CVP之間之相交部。在此，中間絕緣層可包含緩衝層11a、層間絕緣層11c及鈍化層11d。
根據一實施例墊部接觸孔PCH可包含一第一墊部接觸孔PCH1及一第二墊部接觸孔PCH2。第一墊部接觸孔PCH1貫穿設置於墊部連接線路PCL1、PCL2、PCL3、PCL4上的緩衝層11a。第二墊部接觸孔PCH2貫穿設置於第一墊部接觸孔PCH1上的層間絕緣層11c及鈍化層11d。當層間絕緣層11c未設置在基板10的周緣部時，第二墊部接觸孔PCH2可貫穿設置於第一墊部接觸孔PCH1上的鈍化層11d。在未進行額外的圖案化製程之情況下，第二墊部接觸孔PCH2可與設置於像素區域PA的電極接觸孔CH一同形成。
像素電極PE可作為金屬層，此金屬層實施設置於基板10的周緣部以環繞顯示部AA的至少一封閉迴圈線路CLL。也就是說，至少一封閉迴圈線路CLL可與像素電極PE由相同的材料形成。
至少一封閉迴圈線路CLL可設置於鈍化層11d上以環繞顯示部AA且可在墊部PP相交於墊部連接線路PCL1、PCL2、PCL3、PCL4。
至少一封閉迴圈線路CLL可透過通孔VH電性連接於設置在每個墊部PP內之至少一個第四墊部連接線路PCL4，其中通孔VH貫穿鈍化層11d、層間絕緣層11c及緩衝層11a。
通孔VH可貫穿中間絕緣層，中間絕緣層設置於至少一封閉迴圈線路CLL與第四墊部連接線路PCL4之間之相交部。根據一實施例的通孔VH可包含一第一通孔VH1及一第二通孔VH2。第一通孔VH1貫穿設置於第四墊部連接線路PCL4上的緩衝層11a。第二通孔VH2貫穿設置於第一通孔VH1上的層間絕緣層11c及鈍化層11d。當層間絕緣層11c未設置於基板10的周緣部時，第二通孔VH2可貫穿設置於第一通孔VH1的鈍化層11d。在未進行額外的圖案化處理之情況下，第二通孔VH2可與設置於像素區域PA內的電極接觸孔CH及設置於墊部PP內的墊部接觸孔PCH一同形成。
至少一封閉迴圈線路CLL透過通孔VH電性連接第四墊部連接線路PCL4，且因此可透過通孔VH及第四墊部連接線路PCL4電性連接設置於這些墊部PP內的至少一個像素共同電壓墊部CVP且亦可電性連接於至少一個像素共同電壓線路CVL。因此，至少一封閉迴圈線路CLL可與提供至像素共同電壓墊部CVP的像素共同電壓維持於相同的位準，且因此可將從外界流入於內的靜電釋放至像素共同電壓墊部CVP及/或像素共同電壓線路CVL，且因此可避免靜電所引起的缺陷。
自發光裝置ED可形成於像素電極PE上且可直接接觸像素電極PE。自發光裝置ED可為共用層，此共用層可於每個子像素SP中共同形成，而無法由子像素SP單元區分。自發光裝置ED可對流動於像素電極PE及共同電極CE之間的電流產生反應以發出白光。根據一實施例的自發光裝置ED可包含有機發光裝置或無機發光裝置，或可包含有機發光裝置(或無機發光裝置)的組合或堆疊結構及量子點發光裝置(quantum dot light emitting device)。
根據一實施例的有機發光裝置可包含二或更多個發光材料層(或發光部)，以發出白光。舉例來說，有機發光裝置可包含第一發光材料層及第二發光材料層，以基於第一光線與第二光線之結合發出白光。於此，第一發光材料層可包含藍光發射材料、綠光發射材料、紅光發射材料、黃光發射材料及黃綠光發射材料中的至少一者。第二發光材料層可包含藍光發射材料、綠光發射材料、紅光發射材料、黃光發射材料及黃綠光發射材料中的至少一者，以發出用以與第一光線結合而產生白光的第二光線。
根據一實施例的有機發光裝置可更包含一或多功能層，以增加發光效率及/或壽命。舉例來說，功能層可設置於發光材料層之上或之下。
根據一實施例的無機發光裝置可包含一半導體發光二極體(semiconductor light emitting diode)、一微發光二極體(micro light emitting diode)或量子點發光二極體(quantum dot light emitting diode)。舉例來說，當自發光裝置ED為無機發光裝置時，自發光裝置ED可具有1微米(μm)或100 μm的尺寸，但並不以此為限。
共同電極CE可稱為自發光裝置ED的陰極電極、透明電極、上電極或第二電極。共同電極CE可形成於自發光裝置ED上且可直接接觸自發光裝置ED或可電性且直接地接觸自發光裝置ED。共同電極CE可包含透明導電材料，透明導電材料傳遞從自發光裝置ED發出的光。
根據一實施例的共同電極CE可形成為單層結構或多層結構，其包含石墨烯及具有相對高之功函數的透明導電材料中的至少一者。舉例來說，共同電極CE可包含金屬氧化物，如銦錫氧化物或銦鋅氧化物，或可包含氧化物及金屬的結合，如摻鋁氧化鋅(ZnO:Al)或摻銻二氧化錫(SnO2 :Sb)。
此外，藉由調整從自發光裝置ED發出的光的折射率，用於增加光的發射效率的覆蓋層可進一步設置於共同電極CE上。
堤部14可設置於平坦化層12上以遮蔽像素電極PE的一邊緣部。堤部14可定義每個子像素SP的一發光區域EA(或開放部)且可電性絕緣於設置在相鄰之子像素SP中的像素電極PE。堤部14可遮蔽設置於每個像素區域PA內的電極接觸孔CH。堤部14可由自發光裝置ED遮蔽。舉例來說，根據一實施例的堤部14可包含透明材料或包含黑色素的不透明材料。
壩體圖案15可在基板10的周緣部設置於電路層11上以具有封閉迴圈形狀或封閉線圈形狀。舉例來說，壩體圖案15可設置於電路層11的鈍化層11d上。壩體圖案15可避免封裝層16產生擴散或溢流。
根據一實施例的壩體圖案15可與平坦化層12包含相同的材料。壩體圖案15可與平坦化層12具有相同的高度(或厚度)，或可具有高於平坦化層12的高度之高度。舉例來說，壩體圖案15的高度(或厚度)可為平坦化層12之高度(或厚度)的二倍。
根據另一實施例，壩體圖案15可包含一底壩體圖案15a及一上壩體圖案15b。底壩體圖案15a與平坦化層12由相同材料形成。上壩體圖案15b疊設於底壩體圖案15a上且與堤部14包含相同的材料。底壩體圖案15a可與平坦化層12具有相同的高度(或厚度)，或可具有高於平坦化層12的高度之高度。舉例來說，底壩體圖案15a的高度(或厚度)可為平坦化層12之高度(或厚度)的二倍。
封裝層16可設置於基板10中包含這些墊部PP之最外側邊緣部之外的部分以遮蔽發光裝置層13。舉例來說，封裝層16可環繞發光裝置層13的所有前表面及側表面。
根據一實施例的封裝層16可包含一第一封裝層16a、一第二封裝層16b及一第三封裝層16c。
第一封裝層16a可避免氧氣或水滲透進發光裝置層13。第一封裝層16a可設置於共同電極CE上以環繞發光裝置層13。因此，發光裝置層13的所有前表面及側表面可由第一封裝層16所環繞。舉例來說，第一封裝層16a可在壩體圖案15的外周緣直接接觸鈍化層11d的頂面且可遮蔽共同電極CE及鈍化層11d之間的邊界部(或介面)，從而避免或最小化側向之水滲透。根據一實施例的第一封裝層16a可包含無機材料。
第二封裝層16b可實施於第一封裝層16a上而相對第一封裝層16a具有較厚的厚度。第二封裝層16b可具有足以遮蔽位於或不位於第一封裝層16a上之微粒(或非預期的物質或結構)的厚度。第二封裝層16b因具有相對厚的厚度而可擴張至基板10之周緣部，但壩體圖案15會阻止第二封裝層16b擴張。舉例來說，第二封裝層16b的一端可在壩體圖案15上直接接觸第一封裝層16a。因此，第二封裝層16b可僅於壩體圖案15所圍繞的內部區域(或內側區域)中設置在第一封裝層16a上。第二封裝層16b可稱為微粒遮蔽層。根據一實施例的第二封裝層16b可包含無機材料，如碳氧化矽壓克力(SiOCz acryl)或環氧基樹脂。
第三封裝層16c可主要地避免氧氣或水滲透進發光裝置層13。第三封裝層16c可環繞所有之第二封裝層16b及未被第二封裝層16b遮蔽之第一封裝層16a。舉例來說，第三封裝層16c可直接接觸鈍化層11d的頂面且可遮蔽第一封裝層16a與鈍化層11d之間之邊界部(或介面)，從而額外地避免或最小化側向之水滲透。根據一實施例的第三封裝層16c可包含無機材料。
根據本發明一實施例的發光顯示器可更包含設置於基板10上的波長轉換層17。
波長轉換層17可轉換從每個像素區域PA之發光區域入射於波長轉換層17上之光的波長。舉例來說，波長轉換層17可將從發光區域入射於波長轉換層17上的白光轉換成相應於子像素SP之彩色光，或可僅讓相應於子像素SP的彩色光通過。
根據一實施例的波長轉換層17可包含多個波長轉換圖案17a及一保護層17b。
這些波長轉換圖案17a可設置在設置於每個像素區域PA之發光區域內的封裝層16上。這些波長轉換圖案17a可區分(分類)為紅光過濾器(第一光過濾器)、綠光過濾器(第二光過濾器)及藍光過濾器(第三光過濾器)。紅光過濾器將白光轉換為紅光。綠光過濾器將白光轉換為綠光。藍光過濾器將白光轉換為藍光。
保護層17b可遮蔽波長轉換圖案17a且在波長轉換圖案17a上提供平坦表面。保護層17b可遮蔽波長轉換圖案17a及未設有波長轉換圖案17a的封裝層16。根據一實施例保護層17b可包含有機材料。任選地，保護層17b可更包含一吸氣材料，以吸收水及/或氧氣。
或者，波長轉換層17可改變為片狀形式的波長轉換片且可設置於封裝層16上。在這樣的狀況下，波長轉換片(或量子點片)可包含設置於一對薄膜之間的波長轉換圖案17a。舉例來說，當波長轉換層17包含在子像素內重新發出有色光束(colored light set)的量子點時，子像素的發光裝置層13可發出白光或藍光。
根據本發明一實施例的發光顯示器可更包含一機能膜片18。
機能膜片18可設置於波長轉換層17上。舉例來說，機能膜片18可透過透明黏著件耦合於波長轉換層17。
根據一實施例的機能膜片18可包含一抗反射層(或抗反射膜片)，以避免外部光的反射而增加室外的可見度及相對於顯示面板所顯示之影像的對比度(contrast ratio)。舉例來說，抗反射層可包含環形極化層(或環形極化膜片)，環形極化層避免由設置於基板10上的像素驅動線路及/或薄膜電晶體反射的外部光傳播至外界。
根據一實施例的機能膜片18可更包含一阻礙層(或阻礙膜片)，以主要地避免水或氧氣的滲透，且阻礙層可包含具有低水氣傳遞率(water transmission rate)的材料(如，聚合物材料)。
根據一實施例的機能膜片18可更包含一光路徑控制層(或光路徑控制膜片)，以控制光從像素P輸出至外界的路徑。光路徑控制層可包含高折射層及低折射層交錯堆疊而成的堆疊結構，且可改變從每個像素P入射的光之路徑，以最小化基於視角之色差。
根據本發明一實施例的發光顯示器可更包含設置於基板10上的一側密封件19。
側密封件19可形成於基板10與機能膜片18之間且可遮蔽電路層11、平坦化層12及波長轉換層17的所有側表面。也就是說，側密封件19可在基板10與機能膜片18之間遮蔽電路層11、平坦化層12及波長轉換層17中所有暴露於發光顯示器之外的側表面。並且，側密封件19可在基板10的其中一邊緣部遮蔽可撓電路薄膜31中附接於每個墊部PP的部分。側密封件19可透過使用從每個子像素SP之自發光裝置ED發出之行進至波長轉換層17中之外表面的光來避免產生側向光漏出。特別地，重疊於基板10之墊部PP的側密封件19可避免或最小化光經由設置於墊部PP內之像素驅動電壓墊部PVP、資料墊部DP、多個參考電壓墊部RVP及像素共同電壓墊部CVP產生的反射。
任選地，側密封件19可更包含一吸氣材料，以吸收水氣及/或氧氣。
根據本發明一實施例的發光顯示器可更包含一導電金屬線路CML，導電金屬線路CML設置於至少一封閉迴圈線路CLL與墊部連接線路PCL1、PCL2、PCL3、PCL4之間。
導電金屬線路CML可作為使至少一封閉迴圈線路CLL電性連接於墊部連接線路PCL1、PCL2、PCL3、PCL4的中間層(或中間導電層)。也就是說，當至少一封閉迴圈線路CLL與每個墊部連接線路PCL1、PCL2、PCL3、PCL4之間的最短距離為相對較長時，可能會在至少一封閉迴圈線路CLL未連接墊部連接線路PCL1、PCL2、PCL3、PCL4之處發生接觸缺陷。因此，導電金屬線路CML可設置於至少一封閉迴圈線路CLL與墊部連接線路PCL1、PCL2、PCL3、PCL4之間，且因此可避免至少一封閉迴圈線路CLL與墊部連接線路PCL1、PCL2、PCL3、PCL4之間的距離引起接觸缺陷。
根據一實施例的導電金屬線路CML可在通孔VH中電性連接於至少一封閉迴圈線路CLL與墊部連接線路PCL1、PCL2、PCL3、PCL4之間，其中通孔VH設置於中間絕緣層內，而中間絕緣層設置於至少一封閉迴圈線路CLL與每個墊部連接線路PCL1、PCL2、PCL3、PCL4之間的相交部。
根據一實施例的導電金屬線路CML可設置在設置於緩衝層11a內的第一通孔VH1內且可電性連接於墊部連接線路PCL1、PCL2、PCL3、PCL4。因此，至少一封閉迴圈線路CLL可透過第二通孔VH2及導電金屬線路CML電性連接於墊部連接線路PCL1、PCL2、PCL3、PCL4。
類似地，導電金屬線路CML可額外地設置於墊部接觸孔PCH內，且可使設置於這些墊部PP內的像素驅動電壓墊部PVP、資料墊部DP、多個參考電壓墊部RVP及像素共同電壓墊部CVP電性連接於相應的墊部連接線路PCL1、PCL2、PCL3、PCL4。在這樣的狀況下，每個設置於這些墊部PP內的像素驅動電壓墊部PVP、資料墊部DP、多個參考電壓墊部RVP及像素共同電壓墊部CVP可透過設置於第一墊部接觸孔PCH1內的導電金屬線路CML各別地連接相應的墊部連接線路PCL1、PCL2、PCL3、PCL4。
根據一實施例的導電金屬線路CML可與設置於像素區域PA內的第一切換薄膜電晶體Tsw1、第二切換薄膜電晶體Tsw2、驅動薄膜電晶體Tdr及儲存電容器Cst的第一源/汲極電極SD1及第二源/汲極電極SD2一同實施。
根據本發明一實施例的發光顯示器可更包含設置於基板10上的至少一峭壁圖案部CPP。
至少一峭壁圖案部CPP可避免在基板10之側向上的水氣滲透，以避免自發光裝置ED因受到側向水氣滲透而劣化。舉例來說，發光裝置層13的自發光裝置ED可設置於堤部14及每個像素區域PA的像素電極PE上，且可設置於暴露於基板10之周緣部的鈍化層11d上。因此，自發光裝置ED可能會因水氣透過基板10之側表面滲透而使可靠度劣化或降低。為了解決這樣的問題，峭壁圖案部CPP可在壩體圖案15之周圍將發光裝置層13的自發光裝置ED孤立出來(或斷開)，從而避免或最小化自發光裝置ED的可靠度因側向水氣滲透而降低的程度。至少一峭壁圖案部CPP可稱為孤立區域、斷開線路或斷開圖案部。
至少一峭壁圖案部CPP可靠近壩體圖案15以包含一隔絕結構(或斷開結構，或切斷結構)而將鄰設於壩體圖案15的自發光裝置ED孤立出來(或斷開)，或將所有自發光裝置ED及共同電極CE孤立出來(或斷開)。根據一實施例的隔絕結構可包含屋簷結構(或峭壁結構)及底切結構的至少一者。
至少一峭壁圖案部CPP可實施在鄰設於壩體圖案15的鈍化層11d內。舉例來說，峭壁圖案部CPP可包含隔絕結構，隔絕結構是透過圖案化鄰設於壩體圖案15的鈍化層11d所實施。舉例來說，根據本發明一實施例的發光顯示器可包含至少一堤內峭壁圖案部及至少一堤外峭壁圖案部，其中至少一堤內峭壁圖案部設置於壩體圖案15的內周緣，而至少一堤外峭壁圖案部設置於壩體圖案15的外周緣。
根據一實施例的至少一峭壁圖案部CPP可包含一漸縮結構TS及一屋簷結構ES。
漸縮結構TS可由在鄰設於壩體圖案15的鈍化層11d與層間絕緣層11C形成溝渠圖案TP之圖案化製程所實施。
可藉由使用在層間絕緣層11c及鈍化層11d中形成電極接觸孔CH、墊部接觸孔PCH及通孔VH的蝕刻製程，而以特定寬度去除鄰設於壩體圖案15的鈍化層11d及層間絕緣層11c，進而實現溝渠圖案TP。溝渠圖案TP可使緩衝層11a暴露。
漸縮結構TS可由在每個設置於基板10之周緣部的鈍化層11d及層間絕緣層11c中未設置溝渠圖案TP的區域所實現。也就是說，漸縮結構TS可經由設置於基板10之周緣部的每個鈍化層11d及層間絕緣層11c中未被蝕刻製程移除而留下來的部分所實現。
根據一實施例的漸縮結構TS可包含一漸縮截面結構或梯狀截面結構，且其底側為緩衝層11a的頂面。舉例來說，漸縮結構TS可包含底面(或背面)及頂面(前表面)。此底面由緩衝層11a的頂面所支撐，且頂面支撐屋簷結構ES。
屋簷結構ES可設置於漸縮結構TS上而相對於漸縮結構TS具有屋簷結構。
根據一實施例的屋簷結構ES可具有寬於漸縮結構TS的寬度之寬度，而相對於漸縮結構TS具有屋簷結構。根據一實施例，相對於第一方向X，屋簷結構ES的最大寬度W1可大於漸縮結構TS的最大寬度W2。根據另一實施例，相對於第一方向X，屋簷結構ES的底寬度W1可大於漸縮結構TS的頂寬度W2。
屋簷結構ES可與堤部14包含相同的材料。也就是說，屋簷結構ES可由在圖案化堤部14之製程中未於漸縮結構TS上圖案化(或去除)而留下來的堤部材料所形成。因此，屋簷結構ES可與堤部14具有相同的高度(或厚度)。
在至少一峭壁圖案部CPP中，漸縮結構TS的側表面可相對於屋簷結構ES具有一底切結構UC(或底切區域)。舉例來說，屋簷結構ES與漸縮結構TS之間的邊界部或漸縮結構TS的頂表面可相對於屋簷結構ES具有底切結構UC。與漸縮結構TS之側表面不同的是，屋簷結構ES可基於漸縮結構TS的底切結構UC向溝渠圖案TP的中心部凸出。因此，屋簷結構ES可相對於漸縮結構TS具有屋簷結構。
根據一實施例，漸縮結構TS可透過將屋簷結構ES作為遮罩而在層間絕緣層11c及鈍化層11d上進行的蝕刻製程所形成。在這樣的狀況下，在蝕刻製程中，每個層間絕緣層11c及鈍化層11d中鄰近於屋簷結構ES之底面的側表面可更快速地被蝕刻，且因此屋簷結構ES及漸縮結構TS之間的邊界部或漸縮結構TS的頂表面可相對於屋簷結構ES被底切。因此，屋簷結構ES可相對於漸縮結構TS具有屋簷結構。
至少一峭壁圖案部CPP可重疊於至少一封閉迴圈線路CLL。也就是說，至少一封閉迴圈線路CLL可設置於至少一峭壁圖案部CPP內且可被屋簷結構ES所環繞。換句話說，至少一封閉迴圈線路CLL可嵌設於由至少一漸縮結構TS所支撐的屋簷結構ES內，且因此至少一封閉迴圈線路CLL的頂面(或上表面)及二側面可完全地由屋簷結構ES所環繞而不會在溝渠圖案TP暴露。
至少一封閉迴圈線路CLL的寬度W4可窄於漸縮結構TS的頂寬度W3。根據一實施例，相對於第一方向X，漸縮結構TS的頂寬度W3可大於至少一封閉迴圈線路CLL的寬度W4。
根據一實施例的至少一封閉迴圈線路CLL可穿過至少一峭壁圖案部CPP的至少一漸縮結構TS且可電性連接於第四墊部連接線路PCL4。為此，根據一實施例的至少一峭壁圖案部CPP可包含通孔VH的一第二通孔VH2。也就是說，通孔VH的第二通孔VH2可穿過至少一峭壁圖案部CPP。在這樣的狀況下，至少一封閉迴圈線路CLL可設置於至少一峭壁圖案部CPP上且可透過設置於至少一峭壁圖案部CPP內的第二通孔VH2及設置於第一緩衝層11a內的第一通孔VH1電性連接於第四墊部連接線路PCL4。
根據另一實施例，至少一峭壁圖案部CPP可遮蔽設置於與至少一封閉迴圈線路CLL重疊之緩衝層11a中的導電金屬線路CML，且可支撐至少一封閉迴圈線路CLL。至少一峭壁圖案部CPP可包含重疊於導電金屬線路CML之通孔VH的第二通孔VH2。也就是說，通孔VH的第二通孔VH2可穿過至少一峭壁圖案部CPP。在這樣的狀況下，至少一封閉迴圈線路CLL可設置於至少一峭壁圖案部CPP上且透過設置於至少一峭壁圖案部CPP的第二通孔VH2及導電金屬線路CML電性連接於第四墊部連接線路PCL4。
至少一峭壁圖案部CPP可將鄰設相應於基板10之周緣部之壩體圖案15的自發光裝置ED及共同電極CE孤立出來(或斷開)。也就是說，在不使用獨立的孤立製程之情況下，可經由在沉積過程中之峭壁圖案部CPP的孤立結構自動地將形成(或沉積)於至少一峭壁圖案部CPP之自發光裝置ED的發光裝置層13孤立出來(或斷開)。
根據一實施例，包含有機發光裝置之自發光裝置ED的沉積材料可具有線性(linearity)，且因此可不沉積在漸縮結構TS中未被實現於峭壁圖案部CPP中的屋簷結構遮蔽的側表面上。因此，可於屋簷結構ES及漸縮結構TS之間將形成於峭壁圖案部CPP的自發光裝置ED孤立出來(或斷開)。因此，可在沉積過程中自動地將鄰設於壩體圖案15的自發光裝置ED孤立出來(或斷開)，而可省略將自發光裝置ED孤立出來(或斷開)的獨立圖案化製程。
至少一峭壁圖案部CPP可由封裝層16遮蔽。封裝層16的第一封裝層16a可圍繞峭壁圖案部CPP所孤立出來之每個共同電極CE及自發光裝置ED的側表面(或孤立表面)。舉例來說，第一封裝層16a可填充於峭壁圖案部CPP之孤立結構所形成的孤立空間內，且可密封或完全地環繞峭壁圖案部CPP，而可完全地環繞或遮蔽每個被孤立之自發光裝置ED及共同電極CE的側表面(或孤立表面)，從而從根本上(或完全地)避免側向水氣滲透。
圖8沿圖1的割面線II-II繪示的剖視示意圖，且繪示由額外地將封閉迴圈線路連接至像素共同電壓線路之另一側所實施的實施例。除了至少一封閉迴圈線路與像素共同電壓線路之間的額外連接結構外，其他元件實質上相同於圖1至圖7中的元件。因此，在以下描述中，相似的標號代表相似的元件，且將省略或簡述它們重複性的描述。圖8所示的區域B4繪示於圖7。
參閱圖1、圖2及圖8，在根據本發明一實施例的發光顯示器中，像素共同電壓線路CVL的另一側可設置於基板10中平行於基板10之其中一邊緣部的另一邊緣部，且顯示部AA位於基板10之這二個邊緣部之間。至少一封閉迴圈線路CLL可在基板10之另一邊緣部電性連接於像素共同電壓線路CVL之另一側。
在基板10的另一邊緣部中，至少一封閉迴圈線路CLL可透過穿過鈍化層11d、層間絕緣層11c及緩衝層11a的通孔VH電性連接於多個像素共同電壓線路CVL之另一側的至少一者。這可實質上相同於至少一封閉迴圈線路CLL在基板10之其中一邊緣部電性連接於第四墊部連接線路PCL4的結構，因此省略其重複性的描述。
在基板10的另一邊緣部中，至少一封閉迴圈線路CLL可透過設置於通孔VH內的導電金屬線路CML電性連接於這些像素共同電壓線路CVL之另一側的至少一者。這可實質上相同於至少一封閉迴圈線路CLL在基板10之其中一邊緣部電性連接於設置於通孔VH內的導電金屬線路CML的結構，因此省略其重複性的描述。
此外，設置於基板10之另一邊緣部的至少一封閉迴圈線路CLL可設置於至少一峭壁圖案部CPP內。這可實質上相同於圖6及7所示之至少一封閉迴圈線路CLL及至少一峭壁圖案部CPP之間的配置結構，因此省略其重複性的描述。
根據本發明的至少一封閉迴圈線路CLL可在基板10的其中一邊緣部與另一邊緣部的每一者電性連接於像素共同電壓線路CVL的其中一側與另一側的每一者，且因此可更穩定地維持相應於像素共同電壓線路CVL的等電位(electric equipotential)。特別地，根據本實施例，提供至設置在基板10之墊部PP內的這些像素共同電壓墊部CVP的像素共同電壓可透過至少一封閉迴圈線路CLL提供至每個像素共同電壓線路CVL的其中一側與另一側，且因此可使透過這些像素共同電壓線路CVL提供至共同電極CE的像素共同電壓更為均勻。
圖9A至9C繪示圖7及8的導電金屬線路之各種示例的示意圖。
參閱圖1及圖9A，根據一實施例的導電金屬線路CML可在基板10的其中一邊緣部實施為相應於至少一封閉迴圈線路CLL與第四墊部連接線路PCL4之間之相交部的點狀，且可在基板10之另一邊緣部實施為相應於至少一封閉迴圈線路CLL與每個像素共同電壓線路CVL之另一側之間之相交部的點狀。
參閱圖1及9B，根據另一實施例的導電金屬線路CML可在基板10的其中一邊緣部實施為導電金屬線路CML重疊於至少一封閉迴圈線路CLL且相交於第四墊部連接線路PCL4的點線狀，且可在基板10的另一邊緣部實施為導電金屬線路CML重疊至少一封閉迴圈線路CLL且與每個像素共同電壓線路CVL之另一側相交的點線狀。在這樣的狀況下，隨著導電金屬線路CML的尺寸增加，亦可增加水氣穿透阻擋路徑，而可避免水氣滲透劣化自發光裝置ED，進而可增加自發光裝置ED的可靠度。
參閱圖1及圖9C，根據另一實施例的導電金屬線路CML可實施為重疊於所有至少一封閉迴圈線路CLL的封閉迴圈形狀(或封閉線圈形狀)。在這樣的狀況下，因為導電金屬線路CML具有封閉迴圈形狀，所以可更增加水氣穿透阻擋路徑，而可避免水氣滲透劣化自發光裝置ED，進而增加自發光裝置ED的可靠度。
在根據本發明一實施例的發光顯示器中，環繞顯示部AA的至少一封閉迴圈線路CLL可電性連接於至少一個像素共同電壓線路CVL，且因此可避免產生從外界流入之靜電所引起的缺陷。並且，因為發光裝置層13由重疊於至少一封閉迴圈線路CLL的至少一峭壁圖案部CPP孤立出來，故可避免水氣滲透劣化自發光裝置ED，進而增加自發光裝置ED的可靠度。
圖10根據本發明另一實施例繪示發光顯示器的平面示意圖，且圖11根據本發明另一實施例繪示發光顯示器的側視示意圖。
參閱圖10及11，根據本發明另一實施例的發光顯示器可包含一第一基板100及多個像素P。第一基板100包含一顯示部AA。這些像素P於第一基板100之顯示部AA內以一第一間距D1排列。
第一基板100可包含一第一表面100a、一第二表面100b及一外表面OS。第一基板100的第一表面100a可定義為面向發光顯示器的前表面(或前方向)的前表面、頂面或上表面。第一基板100的第二表面100b可定義為面向發光顯示器之後表面(或後方向)的後表面、背面、底面或下表面。第一基板100的外表面OS可定義為暴露於空氣的側面或側壁，且此側面或側壁沿著第一表面100a與第二表面100b之間的外周延伸且面向發光顯示器的側表面(或側方向)。舉例來說，當第一基板100為六面體結構時，第一基板100的外表面OS可包含六面體結構的側面。
第一基板100的外表面OS可平行於發光顯示器的厚度方向Z。舉例來說，第一基板100的外表面OS可包含第一外表面、第二外表面、第三外表面及第四外表面。第一外表面平行於第一方向X。第二外表面平行於第一外表面。第三外表面平行於相對第一方向X為橫向(或橫跨第一方向X)的第二方向Y且連接於第一外表面之一端及第二外表面的一端之間。第四外表面平行於第三外表面且連接於第一外表面之另一端及第二外表面的另一端之間。第一方向X可為第一基板100或發光顯示器的第一長度方向(例如，寬度方向)，且第二方向Y可為第一基板100或發光顯示器的第二長度方向(例如長度方向)。
第一基板100的顯示部AA可為顯示影像的區域且可稱為顯示區域或有效部。顯示部AA的尺寸可相同或實質上相同於第一基板100(或發光顯示器)的尺寸。舉例來說，顯示部AA的尺寸可相同於第一基板100之第一表面100a的總尺寸。因此，顯示部AA可實施(或設置)於第一基板100的整個前表面，且因此第一基板100可不包含不透光的非顯示部，其中非顯示部係沿著第一表面100a之周緣部所提供以環繞顯示部AA。因此，發光顯示器之整個前表面可實施為顯示部AA。
顯示部AA的一側面AAa(亦可稱為端部或最外部)可重疊於或可實質上對齊於第一基板100的外表面OS。舉例來說，顯示部AA的側面AAa可實質上與第一基板100的外表面OS共平面。換句話說，顯示部AA的側面AAa及第一基板100的外表面OS可實質在相同位置上對齊。顯示部AA的側面AAa可不由獨立的機構所環繞且可僅由空氣環繞。於另一示例中，顯示部AA的側面可重疊或可實質上對齊於第一基板100的外表面OS。也就是說，顯示部AA的所有側面可被提供於不由獨立的機構而直接接觸空氣的結構中。
相對於第一基板100的厚度方向Z，顯示部AA的側面AAa及從第一基板100之外表面OS垂直延伸的一垂直延伸線VL可彼此重疊或可實質在相同的平面上對齊。舉例來說，顯示部AA的第一端部(或上端部)可為第一基板100的第一外表面(或上側壁)，顯示部AA的第二端部(或下端部)可為第一基板100的第二外表面(或下側壁)，顯示部AA的第三端部(或左端部)可為第一基板100的第三外表面(或左側壁)，且顯示部AA的第四端部(或右端部)可為第一基板100的第四外表面(或右側壁)。因此，相應於顯示部AA之側面AAa之第一基板100的外表面OS可由空氣環繞，且因此根據本發明的發光顯示器可具有無邊框結構或顯示部AA之側面AAa(顯示部AA之端部)係由空氣而非不透光的非顯示部所環繞的空氣邊框結構。
根據一實施例的顯示部AA(或顯示區域)可包含多個像素區域PA。
根據一實施例的這些像素區域可在第一基板100的顯示部AA中以第一間距D1排列(或設置)。在無製程之誤差範圍的情況下，第一基板100中在第一方向X及第二方向Y上相鄰的二像素區域PA可具有相同的第一間距D1。第一間距D1可為二相鄰的像素區域PA之間的節距(或像素節距)。舉例來說，第一間距D1可為二相鄰的像素區域PA之中心部之間的最短距離(最短長度)。任選地，像素節距可為在像素區域PA之一端與另一端之間平行於第一方向X的尺寸。並且，於另一示例中，像素節距可稱為在像素區域PA之一端與另一端之間平行第二方向Y的尺寸。
每個像素區域PA可具有平行於第一方向X的一第一長度L1及平行於第二方向Y的第二長度L2。第一長度L1與第二長度各可相同於第一間距D1。舉例來說，第一長度L1可稱為第一寬度、橫向的長度或橫向的寬度。第二長度L2可稱為第二寬度、縱向的長度或縱向的寬度。像素區域PA的第一長度L1或第二長度L2可稱為像素節距。
這些像素區域PA中每個最外側像素區域PAo與第一基板100的外表面OS之間的一第二間距D2可為第一間距D1的一半或更少，使得第一基板100的整個前表面(或發光顯示器的整個前表面)可稱為顯示部AA。舉例來說，第二間距D2可為最外側像素區域PAo之中心部與第一基板100之外表面OS之間的最短距離(最短長度)。
當第二間距D2大於第一間距D1的一半時，第一基板100的尺寸可比顯示部AA的尺寸大了最外側像素區域PAo之一端(顯示部AA的側面AAa)與第一基板100之外表面OS之間的區域，且因此最外側像素區域PAo之一端與第一基板100之外表面OS之間的區域可提供為環繞顯示部AA的非顯示部。因此，第一基板100可基於環繞顯示部AA的非顯示部而勢必須包含邊框區域。另一方面，當第二間距D2為第一間距D1的一半或更少時，最外側像素區域PAo之一端(顯示部AA的側面AAa)可重疊於第一基板100的外表面OS或可設置於第一基板100之外表面OS外側的空間中，且因此顯示部AA可實施(或設置)於第一基板100的整個前表面。
根據一實施例的顯示部AA(或顯示區域)可包含最外側像素區域PAo及內側像素區域PAi(或內像素區域)。
在這些像素區域PA中的最外側像素區域PAo可沿著第一基板100的周緣部(或周圍部)設置。舉例來說，最外側像素區域PAo可稱為第一像素區域PA1。
內側像素區域PAi可為這些像素區域PA中非為最外側像素區域PAo的像素區域，或可由最外側像素區域PAo所環繞。內側像素區域PAi可稱為第二像素區域PA2。
每個像素P可設置於界定於第一基板100之第一表面100a的相應的像素區域PA內。舉例來說，顯示部AA可為像素陣列，且此像素陣列包含排列於第一基板100上的多個像素P。像素陣列的像素P可在第一方向X及第二方向Y上彼此緊鄰。舉例來說，像素陣列的像素P可在無分隔空間(或間隔空間)的情況下在第一方向X及第二方向Y上彼此緊鄰。在另一示例中，像素矩陣的多個最外側像素Po可在第一基板100之外表面上匹配而彼此重疊，或可在相同平面上對齊。舉例來說，像素陣列的每個像素P可排列於第一基板100上而在第一方向X及第二方向Y上具有一第一間距D1(像素節距)，且每個最外側向素Po之中心部與第一基板100之外表面OS之間的第二間距D2可為第一間距D1之一半或更少。
根據一實施例的顯示部AA(或顯示區域)可包含最外側像素Po及內側像素Pi(或內像素)。
最外側像素Po可在這些像素區域PA中設置於第一基板100的周緣部(或周圍部)。舉例來說，最外側的像素Po可稱為設置於最外側像素區域PAo內的第一像素P1。
內側像素Pi可為這些像素P中非為最外側像素Po的像素，或可由最外側像素Po所環繞。舉例來說，內側像素Pi可稱為第二像素P2。內側像素Pi(或第二像素P2)可實施為與最外側像素Po(或第一像素P1)具有不同的配置或結構。
這些像素P的每個最外側像素Po與第一基板100的外表面OS之間的第二間距D2可為第一間距D1的一半或更少，使得第一基板100的整個前表面(或發光顯示器的整個前表面)被稱為顯示部AA。第一間距D1可為二相鄰的像素P之中心部之間的最短距離(最短長度)。第二間距D2可為最外側像素Po之中心部與第一基板100之外表面OS之間的最短距離(或最短長度)。
根據一實施例的每個像素P可包含相對於像素P之中心部設置的第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4。舉例來說，第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4可在第一方向X及第二方向Y上彼此緊鄰。舉例來說，第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4可在無分隔空間(或間隔空間)的情況下在第一方向X及第二方向Y上直接地彼此接觸。
第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4可各具有正方形形狀且可設置為2X2的形式或四邊形的形式。根據另一實施例，第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4可各具有包含平行於第一方向X之短邊及平行於第二方向Y之長邊的矩形形狀，且例如可設置為1x4之形式或1x4條狀形式。
第一發光區域EA1可實施為發出第一顏色的光，第二發光區域EA2可實施為發出第二顏色的光，第三發光區域EA3可實施為發出第三顏色的光，且第四發光區域EA4可實施為發出第四顏色的光。舉例來說，每個第一顏色、第二顏色、第三顏色及第四顏色可不相同。舉例來說，第一顏色可為紅色，第二顏色可為藍色，第三顏色可為白色，及第四顏色可為綠色。於另一示例中，第一顏色、第二顏色、第三顏色及第四顏色之一些可為相同。舉例來說，第一顏色可為紅色，第二顏色可為第一綠色，第三顏色可為第二綠色，且第四顏色可為藍色。
根據一實施例的每個第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4可鄰設於像素P的中心部而具有小於像素P之每個四等分區域的尺寸之尺寸。根據一實施例的每個第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4可設置於所有的四等分區域，且此四等分區域與像素P之每個四等分區域具有相同的尺寸。
根據另一實施例的每個像素P可包含第一發光區域EA1、第二發光區域EA2及第三發光區域EA3。在這樣的狀況下，第一發光區域EA1、第二發光區域EA2及第三發光區域EA3可各具有包含平行於第一方向X之短邊及平行於第二方向Y之長邊的矩形形狀，且例如可設置為1X3的形式或1X3的條狀形式。舉例來說，第一顏色可為紅色，第二顏色可為藍色，且第三顏色可為綠色。
根據另一實施例的發光顯示器可更包含一墊部110。墊部110包含多個墊體，這些墊體設置於基板100的顯示部AA內且選擇性地連接於這些像素P。舉例來說，墊部110可為第一墊部或前墊部。
墊部110可包含於設置於平行第一方向X之第一基板100之第一表面100a之第一邊緣部的最外側像素Po中。也就是說，設置於第一基板100之第一邊緣部的最外側像素Po可包含至少一個墊體。因此，這些墊體可被設置於或包含於顯示部AA內，且因此基於墊部110的非顯示部(或邊框區域)可不形成或可不位於第一基板100上。因此，最外側像素Po(或第一像素P1)可包含墊部110，且因此可具有不同於未包含墊部110之內側像素Pi(或第二像素P2)的配置或結構。
舉例來說，當墊部110未提供於最外側像素Po內且設置於最外側像素Po與第一基板100之外表面OS之間時，第一基板100可包含非顯示部(或非顯示區域)，此非顯示部對應於提供有墊部110的區域，且因為有非顯示部，最外側像素Po與第一基板100的外表面OS之間的第二間距D2可大於第一間距D1的一半，故所有的第一基板100可能無法實施為顯示部AA且需要用於遮蔽非顯示部之獨立邊框(或獨立結構)。另一方面，根據本發明的墊部110可設置於最外側像素Po的第一發光區域EA1、第二發光區域EA2、第三發光區域EA3及第四發光區域EA4與第一基板100之外表面OS之間且可被包含於最外側像素Po中，且因此基於墊部110的非顯示部(或邊框區域)可不形成或可不位於最外側像素Po與第一基板100的外表面OS之間。
因此，根據本發明另一實施例的發光顯示器可具有包含墊部110的整個第一基板100可實現為顯示部AA之空氣邊框結構，且因此空氣會環繞對齊於顯示部AA之一端之第一基板100的整個外表面(或發光顯示面板的外表面)。
圖12繪示圖10之發光顯示器的立體示意圖，且圖13繪示圖10之發光顯示器之背面的立體示意圖。
參閱圖12及13，根據本發明另一實施例的發光顯示器可包含一第一基板100、一第二基板200、一耦合件300及一路由部400。
第一基板100可稱為顯示基板、像素陣列基板、上基板、前基板或基底基板。第一基板100可為玻璃基板基板，或可為薄的玻璃基板或可彎折或撓曲的塑膠基板。
根據一實施例的顯示器可包含多個像素驅動線路及多個像素P。
像素驅動線路可位於第一基板100的第一表面100a上，且可傳遞需用於驅動每個像素P之(發光)訊號。舉例來說，像素驅動線路可區分(或分類)為多個資料線路DL、多個閘極線路GL、多個像素驅動電源線路PL(或第一電源線路)、多個像素共同電壓線路CVL(或第二電源線路)及多個參考電壓線路RL(或感測線路)。
根據一實施例，這些資料線路DL、這些像素驅動電源線路PL、這些像素共同電壓線路CVL及這些參考電壓線路RL(或感測線路)可電性連接於設置於第一基板100之第一表面100a中之第一邊緣部的第一墊部110的墊體，或可透過墊部連接線路(或墊部連結線路)電性連接於第一墊部110的墊體。
第一墊部110可包含於設置在平行於第一方向X之第一基板100之第一邊緣部的多個最外側像素Po中。於此，第一基板100的第一表面100a的第一邊緣部可包含第一基板100之外表面OS的一第一外表面OS1a(或一側表面)。
第一墊部110可包含多個第一墊體，這些第一墊體在暴露於第一基板100之第一表面100a之第一邊緣部的鈍化層11d上在第一方向X上彼此平行。第一墊部110實質上與圖1、2的墊部PP相同，且因此省略它的詳細描述。
這些像素P可分別設置於在第一方向X及第二方向Y上以第一間距D1(或第一節距)排列的多個像素區域PA。每個像素P可包含一自發光裝置(或自發光元件)及一像素電路。自發光裝置基於透過與其相鄰之相應的像素驅動線路提供的訊號而基於頂發光形式發光，且將光照射在位於第一基板100之第一表面100a之上的部分。像素電路連接於與其相鄰的像素驅動線路，以允許自發光裝置發光。舉例來說，像素電路可包含一驅動薄膜電晶體(TFT)，驅動薄膜電晶體將對應於透過資料線路DL提供之資料訊號的資料電流提供給自發光裝置。
這些像素P中的最外側像素與第一基板100的外表面OS之間的距離可為第一間距D1的一半或更少。最外側像素與第一基板100的外表面OS之間的第二間距D2可為第一間距D1的一半或更少，且因此第一基板100的整個前表面(或發光顯示器的整個前表面)可實施為顯示部AA。因此，根據本發明另一實施例的發光顯示器可具有顯示部AA由空氣環繞的空氣邊框結構。
根據一實施例的第一基板100可更包含設置於顯示部AA內的一閘極驅動線路150。
根據一實施例的閘極驅動線路150可實施為包含多個階級電路單元1501至150m(例如階級電路單元1501、1502)的移位記錄器(shift register)，其中m為2或更大的整數。也就是說，根據本發明的發光顯示器可包含移位暫存器，且此移位暫存器設置於第一基板的顯示部AA內以將掃描訊號提供至像素P。
在第一方向X上，每個階級電路單元1501至150m可包含在第一基板100的每個水平線上相分離的多個分支電路1511至151n(例如分支電路1511、1512)，其中n為2或更大的整數。這些分支電路1511至151n可包含至少一薄膜電晶體(或分支薄膜電晶體)且可沿著第一方向X設置於在一水平線上相鄰的二像素P(或像素區域PA)之間。舉例來說，分支電路1511至151n可沿著第一方向X在一水平線上相鄰的二像素P(或像素區域PA)之間一個接一個設置。每個階級電路單元1501至150m可以預定的順序產生掃描訊號以響應透過第一墊部110提供的閘極控制訊號，且可將掃描訊號提供至閘極線路GL。舉例來說，閘極控制訊號可包含一起始訊號、多個移位時脈(shift clock)、至少一閘極驅動電壓及至少一閘極共同電壓。
第一基板100可包含連接於閘極驅動線路150的多個閘極控制線路組GCL。每個閘極控制線路組GCL可選擇性地連接於分別設置於這些階級電路單元1501至150m的這些分支電路1511至151n。
根據一實施例的閘極控制線路組GCL可包含一起始訊號線路、多個移位時脈線路、至少一閘極驅動電壓線路及至少一閘極共同電壓線路。根據一實施例的這些移位時脈線路可區分(或分類)為多個掃描時脈線路及多個運載時脈線路(carry clock lines)。於此，可省略這些運載時脈線路。
第一墊部110可更包含第一閘極墊部，此第一閘極墊部包含多個第一閘極墊體，且這些第一閘極墊體連接於閘極控制線路組GCL。
根據一實施例的第一基板100可包含沿著顯示部AA之一周緣部設置的至少一封閉迴圈線路CLL。
至少一封閉迴圈線路CLL可沿著設置於顯示部AA內之多個像素P之最外側像素Po的外部具有封閉迴圈狀。至少一封閉迴圈線路CLL可電性連接於至少一個像素共同電壓墊部，這些像素共同電壓墊部在設置於第一墊部110的多個第一墊體中分別連接多個像素共同電壓線路CVL。或者，至少一封閉迴圈線路CLL可電性連接於至少一個像素共同電壓線路CVL。
第二基板200可稱為佈線基板、連結基板、底基板、後基板或連結玻璃(link glass)。第二基板200可為玻璃基板，或可為薄的玻璃基板或可彎折或撓曲的塑膠基板。根據一實施例的第二基板200可與第一基板100包含相同的材料。舉例來說，第二基板200的尺寸可相同或實質相同於第一基板100的尺寸。
第二基板200可透過使用耦合件300而耦合於(或連接於)第一基板100的一第二表面100b。第二基板200可包含一前表面、一後表面200b(或背面)及一外表面OS。前表面面向第一基板100的第二表面100b或耦合於耦合件300。後表面200b相對於前表面。外表面OS介於前表面及後表面之間。第二基板200可將訊號傳遞至像素驅動線路且可增加第一基板100的剛性。
根據本發明另一實施例的發光顯示器可更包含設置於第二基板200上的一第二墊部210。
第二墊部210可設置於與設置於第一基板100之第一墊部110重疊之第二基板200的後表面200b的第一邊緣部。第二基板200之後表面200b的第一邊緣部可包含第二基板200之外表面OS的一第一外表面OS1b(或一表面)。
第二墊部210可包含多個第二墊體，這些第二墊體在第一方向X上以特定的間隔排列，以分別重疊於第一墊部110的墊體。
根據本發明另一實施例的發光顯示器可更包含一第三墊部230(或輸入墊部)及一連結線路部250。第三墊部230及連結線路部250設置於第二基板200上。
第三墊部230可設置於第二基板200之後表面200b上。舉例來說，第三墊部230可設置在第二基板200的後表面200b中相鄰於第一邊緣部的中心部。根據一實施例的第三墊部230可包含多個以特定間隔彼此相分離的第三墊體(或輸入墊體)。
連結線路部250可設置於位在第二基板200之後表面200b上的第三墊部230與第二墊部210之間。舉例來說，連結線路部250可包含多個連結線路，這些連結線路個別地(或分別地)使第二墊部210的第二墊體連接於第三墊部230的第三墊體。
耦合件300可設置於第一基板100與第二基板200之間。第一基板100及第二基板200可透過耦合件300彼此相對地結合。舉例來說，第一基板100的第二表面100b可耦合於耦合件300的其中一表面，且第二基板200的前表面可耦合於耦合件300的另一表面。因此，透過耦合件300彼此相對地結合(或耦合)的第一基板100及第二基板200可稱為發光顯示面板。
路由部400可環繞第一基板100的外表面OS及第二基板200的外表面OS。根據一實施例的路由部400可包含多個路由線路，這些路由線路設置於每個第一基板100之外表面OS的第一外表面OS1(或一表面)及第二基板200之外表面OS的第一外表面OS1b(或一表面)。每個路由線路可環繞每個第一基板100的第一外表面OS1及第二基板200的第一外表面OS1b。舉例來說，這些路由線數可各別(或分別)連接於第一墊部110的墊體與第二墊部210的墊體之間。
根據本發明另一實施例的發光顯示器可更包含一驅動電路單元500。
驅動電路單元500可基於從顯示驅動系統提供的數位影片資料及時序同步訊號驅動(或發光)設置於第一基板100上的像素P，以使顯示部AA能顯示相應於影像資料的影像。驅動電路單元500可連接於設置於第二基板200之後表面200b上的第三墊部230且可將資料訊號、閘極控制訊號及驅動電源輸出至第三墊部230，以驅動(或發光)設置於第一基板100的像素P。舉例來說，驅動電路單元500可具有小於第二基板200的尺寸之尺寸，且因此由第二基板200遮蔽且不會暴露於第二基板200的外表面或第一基板100的外表面。
根據一實施例的驅動電路單元500可包含一可撓電路薄膜510、一驅動積體電路530(IC)、一印刷電路板550(PCB)、一時序控制器570及一電源電路單元590。具有這樣配置的驅動電路單元500可實質上相同於圖1所示的驅動電路單元3，且因此省略重複性的描述或簡述重複性的描述。
可撓電路薄膜510可連接於設置於第二基板200之後表面200b上的第三墊部230。
驅動積體電路530可裝設於可撓電路薄膜510上。驅動積體電路530可透過可撓電路薄膜510、第三墊部230、連結線路部250、第二墊部210、路由部400及第一墊部110連接於這些資料線路DL、這些像素驅動電源線路PL、這些像素共同電壓線路CVL及多個參考電壓線路RL。驅動積體電路530可接收從時序控制器570提供的子像素資料及資料控制訊號，且可基於資料控制訊號將子像素資料轉換為類比資料訊號以將類比資料訊號提供至相應的資料線路DL。並且，驅動積體電路530可產生參考電壓、像素驅動電壓及像素共同電壓，且將參考電壓、像素驅動電壓及像素共同電壓提供至相應的參考電壓線路RL、像素驅動電源線路PL、及像素共同電壓線路CVL。
驅動積體電路530可透過設置於第一基板100上的這些參考電壓線路RL感測到設置於像素P之驅動薄膜電晶體的特性值，且產生相應於感測值的感測原始資料，並將感測原始資料提供至時序控制器570。
印刷電路板550可連接於可撓電路薄膜510的另一邊緣部。印刷電路板550可於驅動電路單元500的元件之間傳遞訊號及電力。
時序控制器570可裝設於印刷電路板550且可透過設置於印刷電路板550上的使用者連接器(user connector)接收從顯示驅動系統提供的數位影片資料及時序同步訊號。
時序控制器570可基於時序同步訊號對齊數位影片資料，而產生匹配設置於顯示部AA內的像素配置結構的像素資料，且可將所產生的像素資料提供至驅動積體電路530。
時序控制器570可基於時序同步訊號產生每個資料控制訊號及閘極控制訊號，基於資料控制訊號控制驅動積體電路530的驅動時序，以及基於閘極控制訊號控制閘極驅動線路150的驅動時序。舉例來說，時序同步序號可包含垂直同步訊號、水平同步訊號、資料致能訊號(data enable signal)及主要時脈(main clock)(或點時脈，dot clock)。
時序控制器570可在預定的外部感測週期內基於外部感測模式驅動每個驅動積體電路530及閘極驅動線路150，基於從驅動積體電路530提供的感測原始資料產生補償資料以用於補償每個像素P的驅動薄膜電晶體的特性變化，且基於所產生的補償資料調變像素資料。舉例來說，時序控制器570可基於外部感測模式針對相應於垂直同步訊號之空白週期(或垂直空白週期)的每個外部感測週期驅動每個驅動積體電路530及閘極驅動線路150。
電源電路單元590可裝設於印刷電路板550上，且可透過使用從外界提供的輸入電源產生需用於在像素P上顯示影像的各種來源電壓，以將所產生的來源電壓提供至相應的電路。
圖14為圖12的區域B5的放大示意圖，且圖15繪示圖12之像素的電路圖。圖14及15為用於描述設置於第一基板的多個像素的示意圖。
參閱圖12、14及15，根據本發明一實施例的第一基板100可包含多個資料線路DL、多個閘極線路GL、多個像素驅動電源線路PL、多個像素共同電壓線路CVL、多個像素P、一共同電極CE、多個共同電極接觸部CECP、一第一墊部110及至少一封閉迴圈線路CLL。
這些資料線路DL可沿著第二方向Y延伸，且可沿著第一方向X在第一基板100的顯示部AA內以特定間距彼此相分離地設置。舉例來說，在這些資料線路DL中，奇數資料線路DLo可設置於沿著第二方向Y在第一基板100上排列的每個像素區域PA的第一邊緣部，且偶數資料線路DLe可設置於沿著第二方向Y在第一基板100上排列的每個像素區域PA的第二邊緣部。
這些閘極線路GL可沿著第一方向X延伸，且沿著第二方向Y在第一基板100之顯示部AA內以特定間隔彼此相分離地設置。舉例來說，這些閘極線路GL中的奇數閘極線路GLo可設置於沿著第一方向X在第一基板100上排列的每個像素區域PA的第三邊緣部。這些閘極線路GL中的偶數閘極線路GLe可設置於沿著第一方向X在第一基板100上排列的每個像素區域PA的第四邊緣部。
這些像素驅動電源線路PL可沿著第二方向Y延伸，且沿著第一方向X在第一基板100之顯示部AA內以特定間隔相分離地設置。舉例來說，在這些像素驅動電源線路PL中，奇數像素驅動電源線路PL可相對第一方向X設置於奇數像素區域PA的第一邊緣部，且偶數像素驅動電源線路PL可相對第一方向X設置於偶數像素區域PA的第二邊緣部。
這些像素驅動電源線路PL中相鄰的二像素驅動電源線路PL可連接於在第二方向Y上排列於每個像素區域PA內的多個電源分享線路PSL。舉例來說，這些像素驅動電源線路PL可透過這些電源分享線路PSL彼此電性連接，且因此可具有階梯結構(ladder structure)或網狀結構。這些像素驅動電源線路PL可具有階梯結構或網狀結構，且因此可避免或最小化每個像素驅動電源線路PL的線路電阻所引起的像素驅動電源的壓降(voltage drop，IR drop)。因此，根據本發明的發光顯示器可避免或最小化提供至每個像素P之像素驅動電源的變異所引起的影像品質劣化。
每個電源分享線路PSL可用平行第一方向X的方式從相鄰的像素驅動電源線路PL分支且可設置於每個像素區域PA之中心部內。
這些像素共同電壓線路CVL可沿著第二方向Y延伸且可沿著第一方向X在第一基板100的顯示部AA內以預定間距彼此相分離地設置。舉例來說，每個像素共同電壓線路CVL可相對第一方向X設置於偶數像素區域PA的第一邊緣部。
這些參考電壓線路RL可沿著第二方向Y延伸，且可在第一方向X上在第一基板100的顯示部AA內以特定間距彼此相分離地設置。每個參考電壓線路RL可設置於排列於第二方向Y上的每個像素區域PA的中心部內。
每個參考電壓線路RL可在每個像素區域PA內由在第一方向X上相鄰的二子像素SP1、SP2(二子像素SP3、SP4)共用。為此，每個參考電壓線路RL可包含一參考分支線路RDL。參考分支線路RDL可在每個像素區域PA中分支(或凸出)至在第一方向X上相鄰的二子像素SP1、SP2(二子像素SP3、SP4)，且可電性連接此相鄰的二子像素SP1、SP2(二子像素SP3、SP4)。
這些像素P可分別地設置於尺寸相同於第一基板100之顯示部AA的這些像素區域PA中。每個像素P可包含至少三個子像素。舉例來說，每個像素P可包含第一子像素SP1、第二子像素SP2、第三子像素SP3及第四子像素SP4。
每個第一子像素SP1、第二子像素SP2、第三子像素SP3及第四子像素SP4可分別包含多個發光區域EA1、EA2、EA3、EA4及一電路區域。
根據一實施例的像素電路PC可設置於像素區域的電路區域內且可連接於與其相鄰的閘極線路GLo、GLe、與其相鄰的資料線路DLo、DLe及像素驅動電源線路PL。舉例來說，設置於第一子像素SP1內的像素電路PC可連接於奇數資料線路DLo及奇數閘極線路GLo，設置於第二子像素SP2內的像素電路PC 可連接於偶數資料線路DLe及奇數閘極線路GLo，設置於第三子像素SP3內的像素電路PC可連接於奇數資料線路DLo及偶數閘極線路GLe，且設置於第四子像素SP4內個像素電路PC可連接於偶數資料線路DLe及偶數閘極線路GLe。
每個第一子像素SP1、第二子像素SP2、第三子像素SP3及第四子像素SP4的像素電路PC可將從相應的資料線路DLo、DLe提供的資料訊號取樣以響應從相應的閘極線路GLo、GLe提供的掃描訊號，且可基於被取樣的資料訊號控制從像素驅動電源線路PL流至自發光裝置ED的電流。
根據一實施例的像素電路PC可透過使用如圖3所示的第一切換薄膜電晶體Tsw1、第二切換薄膜電晶體Tsw2、驅動薄膜電晶體Tdr及儲存電容器Cst取樣資料訊號，且可基於被取樣的資料訊號控制流入自發光裝置ED的電流。像素電路PC實質上相同於圖3的像素電路PC，且因此省略其重複性的描述。
根據另一實施例的每個第一子像素SP1、第二子像素SP2、第三子像素SP3及第四子像素SP4的像素電路PC可透過半導體製程實施為像素驅動晶片，設置於相應像素區域PA的電路區域內，且連接於與其相鄰的閘極線路GLo、GLe、與其相鄰的資料線路DLo、DLe及像素驅動電源線路PL。舉例來說，像素驅動晶片可為最小單位的微晶片(a minimum-unit microchip)或一晶片組(chipset)且可為半導體封裝裝置，其中此半導體封裝裝置包含二個或更多個電晶體及一或更多個電容且具有精密的尺寸。此像素驅動晶片可將從相應的資料線路DLo、DLe提供的資料訊號取樣以響應從相應之閘極線路GLo、GLe提供的掃描訊號，且可基於所取樣的資料訊號控制從像素驅動電源線路PL流至自發光裝置ED的電流。
自發光裝置ED可設置於像素區域PA的發光區域EA內，電性連接於像素電路PC，且電性連接於共同電極CE。自發光裝置ED可使用從像素電路PC流至共同電極CE的電流發光。自發光裝置ED實質上相同於圖3的自發光裝置ED，且因此省略其重複性的描述。
共同電極CE可設置於第一基板100的顯示部AA內且可電性連接於每個像素P的自發光裝置ED。舉例來說，共同電極CE可設置於第一基板100之顯示部AA中除了設置於第一基板100中的第一墊部110以外的區域。
每個共同電極接觸部CECP可設置於分別與這些像素共同電壓線路CVL重疊之這些像素P中的相鄰二像素P之間，且可使共同電極CE電性連接於相應的像素共同電壓線路CVL。相對於第二方向Y，根據一實施例的每個共同電極接觸部CECP可在這些像素P之間的部位或這些像素P之間的邊界部電性連接於相應的像素共同電壓線路CVL，且可電性連接於共同電極CE的一部分，且因此可使共同電極CE電性連接於相應的像素共同電壓線路CVL。
每個共同電極接觸部CECP可設置於這些像素P中相鄰的二像素P之間，而使共同電極CE電性連接於每個像素共同電壓線路CVL，且因此可避免或最小化共同電極CE的表面電阻所引起的像素共同電源的壓降。因此，根據本發明的發光顯示器可避免或最小化提供至排列於顯示部AA之每個像素P之像素驅動電源的變異所引起的影像品質劣化。
根據一實施例，每個共同電極接觸部CECP可與具有三層結構的像素電極PE一同形成，而電性連接於每個像素共同電壓線路CVL。每個共同電極接觸部CECP可透過一側接觸結構連接共同電極CE，此側接觸結構具有「(」形狀的截面結構或「〈」形狀的截面結構。舉例來說，當每個共同電極接觸部CECP由第一至第三金屬層形成時，每個共同電極接觸部CECP可包含相應於底切結構的側接觸結構或是包含經由第一金屬層及第二金屬層之間之蝕刻速度差異而形成於第一金屬層及第二金屬層之側表面上的漸縮結構。舉例來說，當每個共同電極接觸部CECP由第一至第四金屬層形成時，每個共同電極接觸部CECP可包含相應於底切結構的側接觸結構或是包含經由第二金屬層及第三金屬層之間之蝕刻速度差異而形成於第二金屬層及第三金屬層之側表面上的漸縮結構。
第一墊部110可設置於平行第一方向X之第一基板100的第一表面中的第一邊緣部。第一墊部110可設置於設置在第一基板100的第一邊緣部的每個最外側像素區域PAo的第三邊緣部。相對於第二方向Y，第一墊部110的一端可重疊或可對齊於每個最外側像素區域PAo的一端。因此，第一墊部110可包含(或設置)於設置在第一基板100的第一邊緣部的每個最外側像素區域PAo內，且因此基於第一墊部110的非顯示部(或邊框區域)可不形成或可不位於第一基板100上。
第一墊部110可包含多個第一墊體，這些第一墊體在第一基板100的第一邊緣部上沿第一方向X彼此平行地設置。
根據一實施例的第一墊部110可包含多個墊部組PG。這些墊部組PG沿著第一方向X以像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP、資料墊部DP、閘極墊部GP、像素共同電壓墊部CVP、資料墊部DP、參考電壓墊部RVP、資料墊部DP及像素驅動電壓墊部PVP的順序排列。
每個墊部組PG可連接於沿著第一方向X設置的相鄰二像素P。舉例來說，這些墊部組PG可包含沿著第一方向X連續地設置於奇數像素區域PA內的一第一墊部組PG1及一第二墊部組PG2。第一墊部組PG1包含像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP、資料墊部DP及閘極墊部GP。第二墊部組PG2包含沿著第一方向X連續地設置於偶數像素區域PA內的像素共同電壓墊部CVP、資料墊部DP、參考電壓墊部RVP、資料墊部DP及像素驅動電壓墊部PVP。
根據本發明的第一基板100可更包含多個次電源線路SPL及多個次電源接觸部SPCP。
每個次電源線路SPL可在第二方向Y延伸且可鄰設於相應的像素共同電壓線路CVL。每個次電源線路SPL可在未電性連接於像素共同電壓墊部CVP的情況下電性連接於相鄰的像素共同電壓線路CVL，且可透過相鄰的像素共同電壓線路CVL被提供有像素共同電源。為此，根據本發明的第一基板100可更包含多個線路連接圖案LCP。這些線路連接圖案LCP使彼此相鄰的像素共同電源線路CPL與次電源線路SPL電性連接。
每個線路連接圖案LCP可設置於第一基板100上，使得線路連接圖案LCP與彼此相鄰的像素共同電壓線路CVL及次電源線路SPL彼此相交，且可透過線路跳接結構(line jumping structure)使相鄰的像素共同電壓線路CVL及次電源線路SPL電性連接。舉例來說，每個線路連接圖案LCP的一側可透過形成於次電源線路SPL上之絕緣層中的第一線路接觸孔電性連接於次電源線路SPL的一部分，且每個線路連接圖案LCP的另一側可透過形成在像素共同電壓線路CVL上之絕緣層中的第二線路接觸孔電性連接於像素共同電壓線路CVL的一部分。
每個次電源接觸部SPCP可設置於分別重疊於這些次電源線路SPL的這些像素P之間，且可使共同電極CE電性連接於每個次電源線路SPL。相對於第二方向Y，根據一實施例的每個次電源接觸部SPCP可在這些像素P之間的部分或這些像素P之間的邊界部電性連接於每個次電源線路SPL，且可電性連接共同電極CE的一部分，且因此可使共同電極CE電性連接於每個次電源線路SPL。因此，共同電極CE可透過次電源接觸部SPCP額外地連接於每個次電源線路SPL。因此，根據本發明的發光顯示器可避免或最小化提供至排列於顯示部AA之每個像素P之像素驅動電源的變異所引起的影像品質劣化。並且，在根據本發明的發光顯示器中，雖然未額外地設置(或形成)連接於每個次電源線路SPL的像素共同電壓墊部CVP，但可在每個像素區域PA內將像素共同電源提供至共同電極CE。如同每個共同電極接觸部CECP，每個次電源接觸部SPCP可透過側接觸結構使這些次電源線路SPL中相應的次電源線路電性連接於共同電極CE，其中此側接觸結構具有「(」形狀的截面結構或「〈」形狀的截面結構。
至少一封閉迴圈線路CLL可沿著設置於顯示部AA內之這些像素P之最外側像素Po的外部具有封閉迴圈狀。至少一封閉迴圈線路CLL可電性連接於這些像素共同電壓墊部中的至少一者，或可電性連接這些像素共同電壓線路CVL中的至少一者。因此，至少一封閉迴圈線路CLL可將從外界流入內部的靜電釋放至像素共同電壓墊部CVP及/或像素共同電壓線路CVL，且因此可避免產生靜電所引起的缺陷。
圖16為圖12及14設置於顯示部內的閘極驅動線路的示意圖。
參閱圖12、14及16，根據本發明另一實施例的閘極驅動線路150可設置於第一基板100的顯示部AA中且可連接於設置於第一基板100之顯示部AA內的閘極控制線路組GCL。
首先，閘極控制線路組GCL可包含位於第一基板100之顯示部AA內的多個閘極控制線路及閘極驅動線路150。
根據一實施例的閘極控制線路組GCL可包含一起始訊號線路、多個移位時脈線路、至少一閘極驅動電壓線路及至少一閘極共同電壓線路。閘極控制線路組GCL的線路可在第二方向Y上延伸，且可沿著第一方向X在第一基板100之顯示部AA內以特定間隔彼此相分離地設置。舉例來說，閘極控制線路組GCL的每個線路可在第一方向X上設置於一或多個像素P之間。
根據一實施例的閘極驅動線路150可實施為包含多個階級電路單元1501至150m的移位紀錄器。
每個階級電路單元1501至150m可沿第一方向X在第一基板100之第一表面100a的每個水平線上彼此相分離地設置，且可在第二方向Y上相依地相連。每個階級電路單元1501至150m可用特定的順序產生掃描訊號，以響應透過第一墊部110及閘極控制線路組GCL提供的的閘極控制訊號，且可將掃描訊號提供至相應的閘極線路GL。
根據一實施例的每個階級電路單元1501至150m可包含多個分支電路1511至151n(例如分支電路1511、1512、1513)及一分支網路153。
這些分支電路1511至151n可透過分支網路153選擇性地連接於閘極控制線路組GCL的線路，且可透過分支網路153彼此電性連接。每個分支電路1511至151n可基於透過閘極控制線路組GCL的每個線路提供的閘極訊號產生掃描訊號，且可將掃描訊號提供至相應的閘極線路GL。
每個分支電路1511至151n可包含構成階級電路單元1501至150m其中之一的多個薄膜電晶體中的至少一者。每個分支電路1511至151n可在第一基板100的每個水平線上設置於相鄰二像素P之間的電路區域或二像素P之間的電路區域中，但並不以此為限，且可基於構成每個階級電路單元1501至150m之薄膜電晶體的數量及設置於一個水平線上之像素P的數量而設置於一或多個像素P之間的電路區域中。
分支網路153可設置於第一基板100的每個水平線上，且可使這些分支電路1511至151n電性連接。根據一實施例的分支網路153可包含多個控制節點及網路線路。
這些控制節點可設置於第一基板100的每個水平線上，且可在一個水平線上選擇性地連接於這些分支電路1511至151n。舉例來說，這些控制節點可設置於排列於第一基板100之每個水平線上的像素區域中的上邊緣部(或下邊緣部)內。
網路線路可選擇性地連接設置於第一基板100內之閘極控制線路組GCL的線路，且可選擇性地連接這些分支電路1511至151n。舉例來說，網路線路可將透過閘極控制線路組GCL的線路提供的閘極控制訊號傳遞至相應的分支電路1511至151n，且可於分支電路1511至151n之間傳遞訊號。
如上所述，根據目前的實施例，因為閘極驅動線路150設置於第一基板100的顯示部AA中，故最外側像素區域PAo之中心部與第一基板的每個外表面OS之間的第二間距D2可等於或少於相鄰之像素區域PA之間的第一間距D1(或像素節距)的一半。舉例來說，當閘極驅動線路150未設置於第一基板100的顯示部AA而是設置於如圖1所示之基板10的周緣部時，第二間距D2可不等於或少於第一間距D1的一半。因此，在根據本發明另一實施例的發光顯示器中，閘極驅動線路150可分布及設置於第一基板100的顯示部AA內，且因此第二間距D2可實施為等於或少於第一間距D1的一半。
在後續的說明中，與圖12之元件相同或相對應的元件由相似的標號表示，且將省略或簡述重複性的描述。
參閱圖12、圖17及圖18，根據本發明另一實施例的發光顯示器可包含一第一基板100及一第二基板200，第一基板100及第二基板200經由耦合件300彼此耦合(或結合)。在描述第一基板100及第二基板200時，與圖12之元件相同或相對應的元件由相似的標號表示，且將省略或簡述重複性的描述。
根據一實施例的第一基板100可包含一顯示部AA。
顯示部AA可包含一電路層11、一平坦化層12、一發光裝置層13、一堤部14、一壩體圖案15、至少一封閉迴圈線路CLL、一封裝層16、一波長轉換層17、一機能膜片18、一側密封件19及至少一峭壁圖案部CPP。除了像素P之像素電路PC及自發光裝置ED的配置結構之外，設置於顯示部AA的元件實質上相同於如圖4至7所示之設置於設置在基板10上之顯示部AA中的元件。因此，在以下描述中，相似的標號表示相同的元件，且將省略或簡述重複性的描述。
電路層11可設置於第一基板100的第一表面100a上。電路層11可稱為像素陣列層或薄膜電晶體陣列層。根據一實施例的電路層11可包含一底金屬層BML、一緩衝層11a及一電路陣列層11b。
底金屬層BML可作為在第二方向Y上設置於第一基板100的第一表面100a上之像素驅動線路。舉例來說，底金屬層BML可形成在第一基板100的第一表面100a上，且然後透過使用圖案化製程圖案化為多個資料線路DL、多個像素驅動電源線路PL、多個像素共同電壓線路CVL、多個參考電壓線路RL、一遮光圖案LSP及閘極控制線路組GCL。
緩衝層11a可設置於第一基板100的第一表面100a上以遮蔽底金屬層BML。緩衝層11a可包含一第一緩衝層BL1及一第二緩衝層BL2。第一緩衝層BL1遮蔽底金屬層BML，且第二緩衝層BL2遮蔽第一緩衝層BL1。
電路陣列層11b可包含一像素電路PC。像素電路PC包含一驅動薄膜電晶體Tdr，且驅動薄膜電晶體Tdr在緩衝層11a上設置於每個像素區域PA內。
設置於每個像素區域PA的驅動薄膜電晶體Tdr可包含一有效層ACT、一閘極絕緣層GI、一閘極電極GE、一層間絕緣層11c、一第一源/汲極電極SD1、一第二源/汲極電極SD2及一鈍化層11d。構成像素電路PC每個第一切換薄膜電晶體Tsw1及第二切換薄膜電晶體Tsw2可與驅動薄膜電晶體Tdr一同形成，而因此將省略它們的詳細描述。
實施為第一源/汲極電極SD1及第二源/汲極電極SD2的源/汲極金屬層可以作為在第一方向X上設置的像素驅動線路。舉例來說，源/汲極金屬層可形成於第一基板100的第一表面100a上，然後可透過圖案化製程圖案化為閘極線路GL、分支網路153的網路線路及多個控制節點、多個電源分享線路PSL、多個線路連接圖案LCP及一參考分支線路RDL。
發光裝置層13可設置於平坦化層12上且可基於頂發光形式朝第一基板100的第一表面100a發光。
根據一實施例的發光裝置層13可包含一像素電極PE、一自發光裝置ED及一共同電極CE。
像素電極PE可設置於與每個像素區域PA之發光區域EA重疊的平坦化層12上。像素電極PE可在每個像素區域PA圖案化且設置為孤島狀，且可電性連接於相應之像素電路PC的驅動薄膜電晶體Tdr的第一源/汲極電極SD1。像素電極PE的一側可從像素區域PA的發光區域EA延伸至設置於電路區域CA之驅動薄膜電晶體Tdr的第一源/汲極電極SD1，且可透過位於平坦化層12內的一電極接觸孔CH電性連接於驅動薄膜電晶體Tdr的第一源/汲極電極SD1。
實施像素電極PE的金屬層可作為至少一封閉迴圈線路CLL及第一墊部110的像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP、閘極墊部GP及像素共同電壓墊部CVP。舉例來說，實施像素電極PE的金屬層可形成在第一基板100的第一表面100a上，然後可透過圖案化製程圖案化為至少一封閉迴圈線路CLL及第一墊部110的像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP、閘極墊部GP及像素共同電壓墊部CVP。
自發光裝置ED可形成於像素電極PE上且可直接接觸像素電極PE。自發光裝置ED可為共用層，此共用層可以與每個子像素SP共同形成，而無法由子像素SP單元區分。自發光裝置ED可對流動於像素電極PE及共同電極CE之間的電流產生反應以發出白光。
共同電極CE可形成於自發光裝置ED上且可直接接觸自發光裝置ED或可電性且直接地接觸自發光裝置ED。共同電極CE可包含透明導電材料，此透明導電材料傳遞從自發光裝置ED發出的光。
堤部14可設置於平坦化層12上以遮蔽像素電極PE的一邊緣部。堤部14可定義每個子像素SP的一發光區域EA(或開放部)且可使設置於相鄰之子像素SP中的像素電極PE電性絕緣。堤部14可遮蔽設置於每個像素區域PA內的電極接觸孔CH。堤部14可由自發光裝置ED遮蔽。
壩體圖案15可在第一基板100的周緣部設置於電路層11上以具有封閉迴圈形狀。舉例來說，壩體圖案15可設置於電路層11的鈍化層11d上。壩體圖案15可避免封裝層16產生擴散或溢流。壩體圖案15可包含於多個像素P(或多個像素區域PA)中設置於第一基板100之周緣部的最外側像素Po(或最外側像素區域PAo)中。在這樣的狀況下，壩體圖案15的一部分可設置(或實施)於設置於第一基板100的第一墊部110與每個最外側像素Po(或最外側像素區域PAo)的發光區域之間。
根據一實施例的第一基板100可更包含一第一邊緣區域MA1、一第二邊緣區域MA2及一壩體圖案區域DPA。
第一邊緣區域MA1可設置於最外側像素Po的發光區域EA與壩體圖案15之間。第一邊緣區域MA1可基於自發光裝置ED的陰影區域(自發光裝置的尾部)在最外側像素Po的發光區域EA(或堤部14)的一端與壩體圖案15之間具有第一寬度，其中自發光裝置ED的陰影區域係不可避免地產生於形成自發光裝置ED的過程中。因此，壩體圖案15可相對第一方向X以第一邊緣區域MA1的第一寬度分離於發光區域EA的一端。
第二邊緣區域MA2可設置於第一基板100的外表面OS與壩體圖案15之間。第二邊緣區域MA2可以基於自發光裝置ED對水的可靠性裕度(reliability margin)在第一基板100的外表面OS和壩體圖案15之間具有第二寬度。因此，壩體圖案15可相對第一方向X以第二邊緣區域MA2的第二寬度分離於第一基板100的外表面OS。
根據一實施例的第二邊緣區域MA2可包含一墊部邊緣區域，此墊部邊緣區域重疊於設置在第一基板100的第一表面100a的第一邊緣部的第一墊部110。
壩體圖案區域DPA可設置於第一邊緣區域MA1與第二邊緣區域MA2之間。壩體圖案區域DPA可具有對應於壩體圖案15之最底面(或底面)的寬度的第三寬度。
可實施每個第一邊緣區域MA1、第二邊緣區域MA2及壩體圖案區域DPA的寬度，使得最外側像素的中心部與第一基板100的外表面OS之間的第二間距D2相對第一方向X為相鄰的二像素區域PA之間的第一間距D1(像素節距)的一半或更少。
封裝層16可設置於第一基板100之第一表面100a中最外側邊緣以外的部分以遮蔽發光裝置層13。舉例來說，封裝層16可環繞發光裝置層的所有前表面及側表面。根據一實施例的封裝層16可包含第一封裝層16a、第二封裝層16b及第三封裝層16c。
波長轉換層17可轉換從每個像素區域PA之發光區域EA入射的光的波長。舉例來說，波長轉換層17可將從發光區域EA入射的白光轉換為彩色光，此彩色光對應於相應的像素P。
根據一實施例的波長轉換層17可包含多個波長轉換圖案17a及一保護層17b。.
這些波長轉換圖案17a可設置在設置於每個像素區域PA之發光區域EA內的封裝層16上。這些波長轉換圖案17a可區分(分類)為紅光過濾器、綠光過濾器及藍光過濾器。紅光過濾器將白光轉換為紅光。綠光過濾器將白光轉換為綠光。藍光過濾器將白光轉換為藍光。
保護層17b可遮蔽波長轉換圖案17a且在波長轉換圖案17a上提供平坦表面。
替代地，波長轉換層17可改變為片狀形式的波長轉換片且可設置於封裝層16上。在這樣的狀況下，波長轉換片(或量子點片)可包含設置於一對薄膜之間的波長轉換圖案17a。舉例來說，當波長轉換層17包含在子像素內再發出有色光束(colored light set)的量子點時，子像素的發光裝置層13可發出白光或藍光。
機能膜片18可設置於波長轉換層17上。舉例來說，機能膜片18可透過透明黏著件耦合於波長轉換層17。根據一實施例的機能膜片18可更包含一抗反射層(或抗反射膜片)、一阻礙層(或阻礙膜片)及一光路徑控制層(或光路徑控制膜片)中的至少一者。
側密封件19可形成於第一基板100與機能膜片18之間且可遮蔽每個電路層11、平坦化層12及波長轉換層17的所有側表面。也就是說，側密封件19可在第一基板100與機能膜片18之間遮蔽每個電路層11、平坦化層12及波長轉換層17之所有暴露於發光顯示器之外的側表面。並且，側密封件19可透過鉛室法(chamber process)遮蔽一第一倒角100c。第一倒角100c形成(或設置)在第一基板100的第一表面100a與外表面OS之間的角落部。舉例來說，第一基板100之每個最外側外表面、側密封件19的外表面及機能膜片18的外表面可設置(或對齊)於相同的垂直延伸線VL(或垂直線)上。
至少一峭壁圖案部CPP可鄰設於壩體圖案15而具有環繞顯示部AA的封閉迴圈形狀。根據一實施例的至少一峭壁圖案部CPP可設置於壩體圖案15的內部區域及外部區域的至少一者。至少一峭壁圖案部CPP可將設置於最外側像素Po之部分上的發光裝置層13的自發光裝置ED孤立(或斷開)，以封閉側向水氣滲透路徑，從而避免側向水氣的滲透。至少一峭壁圖案部CPP可包含一漸縮結構及一屋簷結構。漸縮結構由在鄰設於壩體圖案15的鈍化層11d與層間絕緣層11C形成溝渠圖案的圖案化製程所實施。屋簷結構設置於漸縮結構上。至少一峭壁圖案部CPP實質上相同於圖4至圖7的峭壁圖案部CPP，且因此省略其詳細的描述。
至少一封閉迴圈線路CLL可重疊於至少一峭壁圖案部CPP。在這樣的狀況下，至少一封閉迴圈線路CLL可在第一基板100之其中一邊緣部與另一邊緣部電性連接於設置於第一墊部110內之這些像素共同電壓墊部CVP的至少一者，或可電性連接於這些像素共同電壓線路CVL的至少一者。至少一封閉迴圈線路CLL可設置於第一基板100中除了其中一邊緣部與另一邊緣部以外的部分。
根據一實施例的第二基板200可包含一金屬圖案層及一絕緣層。金屬圖案層連接路由部400，且絕緣層絕緣於金屬圖案層。
金屬圖案層(或導電圖案層)可包含多個金屬層。根據一實施例的金屬圖案層可包含一第一金屬層201、一第二金屬層203及一第三金屬層205。絕緣層可包含多個絕緣層。舉例來說，絕緣層可包含一第一絕緣層202、一第二絕緣層204及一第三絕緣層206。絕緣層可稱為後絕緣層或圖案絕緣層。
第一金屬層201、第二金屬層203及第三金屬層205可作為設置於第二基板200之後表面200b之第二墊部210的墊體、第三墊部230的墊體及連結線路部250的連結線路。舉例來說，第一金屬層201可作為這些連結線路中部分的線路，且第三金屬層205可作為墊體及這些連結線路中另一部分的線路。第二金屬層203可作為跳接線路(或橋接線路)，以使設置於不同層體的連結線路電性連接。
第一絕緣層202可實施於第二基板200的後表面200b上以遮蔽第一金屬層201。第二絕緣層204可實施於第二基板200的後表面200b上以遮蔽第二金屬層203。第三絕緣層206可實施於第二基板200的後表面200b上以遮蔽第三金屬層205。
耦合件300可設置於第一基板100與第二基板200之間。因此，第一基板100與第二基板200可透過耦合件300彼此相對地結合。根據一實施例的耦合件300可為包含光學膠(OCA)或光學樹脂(OCR)的雙面膠帶或透明黏著件。根據另一實施例的耦合件300可包含玻璃纖維。
根據一實施例的耦合件300可設置於第一基板100與第二基板200之間的整個空間內。舉例來說，第一基板100的整個第二表面100b可耦合至耦合件300的整個其中一表面，且第二基板200的整個前表面200a可耦合至耦合件300的整個另一表面。
根據另一實施例的耦合件300可設置為第一基板100與第二基板200之間的一圖案結構。舉例來說，耦合件300可具有線路圖案結構或網狀結構。網狀結構可更包含一彎折部。彎折部將氣泡釋放至外界。氣泡是在結合第一基板100與第二基板200的過程中產生於第一基板100與第二基板200之間。
圖19為沿圖12的割面線IV-IV’所繪示的剖視示意圖，且用於描述根據本發明另一實施例之發光顯示器之第一墊部、第二墊部及路由部之剖面結構的示意圖。在圖19中，與圖12之元件相同或相對應的元件由相似的標號表示，且將省略或簡述重複性的描述。
參閱圖12、圖13、圖14及圖19，在根據本發明的另一實施例的發光顯示器中，第一墊部110可包含設置於第一基板100之第一表面100a之第一邊緣部的多個像素驅動電壓墊部PVP、多個資料墊部DP、多個參考電壓墊部RVP、多個閘極墊部GP及多個像素共同電壓墊部CVP。舉例來說，第一墊部110的每個像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP、閘極墊部GP及像素共同電壓墊部CVP可透過墊部接觸孔電性連接於相應的線路。舉例來說，設置於第一墊部110中的每個像素共同電壓墊部CVP可透過墊部接觸孔各別地連接於相應的像素共同電壓線路CVL。
這些像素共同電壓墊部CVP或每個像素共同電壓墊部CVP與相應的像素共同電壓線路CVL的一側之間的墊部連接線路可電性連接於至少一封閉迴圈線路CLL。舉例來說，在包含第一墊部110的第一基板100的其中一邊緣部，至少一封閉迴圈線路CLL可透過穿過鈍化層11d、層間絕緣層11c及緩衝層11a的通孔電性連接於這些像素共同電壓線路CVL之一側的至少一者。這實質上相同於圖6的至少一封閉迴圈線路CLL，且因此省略重複性的描述。並且，在相對於第一基板100之其中一邊緣部的另一邊緣部，至少一封閉迴圈線路CLL可透過穿過鈍化層11d、層間絕緣層11c及緩衝層11a的通孔電性連接於這些像素共同電壓線路CVL之另一側的至少一者。這實質上相同於圖8的至少一封閉迴圈線路CLL，且因此省略重複性的描述。
至少一封閉迴圈線路CLL可設置於至少一峭壁圖案部CPP內且可透過設置於至少一峭壁圖案部CPP中的通孔電性連接於這些像素共同電壓線路CVL之另一側的至少一者。並且，至少一封閉迴圈線路CLL可透過導墊金屬層電性連接於這些像素共同電壓線路CVL之另一側的至少一者。導墊金屬層設置於重疊於至少一峭壁圖案部CPP的緩衝層11a的通孔內。封閉迴圈線路CLL、峭壁圖案部CPP及像素共同電壓線路CVL之間的排列結構(或連接結構)可實質上相同於圖6及7的封閉迴圈線路CLL、峭壁圖案部CPP及像素共同電壓線路CVL之間的排列結構(或連接結構)，且因此省略重複性的描述。
在根據本發明另一實施例的發光顯示器中，第二墊部210可包含多個第二墊體211，且這些第二墊體211設置於第二基板200之後表面200b中重疊於第一墊部110的第一邊緣部。
每個第二墊體211可透過設置於第二基板200之後表面200b上的第一絕緣層202及/或第二絕緣層204內的墊部接觸孔電性連接於相應的連結線路。並且，這些第二墊體211可透過路由部400分別且各別地連接於像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP、閘極墊部GP及像素共同電壓墊部CVP。
路由部400可環繞第一基板100的外表面OS及第二基板200的外表面OS。舉例來說，路由部400可設置於每個第一基板100的外表面OS的第一外表面OS1a(或一表面)及第二基板200的外表面OS的第一外表面OS1b(或一表面)上。
根據一實施例的路由部400可包含多個路由線路411。這些路由線路設置於每個第一基板100之外表面OS的第一外表面OS1a(或一表面)及第二基板200之外表面OS的第一外表面OS1b(或一表面)。
每個路由線路411可環繞每個第一基板100的第一外表面OS1及第二基板200的第一外表面OS1b。舉例來說，每個路由線路411可透過使用導電膏(conductive paste)的印刷製程形成。舉例來說，每個路由線路411可透過使用銀膏的印刷製程形成，但並不以此為限。
在每個路由線路411中，其一端部可環繞設置於第一基板100之第一邊緣部之第一墊部110的每個像素驅動電壓墊部PVP、資料墊部DP、參考電壓墊部RVP、閘極墊部GP及像素共同電壓墊部CVP及第一倒角100c，其另一端部可環繞設置於第二基板200之第一邊緣部的第二墊部210的第二墊體211及一第二倒角200c，且其二端部之間的中心部可環繞每個第一基板100的第一外表面OS1a及第二基板200的第一外表面OS1b。
根據本發明一實施例的路由部400可更包含一邊緣塗層413。
邊緣塗層413可遮蔽這些路由線路411。除了這些路由線路411，根據一實施例的邊緣塗層413也可遮蔽所有第一基板100的第一外表面OS1a及第一邊緣部及第二基板200的第一外表面OS1b及第一邊緣部。邊緣塗層413可避免包含金屬材料之每個路由線路411被侵蝕或避免這些路由線路411之間發生電性短路。並且，邊緣塗層413可避免或最小化這些路由線路411及第一墊部110的墊體所引起的外部光的反射。根據一實施例的邊緣塗層413可包含有包含黑色油墨的遮光材料。
遮蔽第一基板100之第一倒角100c的邊緣塗層413的頂面可由側密封件19所遮蔽。
邊緣塗層413的外表面可為第一基板100的最外側外表面，且因此每個第一基板100的最外側外表面、側密封件19的外表面及機能膜片18的外表面可設置於相同的垂直延伸線VL。
根據本發明另一實施例的發光顯示器可與圖1至9c的發光顯示器具有相同效果，且可具有顯示部AA由空氣而非不可透光之非顯示部所環繞的空氣邊框結構或無邊框結構。
圖20繪示根據本發明一實施例的多螢幕顯示器的示意圖，且圖21沿圖20的割面線V-V’繪示的剖視示意圖。圖20及21繪示一多螢幕顯示器。此多螢幕顯示器由拼貼圖10及19所示之根據本發明另一實施例的發光顯示器所實現。
參閱圖20及21，根據本發明一實施例的多螢幕顯示器可包含多個顯示模組DM1、DM2、DM3、DM4。
這些顯示模組DM1、DM2、DM3、DM4可各自顯示獨立的影像或可分開地顯示一個影像。每個顯示模組DM1、DM2、DM3、DM4可包含圖10及19所示之根據本發明另一實施例的發光顯示器，且因此省略重複性的描述。
這些顯示模組DM1、DM2、DM3、DM4可拼貼於一單獨的拼貼框架，以在其側表面彼此接觸。舉例來說，這些顯示模組DM1、DM2、DM3、DM4可拼貼為具有NxM的形式(其中N為2或更大的正整數，且M為2或更大的正整數)，從而實施具有大螢幕的多螢幕顯示器。
每個顯示模組DM1、DM2、DM3、DM4可不包含環繞顯示影像的整個顯示部AA的邊框區域(或非顯示部)，且可具有顯示部AA由空氣所圍繞的空氣邊框結構。也就是說，在每個顯示模組DM1、DM2、DM3、DM4中，整個第一基板100的第一表面可實施為顯示部AA。
根據目前的實施例，在每個顯示模組DM1、DM2、DM3、DM4中，最外側像素Po的中心部CP與第一基板100的最外側外表面(垂直延伸線VL)之間的第二間距D2可實施為相鄰之像素之間的第一間距D1的一半或更少。因此，基於側向耦合的方式，在第一方向X及第二方向Y上於其側面彼此連接(或接觸)的相鄰二顯示模組中，相鄰之最外側像素區域之間的間距D2+D2可等於或小於相鄰像素之間的第一間距D1。
參閱圖21，在第二方向Y於第一及第三顯示模組DM1、DM3之側面彼此連接(或接觸)的第一及第三顯示模組DM1、DM3中，第一顯示模組DM1的最外側像素Po的中心部CP與第三顯示模組DM3的最外側像素Po的中心部CP之間的間距D2+D2可等於或小於設置於第一及第三顯示模組DM1、DM3中的相鄰二像素之間的第一間距D1。
因此，在第一方向X及第二方向Y上於相鄰二顯示模組的最外側像素Po的中心部CP之側面彼此連接(或接觸)的相鄰二顯示模組的最外側像素Po的中心部CP之間的間距D2+D2可等於或小於設置於每個第一至第四顯示模組DM1至DM4中的相鄰二像素之間的第一間距D1，且因此相鄰二顯示模組之間不會有接縫或邊界部，從而不會提供於顯示模組DM1至DM4之間的邊界部所造成的深色區域。因此，在每個顯示模組DM1至DM4的顯示部AA為一個螢幕且顯示一個影像的情況下，根據本發明的多螢幕顯示器可在這些顯示模組DM1至DM4之間的邊界部顯示未中斷而是連續的影像。
在圖20及21中，繪示這些顯示模組DM1至DM4拼貼為2x2的形式，但本發明並不以此為限，且這些顯示模組DM1至DM4可拼貼為x×1形式、1×y形式或x×y形式。於此，x等於y或為2或更大的自然數，y大於x或為2或更大的自然數。
如上所述，在每個顯示模組DM1至DM4的顯示部AA為一個螢幕且顯示一個影像的情況下，根據本發明的多螢幕顯示器可在這些顯示模組DM1至DM4之間的邊界部顯示未中斷而是連續的影像，且因此可改善觀看多螢幕顯示器所顯示之影像之觀看者的沉浸體驗。
以下將描述根據本發明的發光顯示器及包含其的多螢幕顯示器。
根據本發明一些實施例的發光顯示器包含一基板、多個像素、一共同電極、一像素共同電壓線路、一墊部及至少一封閉迴圈線路。基板包含一顯示部。這些像素設置於顯示部內。共同電極設置於顯示部內且電性連接於每一個像素。像素共同電壓線路設置於顯示部內且電性連接於共同電極。墊部設置於基板的其中一邊緣部，墊部包含一像素共同電壓墊部，像素共同電壓墊部連接於像素共同電壓線路。至少一封閉迴圈線路設置於基板的一周緣部以環繞顯示部。至少一封閉迴圈線路電性連接於像素共同電壓墊部。
根據本發明一些實施例，墊部可更包含一墊部連接線路，墊部連接線路電性連接於像素共同電壓墊部及像素共同電壓線路之間，至少一封閉迴圈線路可在墊部相交於墊部連接線路且可電性連接於墊部連接線路。
根據本發明一些實施例，發光顯示器可更包含一導電金屬線路，導電金屬線路設置於至少一封閉迴圈線路之下且電性連接於墊部連接線路。至少一封閉迴圈線路可透過導電金屬線路電性連接於墊部連接線路。
根據本發明一些實施例，發光顯示器可更包含一中間絕緣層，中間絕緣層設置於至少一封閉迴圈線路與墊部連接線路之間，中間絕緣層可包含一通孔，通孔設置於至少一封閉迴圈線路與墊部連接線路之間的一相交部，且至少一封閉迴圈線路可透過通孔電性連接於墊部連接線路。
根據本發明一些實施例，發光顯示器可更包含一導電金屬線路，導電金屬線路在通孔內電性連接於至少一封閉迴圈線路與墊部連接線路之間。
根據本發明一些實施例，中間絕緣層可包含一緩衝層及一鈍化層，緩衝層設置於墊部連接線路上，鈍化層設置於緩衝層上，通孔可包含一第一通孔及一第二通孔，第一通孔穿過設置於墊部連接線路上的緩衝層，第二通孔穿過設置於第一通孔上的鈍化層，導電金屬線路可設置於第一通孔內且電性連接於墊部連接線路，且至少一封閉迴圈線路可透過第二通孔電性連接於導電金屬線路。
根據本發明一些實施例，像素共同電壓線路的一側可電性連接於像素共同電壓墊部，像素共同電壓線路的另一側可設置於基板中與其中一邊緣部平行的另一邊緣部，顯示部介於基板的其中一邊緣部及基板的另一邊緣部之間，且至少一封閉迴圈線路可在基板的另一邊緣部電性連接於像素共同電壓線路的另一側。
根據本發明一些實施例，發光顯示器可更包含一壩體圖案及至少一峭壁圖案部，壩體圖案設置於基板的周緣部以環繞顯示部，且至少一峭壁圖案部鄰設於壩體圖案，至少一封閉迴圈線路可設置於至少一峭壁圖案部內。
根據本發明一些實施例，發光顯示器可更包含一發光裝置層，發光裝置層包含一自發光裝置及共同電極，自發光裝置設置於顯示部及壩體圖案上，且共同電極設置於自發光裝置上，每個自發光裝置及共同電極可由至少一峭壁圖案部孤立出來。
根據本發明一些實施例，至少一峭壁圖案部可包含一漸縮結構及一屋簷結構，漸縮結構由圖案化鄰設於壩體圖案的一鈍化層所實施，屋簷結構遮蔽設置於漸縮結構上的至少一封閉迴圈線路，至少一封閉迴圈線路可穿過漸縮結構且可電性連接於墊部連接線路。
根據本發明一些實施例，發光顯示器可更包含一堤部，堤部定義每個像素的一開放部且遮蔽設置於至少一峭壁圖案部的漸縮結構上的至少一封閉迴圈線路，屋簷結構可與堤部包含相同的材料。
根據本發明一些實施例，至少一峭壁圖案部可包含一底切結構，底切結構設置於漸縮結構與堤部之間，至少一封閉迴圈線路可穿過漸縮結構且可電性連接於墊部連接線路。
根據本發明一些實施例，發光顯示器可更包含一緩衝層及一通孔，緩衝層設置於漸縮結構與墊部連接線路之間，通孔穿過緩衝層及漸縮結構的鈍化層，至少一封閉迴圈線路可透過通孔電性連接於墊部連接線路。
根據本發明一些實施例，發光顯示器可更包含一導電金屬線路，導電金屬線路在通孔內設置於至少一封閉迴圈線路與墊部連接線路之間。
根據本發明一些實施例，通孔可包含一第一通孔及一第二通孔，第一通孔穿過設置於墊部連接線路上的緩衝層，第二通孔穿過設置於第一通孔上的鈍化層，導電金屬線路可設置於第一通孔內且可電性連接於墊部連接線路，且至少一封閉迴圈線路可透過第二通孔電性連接於導電金屬線路。
根據本發明一些實施例，導電金屬線路可具有相應於至少一封閉迴圈線路與墊部連接線路之間的點狀、相交於墊部連接線路的點現狀及相同於至少一封閉迴圈線路的封閉迴圈形狀的其中一者。
根據本發明一些實施例，發光顯示器可更包含一後基板及一路由部，後基板耦合於基板，路由部包含一路由線路，路由線路設置於基板的一外表面及後基板的一外表面上且電性連接於墊部。
根據本發明一些實施例，發光顯示器可更包含一驅動電路單元，驅動電路單元設置於後基板上，設置於基板的墊部可為一第一墊部，後基板可包含一第二墊部及一第三墊部，第二墊部電性連接於路由部的路由線路以重疊於第一墊部，第三墊部電性連接於第二墊部且連接於驅動電路單元。
根據本發明一些實施例，顯示部的一側表面可對齊於基板的一外表面，或顯示部的尺寸相同於基板的尺寸。
根據本發明一些實施例，這些像素中的一最外側像素可包含至少一封閉迴圈線路及墊部，或這些像素可排列於基板上以在一第一方向及相對第一方向為橫向的一第二方向上具有一像素節距，且最外側像素的一中心部與基板的外表面之間的一間距可等於或小於像素節距的一半。
根據本發明一些實施例的一種多螢幕顯示器可包含多個顯示模組。這些顯示模組排列於一第一方向及相對第一方向為橫向的一第二方向中的至少一方向。每個顯示模組可包含一基板、多個像素、一共同電極、一像素共同電壓線路、一墊部及至少一封閉迴圈線路。基板包含一顯示部。這些像素設置於顯示部內。共同電極設置於顯示部內且電性連接於每一個像素。像素共同電壓線路設置於顯示部內且電性連接於共同電極。墊部設置於基板的其中一邊緣部，墊部包含一像素共同電壓墊部，像素共同電壓墊部連接於像素共同電壓線路。至少一封閉迴圈線路設置於基板的一周緣部以環繞顯示部。至少一封閉迴圈線路可電性連接於像素共同電壓墊部。
根據本發明一些實施例，每一顯示部的一側表面可對齊於基板的一外表面，或每一顯示部的尺寸可相同於基板的尺寸。
根據本發明一些實施例，每一顯示部的這些像素的一最外側像素可包含至少一封閉迴圈線路及墊部，或每一顯示部的這些像素可排列於基板上以在一第一方向及與第一方向相交的一第二方向上具有一像素節距，且每個顯示部的這些像素的最外側像素的一中心部與基板的外表面之間的一間距可等於或小於像素節距的一半。
根據本發明的發光顯示器可以應用於包括發光顯示面板的所有電子設備。舉例來說，根據本發明的發光顯示器可以應用於行動裝置、視頻電話，智能手錶、手錶電話、可穿戴裝置、可收折裝置、可捲曲裝置、可彎曲裝置、可撓裝置、彎曲裝設、電子記事本、電子書、便攜式多媒體播放器(portable multimedia player)、個人數字助理(PDA)、MP3播放器，移動醫療裝置、桌上型個人電腦(PC)、膝上型電腦、工作站、導航裝置、汽車導航裝置、汽車顯示裝置、電視、壁上顯示裝置(wall paper display device)、看板裝置(signage devic)、遊戲機、筆記型電腦、顯示器、相機、便攜式攝像機、家用電器等。
本發明的上述特徵、結構和效果包含在本發明的至少一個實施例中，但不僅限於一個實施例。此外，本發明至少一實施例中描述的特徵、結構和效果可由本領域的技術人員通過其他實施方式的組合或變型來實現。因此，與組合和變型相關聯的內容應理解為在本發明的範圍內。
對於本領域技術人員而言顯而易見的是，在不脫離本發明的精神或範圍的情況下，可以對本發明進行各種修改和變型。因此，只要落入所附權利要求及其等同物的範圍內，本發明旨在涵蓋本發明的修改及變型。
1:發光顯示面板 3:驅動電路單元 10:基板 11:電路層 11a:緩衝層 11b:電路陣列層 11c:層間絕緣層 11d:鈍化層 12:平坦化層 13:發光裝置層 14:堤部 15:壩體圖案 15a:底壩體圖案 15b:上壩體圖案 16:封裝層 16a:第一封裝層 16b:第二封裝層 16c:第三封裝層 17:波長轉換層 17a:波長轉換圖案 17b:保護層 18:機能膜片 19:側密封件 31:可撓電路薄膜 33:資料驅動積體電路 35:印刷電路板 37:時序控制器 39:電源電路單元 50:閘極驅動線路 100:第一基板 100a:第一表面 100b:第二表面 100c:第一倒角 110、210、230:墊部 150:閘極驅動線路 1501、1502、150m:階級電路單元 1511、1512、1513、151n:分支電路 153:分支網路 200:第二基板 200a:前表面 200b:後表面 200c:第二倒角 201:第一金屬層 203:第二金屬層 205:第三金屬層 202:第一絕緣層 204:第二絕緣層 206:第三絕緣層 211:第二墊體 250:連結線路部 300:耦合件 400:路由部 411:路由線路 413:邊緣塗層 500:驅動電路單元 510:可撓電路薄膜 530:驅動積體電路 550:印刷電路板 570:時序控制器 590:電源電路單元 AA:顯示部 AAa:側面 ACT:有效層 BL1:第一緩衝層 BL2:第二緩衝層 BML:底金屬層 B1:區域 B2:區域 B3:區域 B4:區域 B5:區域 B6:區域 CA:電路區域 CP:中心部 CVP:像素共同電壓墊部 CVL:像素共同電壓線路 CECP:共同電極接觸部 CE:共同電極 CH:電極接觸孔 Cst:儲存電容器 CPL:像素共同電源線路 CPP:峭壁圖案部 CLL:封閉迴圈線路 CML:導電金屬線路 DL:資料線路 DLo:資料線路 DLe:資料線路 DP:資料墊部 DM1、DM2、DM3、DM4:顯示模組 DPA:壩體圖案區域 D1:第一間距 D2:第二間距 EA:發光區域 EA1:第一發光區域 EA2:第二發光區域 EA3:第三發光區域 EA4:第四發光區域 ED:自發光裝置 EVdd:像素驅動電壓 ES:屋簷結構 EVss:像素共同電壓 GL、GLa、GLb:閘極線路 GLo:閘極線路 GLe:閘極線路 GI:閘極絕緣層 GE:閘極電極 GP:閘極墊部 GCL:閘極控制線路組 IA:非顯示部 LSP:遮光圖案 LCP:線路連接圖案 L1:第一長度 L2:第二長度 MA1:第一邊緣區域 MA2:第二邊緣區域 M1、M2、M3:像素電極層 n1:閘極節點 n2:源極節點 OS:外表面 OS1a:第一外表面 OS1b:第一外表面 P:像素 Po:像素 Pi:內側像素 P1:第一像素 P2:第二像素 PG:墊部組 PG1:第一墊部組 PG2:第二墊部組 PE:像素電極 PL:像素驅動電源線路 PSL:電源分享線路 PP:墊部 PVP:像素驅動電壓墊部 PCL1、PCL2、PCL3、PCL4:墊部連接線路 PC:像素電路 PA:像素區域 PAo:最外側像素區域 PAi:內側像素區域 PA1:第一像素區域 PA2:第二像素區域 PCH:墊部接觸孔 PCH1:第一墊部接觸孔 PCH2:第二墊部接觸孔 RL:參考電壓線路 RDL:參考分支線路 RVP:參考電壓墊部 SP:子像素 SP1、SP2、SP3、SP4:子像素 SD1:第一源/汲極電極 SD2:第二源/汲極電極 SPL:次電源線路 SPCP:次電源接觸部 Tsw1:第一切換薄膜電晶體 Tsw2:第二切換薄膜電晶體 Tdr:驅動薄膜電晶體 TS:漸縮結構 TP:溝渠圖案 UC:底切結構 VH:通孔 VH1:第一通孔 VH2:第二通孔 VL:垂直延伸線 W1、W2、W3、W4:寬度 X:第一方向 Y:第二方向 Z:厚度方向
附圖示出了本發明的實施例，附圖提供對本發明的進一步理解並且被併入本發明並構成本發明的一部分，並且與說明書一起用於解釋本發明的原理，在附圖中： 圖1根據本發明一實施例繪示發光顯示器的示意圖。 圖2為圖1之區域B1的放大示意圖。 圖3繪示圖1之子像素的等效電路圖。 圖4為沿圖1之割面線I-I’所繪示的剖視示意圖。 圖5為圖4之區域B2的放大示意圖。 圖6為圖4之區域B3的放大示意圖 圖7為圖4之區域B4的放大示意圖。 圖8沿圖1的割面線II-I’I繪示的剖視示意圖。 圖9A至9C繪示圖7及8的導電金屬線路之各種示例的示意圖。 圖10根據本發明另一實施例繪示發光顯示器的平面示意圖。 圖11根據本發明另一實施例繪示發光顯示器的側視示意圖。 圖12繪示圖10之發光顯示器的立體示意圖。 圖13繪示圖10之發光顯示器之背面的立體示意圖。 圖14為圖12的區域B5的放大示意圖 圖15繪示圖12之像素的電路圖。 圖16為圖12及14設置於顯示部內的閘極驅動線路的示意圖。 圖17為沿圖12的割面線III-III’所繪示的剖面示意圖。 圖18為圖17之區域B6的放大示意圖。 圖19為沿圖12的割面線IV-IV’所繪示的剖視示意圖。 圖20繪示根據本發明一實施例的多螢幕顯示器的示意圖。 圖21沿圖20的割面線V-V’繪示的剖視示意圖。
10:基板
11:電路層
11a:緩衝層
11b:電路陣列層
11c:層間絕緣層
11d:鈍化層
12:平坦化層
13:發光裝置層
14:堤部
15:壩體圖案
15a:底壩體圖案
15b:上壩體圖案
16:封裝層
16a:第一封裝層
16b:第二封裝層
16c:第三封裝層
17:波長轉換層
17a:波長轉換圖案
17b:保護層
18:機能膜片
19:側密封件
33:資料驅動積體電路
AA:顯示部
B2:區域
B3:區域
B4:區域
CA:電路區域
CE:共同電極
CPP:峭壁圖案部
CML:導電金屬線路
CLL:封閉迴圈線路
CVP:像素共同電壓墊部
EA:發光區域
ED:自發光裝置
IA:非顯示部
PA:像素區域
PE:像素電極
PC:像素電路
PCH:墊部接觸孔
PCL4:墊部連接線路
PCH1:第一墊部接觸孔
PCH2:第二墊部接觸孔
PP:墊部
Tdr:驅動薄膜電晶體
VH:通孔
VH1:第一通孔
VH2:第二通孔

Claims (23)

  1. 一種發光顯示器，包含：一基板，包含一顯示部；多個像素，設置於該顯示部內；一共同電極，設置於該顯示部內且電性連接於每一該像素；一像素共同電壓線路，設置於該顯示部內且電性連接於該共同電極；一墊部，設置於該基板的其中一邊緣部，該墊部包含一像素共同電壓墊部，該像素共同電壓墊部連接於該像素共同電壓線路；以及至少一封閉迴圈線路，沿該基板的一周緣部設置以環繞該顯示部；其中，該墊部更包含一墊部連接線路，該墊部連接線路電性連接於該像素共同電壓墊部及該像素共同電壓線路之間，該至少一封閉迴圈線路在該墊部相交於該墊部連接線路且電性連接於該墊部連接線路。
  2. 如請求項1所述之發光顯示器，更包含一共同電極接觸部，該共同電極接觸部設置於該些像素之間，該共同電極接觸部電性連接於該共同電極的一部份及該像素共同電壓線路。
  3. 如請求項1所述之發光顯示器，更包含一導電金屬線路，該導電金屬線路設置於該至少一封閉迴圈線路之下且 電性連接於該墊部連接線路，該至少一封閉迴圈線路透過導電金屬線路電性連接於該墊部連接線路。
  4. 如請求項1所述之發光顯示器，更包含一中間絕緣層，該中間絕緣層設置於該至少一封閉迴圈線路與該墊部連接線路之間，該中間絕緣層包含一通孔，該通孔設置於該至少一封閉迴圈線路與該墊部連接線路之間的一相交部，該至少一封閉迴圈線路透過該通孔電性連接於該墊部連接線路。
  5. 如請求項4所述之發光顯示器，更包含一導電金屬線路，該導電金屬線路在該通孔內電性連接於該至少一封閉迴圈線路與該墊部連接線路之間。
  6. 如請求項5所述之發光顯示器，其中該中間絕緣層包含一緩衝層及一鈍化層，該緩衝層設置於該墊部連接線路上，該鈍化層設置於該緩衝層上，該通孔包含一第一通孔及一第二通孔，該第一通孔穿過設置於該墊部連接線路上的該緩衝層，該第二通孔穿過設置於該第一通孔上的該鈍化層，該導電金屬線路設置於該第一通孔內且電性連接於該墊部連接線路，且該至少一封閉迴圈線路透過該第二通孔電性連接於該導電金屬線路。
  7. 如請求項1所述之發光顯示器，其中該像素共同電壓線路的一側電性連接於該像素共同電壓墊部，該像素共同電壓線路的另一側設置於該基板中與該其中一邊緣部平行的另一邊緣部，該顯示部介於該基板的該其中一邊緣部及該基板的該另 一邊緣部之間，且該至少一封閉迴圈線路在該基板的該另一邊緣部更電性連接於該像素共同電壓線路的該另一側。
  8. 如請求項1所述之發光顯示器，更包含一壩體圖案及至少一峭壁圖案部，該壩體圖案設置於該基板的該周緣部以環繞該顯示部，且該至少一峭壁圖案部鄰設於該壩體圖案，該至少一封閉迴圈線路設置於該至少一峭壁圖案部內。
  9. 如請求項8所述之發光顯示器，更包含一發光裝置層，該發光裝置層包含一自發光裝置及該共同電極，該自發光裝置設置於該顯示部及該壩體圖案上，且該共同電極設置於該自發光裝置上，每個該自發光裝置及該共同電極由該至少一峭壁圖案部孤立出來。
  10. 如請求項9所述之發光顯示器，其中該至少一峭壁圖案部包含一漸縮結構及一屋簷結構，該漸縮結構由圖案化鄰設於該壩體圖案的一鈍化層所實施，該屋簷結構遮蔽設置於該漸縮結構上的該至少一封閉迴圈線路，該至少一封閉迴圈線路穿過該漸縮結構且電性連接於該墊部連接線路。
  11. 如請求項10所述之發光顯示器，更包含一堤部，該堤部定義每個該像素的一開放部且遮蔽設置於該至少一峭壁圖案部的該漸縮結構上的該至少一封閉迴圈線路，該屋簷結構與該堤部包含相同的材料。
  12. 如請求項11所述之發光顯示器，其中該至少一峭壁圖案部包含一底切結構，該底切結構設置於該漸縮結構與 該堤部之間，該至少一封閉迴圈線路穿過該漸縮結構且電性連接於該墊部連接線路。
  13. 如請求項12所述之發光顯示器，更包含一緩衝層及一通孔，該緩衝層設置於該漸縮結構與該墊部連接線路之間，該通孔穿過該緩衝層及該漸縮結構的該鈍化層，該至少一封閉迴圈線路透過該通孔電性連接於該墊部連接線路。
  14. 如請求項13所述之發光顯示器，更包含一導電金屬線路，該導電金屬線路在該通孔內設置於該至少一封閉迴圈線路與該墊部連接線路之間。
  15. 如請求項14所述之發光顯示器，其中該通孔包含一第一通孔及一第二通孔，該第一通孔穿過設置於該墊部連接線路上的該緩衝層，該第二通孔穿過設置於該第一通孔上的該鈍化層，該導電金屬線路設置於該第一通孔內且電性連接於該墊部連接線路，且該至少一封閉迴圈線路透過該第二通孔電性連接於該導電金屬線路。
  16. 如請求項14所述之發光顯示器，其中該導電金屬線路具有相應於該至少一封閉迴圈線路與該墊部連接線路之間的點狀、相交於該墊部連接線路的點現狀及相同於該至少一封閉迴圈線路的封閉迴圈形狀的其中一者。
  17. 如請求項1所述之發光顯示器，更包含一後基板及一路由部，該後基板耦合於該基板，該路由部包含一路由線 路，該路由線路設置於該基板的一外表面及該後基板的一外表面上且電性連接於該墊部。
  18. 如請求項17所述之發光顯示器，更包含一驅動電路單元，該驅動電路單元設置於該後基板上，設置於該基板的該墊部為一第一墊部，該後基板包含一第二墊部及一第三墊部，該第二墊部電性連接於該路由部的該路由線路以重疊於該第一墊部，該第三墊部電性連接於該第二墊部且連接於該驅動電路單元。
  19. 如請求項1至18中任一項所述之發光顯示器，其中該顯示部的一側表面對齊於該基板的一外表面，或該顯示部的尺寸相同於該基板的尺寸。
  20. 如請求項19所述之發光顯示器，其中該些像素中的一最外側像素包含該至少一封閉迴圈線路及該墊部，或該些像素排列於該基板上以在一第一方向及相對該第一方向為橫向的一第二方向上具有一像素節距，且該最外側像素的一中心部與該基板的該外表面之間的一間距等於或小於該像素節距的一半。
  21. 一種多螢幕顯示器，包含：多個顯示模組，排列於一第一方向及相對該第一方向為橫向的一第二方向中的至少一方向；其中，每個該顯示模組包含如請求項1至18中任一項所述的該發光顯示器。
  22. 如請求項21所述之多螢幕顯示器，其中每一該顯示部的一側表面對齊於該基板的一外表面，或每一該顯示部的尺寸相同於該基板的尺寸。
  23. 如請求項22所述之多螢幕顯示器，其中每一該顯示部的該些像素的一最外側像素包含該至少一封閉迴圈線路及該墊部，或每一該顯示部的該些像素排列於該基板上以在一第一方向及與該第一方向相交的一第二方向上具有一像素節距，且每個該顯示部的該些像素的該最外側像素的一中心部與該基板的該外表面之間的一間距等於或小於該像素節距的一半。
TW109146873A 2019-12-31 2020-12-30 發光顯示器及包含其的多螢幕顯示器 TWI762131B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0180142 2019-12-31
KR1020190180142A KR20210086309A (ko) 2019-12-31 2019-12-31 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Publications (2)

Publication Number Publication Date
TW202127674A TW202127674A (zh) 2021-07-16
TWI762131B true TWI762131B (zh) 2022-04-21

Family

ID=74532182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146873A TWI762131B (zh) 2019-12-31 2020-12-30 發光顯示器及包含其的多螢幕顯示器

Country Status (7)

Country Link
US (2) US11637169B2 (zh)
JP (1) JP7133655B2 (zh)
KR (1) KR20210086309A (zh)
CN (1) CN113130597A (zh)
DE (1) DE102020135114B4 (zh)
GB (1) GB2594549B (zh)
TW (1) TWI762131B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI840169B (zh) * 2023-03-17 2024-04-21 隆達電子股份有限公司 微型發光二極體像素結構及其形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086291A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20210121334A (ko) * 2020-03-26 2021-10-08 삼성디스플레이 주식회사 디스플레이 장치
KR20220000447A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230010104A (ko) * 2021-07-08 2023-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP4268265A4 (en) * 2021-08-17 2024-04-10 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
EP4294156A4 (en) * 2021-08-30 2024-05-01 BOE Technology Group Co., Ltd. LIGHT-EMITTING SUBSTRATE AND DISPLAY DEVICE
CN114156324B (zh) * 2021-11-30 2023-06-30 深圳市华星光电半导体显示技术有限公司 有机发光显示器及其制备方法
KR20230096541A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
US20230238400A1 (en) * 2022-01-21 2023-07-27 Samsung Display Co., Ltd. Display device and tiled display device
CN115207246B (zh) * 2022-07-14 2023-06-06 武汉华星光电半导体显示技术有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
US20150108438A1 (en) * 2013-10-22 2015-04-23 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US20180151660A1 (en) * 2016-11-29 2018-05-31 Samsung Display Co., Ltd. Display device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070875U (ja) 1983-10-24 1985-05-18 日本電気株式会社 表示パネル駆動回路
KR100822524B1 (ko) 2005-08-02 2008-04-15 엡슨 이미징 디바이스 가부시키가이샤 전기 광학 장치 및 전자기기
KR100859691B1 (ko) 2007-03-07 2008-09-23 삼성에스디아이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP4386128B2 (ja) * 2007-11-15 2009-12-16 ソニー株式会社 有機電界発光表示装置
JP2009301013A (ja) 2008-05-16 2009-12-24 Canon Inc 表示装置
KR101268963B1 (ko) * 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
JP5029670B2 (ja) * 2009-09-28 2012-09-19 カシオ計算機株式会社 表示装置
KR101857809B1 (ko) 2011-09-19 2018-05-15 엘지디스플레이 주식회사 ＲＧＢ-ｔｏ-ＲＧＢＷ 변환방법과 이를 이용한 표시장치
US9472606B2 (en) * 2011-11-07 2016-10-18 Joled Inc. Organic electroluminescence display panel and organic electroluminescence display apparatus
KR101876560B1 (ko) 2011-11-30 2018-07-10 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101983764B1 (ko) 2012-12-24 2019-05-29 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR101987320B1 (ko) 2012-12-31 2019-06-11 삼성디스플레이 주식회사 표시 장치
KR102041241B1 (ko) * 2013-04-05 2019-11-06 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR102272230B1 (ko) * 2014-10-29 2021-07-05 삼성디스플레이 주식회사 음의 전원 전압을 보상하기 위한 디스플레이 패널, 이를 포함하는 디스플레이 모듈 및 모바일 장치
KR102348024B1 (ko) 2015-01-28 2022-01-06 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR102322765B1 (ko) * 2015-06-22 2021-11-08 삼성디스플레이 주식회사 표시 장치
KR102416682B1 (ko) 2015-11-10 2022-07-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20170123384A (ko) * 2016-04-28 2017-11-08 삼성디스플레이 주식회사 표시 장치
KR102494156B1 (ko) 2016-06-28 2023-02-01 엘지디스플레이 주식회사 유기발광 표시장치와 그의 영상 데이터 보정방법
KR102612998B1 (ko) 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US10593743B2 (en) * 2016-12-30 2020-03-17 Lg Display Co., Ltd. Light emitting diode display device and multi-screen display device using the same
KR102281226B1 (ko) 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102431808B1 (ko) * 2017-12-11 2022-08-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
KR102405146B1 (ko) 2018-02-08 2022-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN110741428B (zh) 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
KR20200074347A (ko) * 2018-12-14 2020-06-25 삼성디스플레이 주식회사 디스플레이 장치
CN109461386A (zh) 2019-01-04 2019-03-12 京东方科技集团股份有限公司 显示装置
TWI694365B (zh) * 2019-01-16 2020-05-21 友達光電股份有限公司 觸控顯示面板
KR20200118316A (ko) * 2019-04-05 2020-10-15 삼성디스플레이 주식회사 표시 장치
US11538406B2 (en) * 2019-11-28 2022-12-27 Boe Technology Group Co., Ltd. Display substrate, display panel and spliced screen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
US20150108438A1 (en) * 2013-10-22 2015-04-23 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US20180151660A1 (en) * 2016-11-29 2018-05-31 Samsung Display Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI840169B (zh) * 2023-03-17 2024-04-21 隆達電子股份有限公司 微型發光二極體像素結構及其形成方法

Also Published As

Publication number Publication date
TW202127674A (zh) 2021-07-16
US11637169B2 (en) 2023-04-25
CN113130597A (zh) 2021-07-16
DE102020135114A1 (de) 2021-07-01
GB2594549B (en) 2022-10-26
US20210202675A1 (en) 2021-07-01
US20230232682A1 (en) 2023-07-20
GB202020717D0 (en) 2021-02-10
JP2021110950A (ja) 2021-08-02
KR20210086309A (ko) 2021-07-08
DE102020135114B4 (de) 2024-07-18
JP7133655B2 (ja) 2022-09-08
GB2594549A (en) 2021-11-03

Similar Documents

Publication Publication Date Title
TWI762131B (zh) 發光顯示器及包含其的多螢幕顯示器
US11665925B2 (en) Display apparatus and multi display apparatus including the same
US20220199952A1 (en) Display apparatus and multi-screen display apparatus including the same
TWI810771B (zh) 發光顯示裝置與包含其的多螢幕顯示裝置
US20220208909A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US20220208951A1 (en) Display apparatus and multi-screen display apparatus including the same
CN114695382A (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
TWI807554B (zh) 顯示設備及包括其的多螢幕顯示設備
US20220158139A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US20220209184A1 (en) Light emitting display apparatus and multi-screen light emitting display apparatus including the same
KR20220096924A (ko) 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치
US12048188B2 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US20220158130A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
KR20230103333A (ko) 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치
KR20220096886A (ko) 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치