TWI760673B

TWI760673B - 電子裝置

Info

Publication number: TWI760673B
Application number: TW108148311A
Authority: TW
Inventors: 劉則言; 張佑任
Original assignee: 新唐科技股份有限公司
Priority date: 2019-12-30
Filing date: 2019-12-30
Publication date: 2022-04-11
Also published as: CN113125876A; TW202125523A

Abstract

一種電子裝置，包括多個週邊元件、快閃記憶體及測試模式電路。快閃記憶體提供多個測試參考資料。測試模式電路反應於測試進入信號將基於測試參考資料的多個測試資料分別提供至週邊元件，以進行週邊元件的測試。

Description

電子裝置

本發明是有關於一種電子裝置，且特別是有關於一種進入測試模式的電子裝置。

在過去，電子裝置的測試模式是由輸入輸出介面（例如通用型之輸入輸出（GPIO））輸入特定的資料且判斷所輸入的資料是否為進入金鑰（Entry Key）來判斷是否進入測試模式。然而，為了避免客戶使用輸入輸出介面時誤入測試模式進而影響晶片的行為，進入金鑰會被設計成複雜度高、位元數多且不容易隨機進入的形式。但是，這樣的操作模式同時提升了量測人員進入測試模式的困難度。此外，操作人員進入測試模式後必須將重置接腳的電壓狀態維持在重置狀態下，才能使處理器（例如中央處理單元（CPU））不參與，進而能夠使用測試模式進行量測。因此，如何使測試模式可以更簡易的進入但不會被使用者誤入則成為設計電子裝置的一個重點。

本發明提供一種電子裝置，可以提高電子裝置進行測試的能力，且可以縮短測試的時間及成本。

本發明的電子裝置，包括多個週邊元件、快閃記憶體及測試模式電路。快閃記憶體提供多個測試參考資料。測試模式電路反應於測試進入信號將基於測試參考資料的多個測試資料分別提供至週邊元件，以進行週邊元件的測試。

基於上述，本發明實施例的電子狀態中，將透過快閃記憶體提供的資料作為測試模式電路進行測試所參考的測試參考資料，而不需從電子裝置輸入測試相關資料，因此在進入測試模式時可省略輸入接腳而把大部份的（或全部）的接腳用於輸出資料（或測試結果）。藉此，可以提高電子裝置進行測試的能力，且可以縮短測試的時間及成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依據本發明一實施例的電子裝置的系統示意圖。請參照圖，在本實施例中，電子裝置100包括電源電路110、快閃記憶體120、處理器130、測試模式電路140及週邊元件150、160，其中週邊元件150、160至少包括壓控振盪器、穩壓器及參考電壓電路。快閃記憶體120耦接至電源電路110、處理器130、測試模式電路140及週邊元件150、160，電源電路110耦接至處理器130，並且測試模式電路140耦接週邊元件150、160。

在本實施例中，電子裝置100反應於電源啟動信號Pon而啟動，其中電源啟動信號Pon可以由電子裝置100的輸入介面（例如按鍵、觸控鍵、開關等）產生。進一步來說，電源電路110反應於電源啟動信號Pon至少會提供系統電壓Vdd至快閃記憶體120，並且快閃記憶體120反應於接收系統電壓Vdd啟動初始化程序。

在初始化期間中，電源電路110會控制處理器130的重置接腳處於重置狀態，例如電源電路110可提供為邏輯低準位或邏輯準位“0”的重置信號HRESETn至處理器130的重置接腳。

在初始化程序中，快閃記憶體120依序提供多個初始化參數DPc、DP1、DP2、DPT至處理器130、週邊元件150、160及測試模式電路140，以依序設定處理器130、週邊元件150、160及測試模式電路140的操作模式及操作狀態。

在初始化程序之後，亦即初始化期間之後，電子裝置100反應於是否接收到（或產生）測試進入信號S_Test而決定是操作於測試模式或使用者模式，其中測試進入信號S_Test可以透過輸入介面（例如接腳）自電子裝置100的外部輸入或者由電子裝置100自行產生。

並且，在初始化程序之後，快閃記憶體120可以依序提供多個資料Data至處理器130及測試模式電路140。當電子裝置100接收到（或產生）測試進入信號S_Test時，測試模式電路140反應於測試進入信號S_Test而被啟用，並且電源電路110會反應於測試進入信號S_Test使處理器130的重置接腳維持於重置狀態，亦即重置信號HRESETn維持於邏輯低準位或邏輯準位“0”，使得處理器130保持於不能運作的狀態。

此時，快閃記憶體120的資料會作為測試參考資料DTS提供至處理器130及測試模式電路140，但處理器130不會反應於測試參考資料DTS，而測試模式電路140會反應於測試進入信號S_Test將基於測試參考資料DTS的多個測試資料D_Test1、D_Test2（例如類比電路的輸入控制信號）分別提供至週邊元件150、160，以進行週邊元件150、160的測試。

當電子裝置100未接收到（或未產生）測試進入信號S_Test時，測試模式電路140反應於未接收到測試進入信號S_Test而被禁用，並且電源電路110會反應於未接收到測試進入信號S_Test使處理器130的重置接腳從重置狀態中釋放，亦即重置信號HRESETn會從邏輯低準位或邏輯準位“0”改變到邏輯高準位或邏輯準位“0”，使得處理器130進入可以運作的狀態。

接著，電子裝置100會回到開機流程，以恢復所有元件（例如處理器130、週邊元件150、160）的電力供應。在完成開機流程後，會進入使用者模式，此時處理器130可以自快閃記憶體120存取資料Data，以執行由使用者寫入快閃記憶體120的應用程式。

依據上述，在本發明實施例中，透過快閃記憶體120提供的資料作為測試模式電路140進行測試所參考的測試參考資料DTS，而不需從電子裝置100輸入測試相關資料，因此在進入測試模式時可省略輸入接腳而把大部份的（或全部）的接腳用於輸出資料（或測試結果）。藉此，可以提高電子裝置100進行測試的能力，且可以縮短測試的時間及成本。

在本發明實施例中，測試資料D_Test1、D_Test2可以分別為對應的測試參考資料DTS的第一部份資料。並且，這些測試參考資料DTS的第二部份資料可用以指示各這些測試資料D_Test1、D_Test2傳送至對應的週邊元件150、160，亦即測試參考資料DTS的第二部份資料表示電子裝置100的測試項目，其中第二部份資料不同於第一部份資料。

在本發明實施例中，快閃記憶體120中儲存測試參考資料DTS的測試儲存區域Mtest是與使用者共用的，亦即測試儲存區域Mtest不是系統專用的區域，而是使用者可以看到及使用的區域。因此，在週邊元件150、160的測試完成前，測試儲存區域Mtest可以儲存測試相關資料（亦即測試參考資料DTS），並且在週邊元件150、160的測試完成後，抹除測試儲存區域Mtest，以避免影響使用者的可用空間。

在本發明實施例中，可在電子裝置100中配置控制電路（未繪示）來控制快閃記憶體120輸出初始化參數DPc、DP1、DP2、DPT、以及測試參考資料DTS的時序，亦即控制電路（未繪示）可依序提供初始化參數DPc、DP1、DP2、DPT、以及測試參考資料DTS所對應的位址至控制快閃記憶體120。換言之，控制電路（未繪示）可反應於系統電壓Vdd提供初始化參數DPc、DP1、DP2、DPT、以及測試參考資料DTS所對應的位址。在本發明實施例中，控制電路（未繪示）可配置快閃記憶體120中。在本發明實施例中，控制電路（未繪示）可反應於系統電壓Vdd而啟用，並且可反應測試進入信號S_Test而禁用。

圖2為依據本發明另一實施例的電子裝置的系統示意圖。請參照圖1及圖2，其中電子裝置200主要是繪示與電子裝置100的不同之處，換言之，電子裝置200更包括栓鎖電路210及多工器230。栓鎖電路210耦接於快閃記憶體120、測試模式電路140及處理器130之間，以反應於接收栓鎖信號S_LAT而將測試參考資料DTS的其中之一提供至測試模式電路140及處理器130，亦即反應於栓鎖信號S_LAT逐筆將多個測試參考資料DTS傳送至測試模式電路140及處理器130。

多工器230具有接收外部信號S_Ext的第一輸入端、接收內部時脈信號Clk_I的第二輸入端、接收測試進入信號S_Test的控制端及提供栓鎖信號S_LAT的輸出端，其中內部時脈信號Clk_I可以由電子裝置100內部的時脈產生器或振盪器所產生，並且外部信號S_Ext是透過電子裝置200的接腳從外部輸入的。

在本發明的實施例中，當多工器230的控制端接收測試進入信號S_Test時，多工器230可以提供外部信號S_Ext作為栓鎖信號S_LAT，此時測試者可以透過外部信號S_Ext控制電子裝置200進行測試的速度（或節奏）；當多工器230的控制端未接收測試進入信號S_Test時，多工器230可以提供內部時脈信號Clk_I作為栓鎖信號S_LAT。

測試模式電路140更耦接至快閃記憶體120，並且測試模式電路140將測試參考資料DTS的第三部份資料D_PAT3回傳至快閃記憶體120，以指示下一個讀取的測試參考資料DTS的位址，其中第三部份資料D_PAT3不同於測試參考資料DTS的第一部份資料及第二部份資料。藉此，當電子裝置200進入測試模式時，電子裝置200會自動進行測試的動作。

綜上所述，本發明實施例的電子狀態中，將透過快閃記憶體提供的資料作為測試模式電路進行測試所參考的測試參考資料，而不需從電子裝置輸入測試相關資料，因此在進入測試模式時可省略輸入接腳而把大部份的（或全部）的接腳用於輸出資料（或測試結果）。藉此，可以提高電子裝置進行測試的能力，且可以縮短測試的時間及成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200:電子裝置 110:電源電路 120:快閃記憶體 130:處理器 140、220:測試模式電路 150、160:週邊元件 210:栓鎖電路 230:多工器 Clk_I:內部時脈信號 D_PAT3:第三部份資料 D_Test1、D_Test2:測試資料 Data:資料 DPc、DP1、DP2、DPT:初始化參數 DTS:測試參考資料 HRESETn:重置信號 Mtest:測試儲存區域 Pon:電源啟動信號 S_Ext:外部信號 S_LAT:栓鎖信號 S_Test:測試進入信號 Vdd:系統電壓

圖1為依據本發明一實施例的電子裝置的系統示意圖。圖2為依據本發明另一實施例的電子裝置的系統示意圖。

100:電子裝置

110:電源電路

120:快閃記憶體

130:處理器

140:測試模式電路

150、160:週邊元件

D_Test1、D_Test2:測試資料

Data:資料

DPc、DP1、DP2、DPT:初始化參數

DTS:測試參考資料

HRESETn:重置信號

Mtest:測試儲存區域

Pon:電源啟動信號

S_Test:測試進入信號

Vdd:系統電壓

Claims

一種電子裝置，包括：多個週邊元件；一快閃記憶體，提供多個測試參考資料；處理器，具有一重置接腳；一測試模式電路，反應於一測試進入信號將基於該些測試參考資料的多個測試資料分別提供至該些週邊元件，以獨立於該處理器進行該些週邊元件的測試；以及該電源電路，反應於該測試進入信號使該重置接腳維持於一重置狀態，其中該電源電路反應於一電源啟動信號提供一系統電壓至該快閃記憶體，並且該快閃記憶體反應於接收該系統電壓啟動一初始化程序，在該初始化程序中該快閃記憶體依序提供多個初始化參數至該處理器、該些週邊元件及該測試模式電路。
如申請專利範圍第1項所述的電子裝置，其中該快閃記憶體於該初始化程序之後提供該些測試參考資料。
如申請專利範圍第1項所述的電子裝置，其中各該些測試資料為對應的測試參考資料的一第一部份資料。
如申請專利範圍第3項所述的電子裝置，其中各該些測試參考資料的一第二部份資料指示各該些測試資料傳送至對應的週邊元件，其中該第二部份資料不同於該第一部份資料。
如申請專利範圍第4項所述的電子裝置，其中各該些測試參考資料的一第三部份資料回傳至該快閃記憶體，以指示下一個讀取的測試參考資料的位址。
如申請專利範圍第1項所述的電子裝置，更包括：一栓鎖電路，耦接於該快閃記憶體、該測試模式電路及該處理器之間，以反應於接收一栓鎖信號而將該些測試參考資料的其中之一提供至該測試模式電路及該處理器。
如申請專利範圍第6項所述的電子裝置，更包括：一多工器，具有接收一外部信號的一第一輸入端、接收一內部時脈信號的一第二輸入端、接收該測試進入信號的一控制端及提供該栓鎖信號的一輸出端。
如申請專利範圍第7項所述的電子裝置，其中當該控制端接收該測試進入信號時，該多工器提供該外部信號作為該栓鎖信號，當該控制端未接收該測試進入信號時，該多工器提供該內部時脈信號作為該栓鎖信號。