TWI758138B - 晶片封裝結構及其製作方法 - Google Patents
晶片封裝結構及其製作方法 Download PDFInfo
- Publication number
- TWI758138B TWI758138B TW110110293A TW110110293A TWI758138B TW I758138 B TWI758138 B TW I758138B TW 110110293 A TW110110293 A TW 110110293A TW 110110293 A TW110110293 A TW 110110293A TW I758138 B TWI758138 B TW I758138B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- chip
- metal layer
- patterned
- active surface
- Prior art date
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一種晶片封裝結構的製作方法。提供具有容置凹槽且包括基材以及濺鍍於基材上的不銹鋼層的載板。配置晶片於載板的容置凹槽內。晶片具有彼此相對的主動表面與背面以及設置於主動表面上的多個電極。形成線路結構層於載板上,其中線路結構層包括圖案化線路以及多個導電通孔。圖案化線路透過導電通孔與晶片的電極電性連接。形成封裝膠體以覆蓋晶片的主動表面及線路結構層,其中晶片的主動表面與封裝膠體的底面共平面。移除載板以暴出置入容置凹槽的晶片。
Description
本發明是有關於一種封裝結構及其製作方法,且特別是有關於一種晶片封裝結構及其製作方法。
在熟知的無核心製程中,是先以黏著膠或用鍍銅封邊方式結合局部的載板的邊緣與局部的線路板的邊緣。另一習知做法為用一內含玻纖布的薄基板(厚度例如是100微米),雙面各接著一片銅箔以及附著於其上的可剝除的超薄銅箔(厚度例如是3微米至5微米)作為載板。在線路板經過多道製程後,切除載板與線路板之間具有黏著膠或鍍銅封邊的部分,以獲得用於封裝製程的線路板。然而,在熟知的無核心製程中,部分的載板與部分的線路板需切除,因此,將縮小線路板的尺寸且切除後的載板無法重複使用,導致製造成本增加。
為了解決上述的問題,習知以不銹鋼板來作為載體的基礎,在線路結構的製作過程中,不銹鋼板除了能夠提供良好的穩定性外,於拆板時不須經過裁切,因此可以重複使用,進而能夠有效地節省製造成本。然而,不銹鋼板的體積很大也很重,於製作過程中,常常不易搬運,且其邊角較為銳利,常會造成基板本身或機台的損壞。
此外,在習知的晶片封裝結構的製作方法中,是先在晶片上方壓合或壓貼介電層,其例如是預浸料(Prepreg, PP)。接著,利用雷射燒蝕的方式,在介電層內製作通孔(Via)並連接晶片的電極,以完成扇出型封裝結構(Fan out packaging structure)。然而,透過介電層而製作出的扇出型封裝,在結構上與製程上較為複雜,且成本較高。
本發明提供一種晶片封裝結構及其製作方法,其在製作上較為安全且簡便,且可有效降低製造成本及提升產品良率。
本發明的晶片封裝結構的製作方法,其包括以下步驟。提供載板。載板具有容置凹槽且包括基材以及濺鍍於基材上的不銹鋼層。配置晶片於載板的容置凹槽內。晶片具有彼此相對的主動表面與背面以及設置於主動表面上的多個電極。形成線路結構層於載板上,其中線路結構層包括圖案化線路以及多個導電通孔。圖案化線路透過導電通孔與晶片的電極電性連接。形成封裝膠體以覆蓋晶片的主動表面及線路結構層,其中晶片的主動表面與封裝膠體的底面共平面。移除載板以暴出置入容置凹槽的晶片。
在本發明的一實施例中,上述的基材的材質包括片狀的玻纖樹脂基材、卷狀的玻纖樹脂基材或卷狀的不銹鋼基材。
在本發明的一實施例中,上述的晶片封裝結構的製作方法還包括配置晶片於載板的容置凹槽內之前,形成金屬層於不銹鋼層上。移除載板時,同時移除金屬層。
在本發明的一實施例中,上述的形成線路結構層於載板上的步驟包括形成第一圖案化光致抗蝕劑層於金屬層上。第一圖案化光致抗蝕劑層暴露出晶片的電極及部分金屬層。濺鍍第一金屬層及第一金屬層上的第二金屬層於第一圖案化光致抗蝕劑層上,以及其所暴露出的晶片的電極及金屬層上。形成第二圖案化光致抗蝕劑層於第二金屬層上,其中第二圖案化光致抗蝕劑層位於第一圖案化光致抗蝕劑層的上方,且暴露出部分第二金屬層。進行電鍍程序,以於第二圖案化光致抗蝕劑層上,以及其所暴露出的第二金屬層上形成導電材料層。移除第一圖案化光致抗蝕劑層、第二圖案化光致抗蝕劑層、部分第一金屬層及部分第二金屬層,而形成線路結構層且暴露出金屬層。線路結構層的圖案化線路包括多個內引腳及多個外引腳。內引腳彼此分離且位於晶片的上方。外引腳連接內引腳且延伸配置於金屬層上。
在本發明的一實施例中,上述的封裝膠體覆蓋部分金屬層與晶片的主動表面,且包覆內引腳與導電通孔。
在本發明的一實施例中,上述的晶片封裝結構的製作方法還包括於移除載板時,暴露出於晶片的背面上的金屬層上。形成表面處理層於晶片的背面上的金屬層上。
在本發明的一實施例中,上述的載板還具有多個凹口,其中凹口環繞容置凹槽,而不銹鋼層與基材共形設置。
在本發明的一實施例中,上述的晶片封裝結構的製作方法還包括配置晶片於載板的容置凹槽內之前,形成金屬層於不銹鋼層上。金屬層填滿凹口而定義出多個導電凸塊。移除載板時,同時暴露出位於封裝膠體的底面上的導電凸塊以及晶片的背面上的部分金屬層。
在本發明的一實施例中,上述的形成線路結構層於載板上的步驟包括形成第一圖案化光致抗蝕劑層於金屬層上。第一圖案化光致抗蝕劑層暴露出晶片的電極及部分金屬層。濺鍍第一金屬層及第一金屬層上的第二金屬層於第一圖案化光致抗蝕劑層上,以及其所暴露出的晶片的電極及金屬層上。形成第二圖案化光致抗蝕劑層於第二金屬層上,其中第二圖案化光致抗蝕劑層位於第一圖案化光致抗蝕劑層的上方,且暴露出部分第二金屬層。進行電鍍程序,以於第二圖案化光致抗蝕劑層上,以及其所暴露出的第二金屬層上形成導電材料層。移除第一圖案化光致抗蝕劑層、第二圖案化光致抗蝕劑層、部分第一金屬層及部分第二金屬層,而形成線路結構層且暴露出金屬層。
在本發明的一實施例中,上述的封裝膠體覆蓋金屬層及晶片的主動表面,且包覆圖案化線路與導電通孔。
在本發明的一實施例中,上述的晶片封裝結構的製作方法還包括移除載板之後,形成表面處理層於導電凸塊的周圍表面以及位於晶片的背面上的金屬層上。
本發明的晶片封裝結構包括線路結構層、晶片以及封裝膠體。線路結構層包括圖案化線路以及多個導電通孔。晶片具有彼此相對的主動表面與背面以及設置於主動表面上的多個電極。圖案化線路透過導電通孔與晶片的電極電性連接。封裝膠體覆蓋晶片的主動表面及線路結構層,其中晶片的主動表面與封裝膠體的底面共平面。
在本發明的一實施例中,上述的圖案化線路包括多個內引腳及多個外引腳。內引腳彼此分離且位於晶片的上方。封裝膠體包覆內引腳與導電通孔,而外引腳連接內引腳且延伸至封裝膠體外。
在本發明的一實施例中,上述的晶片封裝結構還包括表面處理層,配置於晶片的背面及連接背面與主動表面的側表面上的金屬層上。
在本發明的一實施例中,上述的晶片封裝結構還包括多個導電凸塊,配置於封裝膠體的底面上,且透過導電通孔與圖案化線路電性連接。
在本發明的一實施例中,上述的晶片封裝結構還包括表面處理層,配置於晶片的背面及連接背面與主動表面的側表面上以及導電凸塊的周圍表面上。
基於上述,在本發明的晶片封裝結構的製作方法中,是透過濺鍍的方式來形成不銹鋼層於載板的基材,因此在線路結構層的製作過程中,能夠提供良好的穩定性。再者,透過濺鍍方式所形成的不銹鋼層,相較於習知的不銹鋼板而言,可具有較小的體積與重量,並保持不銹鋼膜與其上鍍銅膜可以用機械方式分離的特性,且在操作上較為安全且簡便。此外,分離載板以暴露出線路結構層時不須經過裁切,因此載板可以重複使用,進而能夠有效地節省製造成本。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例,示範性實施例的實例說明於附圖中。只要有可能,相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1A至圖1I繪示為本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。關於本實施例的晶片封裝結構的製作方法,首先,請參考圖1A,提供載板110a,其中載板110a具有容置凹槽C且包括基材112以及濺鍍於基材112上的不銹鋼層114。此處,基材112可由玻纖樹脂基板及配置於玻纖樹脂基板相對兩側的銅箔所組成硬質基材;或者是,可由卷狀的玻纖樹脂基板,或是卷狀的不銹鋼基板;或者是,已電鍍有鈦層與銅層的玻璃基板,上述皆屬於本發明所欲保護的範圍。不銹鋼層114的材料例如是使用SUS 304或其他適合的型號等,其中不銹鋼層114的厚度例如是介於0.05微米至0.5微米之間。換言之,不銹鋼層114可視為是不銹鋼薄膜。
接著,請再參考圖1A,形成金屬層120於不銹鋼層114上。此處,金屬層120與載板110a共形設置,其中金屬層120的材質例如是銅,但不以此為限。
接著,請參考圖1B,配置晶片130於載板110a的容置凹槽C內,其中晶片130具有彼此相對的主動表面131與背面133以及設置於主動表面131上的多個電極132。此處,晶片130是位於對應於載板110a的容置凹槽C的金屬層120上,且電極132的材質例如是鋁,但不以此為限。
接著,請參考圖1C,形成第一圖案化光致抗蝕劑層P1於金屬層120上,其中第一圖案化光致抗蝕劑層P1暴露出晶片130的電極132及部分金屬層120。
接著,請參考圖1D,濺鍍第一金屬層140及第一金屬層140上的第二金屬層145於第一圖案化光致抗蝕劑層P1上,以及其所暴露出的晶片130的電極132及金屬層120上。此處,第一金屬層140例如是鈦層,而第二金屬層145例如是銅層;或者是,第一金屬層140例如是鉻層,而第二金屬層145例如是銅層。
接著,請參考圖1E,形成第二圖案化光致抗蝕劑層P2於第二金屬層145上,其中第二圖案化光致抗蝕劑層P2位於第一圖案化光致抗蝕劑層P1的上方,且暴露出部分第二金屬層145。此處,第一圖案化光致抗蝕劑層P1的圖案不同於第二圖案化光致抗蝕劑層P2的圖案。
接著,請參考圖1F,以第二金屬層145作為電鍍種子層,進行電鍍程序,以於第二圖案化光致抗蝕劑層P2上,以及其所暴露出的第二金屬層145上形成導電材料層150a。
接著,請同時參考圖1F與圖1G,移除第一圖案化光致抗蝕劑層P1、第二圖案化光致抗蝕劑層P2、部分第一金屬層140及部分第二金屬層145,而形成線路結構層150且暴露出金屬層120。至此,已形成線路結構層150於載板110a上,其中線路結構層150包括圖案化線路152以及多個導電通孔154,而圖案化線路152透過導電通孔154與晶片130的電極132電性連接。此處,線路結構層150的圖案化線路152包括多個內引腳153及多個外引腳155,其中內引腳153彼此分離且位於晶片130的上方,而外引腳155連接內引腳153且延伸配置於金屬層120上。此外,導電通孔154是由剩下的第一金屬層140、剩下的第二金屬層145及部分導電材料層150a所構成。由上述的內容可得知,本實施例未使用介電層來製作線路結構層,而是在去除光致抗蝕劑後,即會使線路的部分懸空而形成空氣橋(Air bridge)結構,此時線路結構層150可視為一種導線架。
之後,請參考圖1H,形成封裝膠體160以覆蓋晶片130的主動表面131及線路結構層150,其中晶片130的主動表面131與封裝膠體160的底面162共平面。此處,封裝膠體160覆蓋部分金屬層120與晶片130的主動表面131,且包覆內引腳153與導電通孔154。
最後,請同時參考圖1H與圖1I,移除載板110a及部份金屬層120,以暴出封裝膠體160的底面162。此處,移除載板110a的方式例如是封裝膠體160朝下放置於一真空平台(未繪示)上,利用真空吸附封裝膠體160。另外,利用機構固定封裝膠體160,且從位在載板110a上的金屬層120沿著和不銹鋼層114的介面分離。相較於習知的拆除載板的方式,本實施例的載板110a不須經過裁切,因此載板110a可以重複使用,進而能夠有效地節省製造成本。此外,移除金屬層120的方式例如是蝕刻。至此,已完成導線架型態的晶片封裝結構100a1的製作。
在結構上,請再參考圖1I,晶片封裝結構100a1包括線路結構層150、晶片130以及封裝膠體160。線路結構層150包括圖案化線路152以及導電通孔154。晶片130具有彼此相對的主動表面131與背面133以及設置於主動表面131上的電極132。圖案化線路152包括內引腳153及外引腳155,其中內引腳153彼此分離且位於晶片130的上方,且圖案化線路152的內引腳153透過導電通孔154與晶片130的電極132電性連接。封裝膠體160覆蓋晶片130的主動表面131及線路結構層150,其中封裝膠體160包覆內引腳153與導電通孔154,而外引腳155連接內引腳153且延伸至封裝膠體160外。特別是,晶片130的主動表面131與封裝膠體160的底面162共平面。
簡言之,在本實施例的晶片封裝結構100a1的製作方法中,是透過濺鍍的方式來形成不銹鋼層114於載板110a的基材112,因此在線路結構層150的製作過程中,能夠提供良好的穩定性。再者,透過濺鍍方式所形成的不銹鋼層114,相較於習知的不銹鋼板而言,可具有較小的積體與重量,且在操作上較為安全且簡便。此外,分離載板110a時不須經過裁切,因此載板110a可以重複使用,進而能夠有效地節省製造成本。
圖1J繪示為本發明的一實施例的一種晶片封裝結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請參考圖1J,於圖1H移除載板110a後,僅移除部分金屬層120,但保留晶片130的側面135及背面133的金屬層,成為金屬層170。然後,在金屬層170上形成表面處理層172於晶片130的背面133上,其中表面處理層172配置於金屬層170上。此處,表面處理層172的材質例如是錫,但不以此為限。至此,已完成導線架型態的晶片封裝結構100a2的製作。
由於本實施例的晶片封裝結構100a2具有設置晶片130的背面133上的金屬層170,因此金屬層170可直接作為防電磁干擾的屏蔽層。相較於習知須額外設置屏蔽板或接地板而言,本實施例的晶片封裝結構100a2可具有較薄的封裝厚度且可降低製程費用。
圖2A至圖2I繪示為本發明的另一實施例的一種晶片封裝結構的製作方法的剖面示意圖。關於本實施例的晶片封裝的製作方法,首先,請參考圖2A,提供載板110b,其中載板110b具有容置凹槽C’以及多個環繞容置凹槽C’的凹口C1。載板110b包括基材112’以及濺鍍於基材112’上的不銹鋼層114’。此處,不銹鋼層114’與基材112’共形設置。此處,基材112’可由玻纖樹脂基板及配置於玻纖樹脂基板相對兩側的銅箔所組成硬質基材;或者是,卷狀玻纖樹脂基板和卷式不銹鋼基板;或者是,已電鍍有鈦層與銅層的玻璃基板,上述皆屬於本發明所欲保護的範圍。不銹鋼層114’的材料例如是使用SUS 304或其他適合的型號等,其中不銹鋼層114’的厚度例如是介於0.05微米至0.5微米之間。換言之,不銹鋼層114’可視為是不銹鋼薄膜。
接著,請參考圖2B,形成金屬層120’於不銹鋼層114’上,其中金屬層120’填滿凹口C1而定義出多個導電凸塊T。此處,金屬層120’的材質例如是銅,但不以此為限。
緊接著,請再參考圖2B,配置晶片130於載板110b的容置凹槽C’內,其中晶片130具有彼此相對的主動表面131與背面133以及設置於主動表面131上的多個電極132。此處,晶片130是位於對應於載板110b的容置凹槽C’的金屬層120’上,且電極132的材質例如是鋁,但不以此為限。
接著,請參考圖2C,形成第一圖案化光致抗蝕劑層P1’於金屬層120’上,其中第一圖案化光致抗蝕劑層P1’暴露出晶片130的電極132及部分金屬層120’。
接著,請參考圖2D,濺鍍第一金屬層140及第一金屬層140上的第二金屬層145於第一圖案化光致抗蝕劑層P1’上,以及其所暴露出的晶片130的電極132及金屬層120’上。此處,第一金屬層140例如是鈦層,而第二金屬層145例如是銅層;或者是,第一金屬層140例如是鉻層,而第二金屬層145例如是銅層。
接著,請參考圖2E,形成第二圖案化光致抗蝕劑層P2’於第二金屬層145上,其中第二圖案化光致抗蝕劑層P2’位於第一圖案化光致抗蝕劑層P1’的上方,且暴露出部分第二金屬層145。此處,第一圖案化光致抗蝕劑層P1’的圖案不同於第二圖案化光致抗蝕劑層P2’的圖案。
接著,請參考圖2F,以第二金屬層145作為電鍍種子層,進行電鍍程序,以於第二圖案化光致抗蝕劑層P2’上,以及其所暴露出的第二金屬層145上形成導電材料層150a’。
接著,請同時參考圖2F與圖2G,移除第一圖案化光致抗蝕劑層P1’、第二圖案化光致抗蝕劑層P2’、部分第一金屬層140及部分第二金屬層145,而形成線路結構層150’且暴露出金屬層120’。線路結構層150’包括圖案化線路152’以及多個導電通孔154’,其中圖案化線路152’透過導電通孔154’與晶片130的電極132電性連接。此處,導電通孔154’是由剩下的第一金屬層140、剩下的第二金屬層145及部分導電材料層150a’所構成。至此,已形成線路結構層150’於載板110b上。
之後,請參考圖2H,形成封裝膠體160’以覆蓋晶片130的主動表面131及線路結構層150’,其中晶片130的主動表面131與封裝膠體160’的底面162’共平面。
最後,請同時參考圖2H與圖2I,移除載板110b時,同時暴露出位於封裝膠體160’的底面162’上的導電凸塊T以及晶片130的背面133上的部分金屬層120’。此處,封裝膠體160’覆蓋金屬層120’及晶片130的主動表面131,且包覆圖案化線路152’與導電通孔154’。
此處,移除載板110b的方式例如是封裝膠體160’朝下放置於一真空平台(未繪示)上,利用真空吸附封裝膠體160’。另外,利用機構固定封裝膠體160’,且從位在載板110b上的金屬層120’沿著和不銹鋼層114的介面分離。相較於習知的拆除載板的方式,本實施例的載板110b不須經過裁切,因此載板110b可以重複使用,進而能夠有效地節省製造成本。此外,移除金屬層120’的方式例如是蝕刻。至此,已完成四方扁平無外引腳(quad flat no-lead, QFN)型態的晶片封裝結構100b1的製作。
在結構上,請再參考圖2I,晶片封裝結構100b1包括線路結構層150’、晶片130以及封裝膠體160’。線路結構層150’包括圖案化線路152’以及導電通孔154’。晶片130具有彼此相對的主動表面131與背面133以及設置於主動表面131上的電極132。圖案化線路152’透過導電通孔154’與晶片130的電極132電性連接。封裝膠體160’覆蓋晶片130的主動表面131及線路結構層150’。特別是,晶片130的主動表面131與封裝膠體160’的底面162’共平面。此外,本實施例的晶片封裝結構100b1還包括導電凸塊T,其中導電凸塊T配置於封裝膠體160’的底面162’上,且透過導電通孔154與圖案化線路152’電性連接。
圖2J繪示為本發明的一實施例的一種晶片封裝結構的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請參考圖2J,於圖2I的步驟之後,亦可形成表面處理層170’於導電凸塊T的周圍表面S以及位於晶片130的背面133上的金屬層120’上。此處,表面處理層170’的材質例如是錫,但不以此為限。至此,已完成四方扁平無外引腳(QFN)型態的的晶片封裝結構100b2的製作。
由於本實施例的晶片封裝結構100b2具有配置於晶片130的背面133及連接背面133與主動表面131的側表面135上以及導電凸塊T的周圍表面S上的表面處理層170’,因此表面處理層170’可直接作為防電磁干擾的屏蔽層。相較於習知須額外設置屏蔽板或接地板而言,本實施例的晶片封裝結構100b2可具有較薄的封裝厚度且可降低製程費用。
綜上所述,在本發明的晶片封裝結構的製作方法中,是透過濺鍍的方式來形成不銹鋼層於載板的基材,因此在線路結構層的製作過程中,能夠提供良好的穩定性。再者,透過濺鍍方式所形成的不銹鋼層,相較於習知的不銹鋼板而言,可具有較小的體積與重量,且在操作上較為安全且簡便。此外,分離載板以暴露出線路結構層時不須經過裁切,因此載板可以重複使用,進而能夠有效地節省製造成本。另外,在本發明的一些晶片封裝結構的實施例中,亦可增設表面處理層來作為防電磁干擾的屏蔽層,可具有較薄的封裝厚度且可降低製程費用。
最後應說明的是:以上各實施例僅用以說明本發明的技術方案,而非對其限制;儘管參照前述各實施例對本發明進行了詳細的說明,本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改,或者對其中部分或者全部技術特徵進行等同替換;而這些修改或者替換,並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。
100a1、100a2、100b1、100b2:晶片封裝結構
110a、110b:載板
112、112’ :基材
114、114’ :不銹鋼層
120、120’、170:金屬層
130:晶片
131:主動表面
132:電極
133:背面
135:側表面
140:第一金屬層
145:第二金屬層
150、150’:線路結構層
150a:導電材料層
152、152’:圖案化線路
153:內引腳
154、154’:導電通孔
155:外引腳
160、160’:封裝膠體
162、162’:底面
170’、172:表面處理層
C、C’:容置凹槽
C1:凹口
P1、P1’:第一圖案化光致抗蝕劑層
P2、P2’:第二圖案化光致抗蝕劑層
S:周圍表面
T:導電凸塊
包含附圖以便進一步理解本發明,且附圖併入本說明書中並構成本說明書的一部分。附圖說明本發明的實施例,並與描述一起用於解釋本發明的原理。
圖1A至圖1I繪示為本發明的一實施例的一種晶片封裝結構的製作方法的剖面示意圖。
圖1J繪示為本發明的一實施例的一種晶片封裝結構的剖面示意圖。
圖2A至圖2I繪示為本發明的另一實施例的一種晶片封裝結構的製作方法的剖面示意圖。
圖2J繪示為本發明的另一實施例的一種晶片封裝結構的剖面示意圖。
100a1:晶片封裝結構
130:晶片
131:主動表面
132:電極
133:背面
150:線路結構層
152:圖案化線路
153:內引腳
154:導電通孔
155:外引腳
160:封裝膠體
162:底面
170:金屬層
Claims (14)
- 一種晶片封裝結構的製作方法,包括:提供一載板,該載板具有一容置凹槽且包括一基材以及濺鍍於該基材上的一不銹鋼層;配置一晶片於該載板的該容置凹槽內,該晶片具有彼此相對的一主動表面與一背面以及設置於該主動表面上的多個電極;形成一線路結構層於該載板上,其中該線路結構層包括一圖案化線路以及多個導電通孔,該圖案化線路透過該些導電通孔與該晶片的該些電極電性連接;形成一封裝膠體以覆蓋該晶片的該主動表面及該線路結構層,其中該晶片的該主動表面與該封裝膠體的一底面共平面;以及移除該載板以暴出置入該容置凹槽的該晶片。
- 如請求項1所述的晶片封裝結構的製作方法,其中該基材的材質包括片狀的玻纖樹脂基材、卷狀的玻纖樹脂基材或卷狀的不銹鋼基材。
- 如請求項1所述的晶片封裝結構的製作方法,還包括:配置該晶片於該載板的該容置凹槽內之前,形成一金屬層於該不銹鋼層上;以及移除該載板時,同時移除該金屬層。
- 如請求項3所述的晶片封裝結構的製作方法,其中形成該線路結構層於該載板上的步驟包括:形成一第一圖案化光致抗蝕劑層於該金屬層上,該第一圖案化光致抗蝕劑層暴露出該晶片的該些電極及部分該金屬層;濺鍍一第一金屬層及該第一金屬層上的一第二金屬層於該第一圖案化光致抗蝕劑層上,以及其所暴露出的該晶片的該些電極及該金屬層上;形成一第二圖案化光致抗蝕劑層於該第二金屬層上,其中該第二圖案化光致抗蝕劑層位於該第一圖案化光致抗蝕劑層的上方,且暴露出部分該第二金屬層;進行一電鍍程序,以於該第二圖案化光致抗蝕劑層上,以及其所暴露出的該第二金屬層上形成一導電材料層;以及移除該第一圖案化光致抗蝕劑層、該第二圖案化光致抗蝕劑層、部分該第一金屬層及部分該第二金屬層,而形成該線路結構層且暴露出該金屬層,其中該線路結構層的該圖案化線路包括多個內引腳及多個外引腳,該些內引腳彼此分離且位於該晶片的上方,而該些外引腳連接該些內引腳且延伸配置於該金屬層上。
- 如請求項4所述的晶片封裝結構的製作方法,其中該封裝膠體覆蓋部分該金屬層與該晶片的該主動表面,且包覆該些內引腳與該些導電通孔。
- 如請求項5所述的晶片封裝結構的製作方法,還包括: 於移除該載板時,暴露出於該晶片的該背面上的該金屬層上;以及形成一表面處理層於該晶片的該背面上的該金屬層上。
- 如請求項1所述的晶片封裝結構的製作方法,其中該載板還具有多個凹口,其中該些凹口環繞該容置凹槽,而該不銹鋼層與該基材共形設置。
- 如請求項7所述的晶片封裝結構的製作方法,還包括:配置該晶片於該載板的該容置凹槽內之前,形成一金屬層於該不銹鋼層上,其中該金屬層填滿該些凹口而定義出多個導電凸塊;以及移除該載板時,同時暴露出位於該封裝膠體的該底面上的該些導電凸塊以及該晶片的該背面上的部分該金屬層。
- 如請求項8所述的晶片封裝結構的製作方法,其中形成該線路結構層於該載板上的步驟包括:形成一第一圖案化光致抗蝕劑層於該金屬層上,該第一圖案化光致抗蝕劑層暴露出該晶片的該些電極及部分該金屬層;濺鍍一第一金屬層及該第一金屬層上的一第二金屬層於該第一圖案化光致抗蝕劑層上,以及其所暴露出的該晶片的該些電極及該金屬層上;形成一第二圖案化光致抗蝕劑層於該第二金屬層上,其中該第二圖案化光致抗蝕劑層位於該第一圖案化光致抗蝕劑層的上方,且暴露出部分該第二金屬層; 進行一電鍍程序,以於該第二圖案化光致抗蝕劑層上,以及其所暴露出的該第二金屬層上形成一導電材料層;以及移除該第一圖案化光致抗蝕劑層、該第二圖案化光致抗蝕劑層、部分該第一金屬層及部分該第二金屬層,而形成該線路結構層且暴露出該金屬層。
- 如請求項9所述的晶片封裝結構的製作方法,其中該封裝膠體覆蓋該金屬層及該晶片的該主動表面,且包覆該圖案化線路與該些導電通孔。
- 如請求項10所述的晶片封裝結構的製作方法,還包括:移除該載板之後,形成一表面處理層於該些導電凸塊的一周圍表面以及位於該晶片的該背面上的該金屬層上。
- 一種晶片封裝結構,包括:一線路結構層,包括一圖案化線路以及多個導電通孔;一晶片,具有彼此相對的一主動表面與一背面以及設置於該主動表面上的多個電極,其中該圖案化線路透過該些導電通孔與該晶片的該些電極電性連接;以及一封裝膠體,覆蓋該晶片的該主動表面及該線路結構層,其中該晶片的該主動表面與該封裝膠體的一底面共平面,其中該圖案化線路包括多個內引腳及多個外引腳,該些內引腳彼此分離且位於該晶片的上方,該封裝膠體包覆該些內引腳與 該些導電通孔,而該些外引腳連接該些內引腳且延伸至該封裝膠體外。
- 如請求項12所述的晶片封裝結構,還包括一表面處理層,配置於該晶片的該背面及連接該背面與該主動表面的一側表面上的一金屬層上。
- 一種晶片封裝結構,包括:一線路結構層,包括一圖案化線路以及多個導電通孔;一晶片,具有彼此相對的一主動表面與一背面以及設置於該主動表面上的多個電極,其中該圖案化線路透過該些導電通孔與該晶片的該些電極電性連接;一封裝膠體,覆蓋該晶片的該主動表面及該線路結構層,其中該晶片的該主動表面與該封裝膠體的一底面共平面;多個導電凸塊,配置於該封裝膠體的該底面上,且透過該些導電通孔與該圖案化線路電性連接;以及一表面處理層,配置於該晶片的該背面及連接該背面與該主動表面的一側表面上以及該些導電凸塊的一周圍表面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110110293A TWI758138B (zh) | 2021-03-23 | 2021-03-23 | 晶片封裝結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110110293A TWI758138B (zh) | 2021-03-23 | 2021-03-23 | 晶片封裝結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI758138B true TWI758138B (zh) | 2022-03-11 |
TW202238751A TW202238751A (zh) | 2022-10-01 |
Family
ID=81710707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110110293A TWI758138B (zh) | 2021-03-23 | 2021-03-23 | 晶片封裝結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI758138B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201618240A (zh) * | 2014-11-03 | 2016-05-16 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
TW201926586A (zh) * | 2017-11-29 | 2019-07-01 | 南韓商三星電子股份有限公司 | 扇出型半導體封裝 |
TW201929155A (zh) * | 2017-12-20 | 2019-07-16 | 南韓商三星電機股份有限公司 | 扇出型半導體封裝 |
-
2021
- 2021-03-23 TW TW110110293A patent/TWI758138B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201618240A (zh) * | 2014-11-03 | 2016-05-16 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
TW201926586A (zh) * | 2017-11-29 | 2019-07-01 | 南韓商三星電子股份有限公司 | 扇出型半導體封裝 |
TW201929155A (zh) * | 2017-12-20 | 2019-07-16 | 南韓商三星電機股份有限公司 | 扇出型半導體封裝 |
Also Published As
Publication number | Publication date |
---|---|
TW202238751A (zh) | 2022-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9578750B2 (en) | Package carrier and manufacturing method thereof | |
JP5945563B2 (ja) | パッケージキャリアおよびその製造方法 | |
TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
TWI781735B (zh) | 半導體封裝及其製造方法 | |
KR102069659B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
TWI758138B (zh) | 晶片封裝結構及其製作方法 | |
TWI762885B (zh) | 半導體封裝載板及其製法與封裝製程 | |
TWI463620B (zh) | 封裝基板之製法 | |
TW201830626A (zh) | 導線架與電子構件裝置 | |
US10575397B1 (en) | Circuit carrier structure, manufacturing method thereof and chip package structure | |
TWI830388B (zh) | 電子封裝件之製法及其承載結構 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
US11217551B1 (en) | Chip package structure and manufacturing method thereof | |
CN113192896A (zh) | 芯片封装结构及其制作方法 | |
TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
US9955578B2 (en) | Circuit structure | |
US11189501B1 (en) | Chip package structure and manufacturing method thereof | |
JPH1070211A (ja) | テープキャリア及びその製造方法 | |
TW202238752A (zh) | 晶片封裝結構及其製作方法 | |
CN113286440B (zh) | 导线架及其制作方法 | |
TW202119471A (zh) | 晶片封裝結構及其製作方法 | |
TWI836975B (zh) | 晶片封裝結構及其製作方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
TWI842404B (zh) | 電子封裝件之製法及其承載結構 | |
KR20140073162A (ko) | 초박형 패키지기판 및 제조방법 |