TWI757758B - 多溝槽式蕭特基二極體 - Google Patents
多溝槽式蕭特基二極體 Download PDFInfo
- Publication number
- TWI757758B TWI757758B TW109118411A TW109118411A TWI757758B TW I757758 B TWI757758 B TW I757758B TW 109118411 A TW109118411 A TW 109118411A TW 109118411 A TW109118411 A TW 109118411A TW I757758 B TWI757758 B TW I757758B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- trench
- metal layer
- trench structure
- termination
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 372
- 229910052751 metal Inorganic materials 0.000 claims abstract description 128
- 239000002184 metal Substances 0.000 claims abstract description 128
- 238000002161 passivation Methods 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 28
- 239000010936 titanium Substances 0.000 claims description 28
- 229910052719 titanium Inorganic materials 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 20
- 229910001080 W alloy Inorganic materials 0.000 claims description 16
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 16
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910001260 Pt alloy Inorganic materials 0.000 claims description 9
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 230000005684 electric field Effects 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000000407 epitaxy Methods 0.000 abstract 3
- 210000004027 cell Anatomy 0.000 description 57
- 238000010586 diagram Methods 0.000 description 9
- 230000002028 premature Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一種多溝槽式蕭特基二極體，包含一半導體基層、一背金屬層、一磊晶層、一層間介電層、一第一金屬層、一鈍化層與一第二金屬層。其中，磊晶層堆疊於半導體基層，包含一終端溝槽結構、一第一溝槽結構、一第二溝槽結構及一第三溝槽結構。層間介電層係在一終端區內堆疊於磊晶層。第一金屬層堆疊於終端溝槽結構與層間介電層，並延伸至第二溝槽結構與第三溝槽結構之間。鈍化層堆疊於第一金屬層與層間介電層。第二金屬層堆疊於第一金屬層與鈍化層，並延伸至第一溝槽結構處。藉由在終端區設置多個溝槽結構，可以有效的分散電場並避免崩潰電壓過早發生。
Description
本發明係關於一種蕭特基二極體，尤其是指一種具有多個溝槽之多溝槽式蕭特基二極體。
一般來說，理想的整流器應具有低順向壓降、高逆向崩潰電壓與零漏電流等特性，其中由於利用金屬-半導體接面作為蕭特基勢壘的蕭特基二極體具有低順向壓降與高速切換的特性，因此廣泛應用於功率整流元件中，但蕭特基二極體仍存在有逆向偏壓較低與逆向漏電流偏大的缺點，進而使蕭特基二極體的應用受到了限制。
承上所述，蕭特基二極體主要可以分為傳統的平面蕭特基二極體（Planar Schottky）與溝槽式蕭特基二極體（Trench Schottky）。平面蕭特基二極體主要是將半導體與金屬一層一層的堆疊而形成堆疊結構，往往需要在順向壓降與漏電流等性能之間作取捨，因此在不增加漏電流的情況下提升崩潰電壓是主要研究方向。
溝槽式蕭特基二極體主要是在矽晶層蝕刻溝槽後再充填多晶矽，以藉由溝槽內的多晶矽來有效的耗盡漂移區內的漂移電子而使電場均勻分布，比傳統的平面蕭特基二極體具有更低的順向電壓降（Low VF）和逆向漏電流（Low IR）。
請參閱第一圖，第一圖係顯示現有之溝槽式蕭特基二極體之剖面示意圖。如圖所示，一種溝槽式蕭特基二極體PA100包含一半導體基層PA1、一背金屬層PA2、一磊晶層PA3、一介電層PA4、一第一金屬層PA5、一鈍化層PA6以及一第二金屬層PA7。
背金屬層PA2是形成於半導體基層PA1之背面。磊晶層PA3是形成於半導體基層PA1之正面，並具有相鄰之一晶胞區PA3a與一終端區PA3b，且磊晶層PA3還包含複數個晶胞結構PA31（圖中僅顯示二個）、一終端溝槽結構PA32以及一保護環結構PA33。複數個晶胞結構PA31是彼此相間隔地位於於晶胞區PA3a內，而終端溝槽結構PA32是位於晶胞區PA3a與終端區PA3b之交界處，並與複數個晶胞結構PA31其中鄰近於終端區PA3b者間隔設置。保護環結構PA33是鄰接於終端溝槽結構PA32。
介電層PA4是在終端區PA3b內堆疊於終端溝槽結構PA32與保護環結構PA33。第一金屬層PA5是在晶胞區PA3a內堆疊於磊晶層PA3，並延伸至終端區PA3b內堆疊於介電層PA4。鈍化層PA6是堆疊於第一金屬層PA5，並自晶胞區PA3a延伸至終端區PA3b之介電層PA4。第二金屬層PA7是堆疊於第一金屬層PA5與鈍化層PA6上，並自晶胞區PA3a延伸至終端區PA3b。
如上所述，現有的溝槽式蕭特基二極體PA100主要是將第一金屬層PA5與第二金屬層PA7延伸至終端區來提高逆向偏壓，並在磊晶層PA3設有保護環結構PA33來分散電位，但由於保護環結構PA33所能達到的電位緩衝能力有限，導致溝槽式蕭特基二極體PA100的電荷還是容易集中在邊緣的終端區而容易發生過早崩潰的現象。
有鑒於在先前技術中，先前技術之溝槽式蕭特基二極體為了提高逆向偏壓而將第一金屬層與第二金屬層延伸至終端區，但也因此使磊晶層的表面容易累積表面電荷，而雖然現有的溝槽式蕭特基二極體設有保護環結構來防止電位的劇烈變化，但其效果仍有限；緣此，本發明的主要目的在於提供一種蕭特基二極體，可以透過結構上的變化來降低表面電荷的累積，並避免過早崩潰。
本發明為解決先前技術之問題，所採用的必要技術手段是提供一種多溝槽式蕭特基二極體，包含一半導體基層、一背金屬層、一磊晶層、一層間介電層（inter layer dielectric, ILD）、一第一金屬層、一鈍化層以及一第二金屬層。
背金屬層係形成於半導體基層之一側。磊晶層係形成於半導體基層相對於背金屬層之另一側，並具有一晶胞區與一終端區，且磊晶層包含一終端溝槽（termination trench）結構、一第一溝槽結構、一第二溝槽結構以及一第三溝槽結構。
終端溝槽結構係位於晶胞區與終端區之交界處。第一溝槽結構係在終端區內與終端溝槽結構間隔設置，並具有一第一寬度。第二溝槽結構係在終端區內與第一溝槽結構間隔設置，並具有一小於第一寬度之第二寬度。第三溝槽結構係在終端區內與第二溝槽結構間隔設置，並具有一小於第二寬度之第三寬度。
層間介電層係在終端區內堆疊於終端溝槽結構、第一溝槽結構、第二溝槽結構以及第三溝槽結構，並在第一溝槽結構、第二溝槽結構與第三溝槽結構處分別形成一第一層間介電層溝槽、一第二層間介電層溝槽與一第三層間介電層溝槽。
第一金屬層係在晶胞區內堆疊於終端溝槽結構，並自晶胞區延伸至終端區之第二溝槽結構與第三溝槽結構之間，且第一金屬層更在第一層間介電層溝槽與第二層間介電層溝槽處分別形成一第一金屬層溝槽與一第二金屬層溝槽。
鈍化層係在晶胞區內部分堆疊於第一金屬層，並自晶胞區延伸至終端區而堆疊於第一金屬層與第三層間介電層溝槽，且鈍化層更在第一金屬層、第二金屬層溝槽與第三層間介電層溝槽處分別形成一第一鈍化層溝槽、一第二鈍化層溝槽與一第三鈍化層溝槽。
第二金屬層係在晶胞區內覆蓋於第一金屬層與鈍化層，並自晶胞區延伸至終端區而部分堆疊於第一鈍化層溝槽。
在上述必要技術手段所衍生之一附屬技術手段中，第一寬度、第二寬度與第三寬度之比例為7:5:3。
在上述必要技術手段所衍生之一附屬技術手段中，層間介電層包含一正矽酸乙酯（tetraethyl orthosilicate, TEOS）薄膜與一硼磷矽玻璃（BPSG）薄膜，正矽酸乙酯薄膜係在終端區內覆蓋於磊晶層，硼磷矽玻璃薄膜係在終端區內覆蓋於正矽酸乙酯薄膜。
在上述必要技術手段所衍生之一附屬技術手段中，磊晶層更包含複數個晶胞溝槽（cell trench）結構，每一晶胞溝槽結構包含一閘極氧化層（gate oxide）以及一低摻雜多晶矽層。閘極氧化層係形成於晶胞區內。低摻雜多晶矽層係形成於閘極氧化層內。
在上述必要技術手段所衍生之一附屬技術手段中，終端溝槽結構更包含一閘極氧化層以及一低摻雜多晶矽層。閘極氧化層係形成於晶胞區與終端區。低摻雜多晶矽層係形成於閘極氧化層內。較佳者，第一金屬層包含一鎳鉑合金層，係堆疊於磊晶層，並電性接觸低摻雜多晶矽層。此外，第一金屬層包含一鈦金屬層、一鈦鎢合金層以及一鋁金屬層，鈦金屬層係堆疊於鎳鉑合金層與層間介電層，並自晶胞區延伸至終端區之第二溝槽結構與第三溝槽結構之間，鈦鎢合金層係堆疊於鈦金屬層，鋁金屬層係堆疊於鈦鎢合金層。
在上述必要技術手段所衍生之一附屬技術手段中，第二金屬層包含一鈦金屬層、一鎳金屬層以及一銀金屬層，鈦金屬層係堆疊於第一金屬層與鈍化層，並自晶胞區延伸至終端區而部分堆疊於第一鈍化層溝槽，鎳金屬層係堆疊於鈦金屬層，銀金屬層係堆疊於鎳金屬層。
在上述必要技術手段所衍生之一附屬技術手段中，磊晶層更包含複數個晶胞溝槽（cell trench）結構，晶胞溝槽結構係位於晶胞區內。
綜上所述，本發明之多溝槽式蕭特基二極體藉由在終端區開設第一溝槽結構、第二溝槽結構與第三溝槽結構，以及將第一金屬層延伸至第二溝槽結構與第三溝槽結構之間，可以有效的使終端區的電場分散，進而避免電場過度集中於終端區的表面；此外，藉由第一溝槽結構、第二溝槽結構與第三溝槽結構之寬度的逐漸縮減，還可以有效的使終端區的電位逐步的上升，進而有效的避免崩潰電壓過早發生。
本發明所採用的具體實施例，將藉由以下之實施例及圖式作進一步之說明。
請參閱第二圖，第二圖係顯示本發明較佳實施例所提供之多溝槽式蕭特基二極體之剖面示意圖。如圖所示，一種多溝槽式蕭特基二極體100包含一半導體基層1、一背金屬層2、一磊晶層3、一層間介電層（inter layer dielectric, ILD）4、一第一金屬層5、一鈍化層6以及一第二金屬層7。
半導體基層1具有相對設置之一背面11與一正面12，且半導體基層1為一N型重摻雜矽晶層。背金屬層2係形成於半導體基層1之背面11。磊晶層3係形成於半導體基層1之正面12，並具有一晶胞區3a與一終端區3b，且磊晶層3為一N型輕摻雜矽晶層，其中磊晶層3之輕摻雜是相對於半導體基層1之重摻雜而言；此外，磊晶層3包含複數個晶胞溝槽（cell trench） 結構31（圖中僅標示一個）、一終端溝槽（termination trench）結構32、一第一溝槽結構33、一第二溝槽結構34以及一第三溝槽結構35。
複數個晶胞溝槽結構31是彼此相間隔地位於晶胞區3a內，且每一晶胞溝槽結構31包含有一閘極氧化層311（gate oxide）與低摻雜多晶矽層（polysilicon）312，低摻雜多晶矽層312是填滿於閘極氧化層311之溝槽內。終端溝槽結構32係位於晶胞區3a與終端區3b之交界處，即終端溝槽結構32跨越了晶胞區3a與終端區3b。在本實施例中，終端溝槽結構32還包含一閘極氧化層321與二低摻雜多晶矽層322（圖中僅標示一個），閘極氧化層321係形成於晶胞區3a與終端區3b，二低摻雜多晶矽層322是分別形成於閘極氧化層321之兩側；其中，閘極氧化層321與低摻雜多晶矽層322在實務上的形成方式主要是先在磊晶層3之表面開設溝槽，然後對溝槽之內壁進行氧化而形成閘極氧化層321，之後再將多晶矽填入溝槽之兩側壁上，進而使二低摻雜多晶矽層322分別形成於閘極氧化層321之兩側。
第一溝槽結構33係在終端區3b內與終端溝槽結構32間隔設置，並具有一第一寬度w1；其中，第一溝槽結構33還包含一閘極氧化層331與二低摻雜多晶矽層332（圖中僅標示一個），閘極氧化層331係形成於終端區3b，二低摻雜多晶矽層332是分別形成於閘極氧化層331之兩側。第二溝槽結構34係在終端區3b內與第一溝槽結構33間隔設置，並具有一小於第一寬度w1之第二寬度w2；其中，第二溝槽結構34還包含一閘極氧化層341與二低摻雜多晶矽層342（圖中僅標示一個），閘極氧化層341係形成於終端區3b，二低摻雜多晶矽層342是分別形成於閘極氧化層341之兩側。第三溝槽結構35係在終端區3b內與第二溝槽結構34間隔設置，並具有一小於第二寬度w2之第三寬度w3；其中，第三溝槽結構35還包含一閘極氧化層351與二低摻雜多晶矽層352（圖中僅標示一個），閘極氧化層351係形成於終端區3b，二低摻雜多晶矽層352是分別形成於閘極氧化層351之兩側。
承上所述，第一寬度w1、第二寬度w2與第三寬度w3之比例為7:5:3，且在本實施例中，第一寬度w1例如為14μm，第二寬度w2例如為10μm，第三寬度w3例如為6μm，且第一溝槽結構33與第二溝槽結構34之間距為2.8μm，第二溝槽結構34與第三溝槽結構35之間距同樣為2.8μm。
層間介電層4包含一正矽酸乙酯（tetraethyl orthosilicate, TEOS）薄膜41與一硼磷矽玻璃（BPSG）薄膜42。正矽酸乙酯薄膜41係在終端區3b內覆蓋於磊晶層3之終端溝槽結構32、第一溝槽結構33、第二溝槽結構34以及第三溝槽結構35，且正矽酸乙酯薄膜41更在第一溝槽結構33、第二溝槽結構34與第三溝槽結構35處分別形成一第一正矽酸乙酯溝槽（圖未標示）、一第二正矽酸乙酯溝槽（圖未標示）與一第三正矽酸乙酯溝槽（圖未標示）。硼磷矽玻璃薄膜42係在終端區3b內覆蓋於正矽酸乙酯薄膜41之第一正矽酸乙酯溝槽、第二正矽酸乙酯溝槽與第三正矽酸乙酯溝槽，並在第一溝槽結構33、第二溝槽結構34與第三溝槽結構35處分別形成一第一層間介電層溝槽（圖未標示）、一第二層間介電層溝槽（圖未標示）與一第三層間介電層溝槽（圖未標示）。
第一金屬層5包含一鎳鉑合金層51、一鈦金屬層52、一鈦鎢合金層53以及一鋁金屬層54。鎳鉑合金層51是在晶胞區3a內堆疊於磊晶層3，並電性接觸低摻雜多晶矽層322。鈦金屬層52係堆疊於鎳鉑合金層51與層間介電層4之硼磷矽玻璃薄膜42，並自晶胞區3a延伸至終端區3b之第二溝槽結構34與第三溝槽結構35之間，且鈦金屬層52更在第一層間介電層溝槽與第二層間介電層溝槽處分別形成一第一鈦金屬層溝槽（圖未標示）與一第二鈦金屬層溝槽（圖未標示）。鈦鎢合金層53係堆疊於鈦金屬層52，並自晶胞區3a延伸至終端區3b之第二溝槽結構34與第三溝槽結構35之間，且鈦鎢合金層53更在第一鈦金屬層溝槽與第二鈦金屬層溝槽處分別形成一第一鈦鎢合金層溝槽（圖未標示）與一第二鈦鎢合金層溝槽（圖未標示）。鋁金屬層54係堆疊於鈦鎢合金層53，並自晶胞區3a延伸至終端區3b之第二溝槽結構34與第三溝槽結構35之間，且鋁金屬層54更在第一鈦鎢合金層溝槽與第二鈦鎢合金層溝槽處分別形成一第一金屬層溝槽（圖未標示）與一第二金屬層溝槽（圖未標示）。
鈍化層6係在晶胞區3a內部分堆疊於第一金屬層5之鋁金屬層54，並自晶胞區3a延伸至終端區3b而堆疊於第一金屬層5與第三層間介電層溝槽，且鈍化層6更在第一金屬層溝槽、第二金屬層溝槽與第三層間介電層溝槽處分別形成一第一鈍化層溝槽（圖未標示）、一第二鈍化層溝槽（圖未標示）與一第三鈍化層溝槽（圖未標示）。在本實施例中，鈍化層6為一氮化矽層。
第二金屬層7包含一鈦金屬層71、一鎳金屬層72以及一銀金屬層73。鈦金屬層71是在晶胞區3a內堆疊於第一金屬層5之鋁金屬層54與鈍化層6，並自晶胞區3a延伸至終端區3b而部分堆疊於第一鈍化層溝槽。鎳金屬層72係在晶胞區3a內堆疊於鈦金屬層71，並自晶胞區3a延伸至終端區3b之第一鈍化層溝槽處而堆疊於鈦金屬層71。銀金屬層73係在晶胞區3a內堆疊於鎳金屬層72，並自晶胞區3a延伸至終端區3b之第一鈍化層溝槽處而堆疊於鎳金屬層72。
請繼續參閱第三圖與第四圖，第三圖係顯示本發明較佳實施例所提供之多溝槽式蕭特基二極體之電磁場分布曲線示意圖；第四圖係顯示本發明較佳實施例所提供之多溝槽式蕭特基二極體之電位曲線示意圖。
如第一圖至第三圖所示，第三圖之曲線C1是對應於第一圖之現有之溝槽式蕭特基二極體PA100的電場分布，而第三圖之曲線C2則是對應於第二圖之本發明較佳實施例所提供之多溝槽式蕭特基二極體100的電場分布。其中，曲線C1在0~10μm處的電場較高是因為對應於晶胞區PA3a之晶胞結構PA31，然而由於第一金屬層PA5延伸至終端區PA3b，因此會有電荷集中在第一金屬層PA5的邊緣而使曲線C1在量測位置約25μm處的電場再次升高；相較於此，本實施例之多溝槽式蕭特基二極體100雖然將第一金屬層5延伸至終端區3b的第二溝槽結構34與第三溝槽結構35之間，但由於第一金屬層5在第一溝槽結構33與第二溝槽結構34處分別形成有第一金屬層溝槽與第二金屬層溝槽，因此可以有效的使本實施例之多溝槽式蕭特基二極體100的電場在對應於第一金屬層溝槽之10μm~14μm處與對應於第二金屬層溝槽之26μm~30μm處的電場降低，進而使整個終端區3b的電場分散而不會過度集中。此外，由於終端區3b的電場因為第一金屬層5延伸至終端區3b的第二溝槽結構34與第三溝槽結構35之間而分散，因此還能有效的使強電場遠離晶胞區3a的晶胞溝槽結構31，進而有效的避免晶胞溝槽結構31的蕭特基接觸受到強電場的干擾。
另一方面，如第四圖所示，第四圖之曲線C3是對應於第一圖之現有之溝槽式蕭特基二極體PA100之電位變化，而第四圖之曲線C4是對應於本發明之具有多溝槽式蕭特基二極體100之電位變化；其中，由於溝槽式蕭特基二極體PA100之保護環結構PA33是對應於量測位置10μm~20μm處，因此會使曲線C1之電位維持在50V以下，但在過了保護環結構PA33之後，電位會很劇烈的變化至接近250V，導致在實務上容易因此使崩潰電壓過早發生；然而，由於本發明之多溝槽式蕭特基二極體100是利用第一溝槽結構33之第一寬度w1、第二溝槽結構34之第二寬度w2與第三溝槽結構35之第三寬度w3逐漸降低，以及第一金屬層5延伸至第二溝槽結構34與第三溝槽結構35之間，因此可以使多溝槽式蕭特基二極體100的電位逐步的上升，進而有效的避免崩潰電壓過早發生。
綜上所述，相較於先前技術之溝槽式蕭特基二極體為了提高逆向偏壓而將第一金屬層與第二金屬層延伸至終端區，進而導致磊晶層的表面容易累積表面電荷，本發明之多溝槽式蕭特基二極體藉由在終端區開設第一溝槽結構、第二溝槽結構與第三溝槽結構，以及將第一金屬層延伸至第二溝槽結構與第三溝槽結構之間，可以有效的使終端區的電場分散，進而避免電場過度集中於終端區的表面；此外，藉由第一溝槽結構、第二溝槽結構與第三溝槽結構之寬度的逐漸縮減，還可以有效的使終端區的電位逐步的上升，進而有效的避免崩潰電壓過早。
藉由以上較佳具體實施例之詳述，是希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相逆地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
PA100:溝槽式蕭特基二極體
PA1:半導體基層
PA2:背金屬層
PA3:磊晶層
PA3a:晶胞區
PA3b:終端區
PA31:晶胞結構
PA32:終端溝槽結構
PA33:保護環結構
PA4:介電層
PA5:第一金屬層
PA6:鈍化層
PA7:第二金屬層
100:多溝槽式蕭特基二極體
1:半導體基層
11:背面
12:正面
2:背金屬層
3:磊晶層
3a:晶胞區
3b:終端區
31:晶胞溝槽結構
311:閘極氧化層
312:低摻雜多晶矽層
32:終端溝槽結構
321:閘極氧化層
322:低摻雜多晶矽層
33:第一溝槽結構
331:閘極氧化層
332:低摻雜多晶矽層
34:第二溝槽結構
341:閘極氧化層
342:低摻雜多晶矽層
35:第三溝槽結構
351:閘極氧化層
352:低摻雜多晶矽層
4:層間介電層
41:正矽酸乙酯薄膜
42:硼磷矽玻璃薄膜
5:第一金屬層
51:鎳鉑合金層
52:鈦金屬層
53:鈦鎢合金層
54:鋁金屬層
6:鈍化層
7:第二金屬層
71:鈦金屬層
72:鎳金屬層
73:銀金屬層
w1:第一寬度
w2:第二寬度
w3:第三寬度
C1,C2,C3,C4:曲線
第一圖係顯示現有之溝槽式蕭特基二極體之剖面示意圖；
第二圖係顯示本發明較佳實施例所提供之多溝槽式蕭特基二極體之剖面示意圖；
第三圖係顯示本發明較佳實施例所提供之多溝槽式蕭特基二極體之電磁場分布曲線示意圖；以及
第四圖係顯示本發明較佳實施例所提供之多溝槽式蕭特基二極體之電位曲線示意圖。
100:多溝槽式蕭特基二極體
1:半導體基層
11:背面
12:正面
2:背金屬層
3:磊晶層
3a:晶胞區
3b:終端區
31:晶胞溝槽結構
311:閘極氧化層
312:低摻雜多晶矽層
32:終端溝槽結構
321:閘極氧化層
322:低摻雜多晶矽層
33:第一溝槽結構
331:閘極氧化層
332:低摻雜多晶矽層
34:第二溝槽結構
341:閘極氧化層
342:低摻雜多晶矽層
35:第三溝槽結構
351:閘極氧化層
352:低摻雜多晶矽層
4:層間介電層
41:正矽酸乙酯薄膜
42:硼磷矽玻璃薄膜
5:第一金屬層
51:鎳鉑合金層
52:鈦金屬層
53:鈦鎢合金層
54:鋁金屬層
6:鈍化層
7:第二金屬層
71:鈦金屬層
72:鎳金屬層
73:銀金屬層
w1:第一寬度
w2:第二寬度
w3:第三寬度
Claims (7)
- 一種多溝槽式蕭特基二極體，包含： 一半導體基層； 一背金屬層，係形成於該半導體基層之一側； 一磊晶層，係形成於該半導體基層相對於該背金屬層之另一側，並具有一晶胞區與一終端區，且該磊晶層包含： 一終端溝槽（termination trench）結構，係位於該晶胞區與該終端區之交界處； 一第一溝槽結構，係在該終端區內與該終端溝槽結構間隔設置，並具有一第一寬度； 一第二溝槽結構，係在該終端區內與該第一溝槽結構間隔設置，並具有一小於該第一寬度之第二寬度；以及 一第三溝槽結構，係在該終端區內與該第二溝槽結構間隔設置，並具有一小於該第二寬度之第三寬度： 一層間介電層（inter layer dielectric, ILD），係在該終端區內堆疊於該終端溝槽結構、該第一溝槽結構、該第二溝槽結構以及該第三溝槽結構，並在該第一溝槽結構、該第二溝槽結構與該第三溝槽結構處分別形成一第一層間介電層溝槽、一第二層間介電層溝槽與一第三層間介電層溝槽； 一第一金屬層，係在該晶胞區內堆疊於該終端溝槽結構，並自該晶胞區延伸至該終端區之該第二溝槽結構與該第三溝槽結構之間，且該第一金屬層更在該第一層間介電層溝槽與該第二層間介電層溝槽處分別形成一第一金屬層溝槽與一第二金屬層溝槽：一鈍化層，係在該晶胞區內部分堆疊於該第一金屬層，並自該晶胞區延伸至該終端區而堆疊於該第一金屬層與該第三層間介電層溝槽，且該鈍化層更在該第一金屬層、該第二金屬層溝槽與該第三層間介電層溝槽處分別形成一第一鈍化層溝槽、一第二鈍化層溝槽與一第三鈍化層溝槽；以及一第二金屬層，包含一鈦金屬層、一鎳金屬層以及一銀金屬層，該鈦金屬層係在該晶胞區內堆疊於該第一金屬層與該鈍化層，並自該晶胞區延伸至該終端區而部分堆疊於該第一鈍化層溝槽，該鎳金屬層係堆疊於該鈦金屬層，該銀金屬層係堆疊於該鎳金屬層。
- 如請求項1所述之多溝槽式蕭特基二極體，其中，該第一寬度、該第二寬度與該第三寬度之比例為7：5：3。
- 如請求項1所述之多溝槽式蕭特基二極體，其中，該層間介電層包含一正矽酸乙酯(tetraethyl orthosilicate,TEOS)薄膜與一硼磷矽玻璃(BPSG)薄膜，該正矽酸乙酯薄膜係在該終端區內覆蓋於該磊晶層，該硼磷矽玻璃薄膜係在該終端區內覆蓋於該正矽酸乙酯薄膜。
- 如請求項1所述之多溝槽式蕭特基二極體，其中，該磊晶層更包含複數個晶胞溝槽(cell trench)結構，每一該些晶胞溝槽結構包含：一閘極氧化層(gate oxide)，係形成於該晶胞區內；以及一低摻雜多晶矽層，係形成於該閘極氧化層內。
- 如請求項1所述之多溝槽式蕭特基二極體，其中，該終端溝槽結構更包含：一閘極氧化層(gate oxide)，係形成於該晶胞區與該終端區；以及一低摻雜多晶矽層，係形成於該閘極氧化層內。
- 如請求項5所述之多溝槽式蕭特基二極體，其中，該第一金屬層包含一鎳鉑合金層，係堆疊於該磊晶層，並電性接觸該低摻雜多晶矽層。
- 如請求項6所述之多溝槽式蕭特基二極體，其中，該第一金屬層包含一鈦金屬層、一鈦鎢合金層以及一鋁金屬層，該鈦金屬層係堆疊於該鎳鉑合金層與該層間介電層，並自該晶胞區延伸至該終端區之該第二溝槽結構與該第三溝槽結構之間，該鈦鎢合金層係堆疊於該鈦金屬層，該鋁金屬層係堆疊於該鈦鎢合金層。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109118411A TWI757758B (zh) | 2020-06-02 | 2020-06-02 | 多溝槽式蕭特基二極體 |
| US16/936,181 US11424371B2 (en) | 2020-06-02 | 2020-07-22 | Multi-trench Schottky diode |
| DE102020121768.4A DE102020121768A1 (de) | 2020-06-02 | 2020-08-19 | Mehrfach-Trench-Schottky-Diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109118411A TWI757758B (zh) | 2020-06-02 | 2020-06-02 | 多溝槽式蕭特基二極體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202147627A TW202147627A (zh) | 2021-12-16 |
| TWI757758B true TWI757758B (zh) | 2022-03-11 |
Family
ID=78509091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109118411A TWI757758B (zh) | 2020-06-02 | 2020-06-02 | 多溝槽式蕭特基二極體 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11424371B2 (zh) |
| DE (1) | DE102020121768A1 (zh) |
| TW (1) | TWI757758B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080048254A1 (en) * | 2006-08-24 | 2008-02-28 | Kikuo Saka | Semiconductor device and manufacturing method of the semiconductor device |
| US20130168761A1 (en) * | 2011-12-30 | 2013-07-04 | Feei Cherng Enterprise Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
| US20180350968A1 (en) * | 2015-03-03 | 2018-12-06 | Infineon Technologies Ag | Semiconductor Device with Trench Gate Structure Including a Gate Electrode and a Contact Structure for a Diode Region |
| US20200006580A1 (en) * | 2018-06-27 | 2020-01-02 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101523584A (zh) * | 2005-09-02 | 2009-09-02 | 国际整流器公司 | 用于半导体器件电极的保护阻挡层 |
| US8017494B2 (en) * | 2007-01-31 | 2011-09-13 | International Rectifier Corporation | Termination trench structure for mosgated device and process for its manufacture |
| TWM439885U (en) | 2012-04-13 | 2012-10-21 | Taiwan Semiconductor Co Ltd | Semiconductor component trench structure |
| US9355958B2 (en) | 2013-10-31 | 2016-05-31 | Infineon Technologies Ag | Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof |
| US10566466B2 (en) | 2018-06-27 | 2020-02-18 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
-
2020
- 2020-06-02 TW TW109118411A patent/TWI757758B/zh active
- 2020-07-22 US US16/936,181 patent/US11424371B2/en active Active
- 2020-08-19 DE DE102020121768.4A patent/DE102020121768A1/de active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080048254A1 (en) * | 2006-08-24 | 2008-02-28 | Kikuo Saka | Semiconductor device and manufacturing method of the semiconductor device |
| US20130168761A1 (en) * | 2011-12-30 | 2013-07-04 | Feei Cherng Enterprise Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
| US20180350968A1 (en) * | 2015-03-03 | 2018-12-06 | Infineon Technologies Ag | Semiconductor Device with Trench Gate Structure Including a Gate Electrode and a Contact Structure for a Diode Region |
| US20200006580A1 (en) * | 2018-06-27 | 2020-01-02 | Semiconductor Components Industries, Llc | Termination structure for insulated gate semiconductor device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102020121768A1 (de) | 2021-12-02 |
| US11424371B2 (en) | 2022-08-23 |
| US20210376169A1 (en) | 2021-12-02 |
| TW202147627A (zh) | 2021-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7973381B2 (en) | Thick field oxide termination for trench schottky device | |
| US9620636B2 (en) | Semiconductor device with field electrode structures in a cell area and termination structures in an edge area | |
| US8581336B2 (en) | Power trench MOSFET rectifier | |
| JP5449094B2 (ja) | 半導体装置 | |
| US6396090B1 (en) | Trench MOS device and termination structure | |
| JP6287857B2 (ja) | ショットキーダイオード | |
| JPWO2018225600A1 (ja) | 半導体装置および電力変換装置 | |
| WO2021088232A1 (zh) | 一种碳化硅mosfet器件及其元胞结构 | |
| US20170133456A1 (en) | Semiconductor device having diode characteristic | |
| JP6546925B2 (ja) | 複数電界緩和トレンチを備えた終端構造を有する高電圧用トレンチ型ｍｏｓデバイス | |
| CN115513297B (zh) | 碳化硅平面mosfet器件及其制造方法 | |
| US20110210372A1 (en) | High-voltage vertical power component | |
| CN112201690A (zh) | Mosfet晶体管 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| JP2019102554A (ja) | 半導体装置 | |
| US11322596B2 (en) | Semiconductor device including junction material in a trench and manufacturing method | |
| TWI757758B (zh) | 多溝槽式蕭特基二極體 | |
| KR20220039253A (ko) | 전력 반도체 소자 | |
| TWI743818B (zh) | 具有多保護環結構之蕭特基二極體 | |
| JP7118945B2 (ja) | ダイオード | |
| CN113809144A (zh) | 多沟槽式萧特基二极管 | |
| JP2023500880A (ja) | 縦型電界効果トランジスタおよびその形成のための方法 | |
| CN213459746U (zh) | Mosfet晶体管 | |
| US11862674B2 (en) | High voltage semiconductor device comprising a combined junction terminal protection structure with a ferroelectric material and method of making the same | |
| CN113809143A (zh) | 具有多保护环结构的萧特基二极管 |