TWI754911B - 一種判斷半導體製程異常原因之系統與方法 - Google Patents
一種判斷半導體製程異常原因之系統與方法 Download PDFInfo
- Publication number
- TWI754911B TWI754911B TW109110981A TW109110981A TWI754911B TW I754911 B TWI754911 B TW I754911B TW 109110981 A TW109110981 A TW 109110981A TW 109110981 A TW109110981 A TW 109110981A TW I754911 B TWI754911 B TW I754911B
- Authority
- TW
- Taiwan
- Prior art keywords
- abnormality
- batches
- cause
- judging
- similarity
- Prior art date
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一種判斷半導體製程異常原因之系統,包括異常模式判別模組、揀選模組、及根本原因分析模組。異常模式判別模組用於決定異常資料各自所對應的晶圓圖間的相似性。當相似性高於相似標準,則揀選模組執行步驟:根據相似性高於相似標準的晶圓圖,決定不良批次;決定不良批次對應的異常發生區間;根據異常發生區間,揀選出符合失效模型的不良批次;以固定批數的間距,揀選出良批次。根本原因分析模組用於執行步驟:計算揀選模組所揀選出的不良批次的異常資料和不良批次所對應的多個製程分析結果間的關聯性,以得到信心參數指標。
Description
本揭露係關於一種判斷半導體製程異常原因之系統與方法,特別是關於一種以自動化的方式判斷半導體製程異常原因之系統與方法。
對於半導體元件而言,當晶圓完成前段和後段半導體製程之後,晶圓會進一步被切個成多個晶片,並對晶片予以封裝。
進一步而言,若半導體製程出現系統性的缺陷,而導致某些批次中的晶圓的良率均下降時,其各批次晶圓的晶圓圖可能出現類似的失效圖案(failure pattern),例如是呈現中心狀(center pattern)、角落狀(edge pattern)、環狀(ring pattern)、放射狀(radiation pattern)、甜甜圈狀(donut pattern)等的失效圖案。根據不同的失效圖案,工程師可以根據經驗,以人工方式對儲存於工程資料分析系統(engineering data analysis system)中的各製程參數設定篩選條件,以找出造成晶圓良率降低的根本原因,或稱為異常根本原因(root cause)。此異常根本原因可包括:機構原因、微粒原因、製程原因和設備原因等,但不限定於此。
然而,在判斷異常根本原因的過程中,由於涉及的資料與參數眾多,例如包括各機台的壓力、溫度、製程時間和排氣等參數,使得此判斷過程極度仰賴個人經驗(domain knowledge)、人力及時間。此外,當經驗豐富的工程師離職
時,其相關處理經驗通常無法有效達授給新任工程師,此亦造成半導體製程的異常根本原因難以被迅速決定。有鑑於此,仍需發展出一種判斷造成半導體製程的異常根本原因的系統與方法,以克服前述的缺失。
有鑑於此,本揭露係提供一種判斷半導體製程異常原因之系統與方法,以解決先前技術所面臨的技術問題。
根據本揭露的一實施例,揭露一種判斷半導體製程異常原因之系統,包括異常模式判別模組、揀選模組、以及根本原因分析模組。其中,異常模式判別模組用於記錄經由電路針測而產生的複數個異常資料,並決定異常資料各自所對應的晶圓圖間的相似性,以及決定晶圓圖間的相似性是否高於相似標準。當晶圓圖間的相似性高於相似標準,則揀選模組執行下述步驟:根據相似性高於相似標準的晶圓圖,決定不良批次;決定不良批次對應的異常發生區間;取得對應於不良批次的失效模型;在異常發生區間內,揀選出符合失效模型的至少一其他不良批次;以及在異常發生區間之內,以固定批數的間距,揀選出至少二良批次。根本原因分析模組用於執行下述步驟:根據揀選模組所揀選出的至少一其他不良批次及至少二良批次,於資料庫中找出所對應的複數個異常資料;計算出異常資料和至少一其他不良批次所對應的複數個製程分析結果間的關聯性係數;根據關聯性係數,以計算出複數個信心參數指標;以及根據信心參數指標的數值大小,排序信心參數指標。
根據本揭露的另一實施例,揭露一種判斷半導體製程異常原因之方法,包括下述步驟:利用量測所得的複數個異常資料,並決定異常資料各自所對應的晶圓圖間的相似性;決定晶圓圖間的相似性是否高於相似標準;當晶圓圖間的相似性高於相似標準,則執行良批次/不良批次(good lot/bad lot)的揀選步
驟,其中揀選步驟包括:決定不良批次對應的異常發生區間;取得對應於不良批次的失效模型;在異常發生區間內,揀選出符合失效模型的至少一其他不良批次;以及在異常發生區間之內,以固定批數的間距,揀選出至少二良批次;以及在完成挑選步驟之後,執行根本原因分析步驟,根本原因分析步驟包括:根據揀選模組所揀選出的至少一其他不良批次及至少二良批次,於資料庫中找出在量測中所對應產生的複數個異常資料;計算出異常資料和至少一其他不良批次所對應的複數個製程分析結果間的關聯性係數;根據關聯性係數,以計算出複數個信心參數指標;以及根據信心參數指標的數值大小,排序信心參數指標。
根據本揭露的實施例,藉由異常模式判別模組、揀選模組、以及根本原因分析模組,可全自動化的判別異常模式、揀選良批/不良批、判別根本原因分析,因此可以進一步自動化的觸發後續處理動作。換言之,根據本揭露的實施例,可避免人工判斷異常模式、人工揀選良批/不良批、以及人工判斷判別根本原因,使得半導體製程的異常根本原因得以被迅速決定,並觸發後續的處理動作。
100:判斷半導體製程異常原因之系統
102:處理器
104:儲存器
1021:異常模式判別模組
1023:揀選模組
1025:根本原因分析模組
1027:觸發模組
S101:步驟
S103:步驟
S105:步驟
S201:步驟
S201a:異常批次偵測步驟
S201b:異常事件偵測步驟
S203:步驟
S205:步驟
S207:步驟
S301:步驟
S303:步驟
S305:步驟
S307:步驟
S309:步驟
S501:步驟
S503:步驟
S505:步驟
S507:步驟
S701:步驟
S2011:步驟
S2012:步驟
S2013:步驟
S2014:步驟
S2015:步驟
S2016:步驟
S2017:步驟
S2018:步驟
S2019:步驟
S2020:步驟
S2021:步驟
S2022:步驟
S2023:步驟
S2024:步驟
S2071:步驟
S2072:步驟
S2073:步驟
S2074:步驟
S2075:步驟
S2076:步驟
S2077:步驟
S2078:步驟
S2079:步驟
S3091:步驟
S3093:步驟
S3095:步驟
第1圖是本揭露一實施例的判斷半導體製程異常原因之系統的方塊圖。
第2圖是本揭露一實施例的用於執行異常模式判別步驟的異常模式判別模組的方塊圖。
第3圖是本揭露一實施例的用於執行揀選步驟的揀選模組的方塊圖。
第4圖是本揭露一實施例的用於執行根本原因分析步驟的根本原因分析模組的方塊圖。
第5圖是本揭露一實施例的用於判斷半導體製程異常原因的方法流程圖
第6圖是本揭露一實施例的決定異常資料各自所對應的晶圓狀態圖間的相似性的方法流程圖。
第7圖是本揭露一實施例的執行不良批次/良批次的揀選步驟的方法流程圖。
第8圖是本揭露一實施例的以選定比率揀選出良批次的方法流程圖。
第9圖是本揭露一實施例的執行根本原因分析步驟的方法流程圖。
第10圖是本揭露另一實施例的執行根本原因分析步驟的方法流程圖。
本揭露提供了數個不同的實施例,可用於實現本揭露的不同特徵。為簡化說明起見,本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意,而非予以任何限制。
雖然本揭露使用第一、第二、第三等等用詞,以敘述種種元件、部件、區域、層、及/或區塊(section),但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊,其本身並不意含及代表該元件有任何之前的序數,也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此,在不背離本揭露之具體實施例之範疇下,下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。
本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。應注意的是,說明書中所提供的數量為大約的數量,亦即在沒有特定說明「約」或「實質上」的情況下,仍可隱含「約」或「實質
上」之含義。
本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言,若文中描述第一裝置耦接於第二裝置,則代表第一裝置可直接電氣連接於第二裝置,或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
雖然下文係藉由具體實施例以描述本揭露,然而本揭露的原理亦可應用至其他的實施例。此外,為了不致使本發明之精神晦澀難懂,特定的細節會被予以省略,該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。
第1圖是本揭露一實施例的判斷半導體製程異常原因之系統的方塊圖。參照第1圖,判斷半導體製程異常原因之系統100可以包括至少一處理器102以及至少一儲存器104。處理器102耦接至儲存器104。處理器102可例如為中央處理單元(central processing unit,CPU)、可程式化之微處理器(microprocessor)、嵌入式控制晶片等,而儲存器104是非易失性的電腦可讀取媒介(non-transitory computer readable medium),例如是任意型式的固定式或可移動式隨機存取記憶體(random access memory,RAM)、唯讀記憶體(read-only memory,ROM)、快閃記憶體(flash memory)、硬碟或其他類似裝置或這些裝置的組合。儲存器104中儲存有多個程式碼片段,上述程式碼片段在被安裝後,會經由處理器102來執行,以實現判斷半導體製程異常原因之方法。其中,處理器102中可以包括多個模組,且模組可例如為中央處理單元(central processing unit,CPU)、可程式化之微處理器(microprocessor)、嵌入式控制晶片等。根據本揭露的一實施例,處理器102中的模組可例如是異常模式判別模組1021、揀選模組1023、根本原因分析模組1025、觸發模組1027。
第2圖是本揭露一實施例的用於執行異常模式判別步驟的異常模式
判別模組的方塊圖。參照第2圖,對於完成半導體後段製程(back-end-of-line,BEOL)的晶圓批次而言,異常模式判別模組1021可執行步驟S101,以記錄或讀取晶圓批次在量測時的異常資料,例如電性量測及/或一光學量測時的異常資料。電路針測(circuit probing,CP)程序中產生的多個異常資料。其中,異常資料可能是某晶片的特定電性表現低於期望值,而被認定為是異常資料。接著,執行步驟S103,以決定異常資料各自所對應的晶圓狀態圖(wafer bin map)間的相似性,例如是決定某一晶圓或晶圓批次的異常資料所構成的失效圖案是否類似於另一晶圓或晶圓批次的異常資料所構成的失效圖案。繼以執行步驟S105,決定晶圓狀態圖間的相似性是否高於相似標準。舉例而言,當晶圓狀態圖間的相似性高於相似標準時,代表某一晶圓或晶圓批次的異常資料所構成的失效圖案類似於另一晶圓或晶圓批次的異常資料所構成的失效圖案,例如都包括甜甜圈狀(donut pattern)的失效圖案。而當異常模式判別模組1021判定晶圓狀態圖間的相似性高於相似標準時,則此時會被認定為是系統性異常,而對應的異常資料可被儲存於異常事件資料庫中。於另一實施例中,對於半導體前段製程(back-end-of-line,BEOL),中段製程(middle-end-of-line,MEOL)可能使用非電性量測方法,例如光學量測異常資料。量測異常資料方法,可依照本領域技術人員之需求調整,本發明並不以此為限。異常資料各自所對應的晶圓圖可例如是晶圓狀態圖(wafer bin map)或顆粒缺陷圖(particle defect maps)。
第3圖是本揭露一實施例的用於執行揀選步驟的揀選模組的方塊圖。參照第3圖,當晶圓狀態圖間的相似性高於相似標準時,則揀選模組1023會執行步驟S301,根據相似性高於相似標準的晶圓狀態圖,決定不良批次。接著,揀選模組1023會執行步驟S303,以決定上述不良批次對應的異常發生區間。其中,異常發生區間的決定方式可以是根據首批不良批次的產生時點和末批不良批次的產生時點,並再加入檢查的緩衝時間後,以決定出異常發生區間。然後,
揀選模組1023會執行步驟S305,以取得對應於上述不良批次的失效模型(failure model),且此失效模型可能是根據晶圓狀態圖的失效圖案分佈或是失效測試項目(fail bin)的種類而決定。之後,揀選模組1023會執行步驟S307,在異常發生區間內,揀選出符合失效模型的至少一其他不良批次,使得被揀選出的不良批之間可具有相同的失效模型。之後,揀選模組1023會執行步驟S309,以在異常發生區間之內,以固定批數的間距揀選出至少二良批次。其中,當揀選出的良批次的批次愈多,例如良批次大於5批次,愈有利於後續的根本原因分析,但批數不限定於此。此外,當不良批次的數目和良批次的數目之間落入特定比率時,例如1:3至1:4,較有利於後續的根本原因分析。
第4圖是本揭露一實施例的用於執行根本原因分析步驟的根本原因分析模組的方塊圖。參照第4圖,當揀選模組1023揀選出不良批次和良批次之後,根本原因分析模組1025會接著執行步驟S501,根據揀選模組1023所揀選出的不良批次及良批次,於資料庫中找出在電路針測中所對應產生的多個異常資料和多個正常資料。之後,根本原因分析模組1025會執行步驟S503,以計算出異常資料、正常資料和不良批次所對應的多個製程分析結果間的關聯性係數。其中,製程分析結果係指經由機台過貨紀錄(equipment log,EQP)、晶圓批次品質檢測(lot quality control,LQC)、機台即時管理(real time management,RTM)、晶圓允收測試(wafer acceptance test,WAT)等所產生的分析、檢測結果。關於關聯性係數(correlation coefficient)的計算方式,根據本揭露的一實施例,可例如是考量CP和EQP之間的分析結果、CP和LQC之間的分析結果、CP和RTM之間的分析結果。其中,對於CP和EQP之間的分析而言,其會計算出選定製程機台被歸因是根本原因可能性,該可能性係以數值(或稱關聯性係數)的方式呈現。類似的,對於CP和LQC之間的分析而言,其同樣會計算出選定製程機台被歸因是根本原因可能性,該可能性係以數值(或稱關聯性係數)的方式呈現。對於CP和LQC之
間的分析而言,其也是透過類似的計算方式。之後,執行步驟S505,同時根據上述計算出的多個關聯性係數,以計算出對應於各個機台的信心參數指標(confidence index,CI)。其中,信心參數指標係為0至1的數值(或稱機率值),當CI的數值愈高,代表對應機台可被歸因為是根本原因的機率就愈高。根據本揭露的一實施例,信心參數指標可以經由下列式(1)產生:CI=P(logit(p)>0) (1)
其中,式(2)中的是勝算比(odds ratio,OR),其中的p是代表某機台是異常根本原因的機率,而1-p是代表該機台不是異常根本原因的機率;式(2)的ax 1+bx 2+cx 3+dx 4…zx n 是羅吉斯迴歸(logistic regression),其中的a、b、c…z是權重係數,其可以是根據歷史異常事資料(例如是計算歷史資料庫中的經由CP和EQP之間、CP和LQC之間、CP和RTM之間的分析所計算出的關聯性係數)所建立的模型而計算產生的權重係數,且此權重係數會隨著歷史異常事資料的種類、累積次數多寡而有所變動;x 1、x 2、x 3、x 4…x n 中的n是大於1的正整數,且根據本揭露一實施例,x 1、x 2、x 3、x 4…x n 可分別對應至CP和EQP之間分析出的關聯性係數、CP和WAT之間分析出的關聯性係數、CP和LQC之間分析出關聯性係數、CP和RTM之間分析出的關聯性係數等等,但不限定於此。
之後,根本原因分析模組1025會執行步驟S507,根據信心參數指標
的數值大小,排序信心參數指標。換言之,當上述式(1)的CI數值愈大時,此CI數值就會被排序愈前面。而對於高於預設值(例如高於95%)且排序愈前面的CI數值而言,其相應機台被歸因於是異常根本原因的機率就愈高。舉例而言,當經過羅吉斯回歸模型的運算,某特定製程機台(例如熱處理機台)的所屬CI數值排序較前時,則該特定製程機台是異常根本原因的機率就愈高。
之後,根據本揭露的一實施例,判斷半導體製程異常原因之系統100中的觸發(trigger)模組1027可發出特定的訊息,使得造成異常原因的特定製程機台根據自動觸發模組1027所發出的訊息而自動停機、自動檢查機況、自動調整製程參數等動作。根據本揭露的另一實施例,觸發模組1027亦可發出特定的訊息,以通知工程師以人工方式對造成異常原因的特定製程機台執行停機、檢查機況、調整製程參數等動作。
根據本揭露的上述實施例,藉由設置異常模式判別模組、揀選模組、以及根本原因分析模組,可以全自動化的方式判別異常模式、揀選良批/不良批、執行根本原因分析,並自動的觸發後續處理動作,而可避免或減少經由人工方式判斷異常模式、揀選良批/不良批、以及判斷判別根本原因。因此,可使得半導體製程的異常根本原因得以被迅速決定,並觸發後續的處理動作。
根據本揭露的一實施例,另提供一種判斷半導體製程異常原因之方法。第5圖是本揭露一實施例的用於判斷半導體製程異常原因的方法流程圖。參照第5圖,處理器102可以被用於執行判斷半導體製程異常原因的方法,包括:執行步驟S201,利用電路針測以產生異常資料,並決定異常資料各自所對應的晶圓狀態圖間的相似性;執行步驟S203,決定晶圓狀態圖間的相似性是否高於相似標準;執行步驟S205,當晶圓狀態圖間的相似性高於相似標準,則執行良批次/不良批次的揀選步驟;執行步驟S207,在完成挑選步驟之後,執行根本原因分析步驟。
第6圖是本揭露一實施例的決定異常資料各自所對應的晶圓狀態圖間的相似性的流程圖。參照第6圖,針對上述的步驟S201,步驟S201可以被處理器執行,且其包括異常批次偵測步驟S201a和異常事件偵測步驟S201b。在異常批次偵測步驟S201a中,首先執行步驟S2011,以取得電路針測晶圓後所產生之測試資料。之後,同步或依序執行步驟S2012、步驟S2013,以分別確認上述測試資料中所提供的良率(yield rate)資訊,並確認異常測試分類項(bin)的比率資訊。繼以執行步驟S2014,以判別晶圓的良率及/或異常bin的比率是否低於基準線(baseline)。當晶圓的良率及/或異常bin的比率未低於基準線,則代表測試資料所對應的晶圓或晶圓批次並無異常,因此可執行步驟S2015,以結束異常批次偵測步驟S201a。然而,當晶圓的良率及/或異常bin的比率低於基準線時,則代表測試資料所對應的晶圓或晶圓批次存在異常,其中基準線係經由處理器機器學習(Machine Learning)而獲得。執行步驟S2016,以將測試資料所對應的晶圓或晶圓批次記錄為異常晶圓或異常晶圓批次,並執行步驟S2017,以將此測試資料儲存於異常批次資料庫中。至此,便完成異常批次偵測步驟S201a。接著,可以執行異常事件偵測步驟S201b,以判別上述異常(issue)是否屬於系統性的異常事件(case)。具體而言,首先執行步驟S2018,以自異常批次資料庫中取得測試資料,並依據異常bin比率與基準線值差異的大小進行排序。接著,執行步驟S2019,以取得排序前三名的異常bin比率。後續可執行步驟S2020,針對排序前三名的異常bin比率,將異常晶圓分類,並判別對應的晶圓狀態圖的所屬失效圖案(failure pattern)分類。接著,執行步驟S2021,以判別其他批次是否有相似的異常晶圓。異常晶圓間相似性的判斷可利用羅吉斯迴歸(logistic regression)計算。x 1、x 2、x 3、x 4…x n 可分別對應至兩異常晶圓間異常測試分類項比例(bin ratio)相加、兩異常晶圓間異常測試分類項比例(bin ratio)相減、兩異常晶圓狀態圖重疊之距離等等,但不限定於此。其中測試分類項比例(bin ratio)為具有異常測試分類
項的晶粒數除以該晶圓的總晶粒數等等,但不限定於此。若其他批次不具有相似的異常晶圓,則代表此測試資料只是屬於單一性的異常,因此可執行步驟S2022,以結束異常事件偵測步驟S201b。然而,當若其他批次具有相似的異常晶圓,則代表此測試資料是屬於系統性的異常,因此可執行步驟S2023,以將測試資料所對應的晶圓批次記錄為異常事件批次。對於異常事件批次,可執行步驟S2024,以將此測試資料儲存於異常事件資料庫中,作為後續步驟S2021判別其他批次是否有相似的異常晶圓的參考資料。此外,對於異常事件批次,亦可執行步驟S2017,以將相應的測試資料儲存於異常批次資料庫中。
第7圖是本揭露一實施例的執行不良批次/良批次的揀選步驟的方法流程圖。參照第7圖,上述步驟S205可包括多個子步驟。首先,可執行步驟S303,根據異常事件資料庫,決定不良批次所對應的異常發生區間。接著,執行步驟S305,取得對應於不良批次的失效模型。接著,執行步驟S307,在異常發生區間內,揀選出符合失效模型的至少一其他不良批次。接著,執行步驟S309,在異常發生區間之內,以固定批數的間距,揀選出至少二良批次。第7圖實施例所述的步驟S303、步驟S305、步驟S307、步驟S309實質上相同於第3圖實施例所述的步驟S303、步驟S305、步驟S307、步驟S309,在此不再贅述。
第8圖是本揭露一實施例的以選定比率揀選出良批次的方法流程圖。參照第8圖,可執行步驟S3091,決定不良批次/良批次間的選定比率。其中,當不良批次的數目和良批次的數目之間落入特定比率時,例如1:3至1:4,較有利於後續的根本原因分析。此外,揀選出的不良批次的總數和良批次間的總數愈高,也有利於後續的根本原因分析。接著,執行步驟S3093,根據異常批次資料庫,以排除所有批次中的不良批次。接著,執行步驟S3095,以選定比率,揀選出在異常發生區間之內的良批次。
第9圖是本揭露一實施例的執行根本原因分析步驟的方法流程圖。參
照第9圖,上述步驟S207可包括多個子步驟。首先,可執行步驟S501,以根據揀選模組所揀選出的至少一其他不良批次及至少一良批次,於資料庫中找出在電路針測中所對應產生的CP異常資料和正常資料。接著,執行步驟S503,以計算出CP異常資料、正常資料和至少一其他不良批次所對應的製程分析結果間的關聯性係數。接著,執行步驟S505,根據關聯性係數,以計算出信心參數指標。最後,執行步驟S507,以根據信心參數指標的數值大小,排序信心參數指標。第9圖實施例所述的步驟S501、步驟S503、步驟S505、步驟S507實質上相同於第4圖實施例所述的步驟S501、步驟S503、步驟S505、步驟S507,在此不再贅述。
上述步驟S207不限於上述步驟,而可包括其他多個子步驟。第10圖是本揭露另一實施例的執行根本原因分析步驟的方法流程圖。參照第10圖,首先,可執行步驟S2071,分析CP資料和CP相關資料間的關聯性,其中執行的分析可包含分析CP資料和WAT資料之間的關聯性、分析CP資料和EQP資料之間的關聯性、分析CP資料和LQC資料之間的關聯性、分析CP資料和RTM資料之間的關聯性等等的分析,但不限定於此。接著,執行步驟S2072,確認是否有任何有關的WAT資料。換言之,確認WAT資料中是否存在和CP資料有關聯性(correlation)的資料。若是,則進一步執行步驟S2073,分析WAT資料和WAT資料間的關聯性。接著,執行步驟S2074,分析WAT資料和WAT資料間的關聯性,亦即,分析WAT資料內部是否有關聯性(correlation)的資料。若是,則進一步執行步驟S2073,繼續分析WAT資料和WAT資料間的關聯性。當上述步驟S2072和步驟S2074的判斷結果都為否,則執行步驟S2075,以計算出多個關聯性係數。繼以執行步驟S2076,計算出多個信心參數指標,並接著執行步驟S2077,排序計算出的多個信心參數指標。繼以執行步驟S2078,判別是否存在高於預設值的信心參數指標。若否,則代表並未有明確的根本原因機台,因此可執行步驟S2079,以結束根本原因分析步驟。若步驟S2078的結果為是,則代表並有明確的根本原因機台,因此可執
行執行步驟S701,以進一步自動觸發相應機台,使相應機台執行自動停機或自動調整參數等動作。根據本揭露的上述實施例,係揭露一種判斷半導體製程異常原因之系統與方法。藉由設置異常模式判別模組、揀選模組、根本原因分析模組、觸發模組,可以全自動化的方式判別異常模式、揀選良批/不良批、執行根本原因分析,並自動的觸發後續處理動作,而可避免或減少經由人工方式判斷異常模式、揀選良批/不良批、以及判斷判別根本原因。因此,可使得半導體製程的異常根本原因得以被迅速決定,並觸發後續的處理動作。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:判斷半導體製程異常原因之系統
102:處理器
104:儲存器
1021:異常模式判別模組
1023:揀選模組
1025:根本原因分析模組
1027:觸發模組
Claims (20)
- 一種判斷半導體製程異常原因之系統,包括:一判別模組,用於記錄複數個異常資料,並決定該些異常資料各自所對應的晶圓圖間的相似性,以及判斷該些晶圓圖間的相似性是否高於一相似標準;一揀選模組,當該些晶圓圖間的相似性高於該相似標準,則該揀選模組執行下述步驟:根據相似性高於該相似標準的該些晶圓圖,決定至少二不良批次;決定該至少二不良批次對應的一異常發生區間;取得對應於該至少二不良批次的一失效模型;在該異常發生區間內,揀選出符合該失效模型的至少一其他不良批次;以及在該異常發生區間之內,以固定批數的間距,揀選出至少二良批次;以及一根本原因分析模組,用於執行下述步驟:根據該揀選模組所揀選出的該至少一其他不良批次及該至少二良批次,於一資料庫中找出所對應的複數個異常資料;計算出該些異常資料和該至少一其他不良批次所對應的複數個製程分析結果間的關聯性係數;根據該些關聯性係數,以計算出複數個信心參數指標;以及根據該些信心參數指標的數值大小,排序該些信心參數指標。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中當該些晶圓圖間的相似性高於該相似標準時,該些晶圓圖可具有相同的失效圖案。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中該至少二不良批次的其中之一為首批不良批次,該至少二不良批次的其中另一為末批不良批次,且在決定該至少二不良批次對應的該異常發生區間的步驟包括:根據首批不良批次和末批不良批次的對應發生時點,計算出該至少二不良批次對應的該異常發生區間。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中該失效模型是根據各該晶圓圖的失效圖案分佈或是失效測試項目的種類而決定。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中該至少一其他不良批次以及該至少一良批次間的數量比為1:3至1:4。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中當排序該些信心參數指標之後,排序較前的該些信心參數指標所對應的製程機台即為根本原因發生機台。
- 如請求項6所述的判斷半導體製程異常原因之系統,其中進一步包括一自動觸發模組,用於執行下述步驟:發出一訊號至該根本原因發生機台,致使該根本原因發生機台依據該訊號而產生停機或自動調整參數。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中該判別模組係根據一電性量測及/或一光學量測判斷該些異常資料。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中該些信心參數指標係與該些晶圓圖間的相似性係經由一羅吉斯迴歸計算而得。
- 如請求項1所述的判斷半導體製程異常原因之系統,其中該晶圓圖包括晶圓狀態圖(wafer bin map)或晶圓顆粒圖(wafer particle maps)。
- 一種判斷半導體製程異常原因之方法,包括:以一判別模組利用一量測所得的複數個異常資料,並決定該些異常資料各自所對應的晶圓圖間的相似性;以該判別模組決定該些晶圓圖間的相似性是否高於一相似標準;當該些晶圓圖間的相似性高於該相似標準,則以一揀選模組執行不良批次/良批次的一揀選步驟,其中該揀選步驟包括:決定至少二不良批次對應的一異常發生區間;取得對應於該至少二不良批次的一失效模型;在該異常發生區間內,揀選出符合該失效模型的至少一其他不良批次;以及在該異常發生區間之內,以固定批數的間距,揀選出至少二良批次;以及在完成該揀選步驟之後,以一根本原因分析模組執行一根本原因分析步驟,該根本原因分析步驟包括:根據該揀選模組所揀選出的該至少一其他不良批次及該至少二良批次,於一資料庫中找出在該量測所對應的複數個異常資料;計算出該些異常資料和該至少一其他不良批次所對應的複數個製程分析結果間的關聯性係數; 根據該些關聯性係數,以計算出複數個信心參數指標;以及根據該些信心參數指標的數值大小,排序該些信心參數指標。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中該些異常資料包括晶片良率或不同測試分類項目間的比率。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中以該判別模組決定該些晶圓圖間的相似性的步驟包括:評估各該晶圓圖對應的不同測試分類項目間的比率以及各該晶圓圖對應的圖案分佈。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中當該些晶圓圖間的相似性高於該相似標準時,該些晶圓圖可以各自包括相同的失效圖案。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中該至少二不良批次的其中之一為首批不良批次,該至少二不良批次的其中另一為末批不良批次,且以該揀選模組決定該至少二不良批次對應的該異常發生區間的步驟包括:根據首批不良批次和末批不良批次的對應發生時點,以計算出該至少二不良批次對應的該異常發生區間。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中該失效模型是根據各該晶圓圖的失效圖案分佈或是失效測試項目的種類而決定。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中該至少 一其他不良批次以及該至少一良批次間的數量比為1:3至1:4。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中該判別模組係根據一電性量測及/或一光學量測判斷決定該些異常資料。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中該些信心參數指標係與該些晶圓圖間的相似性係經由一羅吉斯迴歸計算而得。
- 如請求項11所述的判斷半導體製程異常原因之方法,其中該晶圓圖包括晶圓狀態圖(wafer bin map)或晶圓顆粒圖(wafer particle maps)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109110981A TWI754911B (zh) | 2020-03-31 | 2020-03-31 | 一種判斷半導體製程異常原因之系統與方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109110981A TWI754911B (zh) | 2020-03-31 | 2020-03-31 | 一種判斷半導體製程異常原因之系統與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202139114A TW202139114A (zh) | 2021-10-16 |
TWI754911B true TWI754911B (zh) | 2022-02-11 |
Family
ID=79600958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109110981A TWI754911B (zh) | 2020-03-31 | 2020-03-31 | 一種判斷半導體製程異常原因之系統與方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI754911B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116230586B (zh) * | 2022-12-12 | 2024-01-02 | 全芯智造技术有限公司 | 晶圆制造机台单元的共性分析方法及终端 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040122859A1 (en) * | 2002-12-20 | 2004-06-24 | Applie Materials, Inc. | System to identify a wafer manufacturing problem and method therefor |
JP2012015410A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 不良解析方法、不良解析装置 |
TWI390649B (zh) * | 2007-10-30 | 2013-03-21 | Toshiba Kk | 故障偵測方法,故障偵測設備以及半導體裝置製造方法 |
US20150125970A1 (en) * | 2012-04-25 | 2015-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods of automatically detecting failure patterns for semiconductor wafer fabrication processes |
TW201910795A (zh) * | 2017-08-11 | 2019-03-16 | 南韓商三星電子股份有限公司 | 晶圓圖分析器及分析晶圓圖的方法 |
-
2020
- 2020-03-31 TW TW109110981A patent/TWI754911B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040122859A1 (en) * | 2002-12-20 | 2004-06-24 | Applie Materials, Inc. | System to identify a wafer manufacturing problem and method therefor |
TWI390649B (zh) * | 2007-10-30 | 2013-03-21 | Toshiba Kk | 故障偵測方法,故障偵測設備以及半導體裝置製造方法 |
JP2012015410A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 不良解析方法、不良解析装置 |
US20150125970A1 (en) * | 2012-04-25 | 2015-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods of automatically detecting failure patterns for semiconductor wafer fabrication processes |
TW201910795A (zh) * | 2017-08-11 | 2019-03-16 | 南韓商三星電子股份有限公司 | 晶圓圖分析器及分析晶圓圖的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202139114A (zh) | 2021-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI631351B (zh) | 用於線內良率監控的關鍵參數之電測試參數的自動化判定之系統及方法 | |
CN111461555B (zh) | 一种生产线质量监测方法、装置及*** | |
US6393602B1 (en) | Method of a comprehensive sequential analysis of the yield losses of semiconductor wafers | |
US7260444B2 (en) | Real-time management systems and methods for manufacturing management and yield rate analysis integration | |
US11404331B2 (en) | System and method for determining cause of abnormality in semiconductor manufacturing processes | |
US10761128B2 (en) | Methods and systems for inline parts average testing and latent reliability defect detection | |
US7356430B2 (en) | Methods and apparatus for data analysis | |
US7395170B2 (en) | Methods and apparatus for data analysis | |
US20080189575A1 (en) | Methods and apparatus for data analysis | |
KR20060026072A (ko) | 데이터 분석 방법 및 장치 | |
CN104867840B (zh) | Ye在线检测管控方法 | |
US9349660B2 (en) | Integrated circuit manufacturing tool condition monitoring system and method | |
CN101738991A (zh) | 检测产品品质超规与评估产品实际测量值的方法 | |
CN112180230A (zh) | 芯片测试参数异常的侦测方法、存储介质、终端 | |
JP5229631B2 (ja) | 製造条件調整装置 | |
CN109240276B (zh) | 基于故障敏感主元选择的多块pca故障监测方法 | |
TWI754911B (zh) | 一種判斷半導體製程異常原因之系統與方法 | |
TWI714371B (zh) | 晶圓圖的辨識方法與電腦可讀取記錄媒體 | |
CN113191399A (zh) | 一种基于机器学习分类器提高半导体芯片良品率的方法 | |
JP2011054804A (ja) | 半導体製造装置の管理方法およびシステム | |
TW569373B (en) | Method for analyzing defect inspection parameters | |
Barnett et al. | Yield-reliability modeling: experimental verification and application to burn-in reduction | |
JP4303017B2 (ja) | 品質管理装置及び品質管理方法 | |
WO2022052540A1 (zh) | 新增生产工具的合格检验方法和检验*** | |
US12007428B2 (en) | Systems and methods for multidimensional dynamic part average testing |