TWI753413B - 電漿處理方法 - Google Patents

電漿處理方法 Download PDF

Info

Publication number
TWI753413B
TWI753413B TW109114146A TW109114146A TWI753413B TW I753413 B TWI753413 B TW I753413B TW 109114146 A TW109114146 A TW 109114146A TW 109114146 A TW109114146 A TW 109114146A TW I753413 B TWI753413 B TW I753413B
Authority
TW
Taiwan
Prior art keywords
film
gas
etched
plasma
protective film
Prior art date
Application number
TW109114146A
Other languages
English (en)
Other versions
TW202101584A (zh
Inventor
谷山雅章
桑原謙一
宇根聡
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW202101584A publication Critical patent/TW202101584A/zh
Application granted granted Critical
Publication of TWI753413B publication Critical patent/TWI753413B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明，係使用遮罩而將被蝕刻膜做電漿蝕刻之電漿處理方法，其特徵為，具有：堆積工程，一面對供成膜有前述被蝕刻膜的試料載置之試料台供給高頻電力，一面使含有硼元素的堆積膜堆積於前述遮罩；及蝕刻工程，於前述堆積工程後使用電漿蝕刻前述被蝕刻膜。

Description

電漿處理方法
本發明有關電漿處理技術，例如有關適用於在遮罩圖樣的側壁形成保護膜後，蝕刻被蝕刻膜之技術而言有效之技術。
日本特開2009-200080號公報(專利文獻1)中，記載一種使用包含含氧的氣體、與含硫但不含氧的氣體之混合氣體來蝕刻，藉此保護側壁，得到期望尺寸及期望形狀之蝕刻技術。
日本特開2018-56345號公報(專利文獻2)中，記載一種對於形成於被處理基板的包含氧化矽膜之膜做乾蝕刻時，使用具有硼系膜的硬遮罩作為作為蝕刻遮罩之技術。 先前技術文獻 專利文獻
專利文獻1：日本特開2009-200080號公報 專利文獻2：日本特開2018-56345號公報
發明所欲解決之問題
近年來，半導體元件的微細化愈發進展的結果，逐漸要求加工技術的高密度化。在這樣的狀況下，以極紫外線曝光技術(EUV技術)為代表之次世代微影技術中，伴隨遮罩圖樣的微細化，構成遮罩圖樣之阻劑膜的薄膜化正在發展。其結果，造成遮罩圖樣與被蝕刻膜之間的蝕刻選擇比的降低、或微影技術的極限所起因之對於孔圖樣等的孔徑的縮小化開始迎來極限。
對於前述的待解問題，有人提出在遮罩圖樣形成保護膜，以遮罩圖樣與保護膜作為遮罩而蝕刻被蝕刻膜之技術。按照此技術，在遮罩圖樣形成保護膜，其結果可獲得能夠以比遮罩圖樣的尺寸精度還微細的加工精度來加工被蝕刻膜這樣的好處。
不過，在遮罩圖樣形成保護膜之技術中，保護膜會作用成為蝕刻遮罩的一部分。由此，例如當將被蝕刻膜藉由電漿蝕刻技術加工的情形下，對於構成蝕刻遮罩的一部分之保護膜會要求對電漿之耐性。但，當保護膜所使用的材料對電漿之耐性不充分的情形下，會招致對於被蝕刻膜的加工尺寸的控制性降低。是故，從提升對於被蝕刻膜的加工尺寸的控制性之觀點看來，對於形成於遮罩圖樣的保護膜會要求其提升對電漿之耐性。本發明提供一種將含有對電漿之耐性高的硼的保護膜形成於遮罩圖樣的側壁，藉此使對於被蝕刻膜的加工尺寸的控制性提升之技術。 解決問題之技術手段
一實施形態中的電漿處理方法，係使用遮罩而將被蝕刻膜做電漿蝕刻之電漿處理方法，其特徵為，具有：堆積工程，一面對供成膜有前述被蝕刻膜的試料載置之試料台供給高頻電力，一面使含有硼元素的堆積膜堆積於前述遮罩；及蝕刻工程，於前述堆積工程後使用電漿蝕刻前述被蝕刻膜。 發明之效果
按照一實施形態中的電漿處理方法，能夠提升加工尺寸精度。
在用來說明實施形態的全部圖式中，對同一構件原則上標註同一符號，並省略其反覆說明。另，為了容易理解圖面，即使是俯視圖有時亦會繪上陰影線。 ＜電漿蝕刻裝置＞ 圖1為本實施形態中的電漿蝕刻裝置的模型化構成示意圖。
圖1中，本實施形態中的電漿蝕刻裝置100，例如由微波ECR(Electron Cyclotron Resonance；電子迴旋共振)放電蝕刻裝置所構成。
本實施形態中的電漿蝕刻裝置100，具有腔室101、及配置被處理基板102的晶圓配置電極亦即平台(試料台)103、及配置於腔室的上面，且用來導入蝕刻氣體之噴淋板104、及供微波穿透之介電體窗105。本實施形態中的電漿蝕刻裝置100中，在腔室101的內部，上述的平台103與噴淋板104與介電體窗105係被密閉而構成處理室106。此處理室106的內部能夠做成高真空狀態。
被處理基板102，例如由矽基板、及形成於矽基板上之被蝕刻膜、及形成於被蝕刻膜上之遮罩圖樣所構成。矽基板，例如為稱為晶圓的平面略圓形狀的半導體基板。此外，被蝕刻膜，例如由多晶矽膜與形成於多晶矽膜上的氧化矽膜之層積膜所形成。又，遮罩圖樣，例如由藉由微影技術而被圖樣化之阻劑膜所構成。
在噴淋板104，連接有用來對處理室106供給蝕刻氣體之氣體供給裝置107。此外，為了將用來生成電漿的電力傳送至處理室106，在介電體窗105的上方設有放射電漿生成用高頻亦即電磁波之導波管108。導波管108中傳送的電磁波，從電磁波產生用電源109啟振。此時，電磁波的頻率雖無特別限定，但例如能夠使用2.45GHz的微波。
又，在處理室106的外周部配置有產生磁場之磁場產生線圈110，從電磁波產生用電源109啟振的電力，與藉由磁場產生線圈110而產生的磁場相互作用，藉此在處理室106的內部生成高密度的電漿111。另，平台103的表面，被熱噴塗膜(未圖示)被覆。
被搬入至處理室106的內部之被處理基板102，藉由從直流電源112施加的直流電壓所引起之靜電力而被吸附於平台103上並受到溫度調整。
藉由氣體供給裝置107，對處理室106的內部供給了期望的蝕刻氣體後，將處理室106的內部的壓力設為規定的壓力。然後，在此狀態下，使處理室106的內部產生電漿111。此處，從連接至平台103的高頻電源113施加偏壓用高頻電力，藉此離子會從電漿111被拉向被處理基板102，對被處理基板102實施電漿處理。
另，作為本實施形態中的電漿蝕刻裝置，例如舉出微波ECR放電蝕刻裝置為例子來說明，但本實施形態中的電漿蝕刻裝置不限於此，例如能夠由螺旋(helicon)波電漿蝕刻裝置、或感應耦合型電漿蝕刻裝置、或電容耦合型電漿蝕刻裝置等所構成。 ＜本發明者發現之新見解＞
接著，說明實施使用上述的電漿蝕刻裝置之電漿蝕刻方法時，本發明者新發現之見解。
例如，藉由上述的電漿蝕刻裝置，會實現以下所示之電漿蝕刻方法。亦即，首先，將具有被蝕刻膜與形成於被蝕刻膜上的遮罩圖樣之基板搬入至電漿蝕刻裝置。然後，於此電漿蝕刻裝置中，在遮罩圖樣的側壁形成保護膜。藉此，將遮罩圖樣與保護膜之組合做成為遮罩，則比起單獨使用遮罩圖樣的情形，能夠形成高精度的遮罩圖樣。這是因為，例如著眼於構成遮罩圖樣之第1圖樣與第2圖樣之間的間隔。在此情形下，若在第1圖樣的側壁形成保護膜，且在第2圖樣的側壁形成保護膜，則形成於第1圖樣的側壁的保護膜與形成於第2圖樣的側壁的保護膜之間的間隔，會變得比第1圖樣與第2圖樣之間的間隔還窄。其結果，例如藉由將從形成於第1圖樣的側壁的保護膜與形成於第2圖樣的側壁的保護膜之間露出的被蝕刻膜予以加工而形成之孔圖樣的直徑，會變得比藉由將第1圖樣與第2圖樣作為遮罩而將被蝕刻膜加工而形成之孔圖樣的直徑還小。這一點意味著，藉由在遮罩圖樣的側壁形成保護膜，比起單獨使用遮罩圖樣能夠形成更微細的孔圖樣。是故，可知藉由使用在遮罩圖樣的側壁形成有保護膜之遮罩，能夠形成超出單獨的遮罩圖樣的極限之微細的孔圖樣。亦即，藉由使用在遮罩圖樣的側壁形成保護膜之技術，便能進行藉由單獨的遮罩圖樣難以實現的微細加工。
此處，本發明者針對在遮罩圖樣的側壁形成保護膜之技術進行研討之結果，獲得了以下所示之新穎見解，故說明這一點。
例如，藉由在遮罩圖樣的側壁形成保護膜，將此遮罩圖樣與保護膜之組合做成為遮罩，將被蝕刻膜做電漿蝕刻。此時，不僅是遮罩圖樣，保護膜也會曝露於電漿環境。是故，對於保護膜會要求對電漿之耐性。
有關這一點，例如若使用對電漿之耐性不充分的保護膜來實施被蝕刻膜之電漿蝕刻，則保護膜會受到電漿所造成之損傷，其結果，例如會發生保護膜的消失，保護膜變得不能充分作用成為遮罩。由此，若保護膜對電漿之耐性低，則難以確保被蝕刻膜的加工精度。也就是說，即使使用在遮罩圖樣的側壁形成有保護膜的遮罩來實施被蝕刻膜之電漿蝕刻，若保護膜的對電漿之耐性低，則就算欲使用保護膜來提升被蝕刻膜的加工精度，也無法得到充分的效果。
鑑此，為了實現電漿耐性高的保護膜而研討之結果，本發明者嶄新地發現了藉由對於遮罩圖樣使用含有硼(B)的膜作為保護膜，能夠提升保護膜的對電漿之耐性。亦即，本發明者發現之新穎的見解係下述見解，即，為了實現藉由在遮罩圖樣的側壁形成保護膜而做電漿蝕刻所致之被蝕刻膜的微細加工，提升保護膜的對電漿之耐性係為重要，以此為前提，使用含有硼(B)的膜作為保護膜。又，本發明者藉由將此新的見解適用於電漿蝕刻技術，體現了以下所示本實施形態中的電漿蝕刻方法。以下，針對此本實施形態中的電漿蝕刻方法，一面參照圖面一面說明。 ＜實施形態中的電漿蝕刻方法＞
首先，圖2為供本實施形態中的電漿蝕刻方法實施之被對象物亦即基板示意圖。如圖2所示，本實施形態中的基板201例如為矽基板，在此基板201上形成有被蝕刻膜202。被蝕刻膜202，例如由阻劑膜或多晶矽膜或氧化矽膜或氮化矽膜所形成。又，在被蝕刻膜202上，例如形成有事先圖樣化的阻劑圖樣203。此阻劑圖樣203，為本實施形態中的遮罩圖樣的一例。像這樣構成的基板201，例如被搬入至圖1所示電漿蝕刻裝置100的處理室106，配置於在處理室106的內部配置之平台103上。
接著，對於配置於平台103上的基板201，在阻劑圖樣203的側壁形成含有硼的保護膜204。亦即，本實施形態中，於用來將被蝕刻膜做電漿蝕刻之電漿蝕刻裝置中，如圖3所示，在阻劑圖樣203的側壁形成含有硼的保護膜204。
具體而言，電漿蝕刻裝置中的保護膜204的形成工程，是一面將基板201的溫度維持在10℃以上100℃以下，一面在處理室內基於包含含有硼的氣體與蝕刻氣體之混合氣體來生成電漿，藉此進行。例如，含有硼的氣體，為堆積性氣體，成為含有硼的膜的原料氣體。另一方面，本實施形態中，除了堆積性氣體亦即含有硼的氣體以外，還導入蝕刻氣體。此時，蝕刻氣體具有除去堆積膜的功能。是故，藉由調整堆積性氣體亦即含有硼的氣體與蝕刻氣體之添加比率，便能控制堆積物的生成量。此處，作為堆積性氣體，除了含有硼的氣體以外，亦可添加含有氮的氣體。在此情形下，保護膜中變得也會包含氮化硼。另一方面，作為蝕刻氣體，例如能夠使用含有氟的氣體或含有氯的氣體。
又，此時，從圖1所示連接至電漿蝕刻裝置100的平台103之高頻電源113，將RF偏壓(高頻電力)施加於基板201(相當於圖1的被處理基板102)。藉此，電漿中包含的離子會被濺射至形成於被蝕刻膜202的表面上之保護膜204，藉此除去形成於被蝕刻膜202上的保護膜204，而能夠在阻劑圖樣203的側壁選擇性地形成含有硼的保護膜。惟，當將RF偏壓施加於基板201的情形下，對阻劑圖樣203也會帶來損傷。由此，為了一面抑制對阻劑圖樣203帶來的損傷，一面將形成於被蝕刻膜202的表面上的保護膜204，理想是調整施加於基板201的RF偏壓，而將離子的入射能量設為50eV～500eV程度。
例如，本實施形態中的保護膜204的形成工程，由以下所示處理條件實施。具體而言，作為此處理條件，將微波的電力設為500W，且將RF偏壓以30W施加。然後，使用以50ml/min導入至處理室之BCl3 氣體、及以50ml/min導入至處理室之N2 氣體、及以50ml/min導入至處理室之CF4 氣體、及以50ml/min導入至處理室之Ar氣體的混合氣體。此外，作為處理條件，使用一面將處理室的內壓保持在0.5Pa，一面將基板201(晶圓)的溫度維持在40℃之條件。依此方式，便能在阻劑圖樣203的側壁形成由含有硼的膜所構成之保護膜204。
此處，圖4為例如使用多層阻劑構造的孔樣本，而適用了上述的處理條件的情形下，形成於阻劑圖樣203的側壁的保護膜204的膜厚與電漿處理時間之關係示意圖。圖4中，橫軸表示處理時間(sec)，縱軸表示保護膜204的膜厚(nm)。如圖4所示，可知保護膜204的膜厚會依處理時間而變化。具體而言，當使處理時間在10秒至40秒的範圍內變化的情形下，可知保護膜204的膜厚會從6nm變化至13nm程度。也就是說，由圖4可知，若拉長處理時間，則保護膜204的膜厚增加。是故，可知本實施形態中的保護膜204的形成工程中，藉由調整使電漿產生的時間(處理時間)，便能調整保護膜204的膜厚。亦即，本實施形態中的保護膜204的形成工程中，藉由基於圖4的關係來調整處理時間，便能控制保護膜204的膜厚而實現期望的孔徑。
接下來，如圖5所示，於電漿蝕刻裝置中以阻劑圖樣203與保護膜204做為遮罩，將被蝕刻膜202蝕刻。藉此，能夠和保護膜204匹配而在被蝕刻膜202形成孔圖樣205。
例如，本實施形態中的孔圖樣205的形成工程，由以下所示處理條件實施。具體而言，作為此處理條件，將微波電力設為900W，且將RF偏壓以150W施加。然後，使用以200ml/min導入至處理室之SO2 氣體、及以100ml/min導入至處理室之O2 氣體、及以500ml/min導入至處理室之He氣體的混合氣體。此外，作為處理條件，使用一面將處理室的內壓保持在2.4Pa，一面將基板201(晶圓)的溫度維持在40℃之條件。依此方式，藉由以阻劑圖樣203與保護膜204作為遮罩之被蝕刻膜202的電漿蝕刻，便能形成孔圖樣205。
此處，本實施形態中的電漿蝕刻方法中，保護膜204是由含有硼的膜所形成，因此例如能夠實現比起阻劑圖樣203對電漿之耐性更高的保護膜204。此外，含有硼的膜，比起含碳膜與含矽膜的任一種膜，對電漿之耐性更高。是故，按照本實施形態，藉由使用含有硼的膜作為保護膜204，便能穩定地實現以保護膜204作為遮罩而形成之孔圖樣205的孔徑的微細加工精度。
另，實現本實施形態中的電漿蝕刻方法時，針對處理裝置(電漿蝕刻裝置)的種類或處理條件，只要是相對於由阻劑圖樣203與保護膜204的組合所形成之遮罩而言具有與被蝕刻膜202之選擇比，且能夠得到期望的孔徑者，則無特別限定。惟，如本實施形態般，當採用在1個電漿蝕刻裝置中，連續集中處理形成保護膜204之工程與將被蝕刻膜202做電漿蝕刻之工程的構成的情形下，能夠獲得能提升生產性之效果。 ＜實施形態中的特徵＞ 接著，說明本實施形態中的特徴點。
本實施形態中的特徴點在於，在對於形成於基板的被蝕刻膜實施電漿蝕刻之電漿蝕刻裝置中，於對被蝕刻膜實施電漿蝕刻前，在形成於被蝕刻膜上的阻劑圖樣的側壁形成含有硼的保護膜。也就是說，本實施形態中的特徴點在於，於具有電漿蝕刻的功能之電漿蝕刻裝置中，形成含有硼的保護膜。
藉此，便能電漿處理來形成在阻劑圖樣的側壁形成之含有硼的保護膜，因此能夠在將基板的溫度維持在10℃以上100℃以下之狀態下形成保護膜。
例如，「先前技術」記載之專利文獻2中，記載一種有關具有硼系膜的硬遮罩之技術。又，此專利文獻2中，記載例如使用CVD裝置來形成具有硼系膜的硬遮罩。有關這一點，專利文獻2的段落[0026]中，記載當藉由CVD法將硼膜成膜時的溫度，較佳為200℃～500℃之範圍。
有關這一點，因硬遮罩的耐熱溫度高，而能夠藉由200℃～500℃的溫度範圍之CVD法來形成硼系膜，但若不是硬遮罩而是以阻劑圖樣的存在作為前提，則構成一般性的阻劑圖樣之阻劑膜的耐熱溫度為100℃～200℃程度。因此，難以使用專利文獻2記載的技術在阻劑圖樣的側壁形成含有硼的保護膜。
這是因為，專利文獻2中記載的技術中的硼系膜的成膜溫度，比構成阻劑圖樣之阻劑膜的耐熱溫度還高的緣故。是故，例如若藉由使用專利文獻2中記載的CVD法而在阻劑圖樣形成含有硼的膜，則會由於阻劑圖樣熱分解、或在阻劑圖樣形成硬化層，而變得難以在保持阻劑圖樣的初始尺寸的情況下在阻劑圖樣形成含有硼的膜。
相對於此，按照本實施形態中的特徴點，並非CVD裝置，而是使用電漿蝕刻裝置中的電漿處理在阻劑圖樣的側壁形成含有硼的保護膜，因此能夠將基板的溫度設為比阻劑圖樣的耐熱溫度還低。亦即，按照本實施形態中的特徴點，能夠將基板的溫度維持在比阻劑圖樣的耐熱溫度還低的溫度之狀態下，在阻劑圖樣的側壁形成含有硼的保護膜。由此，若採用本實施形態中的特徴點，則不僅是硬遮罩，在由阻劑圖樣所成之遮罩中也能使用含有硼的保護膜。也就是說，按照本實施形態中的特徴點，不過問遮罩的種類，遍及廣泛種類的遮罩全體皆不會使遮罩材料變質，而能夠在遮罩圖樣的側壁形成含有硼的保護膜。像這樣，本實施形態中的特徴點在於，能夠提供不過問遮罩的種類而泛用性高的技術性思想。
例如，硬遮罩是將與被蝕刻膜之蝕刻選擇比做成比由阻劑圖樣所成之遮罩還高，藉此使用於例如形成深寬比高的孔圖樣等時，另一方面由阻劑圖樣所成之遮罩則是使用微細加工全體之圖樣化技術。由此，由阻劑圖樣所成之遮罩的使用用途，能夠比硬遮罩的使用用途還廣。
再者，使用硬遮罩而將被蝕刻膜蝕刻之工程中，是首先形成了阻劑圖樣後，使用此阻劑圖樣來形成硬遮罩。其後，使用此硬遮罩來將被蝕刻膜蝕刻。是故，使用硬遮罩將被蝕刻膜蝕刻之工程中，必須有阻劑圖樣的形成工程與硬遮罩的形成工程與被蝕刻膜的蝕刻工程。相對於此，使用阻劑圖樣來將被蝕刻膜蝕刻之工程中，於形成了阻劑圖樣後，只要將此阻劑圖樣作為遮罩來將被蝕刻膜蝕刻即可。亦即，使用阻劑圖樣來將被蝕刻膜蝕刻之工程中，僅必須有阻劑圖樣的形成工程與被蝕刻膜的蝕刻工程。由此，使用阻劑圖樣來將被蝕刻膜蝕刻之工程中，比起使用硬遮罩來將蝕刻之工程能夠刪減工程數。
由以上事實，相對於僅能夠適用於硬遮罩之專利文獻2中記載的技術而言，不僅能夠適用於硬遮罩也能夠適用於阻劑圖樣之本實施形態中的電漿蝕刻方法，在也可適用於泛用性高的阻劑圖樣這一點，可謂具有非常優良的優勢。
再者，本實施形態中，在使用通常僅使用於被蝕刻膜的蝕刻之電漿蝕刻裝置而在阻劑圖樣的側壁形成含有硼的保護膜這一點，非常地優良。特別是，電漿蝕刻裝置中，藉由使用包含堆積性氣體與蝕刻氣體之混合氣體，而能夠調整使得在阻劑圖樣的側壁選擇性地形成含有硼的保護膜這一點具有優勢。
例如，當在遮罩圖樣的側壁形成含有硼的保護膜時，例如若使用CVD裝置，則必須首先以覆蓋遮罩圖樣之方式形成了保護膜後，再藉由施以非等向性蝕刻而使得僅在遮罩圖樣的側壁留下保護膜。相對於此，電漿蝕刻裝置中，藉由調整堆積性氣體與蝕刻氣體之比率及由電漿獲得的離子之入射能量，便能僅在遮罩圖樣的側壁形成含有硼的保護膜。這意味著，使用電漿蝕刻裝置而在遮罩圖樣的側壁形成含有硼的保護膜之工程，比起使用CVD裝置而在遮罩圖樣的側壁形成含有硼的保護膜之工程能夠更簡化。
又，使用電漿蝕刻裝置而在遮罩圖樣的側壁形成含有硼的保護膜之構成中，在遮罩圖樣的側壁形成了含有硼的保護膜後，不需將處理室開放，而能夠接續地以遮罩圖樣與保護膜作為遮罩而實施被蝕刻膜之電漿蝕刻。特別是，含有硼的保護膜若曝露於大氣，則保護膜恐有和大氣中的氧或水分反應而變質之可能性。有關這一點，按照本實施形態，如上述般，在1個電漿蝕刻裝置的處理室中，不需將處理室對大氣開放而係連續進行在遮罩圖樣的側壁形成含有硼的保護膜之工程、及以遮罩圖樣與保護膜作為遮罩之被蝕刻膜的電漿蝕刻工程。由此，按照本實施形態，就能夠在維持對電漿之耐性高的保護膜的品質的狀態下實施被蝕刻膜之電漿蝕刻這一點，係為有用技術性思想。 ＜進一步的琢磨點＞
上述的本實施形態中的電漿蝕刻方法中，是在藉由包含含有硼的氣體之堆積性氣體與蝕刻氣體之混合氣體而產生的電漿中，調整堆積性氣體與蝕刻氣體之比率、及從電漿獲得的離子的入射能量，藉此僅在遮罩圖樣的側壁形成含有硼的保護膜。有關這一點，例如當遮罩圖樣中存在圖樣密度高的區域與圖樣密度低的區域，且圖樣密度的疏密差大的情形下，會導致圖樣密度高的區域中僅在遮罩圖樣的側壁形成含有硼的保護膜，但另一方面圖樣密度低的區域中不僅在遮罩圖樣的側壁，在被蝕刻膜的表面也會形成保護膜。這是因為，比起圖樣密度高的區域中的表面積，圖樣密度低的區域中的表面積相對地變小，其結果，圖樣密度低的區域中的每單位表面積的堆積膜的膜厚，會變得比圖樣密度高的區域中的每單位表面積的堆積膜的膜厚還厚的緣故。
是故，本實施形態中的電漿蝕刻方法中，當遮罩圖樣中存在圖樣密度高的區域與圖樣密度低的區域，且圖樣密度的疏密差大的情形下，在圖樣密度低的區域中，可能發生含有硼的保護膜在被蝕刻膜上未被完全除去而殘留。在此情形下，在圖樣密度低的區域中，恐有因殘留在被蝕刻膜上的含有硼的保護膜而無法實施被蝕刻膜的電漿蝕刻之可能性。
鑑此，本實施形態中設想遮罩圖樣中存在圖樣密度高的區域與圖樣密度低的區域，且圖樣密度的疏密差大之情形下，而施以進一步的琢磨。以下說明此琢磨點。
圖6為具有被蝕刻膜與形成於被蝕刻膜上的阻劑圖樣之基板，且阻劑圖樣中存在圖樣密度高的區域與圖樣密度低的區域之基板模型化示意圖。
此處，如圖6所示，在基板301上形成有被蝕刻膜302，在此被蝕刻膜302上形成有阻劑圖樣303。此時，如圖6所示，區域RA中，形成於被蝕刻膜302上的阻劑圖樣303的圖樣密度高。另一方面，區域RB中，形成於被蝕刻膜302上的阻劑圖樣303的圖樣密度低。也就是說，形成被蝕刻膜302上的阻劑圖樣303中，存在圖樣密度的疏密差。像這樣構成的基板301，例如被搬入至圖1所示電漿蝕刻裝置100的處理室106，配置於在處理室106的內部配置之平台103上。
接著，如圖7所示，對於配置於平台103上的基板301，在阻劑圖樣303的側壁形成含有硼的保護膜304。亦即，本實施形態中，在阻劑圖樣303的側壁形成含有硼的保護膜304。
此時，電漿蝕刻裝置中的保護膜304的形成工程，是一面將基板301的溫度維持在10℃以上100℃以下，一面在處理室內基於包含含有硼的氣體(堆積性氣體)與蝕刻氣體之混合氣體來生成電漿，藉此進行。又，本實施形態中，調整堆積性氣體亦即含有硼的氣體與蝕刻氣體之添加比率。又，保護膜304的形成工程中，例如從圖1所示連接至電漿蝕刻裝置100的平台103之高頻電源113，將RF偏壓(高頻電力)施加於基板301(相當於圖1的被處理基板102)。藉此，調整從電漿獲得的離子的入射能量。依此方式，調整堆積性氣體亦即含有硼的氣體與蝕刻氣體之添加比率、及從電漿獲得的離子的入射能量。其結果，如圖7所示，區域RA中，電漿中包含的離子會被濺射至形成於被蝕刻膜302的表面上之保護膜304，藉此能夠除去形成於被蝕刻膜302上的保護膜304。另一方面，如圖7所示，區域RB中，形成於被蝕刻膜302的表面上之保護膜304的膜厚比區域RA還厚，因此形成於被蝕刻膜302上的保護膜304會殘留。
亦即，如圖7所示，阻劑圖樣303的圖樣密度高的區域RA中，會在阻劑圖樣303的側壁選擇性地形成含有硼的保護膜304。另一方面，如圖7所示，阻劑圖樣303的圖樣密度低的區域RB中，不僅在阻劑圖樣303的側壁形成含有硼的保護膜304，在露出的被蝕刻膜302的表面(上面)也會形成含有硼的保護膜304。這是因為，比起圖樣密度高的區域RA中的表面積，圖樣密度低的區域RB中的表面積相對地變小，其結果，圖樣密度低的區域RB中的每單位表面積的保護膜304的膜厚，會變得比圖樣密度高的區域RA中的每單位表面積的保護膜304的膜厚還厚的緣故。
接著，如圖8所示，除去形成於圖樣密度低的區域RB的被蝕刻膜302上的保護膜304。此工程便是本實施形態中的電漿蝕刻工程的進一步的琢磨點。
作為進一步的琢磨點，為了除去形成於圖樣密度低的區域RB的被蝕刻膜302上的保護膜304，係採用以下所示之電漿蝕刻工程。具體而言，實施以下所示處理條件下的電漿蝕刻。例如，作為此處理條件，是將微波的電力設為500W，且將RF偏壓以10W施加，且使用以100ml/min導入至處理室之CF4 氣體、及以50ml/min導入至處理室之HBr氣體、及以50ml/min導入至處理室之Ar氣體的混合氣體。此外，作為處理條件，使用一面將處理室的內壓保持在0.5Pa，一面將基板201(晶圓)的溫度維持在40℃之條件。依此方式，如圖8所示，在圖樣密度低的區域RB中便能除去形成於被蝕刻膜302的表面上的保護膜304。
此處，例如實施圖7所示形成保護膜304之工程後，若將基板301的表面曝露於大氣中，則恐有大氣中包含的氧或水分和保護膜304反應而保護膜的表面變質之可能性。由此，圖7所示形成保護膜304之工程、及圖8所示除去形成於圖樣密度低的區域RB的被蝕刻膜302上的保護膜304之工程，理想是不將處理室(腔室)開放而連續地實施。
依以上方式，藉由採用本實施形態中的電漿蝕刻工程的進一步的琢磨點，便能除去形成於圖樣密度低的區域RB的被蝕刻膜302上的保護膜304。其後，如圖9所示，電漿蝕刻裝置中，在圖樣密度高的區域RA中以阻劑圖樣303與保護膜304作為遮罩而將被蝕刻膜302蝕刻。藉此，能夠和保護膜304匹配而在被蝕刻膜302形成孔圖樣305。另一方面，圖樣密度低的區域RB中，形成於被蝕刻膜302的表面之保護膜304被除去，因此區域RB中也能夠以阻劑圖樣303與保護膜304作為遮罩而將被蝕刻膜302蝕刻。其結果，在區域RB也能夠和保護膜304匹配而在被蝕刻膜302形成孔圖樣306。
以上，已基於實施形態具體地說明了本發明者所完成之發明，但本發明並非限定於上述實施形態，在不脫離其要旨的範圍內當然可做各種變更。
例如，上述實施形態中，作為含有硼元素的氣體是說明使用BCl3 氣體的例子，但不限於此，能夠使用BF3 氣體或BBr3 氣體等。
此外，上述實施形態中，作為含有氮元素的氣體是說明使用N2 氣體的例子，但不限於此，能夠使用NH3 氣體或NF3 氣體等。
又，上述實施形態中，作為含有氟元素的氣體是說明使用CF4 氣體的例子，但不限於此，能夠使用CHF3 氣體或CH2 F氣體或CH3 F氣體或C4 F8 氣體等。
100:電漿蝕刻裝置 101:腔室 102:被處理基板 103:平台 104:噴淋板 105:介電體窗 106:處理室 107:氣體供給裝置 108:導波管 109:電磁波產生用電源 110:磁場產生線圈 111:電漿 112:直流電源 113:高頻電源 201:基板 202:被蝕刻膜 203:阻劑圖樣 204:保護膜 205:孔圖樣 301:基板 302:被蝕刻膜 303:阻劑圖樣 304:保護膜 305:孔圖樣 306:孔圖樣
[圖1]實施形態中的電漿蝕刻裝置的構成示意圖。 [圖2]實施形態中的電漿蝕刻工程示意截面圖。 [圖3]實施形態中的電漿蝕刻工程示意截面圖。 [圖4]形成於阻劑圖樣的側壁的保護膜的膜厚與電漿處理時間之關係示意圖。 [圖5]實施形態中的電漿蝕刻工程示意截面圖。 [圖6]實施形態中的電漿蝕刻工程示意截面圖。 [圖7]實施形態中的電漿蝕刻工程示意截面圖。 [圖8]實施形態中的電漿蝕刻工程示意截面圖。 [圖9]實施形態中的電漿蝕刻工程示意截面圖。
201:基板
202:被蝕刻膜
203:阻劑圖樣
204:保護膜

Claims (9)

  1. 一種電漿處理方法，係使用遮罩而將被蝕刻膜做電漿蝕刻之電漿處理方法，其特徵為，具有：堆積工程，一面對供成膜有前述被蝕刻膜的試料載置之試料台供給高頻電力一面使含有硼元素的堆積膜堆積於前述遮罩；及蝕刻工程，於前述堆積工程後使用電漿將前述被蝕刻膜蝕刻；前述堆積工程，是使用含硼元素氣體與含氮元素氣體的混合氣體而生成之電漿來進行。
  2. 如請求項1記載之電漿處理方法，其中，前述含硼元素氣體，為三氯化硼氣體，前述含氮元素氣體，為氮氣體。
  3. 一種電漿處理方法，係使用遮罩而將被蝕刻膜做電漿蝕刻之電漿處理方法，其特徵為，具有：堆積工程，一面對供成膜有前述被蝕刻膜的試料載置之試料台供給高頻電力一面使含有硼元素的堆積膜堆積於前述遮罩；及蝕刻工程，於前述堆積工程後使用電漿將前述被蝕刻膜蝕刻；前述堆積工程，是使用BCl3氣體與N2氣體與CF4氣體與Ar氣體的混合氣體而生成之電漿來進行。
  4. 如請求項1至請求項3中任一項記載之電漿處理方法，其中， 更具有：除去工程，使用電漿除去堆積於前述被蝕刻膜的堆積膜，前述除去工程，在前述堆積工程與前述蝕刻工程之間進行。
  5. 如請求項4記載之電漿處理方法，其中，前述除去工程的電漿，是使用溴化氫氣體與含氟元素氣體的混合氣體而生成。
  6. 如請求項5記載之電漿處理方法，其中，前述含氟元素氣體，為CF4氣體。
  7. 如請求項4記載之電漿處理方法，其中，前述除去工程的電漿，是使用CF4氣體與HBr氣體與Ar氣體的混合氣體而生成。
  8. 如請求項1至請求項3中任一項記載之電漿處理方法，其中，前述被蝕刻膜，為多晶矽膜、氧化矽膜或氮化矽膜。
  9. 如請求項5至請求項7中任一項記載之電漿處理方法，其中，前述被蝕刻膜，為多晶矽膜、氧化矽膜或氮化矽膜。
TW109114146A 2019-06-26 2020-04-28 電漿處理方法 TWI753413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2019/025449 2019-06-26
PCT/JP2019/025449 WO2020100339A1 (ja) 2019-06-26 2019-06-26 プラズマ処理方法

Publications (2)

Publication Number Publication Date
TW202101584A TW202101584A (zh) 2021-01-01
TWI753413B true TWI753413B (zh) 2022-01-21

Family

ID=70731057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114146A TWI753413B (zh) 2019-06-26 2020-04-28 電漿處理方法

Country Status (6)

Country Link
US (1) US11658040B2 (zh)
JP (1) JPWO2020100339A1 (zh)
KR (2) KR20210002099A (zh)
CN (1) CN112437973A (zh)
TW (1) TWI753413B (zh)
WO (1) WO2020100339A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US20150303069A1 (en) * 2012-07-10 2015-10-22 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720785B2 (ja) * 1994-02-22 1998-03-04 日本電気株式会社 半導体装置の製造方法
US6248252B1 (en) * 1999-02-24 2001-06-19 Advanced Micro Devices, Inc. Method of fabricating sub-micron metal lines
US7105431B2 (en) * 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP2009021584A (ja) 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
JP2009200080A (ja) 2008-02-19 2009-09-03 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2010161162A (ja) * 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
KR20120001339A (ko) * 2010-06-29 2012-01-04 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
JP5913830B2 (ja) * 2011-04-21 2016-04-27 株式会社アルバック シリコン基板のエッチング方法
KR20160085043A (ko) * 2015-01-07 2016-07-15 에스케이하이닉스 주식회사 패턴 형성 방법
CN116631865A (zh) * 2016-01-20 2023-08-22 应用材料公司 用于侧向硬模凹槽减小的混合碳硬模
KR102607278B1 (ko) * 2016-04-28 2023-11-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP6667410B2 (ja) 2016-09-29 2020-03-18 東京エレクトロン株式会社 ハードマスクおよびその製造方法
US10672618B2 (en) * 2017-09-26 2020-06-02 International Business Machines Corporation Systems and methods for patterning features in tantalum nitride (TaN) layer
KR102172031B1 (ko) * 2018-01-31 2020-10-30 주식회사 히타치하이테크 플라스마 처리 방법, 및 플라스마 처리 장치
CN113785383A (zh) * 2019-06-20 2021-12-10 东京毅力科创株式会社 通过选择性氮化硼或氮化铝沉积的高度选择性氧化硅/氮化硅蚀刻

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US20150303069A1 (en) * 2012-07-10 2015-10-22 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Also Published As

Publication number Publication date
US20200411327A1 (en) 2020-12-31
KR102660694B1 (ko) 2024-04-26
WO2020100339A1 (ja) 2020-05-22
CN112437973A (zh) 2021-03-02
TW202101584A (zh) 2021-01-01
JPWO2020100339A1 (ja) 2021-02-15
US11658040B2 (en) 2023-05-23
KR20210002099A (ko) 2021-01-06
KR20230058178A (ko) 2023-05-02

Similar Documents

Publication Publication Date Title
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
KR102023784B1 (ko) 질화규소막 에칭 방법
US10901321B2 (en) Strip process for high aspect ratio structure
KR20120132693A (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
TW201417181A (zh) 蝕刻及灰化期間低ｋ材料之側壁保護
KR100595065B1 (ko) 드라이 에칭 방법
TW200908144A (en) Methods for high temperature etching a high-k material gate structure
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
TW201530648A (zh) 乾式蝕刻方法
JP2008198659A (ja) プラズマエッチング方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
TW202004902A (zh) 基板處理方法及基板處理裝置
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
TWI753413B (zh) 電漿處理方法
JP2021028968A (ja) 基板および基板処理方法
JP7202489B2 (ja) プラズマ処理方法
JP4128365B2 (ja) エッチング方法及びエッチング装置
US20090032192A1 (en) Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same
JP4778715B2 (ja) 半導体の製造方法
TW202420375A (zh) 含銦化合物半導體之後處理
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체