TWI751975B - 影像感測器及其製造方法 - Google Patents

影像感測器及其製造方法 Download PDF

Info

Publication number
TWI751975B
TWI751975B TW105126414A TW105126414A TWI751975B TW I751975 B TWI751975 B TW I751975B TW 105126414 A TW105126414 A TW 105126414A TW 105126414 A TW105126414 A TW 105126414A TW I751975 B TWI751975 B TW I751975B
Authority
TW
Taiwan
Prior art keywords
photodetector
layer
reflector
semiconductor substrate
image sensor
Prior art date
Application number
TW105126414A
Other languages
English (en)
Other versions
TW201729405A (zh
Inventor
李岳川
陳嘉展
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201729405A publication Critical patent/TW201729405A/zh
Application granted granted Critical
Publication of TWI751975B publication Critical patent/TWI751975B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種具有反射器之背面照射(Backside Illuminated；BSI)影像感測器係被提供。畫素感測器係配置於半導體基材之底側上，且此畫素感測器包含光偵測器，其中此光偵測器配置於半導體基材內。內連接結構係配置於半導體基材和畫素感測器下，且內連接結構包含內連接層和接觸窗。其中，此接觸窗係由內連接層延伸至畫素感測器。反射器係配置於光偵測器下，且介於內連接層和光偵測器之間。反射器係配置以朝光偵測器反射入射輻射線。一種製作背面照射影像感測器之方法亦被提供。

Description

影像感測器及其製造方法
本揭露係有關一種影像感測器，且特別是提供一種影像感測器及其製作方法。
許多現今之電子元件包含影像感測器，其中影像感測器可將光學影像轉換為用以代表光學影像之數位資料。一般用於電子元件中之影像感測器的一種型式係背面照射(Backside Illumination；BSI)影像感測器。背面照射影像感測器包含光偵測器之陣列，其中光偵測器之陣列係位於內連接結構上，且其係配置於相對側，以做為內連接結構，並用以接收輻射線。此種配置允許輻射線可照射於光偵測器上，且輻射線不會被內連接結構中之傳導特徵阻擋，故背面照射影像感測器對於入射輻射線具有高感光度。
一實施例為一種影像感測器。此影像感測器包含畫素感測器、內連接結構、反射器和隔離區域。畫素感測器係配置於半導體基材之底側上，且畫素感測器包含光偵測 器，且此光偵測器配置於半導體基材內。內連接結構係配置於半導體基材和畫素感測器下。其中，內連接結構包含內連接層與接觸窗，且接觸窗由內連接層延伸至畫素感測器。前述之反射器係配置於光偵測器下，且介於內連接層和光偵測器之間。反射器係配置以朝光偵測器反射入射輻射線。隔離區域係延伸至半導體基材之底側內，且隔離區域係配置沿第一方向相鄰於光偵測器，其中反射器包含第一部份。第一部份沿第一方向延伸於光偵測器下，且反射器更包含一第二部份，其中第二部份由第一部份延伸至隔離區域內，第一方向平行第一部份的上表面。
另一實施例為一種製作影像感測器之方法。此方法係先形成第一層間介電(Interlayer Dielectric；ILD)層，以覆蓋半導體基材和畫素感測器，其中畫素感測器係配置於半導體基材上。然後，對第一ILD層進行蝕刻，以形成反射區域於畫素感測器之光偵測器上，其中畫素感測器之光偵測器係配置於半導體基材中。接著，形成反射器於光偵測器上，且此反射器形成於反射區域中。之後，形成第二ILD層，以覆蓋反射器。而後，形成內連接層於第一ILD層和第二ILD層上，且此內連接層電性耦合接觸窗。其中，接觸窗係由內連接層延伸至畫素感測器。
又一實施例為一種影像感測器。此影像感測器包含內連接結構、光偵測器和反射器。內連接結構係配置於半導體基材下，且此內連接結構包含堆疊於ILD區域內之傳導特徵的層。光偵測器係配置於半導體基材內。前述之反射 器係配置於光偵測器下，且介於內連接結構和光偵測器之間。其中，反射器係配置以朝光偵測器反射入射輻射線。反射器具有彎曲之頂表面，且相較於頂表面之中心，頂表面之邊緣係較靠近半導體基材。
100/200A/200B/200C/200D/300/600/700/800/900/1000A/1000B/1000C/1000D/1100A/1100B/1200/ 1300/1400/1500/1600/1700A/1700B/1700C/1700D/1800A/1800B/1900/2000/2100/2200/2300/2400/2500/2600/2700:剖視圖
400:電路圖
500:上視圖
2800/2900:流程圖
102/512/514:反射器
104/508/510:光偵測器
106/504/506:畫素感測器
108:輻射線
110/306:內連接層
112:接觸窗
114:半導體基材
116:浮動擴散節點
118:轉移電晶體
120:閘極
122:閘極介電層
124:通道區域
126:內連接結構
128:層間介電區域
202:第一部份
204:第二部份
206/212/604/904/1002/1008/1014/1302/1704/2604:上表面或頂表面
208:隔離區域
210:側壁表面
214/1502:下表面或底表面
216:焦點平面
302:延伸部份
304:側壁間隔
308/310:傳導特徵
312:內連接窗
314:支撐元件
316:保護層
318:彩色濾光層
320:微透鏡
402:電源
404:重置電晶體
406:源極跟隨電晶體
408:行選擇電晶體
410:輸出端
502:邏輯區域
602/1012/2602:層間介電層
702/802:開口
704/804/1202/1402/1702/1902/2202/2502:光阻層
706/806/1004/1010/1504/1706/1904/2204/2504:蝕刻劑
902/1006:反射層
2802/2804/2806/2808/2810/2812/2814/2816/2902/2904/2906/2908/2910/2912/2914/2916/2918:操作
C:中心軸
T/T1/T2:厚度
W:寬度
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸可任意地增加或減少。
〔圖1〕係繪示具有反射器之背面照射(Backside Illuminated；BSI)影像感測器之一些實施例之剖視圖。
〔圖2A〕至〔圖2D〕係繪示圖1之反射器的各種實施例之剖視圖。
〔圖3〕係繪示圖1之BSI影像感測器的一些更詳盡之實施例的剖視圖。
〔圖4〕係繪示圖1之BSI影像感測器中之畫素感測器的一些實施例之電路圖。
〔圖5〕係繪示圖1之BSI影像感測器的一些實施例之上視圖。
〔圖6〕至〔圖9〕、〔圖10A〕至〔圖10D〕、〔圖11A〕、〔圖11B〕、〔圖12〕至〔圖16〕、〔圖17A〕至〔圖17D〕、〔圖18A〕、〔圖18B〕和〔圖19〕至〔圖27〕係繪示製 造具有反射器之BSI影像感測器之方法的各種實施例之一系列剖視圖。
〔圖28〕與〔圖29〕係繪示製造具有反射器之BSI影像感測器之方法的各種實施例之流程圖。
以下的揭露提供了許多不同的實施例或例子，以實施發明之不同特徵。以下所描述之構件與安排的特定例子係用以簡化本揭露。當然這些僅為例子，並非用以做為限制。舉例而言，在描述中，第一特徵形成於第二特徵上方或上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施例，而也可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施例，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各例子中重複參考數字及/或文字。這樣的重複係基於簡單與清楚之目的，以其本身而言並非用以指定所討論之各實施例及/或配置之間的關係。
另外，在此可能會使用空間相對用語，例如「向下(beneath)」、「下方(below)」、「較低(lower)」、「上方(above)」、「較高(upper)」等等，以方便描述來說明如圖式所繪示之一元件或一特徵與另一(另一些)元件或特徵之關係。除了在圖中所繪示之方向外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用之空間相對描述符號。
一些背面照射(Backside Illuminated；BSI)影像感測器包含配置於半導體基材內之光偵測器陣列，且此半導體基材係位於內連接結構上。光偵測器自內連接結構延伸，並深入至半導體基材。光偵測器亦可自靠近內連接結構處延伸。光偵測器係配置於內連接結構之相對側上，以接收輻射線(如光)。
為了增加光偵測器對於輻射線之感光度，光偵測器可延伸更深入半導體基材，而可增加吸收輻射線之面積。然而，增加光偵測器延伸之深度會增加製作成本。其次，為了增加光偵測器對於輻射線之感光度，內連接結構之傳導特徵可用以朝光偵測器反射回輻射線，進而提供光偵測器兩種吸收輻射線之機會。然而，傳導特徵係藉著內連接結構之至少一層間介電(Interlayer Dielectric；ILD)層與光偵測器相隔開，故輻射線可能偏離至相鄰的畫素感測器，並引起干擾。
本揭露係針對高感光度與低干擾且具有反射器之BSI影像感測器。在一些實施例中，畫素感測器配置於半導體基材之底側上，且畫素感測器包含配置於半導體基材內之光偵測器。內連接結構係配置於半導體基材下，且內連接結構包含接觸窗，其中此接觸窗係由內連接結構之內連接層延伸至畫素感測器。反射器係配置於光偵測器下，且介於內連接層與光偵測器。反射器係配置以將通過光偵測器之輻射線反射回光偵測器。
藉著配置反射器於光偵測器下，光偵測器有利地具有兩種吸收輻射線的機會，且此輻射線係照射於光偵測器上。第一種機會發生於當幅射線初始照射於光偵測器上，且第二種機會發生於當輻射線反射回光偵測器。如此一來，光偵測器對於入射之輻射線具有高感光度。再者，藉著配置反射器於內連接層與光偵測器之間，反射器係靠近光偵測器，且干擾係有利地減少。
請參照圖1，且具有反射器102之BSI影像感測器之一些實施例的剖示圖100係被提供。如圖所繪，反射器102係配置於畫素感測器106之光偵測器104下，且反射器102係配置以將通過光偵測器104之輻射線108反射回光偵測器104。藉著將輻射線108反射回光偵測器104，光偵測器104具有高感光度。反射器102進一步地係配置於內連接層110上，且內連接層110係藉由接觸窗112電性耦合畫素感測器106，其中接觸窗112延伸於內連接層110與畫素感測器106之間。藉著配置反射器102於內連接層110上，並介於內連接層110和光偵測器104之間，此反射器102係靠近光偵測器104，且畫素感測器106與相鄰之畫素感測器(未顯示)間的干擾係極小的。
畫素感測器106係配置於半導體基材114之底側，且畫素感測器106包含光偵測器104。光偵測器104係配置以吸收照射在其上之輻射線108，且於一些實施例中，光偵測器104接觸反射器102。其次，光偵測器104係配置於半導體基材114中，或以其他方式包含相對摻雜形式之摻 雜半導體區域，做為半導體基材114之鄰近區域。在一些實施例中，畫素感測器106更包含浮動擴散節點(Floating Diffusion Node；FDN)116與轉移電晶體118。FDN 116係配置以儲存由光偵測器104轉移之電荷，且轉移電晶體118係配置以選擇性地轉移電荷至FDN 116。FDN 116係配置於半導體基材114中，或以其他方式包含相對摻雜形式之摻雜半導體區域，做為半導體基材114之鄰近區域。轉移電晶體118包含配置於半導體基材114上之閘極120。閘極120係橫向地相鄰於光偵測器104，且以閘極介電層122與半導體基材144間隔。再者，轉移電晶體118包含配置於半導體基材114中之源極區域/汲極區域，其中源極區域/汲極區域分別係位於閘極120之相對側，並於閘極120上定義通道區域124。在一些實施例中，源極區域/汲極區域之一者係光偵測器104，及/或源極區域/汲極區域之一者係FDN 116。
內連接結構126位於畫素感測器106與半導體基材114下面，且內連接結構126覆蓋畫素感測器160之底側與半導體基材114之底側。內連接結構126不但包含內連接層110與接觸窗112，且還有ILD區域128。內連接層110係藉由一或多個傳導特徵(未顯示)所定義，且接觸窗112由傳導特徵之一者延伸至畫素感測器106。在一些實施例中，接觸窗112延伸至轉移電晶體118之閘極120。ILD區域128覆蓋並隔絕內連接層110與接觸窗112，以及一些實施例中之反射器102。
請參照圖2A至圖2D，圖1之反射器102的各種實施例之剖視圖200A至剖視圖200D係被提供。如圖2A之剖視圖200A所繪示，反射器102包含第一部份202和第二部份204，其中第二部份204沿著光偵測器104配置。反射器102於第一部份202和第二部份204間係不連續的，且於一些實施例中，第一部份202和第二部份204係不同之材料。在其他實施例中，第一部份202和第二部份204係相同之材料。第一部份202和第二部份204可例如為銅、鈦、鉻、鈮、鉛、鈀、金、銀、鋁、鋁銅、鎢或其他反射材料等。
第一部份202係配置於光偵測器下，且於內連接層110上。在一些實施例中，第一部份202接觸光偵測器104。其次，第一部份202橫向地由光偵測器104之第一側朝向光偵測器104之第二側延伸，其中光偵測器104之第二側係相對於第一側。在一些實施例中，第一部份202以均一的厚度T橫向延伸，及/或以第一部份202之上表面或頂表面206為平面且面向光偵測器104之方式橫向延伸。隔離區域208係配置於光偵測器104之第一側上，且於一些實施例中，轉移電晶體118係配置於光偵測器104之第二側上。隔離區域208從第一部份202延伸出來至半導體基材114之底側。
第二部份204係配置於第一部份202上，且第二部份204係配置於隔離區域208內。在一些實施例中，第二部份204接觸第一部份202及/或被隔離區域208限制。再者，第二部份204從第一部份202延伸出來至隔離區域 208。在一些實施例中，第二部份204以均一的寬度W延伸至隔離區域208中，及/或以側壁表面210為平面且面向光偵測器104之方式延伸。
藉著沿著光偵測器104配置第一部份202和第二部份204，通過光偵測器104之輻射線108可被反射回光偵測器104。其次，藉著配置第二部份204，使其橫向地相鄰於光偵測器104，輻射線108可被避免朝相鄰之畫素感測器(未顯示)反射。舉例而言，輻射線108可從第一部份202反射，並朝向相鄰之畫素感測器(未顯示)和第二部份204，再從第二部份204反射回光偵測器104。因此，光偵測器104具有高感光度，且其干擾極小。
如圖2B之剖視圖200B所繪示之內容，反射器102包含第一部份202和第二部份204，且於第一部份202和第二部份204間連續地延伸。其次，第一部份202和第二部份204係相同的材料。舉例而言，第一部份202和第二部份204可例如為銅、鈦、鉻、鈮、鉛、鈀、金、銀、鋁、鋁銅、鎢或其他反射材料等。
如圖2C之剖視圖200C所繪示之內容，反射器102具有一內凹之上表面或頂表面212與凸出之下表面或底表面214。上表面或頂表面212與下表面或底表面214橫向地延伸於光偵測器104之相對側，且於一些實施例中，上表面或頂表面212與下表面或底表面214具有相同的足跡。此足跡係上表面或頂表面212或下表面或底表面214投影至水平面的二維投影。在一些實施例中，反射器102對於中心軸 C係對稱的，其中此中心軸C係垂直於上表面或頂表面212，且配置於反射器102之寬度W的中心點。其次，在一些實施例中，由反射器102之邊緣橫向地移動至中心點時，反射器102之厚度T係由0或預期之數值增加。
藉著配置反射器102於光偵測器104下，通過光偵測器104之輻射線108可被反射回光偵測器104。如此一來，光偵測器104具有高感光度。再者，藉著配置具有內凹剖面之反射器102的上面或頂面，輻射線108係被聚焦於焦點平面216，其中焦點平面216係橫向地延伸並通過光偵測器104。舉例而言，平行照射於上表面或頂表面212上之輻射線108的光線可被反射至焦點平面216上共同之焦點。如此一來，干擾係極小的。
如圖2D之剖視圖200D所繪示之內容，反射器102之上表面或頂表面212係內凹的，且反射器102之下表面或底表面214係平面的。其次，由反射器102之邊緣橫向地移動至反射器102之寬度W的中心點時，反射器102之厚度T係減少的。
請參照圖3，圖1之BSI影像感測器的一些更詳盡之實施例的剖視圖300係被提供。如圖所繪，半導體基材114能容納隔離區域208和畫素感測器106於半導體基材114之底側上。半導體基材114可例如為矽之大基材或其他半導體。隔離區域208係配置以電性及/或光性隔離畫素感測器106與相鄰之畫素感測器(未顯示)，且隔離區域208延伸至半導體基材114中。其次，隔離區域208係配置於畫素 感測器106之相對側上，且於一些實施例中，橫向地圍繞畫素感測器106。隔離區域208可例如為淺溝槽隔離(Shallow Trench Isolation；STI)區域、植入隔離區域或深溝槽隔離(Deep Trench Isolation；DTI)區域。畫素感測器106係配置以感測入射光，且畫素感測器106包含光偵測器104。再者，在一些實施例中，畫素感測器106包含FDN 116和轉移電晶體118。畫素感測器106可例如為主動式畫素感測器(Active Pixel Sensor；APS)。
光偵測器104和FDN 116係配置於半導體基材中，且係相對摻雜形式(n型或p型)之摻雜半導體區域，以做為半導體基材114之各自區域，其中此些各自區域係圍繞摻雜半導體區域。光偵測器104係配置以產生並儲存對入射輻射線反應之電荷，且FDN 116係配置以儲存由光偵測器104轉移至此之電荷。在一些實施例中，光偵測器104及/或FDN 116具有減少的深度及/或集中度的多個橫向延伸302，分別做為光偵測器104及/或FDN 116的主體。
轉移電晶體118係配置以轉移電荷至FDN 116，其中此電荷係累積於光偵測器104中。轉移電晶體118包含配置於半導體基材114上之閘極120，其中閘極120係橫向相鄰於光偵測器104。閘極120係藉著閘極介電層122與半導體基材114相隔開，且於一些實施例中，閘極120具有側壁表面，且此側壁表面沿著側壁間隔304配置。閘極120可例如為金屬、摻雜多晶矽或其他傳導材料。閘極介電層122可例如為二氧化矽、高k介電材料[即具有超過3.9之介 電常數(k)的介電材料]或其他介電材料。側壁間隔304可例如為氮化矽、氮氧化矽或其他介電材料。轉移電晶體118更包含源極區域/汲極區域。源極區域/汲極區域配置於半導體基材114中，且源極區域/汲極區域係分別配置於閘極120之相對側上，並定義通道區域124於閘極120上。其中，閘極120選擇性地傳導施加於閘極120之偏壓。源極區域/汲極區域係相對摻雜形式之摻雜半導體區域，以做為半導體基材114之各自區域，其中此些各自區域係圍繞摻雜半導體區域。在一些實施例中，源極區域/汲極區域之一者係光偵測器104，及/或源極區域/汲極區域之一者係FDN 116。
內連接結構126係位於半導體基材114與畫素感測器106下，且內連接結構126覆蓋畫素感測器106之底側和半導體基材114之底側。內連接結構126包含ILD區域128與複數個內連接層110和306(即金屬層)，且此些內連接層110和306堆疊於ILD區域128內。在一些實施例中，ILD區域128可例如為二氧化矽、低k介電材料[即具有低於3.9之介電常數(k)的介電材料]、矽磷玻璃(Phosphosilicate Glass；PSG)、其他介電材料或上述材料之任意組合。舉例而言，ILD區域128可包含二氧化矽或PSG層與複數個低k介電層，且此些低k介電層堆疊於二氧化矽或PSG層下。
內連接層110和306係藉由各自的傳導特徵308所定義，如線或墊。其次，在一些實施例中，相較於其他內連接層110共有之厚度T2，最遠離半導體基材之內連接層306具有較大之厚度T1。內連接層110和306藉由內連接 窗312電性耦合另一者，且內連接窗312於相鄰之內連接層延伸。再者，最靠近半導體基材114之內連接層110係藉由一或多個接觸窗112電性耦合畫素感測器106，且此些接觸窗112係由內連接層110延伸至畫素感測器106。舉例而言，接觸窗112可由內連接層110延伸至轉移電晶體118之閘極120。內連接層110和306、接觸窗112和內連接窗312可例如為銅、鈦、鉻、鈮、鉛、鈀、金、銀、鋁、鎢或其他反射材料等之金屬。
反射層102係配置於光偵測器104下，且反射層102係配置以將通過光偵測器104之輻射線朝光偵測器104反射回。藉著朝光偵測器104反射回輻射線，光偵測器104具有高感光度。反射器102係進一步地配置於最靠近半導體基材114之內連接層110上。藉著配置反射器102於最靠近半導體基材114之內連接層110上，反射器102係靠近光偵測器104。其次，可能反射至相鄰之畫素感測器(未顯示)的輻射線係少的且干擾極小。在一些實施例中，反射器102直接鄰接光偵測器104，及/或反射器102係根據圖2A至圖2D之實施例的一者配置。再者，在一些實施例中，反射器102係銅、鈦、鉻、鈮、鉛、鈀、金、銀、鋁、鎢、其他傳導材料或上述材料之任意組合。
在一些實施例中，支撐元件314係透過內連接結構126配置並附加於半導體基材114下。支撐元件314可例如為大基材或積體電路(Integrated Circuit；IC)晶片。在一些實施例中，IC晶片係透過內連接結構126電性耦合畫 素感測器106。IC晶片可舉例包含額外之半導體基材(未顯示)和配置於額外之半導體基材上的額外之內連接結構(未顯示)。
保護層316係配置於半導體基材114和畫素感測器106上，且保護層316配置於半導體基材114做為內連接結構126的相對側。保護層316包含填滿彩色濾光層318且以微透鏡320覆蓋之井。保護層316可例如為介電層之多層堆疊，且此多層堆疊可例如為堆疊於一對氧化層間之氮化層。彩色濾光層318係配置以選擇性地傳送指定之光色或指定之輻射線波長至畫素感測器106，且微透鏡320係配置以聚焦入射之輻射線至彩色濾光層318及/或畫素感測器106上。
請參照圖4，圖1之BSI影像感測器中之畫素感測器106的一些實施例之電路圖400係被提供。如圖所繪示之內容，FDN 116係選擇性地藉由轉移電晶體118耦合光偵測器104，且FDN 116係選擇性地藉由重置電晶體(Reset Transistor)404耦合電源402。光偵測器104可例如為光二極體，及/或電源402可例如為直流(Direct Current；DC)電源。轉移電晶體118係配置以轉移電荷至FDN 116，其中此電荷係累積於光偵測器104中。重置電晶體404係配置以清除儲存於FDN 116之電荷。FDN 116限制限制源極跟隨電晶體(Source Follower Transistor)406，其中源極跟隨電晶體406選擇性地耦合電源402至行選擇電晶體(Row Select Transistor)408，且行選擇電晶體408選擇性地耦 合源極跟隨電晶體406至輸出端410。源極跟隨電晶體406係配置以非破壞地讀取並放大儲存於FDN 116之電荷，且行選擇電晶體408係配置以對讀出電路選擇畫素感測器106。
當圖1之BSI影像感測器中的畫素感測器106被描述為如圖4所繪示的五個電晶體(5T)APS，畫素感測器106之其他實施例可包含更多或更少電晶體。舉例而言，畫素感測器106之其他實施例可包含如二個、三個或六個電晶體。
請參照圖5，圖1之BSI影像感測器的一些實施例之上視圖500係被提供。如圖所繪示之內容，BSI影像感測器之邏輯區域502橫向圍繞隔離區域208，其中畫素感測器106、504和506係被配置於隔離區域208內。邏輯區域502可包含如邏輯及/或記憶元件(未顯示)，且邏輯及/或記憶元件係配置以讀取及/或儲存畫素感測器106、504和506對應入射輻射線索產生之資料。隔離區域208係配置以隔離畫素感測器106、504和506，且隔離區域208可例如為STI區域。
畫素感測器106、504和506係被指定輻射線之各波長。在一些實施例中，畫素感測器106、504和506係擇一地被指定為輻射線之紅光波長(即大約620奈米至750奈米)、輻射線之綠光波長(即大約495奈米至570奈米)和輻射線之藍光波長(即大約450奈米至495奈米)。舉例而言，標示為「R」之畫素感測器506係指定為輻射線之紅光波長， 標示為「B」之畫素感測器504係指定為輻射線之藍光波長，且標示為「G」之畫素感測器106係指定為輻射線之綠光波長。再者，在一些實施例中，根據拜爾過濾器馬賽克(Bayer Filter Mosaic)，畫素感測器106、504和506交錯於紅光波長、綠光波長和藍光波長之間。
依據圖1、圖2A至圖2D或圖3中之畫素感測器106，畫素感測器106、504和506係各別地配置，且畫素感測器106、504和506包含各別的彩色濾光層(未顯示)，其中，根據輻射線之指定波長，此些各別的彩色濾光層係配置以過濾入射之輻射線。舉例而言，如圖3所示，畫素感測器106包含配置於其上之彩色濾光層318。其次，畫素感測器106、504和506包含各別的光偵測器104、508和510，以及各別的反射器102、512和514(未顯示於圖中)，其中此些各別的反射器102、512和514位於光偵測器104、508和501下。
在一些實施例中，依據對各畫素感測器106、504和506之輻射線的指定波長，反射器102、512和514係不同之材料。反射器102、512和514之材料可選自於優化輻射線之指定波長的反射係數之材料。舉例而言，指定為輻射線之綠光波長的反射器102可為對綠光波長具有高反射係數(相對於藍光波長和紅光波長)之第一材料，指定為輻射線之藍光波長的反射器512可為對藍光波長具有高反射係數(相對於綠光波長和紅光波長)之第二材料，且指定為輻射 線之紅光波長的反射器514可為對紅光波長具有高反射係數(相對於綠光波長和藍光波長)之第三材料。
再者，在一些實施例中，反射器102、512和514係以與此矩陣之一中心間的距離成正比及/或在遠離此矩陣之此中心之方向中的方式，分別橫向偏移於光偵測器104、508和510。此橫向的偏移可例如係就光偵測器104、508和510之邊緣及/或中心與反射器102、512和514而言。在一些實施例中，光偵測器104、508和510之中心、反射器102、512和514與矩陣係指各自之足跡的質量中心。此足跡係指投影至水平面的二維投影。
請參照圖6至圖9、圖10A至圖10D、圖11A、圖11B、圖12至圖16、圖17A至圖17D、圖18A、圖18B和圖19至圖27，製造具有反射器102(請參照如圖10C、圖11A、圖17C、圖18A或圖22)之BSI影像感測器之方法的各種實施例之一系列剖視圖係被提供。
如圖6之剖視圖600所繪示之內容，第一ILD層602係形成以覆蓋隔離區域208、畫素感測器106和半導體基材114。其次，在一些實施例中，第一ILD層602係形成具有平面之上表面或頂表面604，及/或第一ILD層602係以二氧化矽、PSG或低k介電材料所形成。隔離區域208延伸至半導體基材114中，且隔離區域208係配置於光感測器106之相對側上。光感測器106包含光偵測器104，且於一些實施例中，光感測器106亦包含FDN 116和轉移電晶體118。光偵測器104和FDN 116係配置於半導體基材114 中。轉移電晶體118包含閘極120，其中閘極120配置於半導體基材114上，且閘極120藉著閘極介電層122與半導體基材114隔開。再者，轉移電晶體118包含源極區域/汲極區域，其中源極區域/汲極區域分別配置於閘極120之相對側上，以於閘極120下定義出通道區域124。源極區域/汲極區域可例如為光偵測器104和FDN 116。甚者，在一些實施例中，轉移電晶體118包含側壁間隔304，且此側壁間隔304沿著閘極120之側壁表面排列。
在一些實施例中，形成第一ILD層602之流程包含沉積或用別的方法生成第一ILD層602於隔離區域208、畫素感測器106和半導體基材114上。舉例而言，第一ILD層602可例如係藉由化學氣相沉積(Chemical Vapor Deposition；CVD)或物理氣相沉積(Physical Vapor Deposition；PVD)等氣相沉積方法沉積，或者利用熱氧化法生成。之後，對第一ILD層602之上表面或頂表面604進行平面化。此平面化可藉由化學機械研磨(Chemical Mechanical Polish；CMP)進行。
請參照圖7至圖9和圖10A至圖10D，製造具有反射器102(請參照如圖10C)之BSI影像感測器之方法的第一實施例之一系列剖視圖700至900與1000A至1000D係被提供。第一實施例可例如參考圖2A。
如圖7之剖視圖700所繪示之內容，對第一ILD層602進行第一蝕刻，以形成第一開口702。第一開口702係形成以曝露半導體基材114，並曝露隔離區域208，其中 此隔離區域208係位於橫向相鄰於光偵測器104的位置。其次，第一開口702係形成以定義出反射器102(請參照如圖10C)形成於其中之反射區域，且在一些實施例中，第一開口702係形成於橫向相鄰轉移電晶體124之位置。甚者，在一些實施例中，進行第一蝕刻之流程包含沉積並圖案化第一光阻層於第一ILD層602上。之後，當使用第一光阻層704做為光罩時，第一蝕刻劑706係施加於第一ILD層602，以形成第一開口702。於形成第一開口702後，第一光阻層704係被移除。
如圖8之剖視圖800所繪示之內容，透過第一開口702(請參照如圖7)對隔離區域208進行第二蝕刻，以形成第二開口802於隔離區域208中。在一些實施例中，第二開口802係受限於隔離區域208來形成，故第二開口802之側壁表面和第二開口802之下表面或底表面係與半導體基材114之整體分隔開來並隔離。其次，在一些實施例中，進行第二蝕科之流程包含沉積並圖案化第二光阻層804於第一ILD層602上，且部份地填滿第一開口702，因此隔離區域208係部份地被曝露出。之後，當使用第二光阻層804做為光罩時，第二蝕刻劑806係施加於隔離區域208，以形成第二開口802。於形成第二開口802後，第二光阻層804係被移除。
如圖9之剖視圖900所繪示之內容，第一反射層902形成以覆蓋第一ILD層602，並填滿第一開口702和第二開口802(請參照如圖7與圖8)。其次，在一些實施例中，第 一反射層902係形成具有平面之上表面或頂表面904，及/或第一反射層902係以鋁、銀、金、鋁銅、銅或其他金屬形成。甚者，在一些實施例中，形成第一反射層902之流程包含沉積或以其他方法生成第一反射層902，以覆蓋第一ILD層602，並填滿第一開口702和第二開口802。之後，對第一反射層902之上表面或頂表面904進行平面化，以平面化第一反射層902之上表面或頂表面904。
如圖10A之剖視圖1000A所繪示之內容，對第一反射層902進行第三蝕刻，以回蝕第一反射層902，直至第一反射層902之上表面或頂表面904大約係與隔離區域208之上表面或頂表面1002一致。在一些實施例中，進行第三蝕刻之流程包含對第一反射層902施加第三蝕刻劑1004，直至第一反射層902之上表面或頂表面904大約係與隔離區域208之上表面或頂表面1002一致。相對於第一ILD層602，第三蝕刻劑1004可例如係對第一反射層902優先的(即較為敏感)。
如圖10B之剖視圖1000B所繪示之內容，第二反射層1006係形成以覆蓋第一ILD層602，並填滿第一開口702(請參照如圖10A)。其次，在一些實施例中，第二反射層1006係形成具有平面之上表面或頂表面1008，及/或第二反射層1006係以鋁、銀、金、鋁銅、銅或其他金屬。甚者，在一些實施例中，形成第二反射層1006之流程包含沉積或以其他方法生成第二反射層1006，以覆蓋第一ILD層602，並填滿第一開口702。之後，對第二反射層1006之上表面或 頂表面1008進行平面化，以平面化第一反射層1006之上表面或頂表面1008。
如圖10C之剖視圖1000C所繪示之內容，對第二反射層1006進行第四蝕刻，以回蝕第二反射層1006之上表面或頂表面1008至低於第一ILD層602之上表面或頂表面604，因此第二反射層1006係限制於第一開口702中。於進行第四蝕刻後，於第一開口702和第二開口802(請參照如圖8)中之第一反射層902與第二反射層1006的區域整體地定義出反射器102。在一些實施例中，進行第四蝕刻之流程包含對第二反射層1006施加第四蝕刻劑1010，直至第二反射層1006係回蝕至第一開口702。
如圖10D之剖視圖1000D所繪示之內容，第二ILD層1012形成以填滿第一開口702(請參照如圖10C)，並具有上表面或頂表面1014，其中上表面或頂表面1014係與第一ILD層602之上表面或頂表面604一致。在一些實施例中，第二ILD層1012係形成以具有上表面或頂表面1014，且此上表面或頂表面1014係與第一ILD層602之上表面或頂表面604共平面。其次，在一些實施例中，第二ILD層1012可例如係以二氧化矽、PSG或低k介電材料所形成。甚者，在一些實施例中，形成第二ILD層1012之流程包含沉積或以其他方法生成第二ILD層1012，以填滿第一開口702，並覆蓋第一ILD層602。之後，對第二ILD層1012之上表面或頂表面進行平面化，及/或第二ILD層1012係回蝕。
請參照圖7至圖9、圖11A與圖11B，製造反射器102(請參照如圖11A)之方法的第二實施例之一系列剖視圖700至900、1100A和1100B係被提供。圖11A和圖11B之操作係被進行，以替代圖10A至圖10D的操作，且係於圖7至圖9的操作之後。第二實施例可例如參考圖2B。
如圖11A之剖視圖1100A所繪示之內容，對第一反射層902進行第三蝕刻，以回蝕第一反射層902之上表面或頂表面904至低於第一ILD層602之上表面或頂表面604，因此第一反射層902係受限於第一開口702和第二開口802(請參照如圖8)。於進行第三蝕刻後，於第一開口702和第二開口802(請參照如圖8)中之第一反射層902的區域定義出反射器102。在一些實施例中，進行第三蝕刻之流程包含對第一反射層902進行第三蝕刻劑1004，直至第一反射層902之上表面或頂表面904係明顯地被回蝕。
如圖11B之剖視圖1100B所繪示之內容，第二ILD層1012係形成以填滿第一開口(請參照如圖11A)，並具有上表面或頂表面1014，其中上表面或頂表面1014係與第一ILD層602之上表面或頂表面604一致。其次，在一些實施例中，形成第二ILD層1012之流程包含沉積或以其他方法生成第二ILD層1012，且接著對第二ILD層1012之上表面或頂表面1014進行平面化及/或回蝕。
請參照圖12至圖16和圖17A至圖17D，製造反射器102(請參照如圖17C)之方法的第三實施例之一系列剖視圖1200至1600和1700A至1700D係被提供。圖12至圖16 和圖17A至圖17D之操作係被進行，以替代前述方法之第一實施例與第二實施例的操作，且係於圖6的操作之後。第三實施例可例如參考圖2C。
如圖12之剖視圖1200所繪示之內容，第三光阻層1202係形成於第一ILD層602上，並於光偵測器104之相對側橫向地延伸。在一些實施例中，形成第三光阻層1202之流程包含沉積第三光阻層1202於第一ILD層602上，且接著利用第一光罩圖案化第三光阻層1202。
如圖13之剖視圖1300所繪示之內容，第一回焊(reflow)或蝕刻製程係進行於第三光阻層1202上，以彎曲第三光阻層1202之上表面或頂表面1302，故上表面或頂表面1302係凸出的。在一些實施例中，第一回焊或蝕刻製程係一回焊製程，且此回焊製程包含加熱第三光阻層1202直至第三光阻層1202開始熔融且第三光阻層1202之上表面或頂表面1302彎曲時。舉例而言，回焊製程可藉由以110℃至130℃的環境溫度加熱第三光阻層1202的方式來進行。
如圖14之剖視圖1400所繪示之內容，第四光阻層1402係形成於第一ILD層602上，並位於第三光阻層1202之相對側。在一些實施例中，第四光阻層1402係形成以具有厚度T1，厚度T1係大於第三光阻層1202之厚度T2，及/或第四光阻層1402係橫向地相鄰於第三光阻層1202。其次，在一些實施例中，形成第四光阻層1402之流程包含沉積第四光阻層1402於第一ILD層602和第三光阻層1202上，且接著利用第二光罩圖案化第四光阻層。甚者，在一些 實施例中，依照第三光阻層1202，第四光阻層1402係以相反之光阻類型所形成，因此第一光罩和第二光罩係相同的。舉例而言，第三光阻層1202可為正型光阻，且第二光阻層1402可為負型光阻，或者反之亦可。
如圖15之剖視圖1500所繪示之內容，第五蝕刻係進行至第一ILD層602中，以形成第一開口702於光偵測器104上，且第一開口702具有凸出之下表面或底表面1502。其次，第一開口702係形成，以定義反射器102(請參照如圖17C)形成於其中之反射區域，且於一些實施例中，第一開口702係形成於轉移電晶體124和隔離區域208之間。甚者，在一些實施例中，進行第五蝕刻之流程包含對第一ILD層602、第三光阻層1202與第四光阻層1402(請參照如圖14)施加第五蝕刻劑1504，以形成第一開口702。第五蝕刻劑1504對第一ILD層602、第三光阻層1202和第四光阻層1402係相同優先的，因此第三光阻層1202和第四光阻層1402係被侵蝕。於形成第一開口702後，第三光阻層1202和/或第四光阻層1402係被移除。
如圖16之剖視圖1600所繪示之內容，第一反射層902係形成，以覆蓋第一ILD層602，並填滿第一開口702(請參照如圖15)。其次，在一些實施例中，第一光阻層902係形成具有平面之上表面或頂表面904。甚者，在一些實施例中，形成第一反射層902之流程包含沉積或以其他方式生成第一反射層902，且接著對第一反射層902進行平面化。
如圖17A之剖視圖1700A所繪示之內容，第五光阻層1702係形成於第一反射層902上，並橫向延伸於光偵測器104之相對側間。在一些實施例中，形成第五光阻層1702之流程包含沉積第五光阻層1702於第一反射層902上，且接著利用第三光罩圖案化第五光阻層1702。第三光罩可例如係相同於第一光罩。
如圖17B之剖視圖1700B所繪示之內容，第二回焊或蝕刻製程係進行於第五光阻層1702上，以彎曲第五光阻層1702之上表面或頂表面1704，故上表面或頂表面1704係凸出的。在一些實施例中，第二回焊或蝕刻製程係一回焊製程，且此回焊製程包含加熱第五光阻層1702直至第五光阻層1702開始熔融且第五光阻層1702之上表面或頂表面1704彎曲時。
如圖17C之剖視圖1700C所繪示之內容，對第一反射層902進行第六蝕刻，以回蝕第一反射層902之上表面或頂表面904至低於第一ILD層602之上表面或頂表面604，故第一反射層902係受限於第一開口702。其次，第六蝕刻彎曲第一反射層902之上表面或頂表面904，故上表面或頂表面係凸出的。於進行第六蝕刻後，第一開口702中之第一反射層902的區域定義出反射器102。在一些實施例中，進行第六蝕刻之流程包含對第一反射層902和第五光阻層1702施加第六蝕刻劑1706，直至第一反射層902係明顯地回蝕。第六蝕刻劑1706對第五光阻層1702和第一反射層 902係相同優先的，故施加第六蝕刻劑1706時，第五光阻層1702係被侵蝕並移除。
如圖17D之剖視圖1700D所繪示之內容，第二ILD層1012係形成，以填滿第一開口702(請參照如圖17C)，並具有上表面或頂表面1014，其中上表面或頂表面1014係與第一ILD層602之上表面或頂表面604一致。在一些實施例中，形成第二ILD層1012之流程包含沉積或以其他方式生成第二ILD層1012，且接著對第二ILD層1012進行平面化。
請參照圖12至圖16、圖18A和圖18B，製造反射器102(請參照如圖18A)之方法的第四實施例之一系列剖視圖1200至1600、1800A和1800B係被提供。圖18A和圖18B之操作係被進行，以替代圖17A至圖17D的操作，且係於圖12至圖16的操作之後。第四實施例可例如參考圖2D。
如圖18A之剖視圖1800A所繪示之內容，對第一反射層902進行第六蝕刻，以回蝕第一反射層902之上表面或頂表面904至低於第一ILD層602之上表面或頂表面，因此第一反射層902係受限於第一開口702。於進行第六蝕刻後，第一開口702中之第一反射層902的區域定義出反射器。在一些實施例中，進行第六蝕刻之流程包含對第一反射層902施加第六蝕刻劑1706，直至第一反射層係明顯地被回蝕。
如圖18B之剖視圖1800B所繪示之內容，第二ILD層1012係形成，以填滿第一開口702(請參照如圖 18A)，並具有上表面或頂表面1014，其中上表面或頂表面1014係與第一ILD層602之上表面或頂表面604一致。在一些實施例中，形成第二ILD層1012之流程包含沉積或以其他方式生成第二ILD層1012，且接著對第二ILD層1012進行平面化。
請參照圖19至圖23，製造反射器102(請參照如圖22)之方法的第五實施例之一系列剖視圖1900至2300係被提供。圖19至圖23之操作係被進行，以替代前述方法之第一實施例、第二實施例、第三實施例與第四實施例的操作，且係於圖6的操作之後。第五實施例可例如參考圖2D。
如圖19之剖視圖1900所繪示之內容，對第一ILD層602進行第七蝕刻，以移除第一ILD層602之區域，其中此區域係橫向圍繞光偵測器104。其次，第七蝕刻係被進行，以定義出反射器102(請參照如圖22)形成於其中之反射區域，且在一些實施例中，第七蝕刻係被進行，以限制第一ILD層602於轉移電晶體124和隔離區域208間。甚者，在一些實施例中，進行第七蝕刻之流程包含沉積和利用第四光罩圖案化第六光阻層1902於第一ILD層602上。之後，利用第六光阻層1902做為光罩時，對第一ILD層602施加第七蝕刻劑1904，以移除第一ILD層602之周圍區域。
如圖20之剖視圖2000所繪示之內容，對第一ILD層602進行第三回焊或蝕刻製程，以彎曲第一ILD層602之上表面或頂表面604，故上表面或頂表面604係凸出的。在一些實施例中，第三回焊或蝕刻製程係一回焊製程， 且此回焊製程包含加熱第一ILD層602直至第一ILD層602開始熔融且第一ILD層602之上表面或頂表面604彎曲時。
如圖21之剖視圖2100所繪示之內容，第一反射層902係形成，以覆蓋第一ILD層602、畫素感測器106和半導體基材114。其次，在一些實施例中，第一光阻層902係形成具有平面之上表面或頂表面904。甚者，在一些實施例中，形成第一反射層902之流程包含沉積或以其他方式生成第一反射層902，且接著對第一反射層902進行平面化。
如圖22之剖視圖2200所繪示之內容，對第一反射層902進行第八蝕刻，以移除橫向圍繞光偵測器104及/或第一ILD層602之第一反射層902的區域。在一些實施例中，第八蝕刻係進一步地被進行，以限制第一反射層902直接於第一ILD層602上。於進行第八蝕刻後，配置於光偵測器104上之第一反射層902的區域定義出反射器102。在一些實施例中，進行第八蝕刻之流程包含沉積和利用第五光罩圖案化第七光阻層2202於第一反射層902上。第五光罩可例如係相同於第四光罩。之後，利用第七光阻層2202做為光罩時，對第一反射層902施加第八蝕刻劑2204，以移除第一反射層902之周圍區域。於移除周圍區域後，第七光阻層2202係被移除。
如圖23之剖視圖2300所繪示之內容，第二ILD層1012係形成，以覆蓋第一反射層902、畫素感測器106和半導體基材114。其次，在一些實施例中，第二ILD層1012係形成具有平面之上表面或頂表面1014。甚者，在一些實 施例中，形成第二ILD層1012之流程包含沉積或以其他方式生成第二ILD層1012，且接著對第二ILD層1012之上表面或頂表面1014進行平面化。
請參照圖24至圖27，依據前述實施例之一者，一系列繪示於形成反射器102(請參照如圖10C、圖11A、圖17C、圖18A或圖22)後所進行的後步驟之剖視圖2400至2700係被提供。雖然係依據圖10D之半導體結構所繪示，但此後步驟亦可進行於圖11B、圖17D、圖18B和圖23之半導體結構。
如圖24之剖視圖2400所繪示之內容，內連接結構306係形成於第一ILD層602和第二ILD層1012上，並藉著接觸窗112電性耦合閘極102，其中接觸窗112由內連接結構306，經過第一ILD層602及/或第二ILD層1012，延伸至畫素感測器306。在一些實施例中，接觸窗112延伸至轉移電晶體118之閘極102，及/或接觸窗112和內連接結構306係由傳導材料所形成，其中傳導材料可例如為銅、鋁、鎢、金或其他傳導材料。其次，在一些實施例中，接觸窗112和內連接結構306係依據類雙鑲嵌製程或類單鑲嵌製程所形成。類雙鑲嵌製程和類單鑲嵌製程分別係不限於銅的雙鑲嵌製程和單鑲嵌製程，因此其他材料可用以替代銅。
如圖25之剖視圖2500所繪示之內容，對內連接結構306進行第九蝕刻，以形成傳導特徵310於第一ILD層602和第二ILD層1012上。在一些實施例中，進行第九蝕刻之流程包含沉積並圖案化於內連接結構306上之第八光阻 層2502，故第八光阻層2502遮蔽相當於傳導特徵310之內連結構306的區域。之後，利用第八光阻層2502做為遮罩，對內連接結構306施加第九蝕刻劑2504，以形成傳導特徵310。隨後，第八光阻層2502係被移除。
如圖26之剖視圖2600所繪示之內容，第三ILD層2602係形成，以覆蓋內連接結構306、第一ILD層602和第二ILD層1012。其次，在一些實施例中，第三ILD層2602係形成具有平面之上表面或頂表面2604，及/或第三ILD層2602係由二氧化矽、PSG、低k介電材料或其他介電材料所形成。甚者，在一些實施例中，形成第三ILD層2602之流程包含沉積或以其他方式生成第三ILD層2602，且接著對第三ILD層2602進行平面化。
如圖未繪示之內容，對於額外之內連接結構，圖24至圖26之操作可重複進行。舉例而言，額外之內連接結構可形成於第三ILD層2602上，且額外之內連接結構可藉由內連接窗電性耦合內連接層306，其中內連接窗係由額外之內連接結構，經由第三ILD層2602，延伸至內連接層。額外之內連接結構可接著被進行第十蝕刻，以於第三ILD層2602上形成額外之傳導特徵，且第四ILD層可形成，以覆蓋額外之內連接層。
如圖27之剖視圖2700所繪示之內容，圖26之半導體結構係旋轉180度，且保護層316係形成於半導體基材114上。在一些實施例中，保護層316係由氮化矽或二氧化矽所形成。其次，在一些實施例中，形成保護層316之流程 包含沉積或藉由如熱氧化或氣相沉積等其他方法生成保護層316。亦如圖27之剖視圖2700所繪示之內容，彩色濾光層318係形成並埋藏於保護層316中，且微透鏡320係形成並覆蓋彩色濾光層318。
請參照圖28，製造具有反射器之BSI影像感測器之方法的各種實施例之流程圖2800係被提供。
於操作2802中，第一ILD層係形成，以覆蓋半導體基材之第一側和配置於第一側上之畫素感測器。請參照如圖6。
於操作2804中，對第一ILD層進行第一蝕刻，以於畫素感測器之光偵測器上形成開口。請參照如圖7或圖12至圖15。
於操作2806中，反射器形成於開口中，且於光偵測器上。請參照如圖8至10C、圖8、9與11A、圖16至17C，或者圖16與18A。
於操作2808中，第二ILD層係形成，以填滿反射器上之開口。請參照如圖10D、圖11B、圖17D或圖18D。
於操作2810中，內連接層係形成於第一ILD曾和第二ILD層上，且內連接層藉由接觸窗電性耦合畫素感測器，其中接觸窗係由內連接層延伸至畫素感測器。請參照如圖24。
於操作2812中，對內連接層進行第二蝕刻，以形成傳導特徵。請參照如圖25。
於操作2814中，第三ILD層係形成，以覆蓋內連接層。請參照如圖26。
於操作2816中，保護層、彩色濾光層、微透鏡或上述之組合係形成於半導體基材之第二側，其中半導體基材之第二側係相對於第一側。請參照如圖27。
請參照圖29，製造具有反射器之BSI影像感測器之方法的其他實施例之流程圖2900係被提供。
於操作2902中，第一ILD層係形成，以覆蓋半導體基材之第一側和配置於第一側上之畫素感測器。請參照如圖6。
於操作2904中，對第一ILD層型第一蝕刻，以移除橫向圍繞化素感測器之光偵測器的第一ILD層之區域。請參照如圖19。
於操作2906中，回焊製程係進行於第一ILD層上，以彎曲第一ILD層之上表面或頂表面。請參照如圖20。
於操作2908中，反射器形成於第一ILD層上。請參照如圖21和22。
於操作2910中，第二ILD層係形成，以覆蓋半導體基材、畫素感測器和反射器。請參照如圖23。
於操作2912中，內連接層係形成於第一ILD層和第二ILD層上，且內連接層藉由接觸窗電性耦合化素感測器，其中接觸窗由內連階層延伸至畫素感測器。請參照如圖24。
於操作2914中，對內連接層進行第二蝕刻，以形成傳導特徵。請參照如圖25。
於操作2916中，第三ILD層係形成，以覆蓋內連接層。請參照如圖26。
於操作2918中，保護層、彩色濾光層、微透鏡或上述之組合係形成於半導體基材之第二側，其中半導體基材之第二側係相對於第一側。請參照如圖27。
儘管圖28和圖29所描述之方法如圖所繪示，此些操作或項目之圖示的順序並無意圖限制本揭露。舉例而言，一些操作可以不同之順序操作，及/或與本揭露所描述及/或描述之操作或項目外之操作同時進行。其次，本揭露之一或多種態樣或實施例中，並非所有繪示之操作均須被實施，且本揭露所描述之一或多個操作可以一或多個操作及/或階段完成。
因此，如前所述，本揭露提供一種影像感測器。畫素感測器係配置於半導體基材之底側，且畫素感測器包含光偵測器，其中光偵測器配置於半導體基材內。內連接結構配置於半導體基材和畫素感測器下，且內連接結構包含內連接層與接觸窗，其中接觸窗由內連階層延伸至畫素感測器。反射器配置於光偵測器下，並介於內連接層和光偵測器間。反射器係配置以朝光偵測器反射入射輻射線。
在其他實施例中，本揭露提供一種製作影像感測器之方法。第一ILD層係形成，以覆蓋半導體基材和配置於半導體基材上之畫素感測器。對第一ILD層進行蝕刻，以 於畫素感測器之光偵測器上形成反射區域，其中畫素感測器之光偵測器係配置於半導體基材中。反射器係形成於光偵測器上，且於反射區域中。第二ILD層係形成，以覆蓋反射器。內連接層係形成於第一ILD層和第二ILD層上，且內連接層電性耦合接觸窗，其中接觸窗由內連接層延伸至畫素感測器。
在另一其他實施例中，本揭露提供一種影像感測器。所有內連接結構配置於半導體基材下，且內連接結構包含堆疊於ILD區域內之傳導特徵的層。光偵測器係配置於半導體基材內。反射器係配置於光偵測器下，且介於內連接結構和光偵測器之間。反射器係配置以朝光偵測器反射入射輻射線。
上述已概述數個實施例的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟習此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施例相同之目的及/或達到相同的優點。熟習此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟習此技藝者可在不脫離本揭露之精神和範圍下，在此進行各種之更動、取代與修改。
102‧‧‧反射器
104‧‧‧光偵測器
106‧‧‧畫素感測器
110/306‧‧‧內連接層
112‧‧‧接觸窗
114‧‧‧半導體基材
116‧‧‧浮動擴散節點
118‧‧‧轉移電晶體
120‧‧‧閘極
122‧‧‧閘極介電層
124‧‧‧通道區域
126‧‧‧內連接結構
128‧‧‧層間介電區域
208‧‧‧隔離區域
300‧‧‧剖視圖
302‧‧‧延伸部份
304‧‧‧側壁間隔
308/310‧‧‧傳導特徵
312‧‧‧內連接窗
314‧‧‧支撐元件
316‧‧‧保護層
318‧‧‧彩色濾光層
320‧‧‧微透鏡
T1/T2‧‧‧厚度

Claims (10)

  1. 一種影像感測器，包含：一畫素感測器，配置於一半導體基材之一底側上，其中該畫素感測器包含一光偵測器，且該光偵測器配置於該半導體基材內；一內連接結構，配置於該半導體基材和該畫素感測器下，其中該內連接結構包含一內連接層和一接觸窗，且該接觸窗由該內連接層延伸至該畫素感測器；一反射器，配置於該光偵測器下，且介於該內連接層和該光偵測器之間，其中該反射器配置以朝該光偵測器反射入射輻射線；以及一隔離區域，延伸至該半導體基材之該底側內，且該隔離區域係配置沿一第一方向相鄰於該光偵測器，其中該反射器包含一第一部份，該第一部份沿該第一方向延伸於該光偵測器下，且該反射器更包含一第二部份，該第二部份由該第一部份延伸至該隔離區域內，該第一方向平行該第一部份的一上表面。
  2. 如申請專利範圍第1項所述之影像感測器，其中該反射器於該第一部份和該第二部份間係連續的。
  3. 如申請專利範圍第1項所述之影像感測器，其中該第一部份的該上表面朝向該光偵測器，且該第 二部份以垂直於該第一部份之該上表面之一第二方向，延伸至該隔離區域內。
  4. 如申請專利範圍第1項所述之影像感測器，其中該第二部份之一底表面接觸該第一部份之一上表面。
  5. 如申請專利範圍第1項所述之影像感測器，更包含：一轉移電晶體，配置沿該第一方向相鄰於該畫素感測器，其中該接觸窗延伸至該轉移電晶體之一閘極。
  6. 一種製造影像感測器之方法，包含：形成一第一層間介電(Interlayer Dielectric；ILD)層，以覆蓋一半導體基材和一畫素感測器，其中該畫素感測器係配置於該半導體基材上；對該第一層間介電層進行一蝕刻，以形成一反射區域於該畫素感測器之一光偵測器上，其中該光偵測器配置於該半導體基材中；形成一反射器於該光偵測器上，且該反射器形成於該反射區域中；形成一第二層間介電層，以覆蓋該反射器；以及 形成一內連接層於該第一層間介電層和該第二層間介電層上，且該內連接層電性耦合一接觸窗，其中該接觸窗由該內連接層延伸至該畫素感測器。
  7. 一種影像感測器，包含：一內連接結構，配置於一半導體基材下，且該內連接結構包含堆疊於一層間介電區域內之複數個傳導特徵的複數層；一光偵測器，配置於該半導體基材內；以及一反射器，配置於該光偵測器下，且介於該內連接結構和該光偵測器之間，其中該反射器係配置以朝該光偵測器反射入射輻射線，該反射器具有彎曲之一頂表面，且相較於該頂表面之一中心，該頂表面之複數個邊緣係較靠近該半導體基材。
  8. 如申請專利範圍第7項所述之影像感測器，更包含：一電晶體，配置於該半導體基材下，且介於該內連接結構和該半導體基材之間，其中該電晶體包含一閘極電極，且該反射器係介於該閘極電極之一底表面和該光偵測器之間。
  9. 如申請專利範圍第8項所述之影像感測器，更包含： 一淺溝槽隔離區域，沿一第二方向延伸至該半導體基材之一下側，其中該光偵測器係沿一第一方向介於該淺溝槽隔離區域與該閘極電極之間，且該反射器突伸至該淺溝槽隔離區域，該第一方向垂直於該第二方向。
  10. 如申請專利範圍第9項所述之影像感測器，其中該反射器包含一第一部份與一第二部份，該第二部份正交該第一部份，該第一部份係位於該光偵測器之正下方，且該第二部份由該第一部份延伸至該淺溝槽隔離區域。
TW105126414A 2016-02-12 2016-08-18 影像感測器及其製造方法 TWI751975B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662294597P 2016-02-12 2016-02-12
US62/294,597 2016-02-12
US15/143,727 US9761623B2 (en) 2016-02-12 2016-05-02 Backside illuminated (BSI) image sensor with a reflector
US15/143,727 2016-05-02

Publications (2)

Publication Number Publication Date
TW201729405A TW201729405A (zh) 2017-08-16
TWI751975B true TWI751975B (zh) 2022-01-11

Family

ID=59561756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126414A TWI751975B (zh) 2016-02-12 2016-08-18 影像感測器及其製造方法

Country Status (3)

Country Link
US (1) US9761623B2 (zh)
CN (1) CN107086223A (zh)
TW (1) TWI751975B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186211A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3410486B1 (en) * 2017-06-02 2022-08-24 ams AG Resonant cavity enhanced image sensor
US10680024B2 (en) * 2017-08-17 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Concave reflector for complementary metal oxide semiconductor image sensor (CIS)
US10510794B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
US10367023B1 (en) * 2018-06-12 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor
US10872921B2 (en) * 2018-08-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method for fabricating the image sensor
US10879288B2 (en) 2018-09-05 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Reflector for backside illuminated (BSI) image sensor
US11482556B2 (en) * 2019-02-15 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low-noise image sensor having stacked semiconductor substrates
TWI707481B (zh) * 2019-03-08 2020-10-11 力晶積成電子製造股份有限公司 影像感測器及其製造方法
US11552205B2 (en) * 2020-11-13 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Optical sensing device having inclined reflective surface
CN112670234A (zh) * 2020-12-18 2021-04-16 华虹半导体(无锡)有限公司 用于cis器件的隔离区形成方法、半导体器件结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200586A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated imaging sensor with silicide light reflecting layer
WO2009146253A1 (en) * 2008-05-30 2009-12-03 Omnivision Technologies, Inc. Image sensor with focusing interconnections
WO2015042610A2 (en) * 2013-09-23 2015-03-26 Quantum Semiconductor Llc Superlattice materials and applications
WO2015182302A1 (ja) * 2014-05-30 2015-12-03 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090200586A1 (en) * 2008-02-08 2009-08-13 Omnivision Technologies, Inc. Backside illuminated imaging sensor with silicide light reflecting layer
WO2009146253A1 (en) * 2008-05-30 2009-12-03 Omnivision Technologies, Inc. Image sensor with focusing interconnections
EP2283519B1 (en) * 2008-05-30 2012-11-28 Omnivision Technologies, Inc. Image sensor with focusing interconnections
WO2015042610A2 (en) * 2013-09-23 2015-03-26 Quantum Semiconductor Llc Superlattice materials and applications
WO2015182302A1 (ja) * 2014-05-30 2015-12-03 ソニー株式会社 固体撮像装置、電子機器及び固体撮像装置の製造方法

Also Published As

Publication number Publication date
US9761623B2 (en) 2017-09-12
US20170236854A1 (en) 2017-08-17
TW201729405A (zh) 2017-08-16
CN107086223A (zh) 2017-08-22

Similar Documents

Publication Publication Date Title
TWI751975B (zh) 影像感測器及其製造方法
US11791356B2 (en) Image sensor device having a first lens and a second lens over the first lens
US11121166B2 (en) Image sensor device
US11088188B2 (en) Image sensor device
US10276616B2 (en) Image sensor device
TWI756301B (zh) 光感測元件及其形成方法
US10325949B2 (en) Image Sensor Device
KR102456271B1 (ko) 후면 정렬 마크가 있는 bsi 칩
US20060231898A1 (en) CMOS image sensor and method of manufacturing the same
TWI685093B (zh) 影像感測器、半導體影像感測器及其製造方法
US9627426B2 (en) Image sensor device and method for forming the same
US11990493B2 (en) Image sensor device with reflective structure
TWI685118B (zh) 積體晶片與影像感測器及其形成方法
KR20220147503A (ko) 이미지 센서를 위한 후면 구조체
TW202138767A (zh) 積體晶片以及形成積體晶片的方法
US9324752B2 (en) Image sensor device with light blocking structure
TWI749651B (zh) 影像感測器、積體晶片、形成影像感測器的方法
US20230361147A1 (en) Band-pass filter for stacked sensor
TWI717795B (zh) 影像感測器及其形成方法
US20240096917A1 (en) Image sensor structure and method for forming the same
KR102420729B1 (ko) 이미지 센서의 양자 효율을 증가시키도록 구성되는 렌즈 구조물