TWI751089B - 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法 - Google Patents

製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法 Download PDF

Info

Publication number
TWI751089B
TWI751089B TW110121953A TW110121953A TWI751089B TW I751089 B TWI751089 B TW I751089B TW 110121953 A TW110121953 A TW 110121953A TW 110121953 A TW110121953 A TW 110121953A TW I751089 B TWI751089 B TW I751089B
Authority
TW
Taiwan
Prior art keywords
multilayer ceramic
ceramic capacitor
electrode
metal
terminal electrode
Prior art date
Application number
TW110121953A
Other languages
English (en)
Other versions
TW202301388A (zh
Inventor
李文熙
Original Assignee
國立成功大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立成功大學 filed Critical 國立成功大學
Priority to TW110121953A priority Critical patent/TWI751089B/zh
Priority to US17/402,767 priority patent/US11810720B2/en
Priority to KR1020210112366A priority patent/KR102531307B1/ko
Priority to EP21193881.6A priority patent/EP4105954A1/en
Application granted granted Critical
Publication of TWI751089B publication Critical patent/TWI751089B/zh
Publication of TW202301388A publication Critical patent/TW202301388A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一種製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，係應用積層陶瓷電容器（Multi-layer ceramic capacitors, MLCC）利用薄層化介電陶瓷層厚度與數層鎳內電極堆疊，來達到高電容化之目的時製作出高密度的電極與陶瓷比的端邊與側邊。藉此，本發明以超低溫電化學沉積鍍膜技術製作低內應力的積層陶瓷電容器端電極與絕緣保護層，可提高積層陶瓷電容器的良率並降低製造成本。

Description

製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法
本發明係有關於一種製作積層陶瓷電容器端電極與印刷全面 積內電極保護層之方法，特別係指以超低溫電化學沉積鍍膜技術製作低內應力的積層陶瓷電容器端電極與絕緣保護層，可提高積層陶瓷電容器的良率並降低製造成本者。
如第１０圖所示，為端邊與側邊低密度鎳內電極結構，表三為 此傳統低鎳密度積層陶瓷電容器（Multi-layer ceramic capacitors, MLCC）端電極製作原理與方法，說明目前一般積層陶瓷電容器５之端電極製作係利用含玻璃之厚膜銅膏，利用浸鍍製程製作端電極成型，再利用高溫（800～900°C）在氮氣氣氛保護下進行熱處理燒結形成銅端電極５３，利用銅與鎳內電極５２形成合金歐姆接觸來並聯內電極５２達到低損耗高容值之目的，再利用銅膏內玻璃來連結介電陶瓷體５１與銅端電極５３。 表三
項目   傳統MLCC端電極技術
機制 原理 非均勻連接(接合)
方法 銅外電極連接鎳內電極
功能 歐姆接觸 銅-鎳合金
與brick結合 玻璃在銅外電極與brick結合
材料 有機 黏結劑+溶劑
無機 金屬銅粉+玻璃
製程 成型 浸鍍
熱處理 燒結(氮氣下800~900°C)
特色 外觀 五邊
物理性質 高應力、低密度
可靠度 熱循環阻力低
由表三可知，現有技術係使用厚膜導電銅膏，經過浸鍍製程成 型，再經過750～900°C的氮氣還原氣氛下熱處理約1小時，燒結成積層陶瓷電容器銅端電極。然而，此積層陶瓷電容器高溫還原氣氛端電極製程，由於高溫熱處理造成積層陶瓷電容產生高內應力釋放而造成元件裂縫與嚴重缺陷。
再者，該積層陶瓷電容器５在製作高電容值時除了需要降低內 電極５２與內電極５２之間的介電陶瓷層５１厚度，同時也要堆疊更多內電極５２的層數，惟此一來就容易造成中間有電極的密度遠高於兩邊只有介電陶瓷層５１的密度，進一步高溫燒結後就容易形成所謂麵包效應，如第１１圖所示，該積層陶瓷電容器上下會有如麵包般的凸起。對於前述製作高電容值的積層陶瓷電容器由於薄層化介電層與多內電極堆疊造成中間有電極部分與側邊無電極部分密度有極大差異之解決辦法，現有技術係利用在兩邊無電極部分補印刷陶瓷體來減少中間有電極部分與兩邊無電極部分之密度，另一種作法係在兩邊額外製作高溫陶瓷絕緣保護層，需要進行額外印刷陶瓷絕緣層，再進行超高溫還原氣氛保護下燒結，讓積層陶瓷電容器與保護層密切結合；藉此，以該等作法補足鎳內電極層厚度。然而，此積層陶瓷電容器以額外製作高溫陶瓷絕緣保護層製程，由於高溫熱處理造成積層陶瓷電容產生高內應力釋放而造成元件裂縫與嚴重缺陷。
鑑於目前積層陶瓷電容器端電極製程係屬於高溫還原氣氛燒 結，並且高電容積層陶瓷電容器燒結後因中間含多數電極堆疊與兩邊無電極空白陶瓷層密度差異造成凸起麵包效應，對於高電容積層陶瓷電容產生的內應力品質問題係一大挑戰，因此極需發展超低溫端電極技術。故，一般習用者係無法符合使用者於實際使用時之所需。
本發明之主要目的係在於，克服習知技藝所遭遇之上述問題並 提供一種以超低溫電化學沉積鍍膜技術製作低內應力的積層陶瓷電容器端電極與絕緣保護層，可提高積層陶瓷電容器的良率並降低製造成本之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法。
為達以上之目的，本發明係一種製作積層陶瓷電容器端電極與 印刷全面積內電極保護層之方法，其至少包含下步驟：步驟Ａ：提供一燒結過後沒有端電極的積層陶瓷電容器，該積層陶瓷電容器係由數層薄層化介電陶瓷層與數層內電極交互堆疊而成，且該積層陶瓷電容器之內電極係印刷全部面積，使該積層陶瓷電容器端邊具有高密度的內電極；步驟Ｂ：利用濕式化學浸置鍍膜方式，將該積層陶瓷電容器浸置在一溫度小於80°C的金屬溶液中，剛開始經過電化學沉積，在該內電極表面慢慢長成金屬鍍膜；以及步驟Ｃ：經過沉積1～2小時後，長在該內電極表面之金屬鍍膜持續成長而連在一起，使該積層陶瓷電容器端邊形成連接面的金屬鍍膜端電極。
於本發明上述實施例中，該濕式化學浸置鍍膜可使用一般金屬 電鍍、或金屬化學鍍含金屬置換化學鍍來達成。
於本發明上述實施例中，該積層陶瓷電容器之內電極與介電陶 瓷層之比值係大於1:50。
於本發明上述實施例中，該電化學沉積該金屬鍍膜端電極之材 料係與該內電極相同之金屬材料，或與該內電極形成合金金屬可作歐姆接觸之材料。
於本發明上述實施例中，該金屬鍍膜端電極為銅端電極、鎳端 電極、銅鎳合金端電極、銅錳鎳合金端電極、或鎳鉻矽合金端電極。
於本發明上述實施例中，該金屬溶液為硫酸銅、硫酸鎳、硫酸 錳、硫酸鉻、矽化合物或其組合。
於本發明上述實施例中，更包括步驟Ｄ：利用200～300°C之低 溫熱處理讓該積層陶瓷電容器兩側端邊的該金屬鍍膜端電極氧化成金屬氧化物作為絕緣保護層。
於本發明上述實施例中，該金屬鍍膜端電極與該介電陶瓷層之 連結力，包括來自該金屬鍍膜端電極與該介電陶瓷層之結合力，以及來自該內電極與該金屬鍍膜端電極之結合力。
為達以上之目的，本發明係一種製作積層陶瓷電容器端電極與 印刷全面積內電極保護層之方法，其至少包含下步驟：步驟Ａ１：提供一燒結過後沒有端電極的積層陶瓷電容器，該積層陶瓷電容器係由數層薄層化介電陶瓷層與數層內電極交互堆疊而成，且該積層陶瓷電容器之內電極係印刷全部面積，使該積層陶瓷電容器端邊具有高密度的內電極；步驟Ｂ１：將該積層陶瓷電容器浸鍍與低溫烘烤，經過小於200°C之熱處理後於該內電極表面製作出鋁端電極；以及步驟Ｃ１：利用濕式化學浸置鍍膜方式，將具有該鋁端電極之積層陶瓷電容器浸置在60～80°C的金屬溶液內10～60分鐘後，該積層陶瓷電容器之鋁端電極經過化學氧化還原置換反應，轉化成為相應該金屬溶液的金屬鍍膜端電極。
請參閱『第１圖～第９圖』所示，係分別為本發明之端邊與側 邊高密度鎳內電極示意圖、本發明高電容值高內鎳電極密度積層陶瓷電容器與一般低鎳內電極的積層陶瓷電容器之還原電位比較示意圖、本發明創新端電極製程與目前積層陶瓷電容器端電極製程之比較示意圖、本發明高電容積層陶瓷電容器側邊高密度鎳電極置換成銅端電極示意圖、本發明電鍍沉積後銅端電極光學顯微結構圖、本發明電鍍沉積中銅端電極電子顯微結構與材料分析圖、本發明之高電容積層陶瓷電容器浸置於低溫硫酸銅溶液後轉換成銅端電極示意圖、本發明之高電容積層陶瓷電容器浸置於低溫硫酸銅溶液從20分鐘到2小時後端電極逐漸轉換成銅端電極光學顯微結構圖、本發明積層陶瓷電容器低溫鋁端電極利用氧化還原化學置換反應轉化成銅端電極示意圖、本發明印刷全面積電極再製作兩邊保護絕緣層示意圖、本發明製作出全面積印刷且無麵包效應的高電容值的積層陶瓷電容器之光學顯微結構圖。如圖所示：本發明係一種製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，係應用積層陶瓷電容器（Multi-layer ceramic capacitors, MLCC）１利用薄層化介電陶瓷層１１厚度與數層鎳內電極１２堆疊，來達到高電容化之目的時製作出高密度的電極與陶瓷比的端邊與側邊，如第１圖所示。
第２圖係是以循環伏安法量測本發明所製作之積層陶瓷電容 器與傳統之積層陶瓷電容器的還原電位圖，其中圖(a)所示為本發明高電容值高鎳內電極密度積層陶瓷電容器的還原電位，圖(b)所示為一般低鎳內電極密度積層陶瓷電容器的還原電位。很明顯地，本發明所提高電容值積層陶瓷電容器因為有較高的鎳內電極密度偏向導體化，所以還原電位必較高，代表此端面或是側面容易進行電化學沉積鍍膜。
表一為此本發明高電容值高鎳內電極密度積層陶瓷電容器端 電極製程原理與方法，由於高電容積層陶瓷電容器的端邊有高密度的鎳內電極存在高還原電位，因此可以利用電化學沉積技術包含電鍍與化學鍍來製作端電極，此電化學沉積的金屬鍍膜端電極及材料可以是與內電極鎳相同材料，或是可以跟鎳內電極形成歐姆接觸的材料，而連結端電極與介電陶瓷層的結合力除了電化學沉積的金屬鍍膜端電極與介電陶瓷層結合力之外，還包含積層陶瓷電容器的高密度鎳內電極與電化學沉積的金屬鍍膜端電極的結合力。 表一
項目   本發明MLCC端電極技術
機制 原理 均勻連接(一體化)
方法 外電極衍生自內電極
功能 歐姆接觸 鎳-鎳
與brick結合 鎳外電極與鎳內電極結合
材料 有機 添加劑
無機 氯化鎳(NiCl 2)溶液
製程 成型 網版印刷與化學鍍
熱處理 烘乾(100°C)
特色 外觀 三邊
物理性質 低應力、高密度
可靠度 熱循環阻力高
傳統與本發明創新積層陶瓷電容器端電極的製程比較圖如第 ３圖所示，其中傳統製程利用厚膜銅膏進行浸鍍製程成型，再經由高溫氮氣下燒結成為銅端電極，如圖中以虛線Ａ框起之部分。本發明所提創新製程係以電化學沉積浸置得到銅端電極１３。
上述所提以電化學沉積浸置得到銅端電極之製程如第４Ａ圖 所示，而圖(a)為高電容積層陶瓷電容器端面具有高密度的鎳內電極１２，剛開始經過電化學沉積，在鎳內電極１２表面慢慢形成銅電極１３ａ如圖(b)所示。再經過沉積一段時間後，長在鎳內電極１２表面之銅電極１３ａ持續成長而連結在一起，形成一個端邊的銅端電極１３如圖(c)所示。其中，本發明電鍍沉積後銅端電極１３的光學顯微結構如第４Ｂ圖所示，為第４Ａ圖(c)光學顯微鏡看到完整結構電化學沉積銅端電極。而電鍍沉積中的銅端電極電子顯微結構如第４Ｃ圖(a)所示，為電子顯微鏡顯示的創新銅電極與鎳內電極之微結構電子影 像；其材料分析則如第４Ｃ圖(b)、(c)所示，分別為銅端電極材料分析與鎳內 電極材料分析，從中明顯可見銅端電極與鎳內電極具有良好連結。
以下實施例僅舉例以供了解本發明之細節與內涵，但不用於限 制本發明之申請專利範圍。
[實施方式一：積層陶瓷電容器端電極(I)] 本創新製程並不使用銅膏與高溫燒結氮氣爐，而是將燒結過後沒有端電極的積層陶瓷電容器１浸置在溫度80°C的硫酸銅溶液２中，如第５圖所示，首先在鎳內電極１２上端漸漸長成銅電極１３ａ，隨時間增長銅電極１３ａ與銅電極 １３ａ愈來愈靠近，約1小時後就形成連接面的銅端電極１３。如第６圖所示，將高電容積層陶瓷電容器浸置於溫度80°C的硫酸銅溶液從20分鐘到2小時，隨著浸置在硫酸銅溶液中時間不斷增長，積層陶瓷電容器的側邊銅端電極的生成愈趨向完整，亦如表二所示，當浸置時間愈長銅端電極形成愈完整，其介電特性的變化已愈來愈接近目前利用厚膜銅膏高溫氮氣下燒結的銅端電極的特性。 表二
  Cs tanD I.R.(Gohm)
20min 876nf 0.052 48.9
40min 920nf 0.056 32.5
60min 3.5uf 0.035 2.81
80min 3.4uf 0.037 2.31
100min 22uf 0.067 0.15
120min 22.9uf 0.068 0.12
目前厚膜銅膏燒結850°C, N 2 23.6 0.065 0.13
[實施方式二：積層陶瓷電容器端電極(II)] 如第７圖所示，本發明係將積層陶瓷電容器３浸鍍與低溫烘烤，經過小於200°C之熱處理後於該內電極表面製作出鋁端電極３１，再利用濕式化學浸置鍍膜方式，將具有該鋁端電極３１之積層陶瓷電容器３浸置在60～80°C的硫酸銅溶液２內10～60分鐘後，該積層陶瓷電容器３之鋁端電極３１經過化學氧化還原置換反應，成為積層陶瓷電容器３銅端電極３２，其電容特性與利用銅膏浸鍍高溫還原氣氛氮氣下燒結的積層陶瓷電容器銅端電極相當。
[實施方式三：積層陶瓷電容器絕緣保護層] 傳統高電容積層陶瓷電容器５燒結後因中間含多數內電極５２堆疊與兩邊無電極空白介電陶瓷層５１密度差異造成凸起麵包效應，如第１１圖所示。本發明提出解決方案是印刷全面積電極再製作兩邊絕緣保護層４３，如第８圖所示。本發明將內電極４２印刷全部面積，如此一來就不會有中間有內電極４２與兩旁沒有內電極４２造成的密度差異，如此做法不僅積層陶瓷電容器４內部產品製作均勻性高，可以讓印刷面積來到極大化，有利於藉由大面積達到高電容值的目的。唯一需要克服是在積層陶瓷的元件雙邊製作出絕緣保護層。
第９圖說明此絕緣保護層如前述高電容值的銅端電極一般，將 積層陶瓷元件浸置在溫度80°C硫酸銅溶液1小時後，讓雙邊側邊長出銅電極如第９圖(a)(b)所示，再經低溫250°C空氣中烘烤半小時後，讓兩側邊銅電極氧化成為氧化銅的絕緣保護層如第９圖(c)所示，但不影響鎳內電極的導電性。如此一來就可以製作出全面積印刷且無麵包效應的高電容值的積層陶瓷電容器。
因此，本發明主要技術特徵如下： 1.    積層陶瓷電容器的內電極層與介電陶瓷層必須大於1:50，除了增加介電陶 瓷側面的導電性也可以形成連續的端電極或側電極。 2.    此濕式化學浸置鍍膜技術可以用一般金屬電鍍或是金屬化學鍍含金屬置換化學鍍來達成。 3.    此化學鍍膜與積層陶瓷內電極是銅金屬或是可以形成合金金屬皆可，如此一來就可以與內電極形成良好電極連接歐姆接觸。 4.    此金屬鍍膜端電極與介電陶瓷層的連結力除了來自金屬鍍膜與介電陶瓷層結合力之外，也來自於內電極與金屬鍍膜的結合力。 5.    此側邊化學浸置的金屬鍍膜，經過適當熱處理條件，可以轉化成金屬氧化物當作絕緣保護層。
並且，本發明與現有技術的關鍵技術特徵區別在於： 1. 本創新技術同時不需要厚膜導電膏與保護氣氛下高溫燒結電極，在低溫下即可製作出超低內應力且適用於薄層介電層與多內電極的高電容值積層陶瓷電容器的端電極。 2. 本創新技術屬於在兩側邊額外以低溫（＜300°C）在空氣中熱處理製程來製作絕緣保護層，創新製程與積層陶瓷電容器的結合力主要來自內電極與絕緣保護層的連結力，因是屬於低溫製程，無須印刷製程與高溫還原氣氛熱處理製程，製程簡易並且絕緣保護層品質比目前製程更優化。
藉此，本創新技術適用於被動元件產業，可應用的商業產品包 含以銅電極取代相關貴金屬電極，例如：被動元件積層陶瓷電容器端電極、以及超低電阻晶片電阻器。
綜上所述，本發明係一種製作積層陶瓷電容器端電極與印刷全 面積內電極保護層之方法，可有效改善習用之種種缺點，以超低溫電化學沉積 鍍膜技術製作低內應力的積層陶瓷電容器端電極與絕緣保護層，可提高積層陶瓷電容器的良率並降低製造成本，進而使本發明之產生能更進步、更實用、更符合使用者之所須，確已符合發明專利申請之要件，爰依法提出專利申請。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限 定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。
（本發明部分） １:積層陶瓷電容器 １１:介電陶瓷層 １２:內電極 １３ａ:銅電極 １３:銅端電極 ２:硫酸銅溶液 ３:積層陶瓷電容器 ３１:鋁端電極 ３２:銅端電極 ４:積層陶瓷電容器 ４２:內電極 ４３:絕緣保護層 Ａ:虛線 （習用部分） ５:積層陶瓷電容器 ５１:介電陶瓷層 ５２:內電極 ５３:銅端電極
第１圖，係本發明之端邊與側邊高密度鎳內電極示意圖。 第２圖，係本發明高電容值高內鎳電極密度積層陶瓷電容器與一般低鎳內電 極的積層陶瓷電容器之還原電位比較示意圖。 第３圖，係本發明創新端電極製程與目前積層陶瓷電容器端電極製程之比較 示意圖。 第４Ａ圖，係本發明高電容積層陶瓷電容器側邊高密度鎳電極置換成銅端電 極示意圖。 第４Ｂ圖，係本發明電鍍沉積後銅端電極光學顯微結構圖。 第４Ｃ圖，係本發明電鍍沉積中銅端電極電子顯微結構與材料分析圖。 第５圖，係本發明之高電容積層陶瓷電容器浸置於低溫硫酸銅溶液後轉換成 銅端電極示意圖。 第６圖，係本發明之高電容積層陶瓷電容器浸置於低溫硫酸銅溶液從20分鐘 到2小時後端電極逐漸轉換成銅端電極光學顯微結構圖。 第７圖，係本發明積層陶瓷電容器低溫鋁端電極利用氧化還原化學置換反應 轉化成銅端電極示意圖。 第８圖，係本發明印刷全面積電極再製作兩邊保護絕緣層示意圖。 第９圖，係本發明製作出全面積印刷且無麵包效應的高電容值的積層陶瓷電 容器之光學顯微結構圖。 第１０圖，係習用端邊與側邊低密度鎳內電極示意圖。 第１１圖，係習用高電容積層陶瓷電容器燒結後造成凸起麵包效應示意圖。
1:積層陶瓷電容器
12:內電極
13:銅端電極
2:硫酸銅溶液

Claims (15)

  1. 一種製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其至少包含下步驟： 步驟Ａ：提供一燒結過後沒有端電極的積層陶瓷電容器，該積層陶瓷電容器係由數層薄層化介電陶瓷層與數層內電極交互堆疊而成，且該積層陶瓷電容器之內電極係印刷全部面積，使該積層陶瓷電容器端邊具有高密度的內電極； 步驟Ｂ：利用濕式化學浸置鍍膜方式，將該積層陶瓷電容器浸置在一溫度小於80°C的金屬溶液中，剛開始經過電化學沉積，在該內電極表面慢慢長成金屬鍍膜；以及 步驟Ｃ：經過沉積1～2小時後，長在該內電極表面之金屬鍍膜持續成長而連在一起，使該積層陶瓷電容器端邊形成連接面的金屬鍍膜端電極。
  2. 依申請專利範圍第１項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該濕式化學浸置鍍膜可使用一般金屬電鍍、或金屬化學鍍含金屬置換化學鍍來達成。
  3. 依申請專利範圍第１項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該積層陶瓷電容器之內電極與介電陶瓷層之比值係大於1:50。
  4. 依申請專利範圍第１項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該電化學沉積該金屬鍍膜端電極之材料係與該內電極相同之金屬材料，或與該內電極形成合金金屬可作歐姆接觸之材料。
  5. 依申請專利範圍第１或４項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該金屬鍍膜端電極為銅端電極、 鎳端電極、銅鎳合金端電極、銅錳鎳合金端電極、或鎳鉻矽合金端電極。
  6. 依申請專利範圍第１項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該金屬溶液為硫酸銅、硫酸鎳、硫酸錳、硫酸鉻、矽化合物或其組合。
  7. 依申請專利範圍第１項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，更包括下列步驟： 步驟Ｄ：利用200～300°C之低溫熱處理讓該積層陶瓷電容器兩側端邊的該金屬鍍膜端電極氧化成金屬氧化物作為絕緣保護層。
  8. 依申請專利範圍第１項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該金屬鍍膜端電極與該介電陶瓷層之連結力，包括來自該金屬鍍膜端電極與該介電陶瓷層之結合力，以及來自該內電極與該金屬鍍膜端電極之結合力。
  9. 一種製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其至少包含下步驟： 步驟Ａ１：提供一燒結過後沒有端電極的積層陶瓷電容器，該積層陶瓷電容器係由數層薄層化介電陶瓷層與數層內電極交互堆疊而成，且該積層陶瓷電容器之內電極係印刷全部面積，使該積層陶瓷電容器端邊具有高密度的內電極； 步驟Ｂ１：將該積層陶瓷電容器浸鍍與低溫烘烤，經過小於200°C之熱處理後於該內電極表面製作出鋁端電極；以及 步驟Ｃ１：利用濕式化學浸置鍍膜方式，將具有該鋁端電極之積層陶瓷電容器浸置在60～80°C的金屬溶液內10～60分鐘後，該積層陶瓷電容器之鋁端電極經過化學氧化還原置換反應，轉化成為相應該金屬溶液的金屬鍍膜端電極。
  10. 依申請專利範圍第９項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該濕式化學浸置鍍膜可使用一般金屬電鍍、或金屬化學鍍含金屬置換化學鍍來達成。
  11. 依申請專利範圍第９項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該積層陶瓷電容器之內電極與介電陶瓷層之比值係大於1:50。
  12. 依申請專利範圍第９項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該金屬鍍膜端電極為銅端電極、鎳端電極、銅鎳合金端電極、銅錳鎳合金端電極、或鎳鉻矽合金端電極。
  13. 依申請專利範圍第９項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該金屬溶液為硫酸銅、硫酸鎳、硫酸錳、硫酸鉻、矽化合物或其組合。
  14. 依申請專利範圍第９項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，更包括下列步驟： 步驟Ｄ１：利用200～300°C之低溫熱處理讓該積層陶瓷電容器兩側端邊的該金屬鍍膜端電極氧化成金屬氧化物作為絕緣保護層。
  15. 依申請專利範圍第９項所述之製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法，其中，該金屬鍍膜端電極與該介電陶瓷層之連結力，包括來自該金屬鍍膜端電極與該介電陶瓷層之結合力，以及來自該內電極與該金屬鍍膜端電極之結合力。
TW110121953A 2021-06-16 2021-06-16 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法 TWI751089B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW110121953A TWI751089B (zh) 2021-06-16 2021-06-16 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法
US17/402,767 US11810720B2 (en) 2021-06-16 2021-08-16 Method for fabricating terminal electrode of multilayer ceramic capacitor having inner electrodes printed on full area together with protective layers
KR1020210112366A KR102531307B1 (ko) 2021-06-16 2021-08-25 보호층과 함께 전 면적에 내부 전극이 인쇄된 적층 세라믹 커패시터의 단자 전극 제조방법
EP21193881.6A EP4105954A1 (en) 2021-06-16 2021-08-30 Method for fabricating terminal electrode of multilayer ceramic capacitor having inner electrodes printed on full area together with protective layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110121953A TWI751089B (zh) 2021-06-16 2021-06-16 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法

Publications (2)

Publication Number Publication Date
TWI751089B true TWI751089B (zh) 2021-12-21
TW202301388A TW202301388A (zh) 2023-01-01

Family

ID=77640352

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121953A TWI751089B (zh) 2021-06-16 2021-06-16 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法

Country Status (4)

Country Link
US (1) US11810720B2 (zh)
EP (1) EP4105954A1 (zh)
KR (1) KR102531307B1 (zh)
TW (1) TWI751089B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751089B (zh) * 2021-06-16 2021-12-21 國立成功大學 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222594A (en) * 2010-11-17 2012-06-01 Univ Nat Cheng Kung Method of manufacturing laminated ceramic capacitor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007049456A1 (ja) 2005-10-28 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品およびその製造方法
JP2010093113A (ja) 2008-10-09 2010-04-22 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012209540A (ja) 2011-03-15 2012-10-25 Murata Mfg Co Ltd セラミック電子部品
KR20140014773A (ko) 2012-07-26 2014-02-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US10290403B2 (en) * 2016-12-15 2019-05-14 National Cheng Kung University Methods of fabricating chip resistors using aluminum terminal electrodes
TWI602202B (zh) 2017-04-07 2017-10-11 國立成功大學 Highly conductive base metal or alloy low ohmic chip resistor manufacturing method
JP6885188B2 (ja) 2017-04-28 2021-06-09 住友金属鉱山株式会社 導電性組成物及び端子電極の製造方法
KR102138261B1 (ko) 2018-08-27 2020-07-28 울산과학기술원 금속-공기 전지용 전극촉매 및 이의 제조방법
JP2020057738A (ja) 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
TWI751089B (zh) * 2021-06-16 2021-12-21 國立成功大學 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222594A (en) * 2010-11-17 2012-06-01 Univ Nat Cheng Kung Method of manufacturing laminated ceramic capacitor

Also Published As

Publication number Publication date
US20220406529A1 (en) 2022-12-22
US11810720B2 (en) 2023-11-07
KR102531307B1 (ko) 2023-05-10
EP4105954A1 (en) 2022-12-21
KR20220168528A (ko) 2022-12-23
TW202301388A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
KR100345031B1 (ko) 전자장치 및 그 제조방법
TWI270901B (en) Solid capacitor and fabrication method thereof
JP2013214714A (ja) 積層セラミック電子部品及びその製造方法
US20100118467A1 (en) Laminated ceramic electronic component
US9287043B2 (en) Multilayer ceramic electronic component having controlled difference in continuity between internal electrodes and method of manufacturing the same
JP2010021523A (ja) 積層電子部品およびその製造方法
JP2010021524A (ja) 積層セラミック電子部品およびその製造方法
JP4134675B2 (ja) 積層電子部品及びその製造方法
KR101053079B1 (ko) 적층형 전자부품 및 그 제조방법
US8587919B2 (en) Laminate type ceramic electronic component and manufacturing method therefor
JP2023113923A (ja) 積層型キャパシター及びその製造方法
TWI751089B (zh) 製作積層陶瓷電容器端電極與印刷全面積內電極保護層之方法
CN112289583B (zh) 多层陶瓷电子组件及其制造方法
JP4239534B2 (ja) 絶縁性ガラスセラミックおよびこれを用いた積層電子部品
JP7214257B1 (ja) 積層セラミックコンデンサ端電極の作製と、全面積に内部電極保護層を印刷する方法
TWI399769B (zh) 金屬膜及其製法和層疊型電子部件的製法及層疊型電子部件
JPH11126731A (ja) Ｃｒ複合電子部品とその製造方法
JP5880634B2 (ja) 積層電子部品およびその製造方法
CN115692017A (zh) 制作积层陶瓷电容器端电极与印刷全面积内电极保护层的方法
JP2002329638A (ja) 積層型電子部品およびその製法
JP2013058722A (ja) 外部電極用導電性ペースト、これを用いた積層セラミック電子部品及びその製造方法
CN220963057U (zh) 一种多层陶瓷电容器中陶瓷芯片
CN202332579U (zh) 金属薄膜电容
US20230260708A1 (en) Multilayer electronic component
WO2022246589A1 (zh) 高导电率导线、合金与新形状端电极制作方法