TWI750386B - 匯流排系統 - Google Patents

匯流排系統 Download PDF

Info

Publication number
TWI750386B
TWI750386B TW107121158A TW107121158A TWI750386B TW I750386 B TWI750386 B TW I750386B TW 107121158 A TW107121158 A TW 107121158A TW 107121158 A TW107121158 A TW 107121158A TW I750386 B TWI750386 B TW I750386B
Authority
TW
Taiwan
Prior art keywords
function block
command
slave
bus
slave function
Prior art date
Application number
TW107121158A
Other languages
English (en)
Other versions
TW201916644A (zh
Inventor
趙俊佑
權潤周
金相佑
金宇鎭
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201916644A publication Critical patent/TW201916644A/zh
Application granted granted Critical
Publication of TWI750386B publication Critical patent/TWI750386B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

提供一種匯流排系統。系統匯流排包括從功能塊及主功能塊。所述主功能塊向所述從功能區塊轉送第一命令。所述從功能塊包括第一匯流排保護器。響應於所述從功能塊處於不能夠接收所述第一命令或者不能夠傳送與所述第一命令對應的響應信號的狀態，所述第一匯流排保護器代表所述從功能塊接收所述第一命令並向所述主功能區塊轉送與所述第一命令對應的虛設信號。

Description

匯流排系統 [相關申請的交叉參考]
本申請主張在2017年9月29日在韓國智慧財產權局提出申請的韓國專利申請第10-2017-0127286號的優先權，所述美國非臨時專利申請的公開內容全文併入本申請供參考。
本公開涉及一種匯流排系統。
系統晶片(System-on-Chip，SoC)是上面集成有多個功能塊的晶片。所述多個功能塊可包括例如一個或多個智慧財產權塊(Intellectual Property block，IP block)，且可各自執行不同的功能。SoC的使用已變得非常普遍。用於在SoC的晶片上的各個功能塊之間傳送命令及資料的匯流排系統嵌入在SoC中，並且可被視為包括功能塊。
傳統上，當SoC上的其中一個功能塊的操作由於出現問題而停止時，可能只能通過將整個SoC重置來解決所述問題。因此，需要一種只將出現問題的功能塊重置而不影響SoC的其他部分的技術。
本公開的一些實施例提供一種響應於匯流排系統中的功能塊的操作停止來清除匯流排系統中存留的命令的方法。以這種方式清除命令可用來防止匯流排系統的其他部分(包括其他功能塊)受到影響。
本公開的一些實施例還提供一種響應於功能塊的操作停止來隻將匯流排系統中出現問題的功能塊重置的方法。
然而，本公開的匯流排系統的一些實施例並非僅限於本文所述的具體細節。通過參照以下給出的本公開的詳細說明，對本公開所屬領域中的一般技術人員來說，本公開的以上及其他示例性實施例將變得更顯而易見。
根據本公開的示例性實施例，一種匯流排系統包括從功能塊及主功能塊。所述主功能塊向所述從功能區塊轉送第一命令。所述從功能塊包括第一匯流排保護器。響應於所述從功能塊處於不能夠接收所述第一命令或者不能夠傳送與所述第一命令對應的響應信號的狀態，所述第一匯流排保護器代表所述從功能塊接收所述第一命令並向所述主功能區塊轉送與所述第一命令對應的虛設信號。
根據一些實施例，一種匯流排系統包括匯流排及系統管理器。包括第一從功能塊的多個功能塊連接到所述匯流排。如果第一從功能塊的操作停止且在所述匯流排上不存在用於所述第一從功能塊的第一命令，則所述系統管理器將所述第一從功能塊重置。
根據一些實施例，一種匯流排系統包括：第一從功能塊，包括第一匯流排保護器；第二從功能塊，包括第二匯流排保護器；以及主功能塊。所述主功能塊向所述第一從功能區塊轉送第一命令並向所述第二從功能區塊轉送第二命令。響應於所述第一從功能塊處於不能夠接收所述第一命令或者不能夠傳送與所述第一命令對應的響應信號的狀態，所述第一匯流排保護器代表所述第一從功能塊接收所述第一命令並向所述主功能區塊轉送與所述第一命令對應的第一虛設信號。所述第二從功能塊向所述主功能區塊轉送與所述第二命令對應的回應信號。
通過以下詳細說明、圖式及權利要求書，其他特徵及示例性實施例可顯而易見。
1:匯流排系統
110:主功能塊
111:第一主功能塊
120:從功能塊
121:第一從功能塊
122:第二從功能塊
130:系統管理器
140:匯流排
210、211、220、221、222:匯流排保護器
310:計數器
411、412、421:命令
413:虛設信號
422:回應信號
C1:第一命令/命令
C2、F2:第二命令
C3:第三命令
C4:第四命令
DF1、DF2、DF3:虛設命令
DS:虛設信號
F1:第一命令
R1、RF1:回應信號
S210、S220、S230、S221、S310、S320:步驟
t1:預定時間量
通過參照附圖詳細闡述本公開的示例性實施例，本公開的以上及其它示例性實施例及特徵將變得更顯而易見，在附圖中： 圖1是根據本公開一些示例性實施例的匯流排系統的方塊圖。
圖2是示出根據本公開一些示例性實施例的將操作停止的從功能塊重置的方法的流程圖。
圖3是示出根據本公開一些示例性實施例的將操作停止的從功能塊重置的方法的示意圖。
圖4是示出根據本公開一些示例性實施例的將操作停止的從功能塊重置的方法的另一個示意圖。
圖5是示出根據本公開一些示例性實施例的將操作停止的從 功能塊重置的方法的另一個示意圖。
圖6是示出根據本公開一些示例性實施例的將操作停止的從功能塊重置的方法的另一個示意圖。
圖7是示出根據本公開一些示例性實施例的用於對操作停止的從功能塊進行識別的方法的示意圖。
圖8是示出根據本公開一些示例性實施例的將操作停止的從功能塊重置的方法的另一個示意圖。
圖9是示出根據本公開一些示例性實施例的在經修改的匯流排系統中將操作停止的從功能塊重置的方法的示意圖。
圖10是示出根據本公開一些示例性實施例的在具有多個從功能塊的另一個(替代的)匯流排系統中將操作停止的從功能塊重置的方法的示意圖。
圖11是示出根據本公開一些示例性實施例的在具有多個從功能塊的匯流排系統中將操作停止的從功能塊重置的另一個方法的示意圖。
圖12是示出根據本公開一些示例性實施例的在具有多個從功能塊的匯流排系統中將操作停止的從功能塊重置的另一個方法的示意圖。
圖13是示出根據本公開一些示例性實施例的將操作停止的主功能塊重置(在本情形中是在傳送多個命令的過程中)的另一個方法的流程圖。
圖1是根據本公開一些示例性實施例的匯流排系統的方 塊圖。
參照圖1，匯流排系統1可包括多個功能塊、系統管理器130及匯流排140。匯流排系統1可實施在單個晶片(例如包括且集成有多個功能塊、系統管理器130及匯流排140的SoC的晶片)上。因此，SoC可由上面實施有匯流排系統1的單個晶片來實施。
匯流排系統1的多個功能塊可如圖中所示包括例如主功能塊110及從功能塊120。本文所用用語“功能塊”可指智慧財產權(IP)塊。每一個功能塊可為分立電路，例如智慧財產權塊(IP塊)。IP塊可為可重複使用的邏輯的單元、胞元的單元或積體電路的單元且可作為邏輯的獨有單元、胞元的獨有單元或積體電路的獨有單元而屬於單個實體的智慧財產權。分立的電路(例如，IP塊)可具有結構電路元件的分立的組合，且可預先專用於執行特定功能。圖1所示元件對於實現匯流排系統1而言並不一定是必需的。舉例來說，匯流排系統1可包括比圖1所示元件更多或更少的元件。
根據一些實施例，匯流排系統1可為移動裝置的匯流排系統或者可為用於車輛的裝置的匯流排系統。移動裝置可為手機、智慧手機、企業數位助理(enterprise digital assistant，EDA)、數位相機、數位攝影機、個人(或可攜式)導航裝置(personal(or portable)navigation device，PND)、移動互聯網裝置(mobile Internet device，MID)、可穿戴式電腦、物聯網(Internet of things，IoT)裝置、萬物互聯(Internet of Everything，IoE)裝置或電子書(electronic-book，e-book)。車輛的裝置可為在車輛中使用的電 子裝置。
主功能塊110可為用於產生命令的功能塊(例如，IP塊)。主功能塊110可為或可包括例如應用晶片、影像處理器、音訊轉碼器、通信站數據機等。
從功能塊120可為接收由主功能塊110產生的命令的功能塊(例如，IP塊)。作為另外一種選擇，從功能塊120可為作為由主功能塊110產生的命令的目標的功能塊(例如，IP塊)。在實例中，從功能塊120可為或可包括例如感測器集線器、記憶體等。
也就是說，產生命令的功能塊(例如，IP塊)可為主功能塊110。接收命令和/或作為由主功能塊110產生的命令的目標的功能塊(例如，IP塊)可為從功能塊120。
當前用作主功能塊110的功能塊(例如，IP塊)此後可能會變成從功能塊120。另外，當前用作從功能塊120的功能塊(例如，IP塊)此後可能會變成主功能塊110。
系統管理器130也可為IP塊。系統管理器130可管理在匯流排系統1中執行的所有操作。在實例中，系統管理器130可為或可包括中央處理器、微控制器、微處理器、數位訊號處理器等。
本文中的說明可參照系統管理器(例如，系統管理器130)。如上所述，系統管理器130可由執行特定的專用軟體指令集(例如，軟體模組)的處理器(例如，上述中央處理器、微控制器、微處理器、數位訊號處理器)來實施。處理器執行指令來控制系統管理器130的操作。
本文所述任何處理器(或相似的元件)均為有形的及非 暫時性的。本文所用用語“非暫時性”應不被解釋為狀態的永恆特性，而是將持續一段時間的狀態特性。用語“非暫時性”具體來說否定短暫的特性，例如特定載波或信號的特性或者在任何時間任何地點中只暫時存在的其他形式。處理器是一件製品和/或機器組件。處理器被配置成執行軟體指令以如在本文中的各種實施例中所述執行功能。處理器可為通用處理器或者可為應用專用積體電路(application specific integrated circuit，ASIC)的一部分。處理器還可為微處理器、微電腦、處理器晶片、控制器、微控制器、數位訊號處理器(digital signal processor，DSP)、狀態機(state machine)或可程式化邏輯裝置。處理器還可為邏輯電路(其包括例如現場可程式化閘陣列(field programmable gate array，FPGA)等可程式化閘陣列(programmable gate array，PGA))或包括分立的閘和/或電晶體邏輯的另一種類型的電路。處理器可為中央處理器(central processing unit，CPU)。另外，本文所述任何處理器可包括多處理器、並行處理器或兩者。多處理器可包括在單個在實體上集成的SoC中和/或包括這種SoC的單個裝置中，或者可耦合到單個在實體上集成的SoC和/或包括這種SoC的單個裝置。指令集可從電腦可讀介質讀取。另外，指令在由處理器執行時可用于執行本文所述方法及過程中的一者或多者。在特定實施例中，指令在執行期間可完全駐留在或至少局部地駐留在主記憶體、靜態記憶體內和/或處理器內。
在替代實施例中，可構建專用硬體實施方式來實施本文所述方法中的一者或多者，所述專用硬體實施方式例如為應用專用積體電路(ASIC)、可程式化邏輯陣列及用於本文所述功能塊、 匯流排保護器及匯流排管理器的其他硬體元件。本文所述一個或多個實施例可使用具有相關控制信號及資料信號的兩個或更多個專用互連硬體模組或裝置來實施功能，所述相關控制信號及資料信號可在各個模組之間傳送以及經過模組轉送。因此，本公開囊括軟體實施方式、韌體實施方式及硬體實施方式。本申請中的任何內容均不應被解釋為僅或僅可使用軟體而不使用硬體(例如，有形的非暫時性處理器和/或記憶體)來實施。
根據一些實施例，系統管理器130判斷匯流排系統1中所包括的多個功能塊(例如，IP塊)中的每一者的操作是否處於停止狀態。舉例來說，系統管理器130可判斷匯流排系統1中所包括的主功能塊110或從功能塊120是否處於停止狀態。此將在下文中參照圖7詳細闡述。
本文所用例如“功能塊的操作處於停止狀態”等表達可意指功能塊處於不能夠傳送命令或對命令的回應信號的狀態。
在實例中，當主功能塊110的操作處於停止狀態時，主功能塊110可處於不能夠為從功能塊120產生及傳送命令的狀態。
在另一個實例中，當從功能塊120的操作處於停止狀態時，從功能塊120可處於不能夠接收由主功能塊110傳送的命令的狀態，使得由主功能塊110傳送的命令存留在匯流排140上。另外地或作為另外一種選擇，從功能塊120可處於不能夠向主功能塊110傳送對命令的回應信號的狀態。
當系統管理器130產生命令時，系統管理器130也可變成主功能塊110。然而，為方便起見，系統管理器130在下文中將被闡述為與主功能塊110分開的實體。
功能塊(例如，IP塊)中的每一者可包括匯流排保護器。舉例來說，主功能塊110及從功能塊120可各自包括匯流排保護器210或匯流排保護器220。當對應的功能塊停止操作時，匯流排保護器210及匯流排保護器220可清除存留在匯流排140上的命令。
本文所述匯流排保護器本身可為功能塊(例如，IP塊)，且可包括處理器、記憶體和/或電路的其他元件。本文所述匯流排保護器可清除匯流排上的命令，接收命令或對命令的回應，處理命令，產生並傳送虛設信號，並且產生資訊。匯流排保護器可執行預定指令以執行這些功能中的任何一個。另外，匯流排保護器可包括開關，或者可控制開關，以代表包括匯流排保護器的功能塊動態地及可選擇地接收命令。
匯流排保護器210可包括在主功能塊110中。在實例中，當主功能塊110的操作停止時，匯流排保護器210可代表主功能塊110接收由從功能塊120傳送的回應信號。
匯流排保護器220可包括在從功能塊120中。在另一個實例中，當從功能塊120的操作停止時，匯流排保護器220可接收由主功能塊110傳送的命令，可產生響應信號，且可將所產生的響應信號傳送到主功能塊110。
主功能塊110、從功能塊120及系統管理器130可經由匯流排140彼此交換信號、命令或資料。也就是說，匯流排140可將主功能塊110與從功能塊120彼此連接。在實例中，匯流排140可為周邊元件連接(peripheral component interconnect，PCI)匯流排、快速周邊元件連接(PCI express，PCIe)匯流排、高級 微控制器匯流排架構(advanced microcontroller bus architecture，AMBA)匯流排、高級高性能匯流排(advanced high-performance bus，AHB)、高級週邊匯流排(advanced peripheral bus，APB)、高級可擴展介面(advanced extensible interface，AXI)匯流排及其組合的任一者，但本公開並非僅限於此。
圖1示出其中匯流排系統1包括僅一個主功能塊110及僅一個從功能塊120的實例，但本公開並非僅限於此。也就是說，在另一個實例中，匯流排系統1可包括兩個或更多個主功能塊110及兩個或更多個從功能塊120。主功能塊110及從功能塊120可各自包括匯流排保護器。
圖2是示出根據本公開一些實施例的將操作停止的從功能塊重置的方法的流程圖。圖3至圖6、圖8及圖9是示出根據本公開一些實施例的將操作停止的從功能塊重置的方法的示意圖。 圖7是示出根據本公開一些實施例的對操作停止的從功能塊進行識別的方法的示意圖。
參照圖2，第一主功能塊111可將第一命令C1傳送到第一從功能塊121。第一命令C1可經由匯流排140被傳送到第一從功能塊121。
在實例中，參照圖3，回應於第一主功能塊111將第一命令C1傳送到第一從功能塊121，第一從功能塊121可經由匯流排140接收第一命令C1。
第一命令C1可為讀取命令或寫入命令，但本公開並非僅限於此。也就是說，第一命令C1可不同於讀取命令或寫入命令。
再次參照圖2，回應於接收到第一命令C1，第一從功能 塊121可經由匯流排140將第一命令C1的響應信號R1傳送到第一主功能塊111。
在實例中，如果由第一從功能塊121接收到的命令C1是讀取命令，則回應信號R1可包括與讀取命令對應的資料及與讀取命令對應的回應。與讀取命令對應的資料可為由讀取命令請求的資料。與讀取命令對應的回應可為指示第一從功能塊121已回應於讀取命令而正常地執行了讀取操作的資訊。
在另一個實例中，如果由第一從功能塊121接收到的命令C1是寫入命令，則回應信號R1可包括指示第一從功能塊121已回應於寫入命令而正常地執行了寫入操作的資訊。
參照圖4，第一主功能塊111可經由匯流排140接收由第一從功能塊121傳送的回應信號R1。匯流排保護器221包括在第一從功能塊121中。由於第一從功能塊121正在正常操作，因而匯流排保護器221不能執行任何特定操作。
根據一些實施例，即使當第一從功能塊121正在正常操作時，第一從功能塊121的匯流排保護器221也可接收第一命令C1，但不能執行與第一命令C1相關的任何操作或者接收第一命令。
再次參照圖2，第一主功能塊111可將第二命令C2傳送到匯流排140。然後，在從匯流排140向第一從功能塊121傳送第二命令C2之前，第一從功能塊121的操作可停止(A)。
在這種情形中，第一從功能塊121無法將對第二命令C2的回應信號傳送到第一主功能塊111。在實例中，當第一從功能塊121的操作停止(A)時，第一從功能塊121無法接收第二命 令C2。因此，第一從功能塊121無法將對第二命令C2的回應信號傳送到第一主功能塊111。由於第一從功能塊121無法接收第二命令C2，因此第二命令C2可能夠存留在匯流排140上。
根據一些實施例，匯流排保護器221包括在第一從功能塊121中。第二命令C2繼續存留在匯流排140上這一問題通過將匯流排保護器221配置成在第一從功能塊121的操作停止的情形中接收第二命令C2而得到解決。
在實例中，參照圖5，在其中第一從功能塊121的操作停止的狀態中，第一從功能塊121的匯流排保護器221可代表第一從功能塊121接收第二命令C2。
也就是說，匯流排保護器221可代表操作停止的第一從功能塊121來處理第二命令C2。
在實例中，參照圖2，在其中第一從功能塊121的操作停止(A)的狀態中，第一從功能塊121的匯流排保護器221可產生虛設信號DS(S210)。
在實例中，如果第二命令C2是讀取命令，則虛設信號DS可包括虛設資料及虛設回應。在此實例中，虛設資料可為除由讀取命令請求的資料之外的任意資料。虛設回應可為指示與讀取命令對應的操作已由第一從功能塊121執行的資訊。
在另一個實例中，如果第二命令C2是寫入命令，則虛設信號DS可包括虛設回應。在此實例中，虛設回應可為指示與寫入命令對應的操作已由第一從功能塊121執行的資訊，即使所述操作事實上還沒有被執行。
如果作為虛設回應傳送的資訊指示與第二命令C2對應 的操作還沒有被第一從功能塊121正確執行且發生錯誤，則整個匯流排系統的操作可能會被終止。因此，即使操作事實上還沒有被執行，匯流排保護器221仍可產生指示與第二命令C2對應的操作已被正確地執行的信號作為虛設回應。
第一從功能塊121的匯流排保護器221可將虛設信號DS傳送到已發送第二命令C2的第一主功能塊111。
參照圖6，第一主功能塊111可經由匯流排140接收由第一從功能塊121的匯流排保護器221傳送的虛設信號DS。
再次參照圖2，回應於接收到虛設信號DS，第一主功能塊111可識別出第一主功能塊111已接收到對第二命令C2的回應信號。即使第一主功能塊111還沒有接收到對第二命令C2的實際回應信號，仍可因第一主功能塊111已接收到虛設信號DS而將存留在匯流排140上的命令清除。
系統管理器130可判斷第一從功能塊121(例如，第一IP塊)是否已停止操作(S220)。
舉例來說，系統管理器130可將檢查信號傳送到匯流排系統中所包括的所有功能塊，且可將在傳送檢查信號之後預定時間量內從其接收到回應信號的功能塊確定為正常操作。另外，系統管理器130可將在傳送檢查信號之後預定時間量內沒有從其接收到回應信號的功能塊確定為已停止操作。
參考圖7，系統管理器130可將第一檢查信號傳送到第一從功能塊121並將第二檢查信號傳送到第二從功能塊122。
系統管理器130可判斷在預定時間量t1內是否接收到對第一檢查信號的回應信號及對第二檢查信號的回應信號。
如果在預定時間量t1內未接收到對第一檢查信號的回應信號，則系統管理器130可識別出第一從功能塊121已停止操作(S221)。
另一方面，如果在預定時間量t1內接收到對第二檢查信號的回應信號，則系統管理器130可識別出第二從功能塊122正常地操作。
根據一些實施例，系統管理器130可判斷第一主功能塊111是否已停止操作。系統管理器130可使用與以上參照圖7闡述的方法相同的方法來判斷第一主功能塊111是否已停止操作。因此，將省略對系統管理器130如何判斷第一主功能塊111是否已停止操作的詳細說明。
再次參照圖2，如果識別出第一從功能塊121的操作停止，則系統管理器130可將第三命令C3傳送到第一主功能塊111，第三命令C3用於停止再為第一從功能塊121產生命令。
回應於接收到第三命令C3，第一主功能塊111可停止為第一從功能塊121產生任何命令，直到第一從功能塊121被重置為止。
參照圖8，在其中第一主功能塊111為第一從功能塊121產生第四命令C4但仍未將第四命令傳送到匯流排140的情形中，第一主功能塊111可接收第三命令C3，第三命令C3用於停止再為第一從功能塊121產生命令。在這種情形中，第一主功能塊111可延遲第四命令C4的傳送直到第一從功能塊121被重置為止。
也就是說，可終止對操作已停止的第一從功能塊121的命令的產生和/或傳送。因此，可防止對操作停止的第一從功能塊 121繼續進行產生命令。
再次參照圖2，系統管理器130可辨別出在匯流排140上不存在對操作停止的第一從功能塊121的命令。在這種情形中，系統管理器130可將操作停止的第一從功能塊121重置(S230)。
系統管理器130可使用例如連接到匯流排140的結構電路元件來將第一從功能塊121重置。在實例中，參照圖9，匯流排系統可包括計數器310，計數器310判斷匯流排140上是否存在對第一從功能塊121的命令。
如果識別出由第一主功能塊111對第一從功能塊121產生的命令的數目相同於由第一從功能塊121產生並傳送到第一主功能塊111的虛設信號的數目，則計數器310可識別出在匯流排140上不存在對第一從功能塊121的命令。在這種情形中，計數器310可將第一資訊傳送到系統管理器130，第一資訊指示在匯流排140上不存在對第一從功能塊121的命令。
響應於已接收到第一資訊，系統管理器130可辨別出在匯流排140上不存在對第一從功能塊121的命令。由於在匯流排140上不存在命令會使由於重置引起的誤通信(miscommunication)或其他錯誤的可能性最小化，因此系統管理器130可將第一從功能塊121重置。
由於第一從功能塊121是在在匯流排140上不存在對第一從功能塊121的命令的情況下被重置，因此，可不會對匯流排系統造成任何問題。
根據一些實施例，如果在傳送對第一從功能塊121的命令之後經過預定時間量(例如，0.1秒)，則系統管理器130可識 別出在匯流排140上不存在對第一從功能塊121的任何命令。因此，系統管理器130可在將由第一主功能塊111產生的命令傳送到第一從功能塊121之後經預定時間量時將第一從功能塊121重置。
圖10至圖12是示出根據本公開一些實施例的將多個從功能塊中操作停止的從功能塊重置的方法的示意圖。
參照圖10至圖12，假設第一主功能塊111是將命令傳送到第一從功能塊121及第二從功能塊122的功能塊。對於圖10至圖12而言，還假設第一從功能塊121的操作停止且第二從功能塊122正常操作。
參照圖10，在識別出第一從功能塊121的操作停止的情形中，系統管理器130可將第三命令C3傳送到第一主功能塊111，第三命令C3用於停止再為第一從功能塊121產生命令。回應於接收到第三命令C3，第一主功能塊111可不再為第一從功能塊121產生任何命令，直到第一從功能塊121被重置為止。
即使在其中第一主功能塊111為第一從功能塊121產生命令412但仍未將命令412傳送到匯流排140的情形中，第一主功能塊111仍可接收第三命令C3。在這種情形中，第一主功能塊111可延遲將命令412傳送到第一從功能塊121，直到第一從功能塊121被重置為止。
第一從功能塊121可包括匯流排保護器221。在匯流排140上可存在對第一從功能塊121的命令411。對第一從功能塊121的命令411可在接收到第三命令C3之前由第一主功能塊111產生及傳送，且第一從功能塊121的操作可停止。在這種情形中，匯 流排保護器221可接收命令411。
參照圖11，響應於接收到命令411，匯流排保護器221可產生與命令411對應的虛設信號413。匯流排保護器221可將虛設信號413傳送到第一主功能塊111。第一主功能塊111可經由例如匯流排140接收虛設信號413。
第二從功能塊122可包括匯流排保護器222。再次參照圖10，第一主功能塊111可產生對第二從功能塊122的命令421。由於第二從功能塊122正常操作，因此第二從功能塊122可經由匯流排140接收命令421。在這種情形中，匯流排保護器222可不產生與命令421對應的虛設信號。
圖10所示命令421可在第二從功能塊122處從第一主功能塊111接收。再次參照圖11，第二從功能塊122可向第一主功能塊111傳送與命令421對應的回應信號422。第二從功能塊122可經由匯流排140傳送響應信號422。
在識別出在匯流排140上不存在對第一從功能塊121的任何命令的情形中，系統管理器130可將操作停止的第一從功能塊121重置。
在實例中，如果在傳送對第一從功能塊121的命令之後經過預定時間量，則系統管理器130可識別出在匯流排140上不存在對第一從功能塊121的任何命令。在這種情形中，系統管理器130可將第一從功能塊121重置。
在另一個實例中，系統管理器30可使用計數器310來判斷在匯流排140上是否存在對第一從功能塊121的任何命令。此將在下文中參照圖12進行闡述。
參照圖12，從功能塊的操作可停止。匯流排系統可包括計數器310，計數器310判斷在匯流排140上是否存在對此從功能塊(例如，第一從功能塊121)的命令。
如果識別出由第一主功能塊111對第一從功能塊121產生的命令的數目相同於由第一主功能塊111從第一從功能塊121接收到的虛設信號的數目，則計數器310可識別出在匯流排140上不存在對第一從功能塊121的命令。在這種情形中，計數器310可將第一資訊傳送到系統管理器130，第一資訊指示在匯流排140上不存在對第一從功能塊121的命令。
響應於已接收到第一資訊，系統管理器130可辨別出在匯流排140上不存在對第一從功能塊121的命令。系統管理器130可將操作停止的第一從功能塊121重置。
計數器310還可判斷在匯流排140上是否存在對正常操作的第二從功能塊122的匯流排140的命令。
舉例來說，如果對第二從功能塊122的命令的數目相同於從第二從功能塊122接收到的回應信號的數目，則計數器310可識別出在匯流排140上不存在對第二從功能塊122的任何命令。
根據一些實施例，主功能塊的操作可停止。在下文中將闡述如何使用系統管理器130來將操作停止的主功能塊重置。
系統管理器130可以預定時間量為間隔來判斷主功能塊的操作是否停止。判斷主功能塊的操作是否停止的方法可相似於以上參照圖7闡述的方法。因此，將省略對判斷主功能塊的操作是否停止的方法的詳細說明。
根據一些實施例，在其中主功能塊停止的情形中，系統 管理器130可判斷在匯流排140上是否存在由主功能塊產生的命令。響應於判斷出在匯流排140上不存在由主功能塊產生的命令，系統管理器130可即刻將主功能塊重置。
然而，如果系統管理器130在在匯流排140上存在由主功能塊產生的命令的情況下即刻將主功能塊重置，則可能會產生問題。因此，在將主功能塊重置之前可將由主功能塊產生的命令清除。
操作停止的主功能塊可包括匯流排保護器。根據一些實施例，如果在匯流排140上只存在一個命令，則匯流排保護器可從從功能塊120接收與所述命令對應的回應信號。在這種情形中，響應於操作停止的主功能塊的匯流排保護器接收到響應信號，可將所述命令從匯流排140清除。因此，響應於操作停止的主功能塊的匯流排保護器接收到響應信號，系統管理器130可將操作停止的主功能塊重置。
根據一些實施例，主功能塊的操作可在傳送多個命令的過程中停止。此將在下文中參照圖13進行闡述。
圖13是示出將在傳送多個命令的過程中操作停止的主功能塊重置的方法的流程圖。
參照圖13，匯流排系統可包括第一主功能塊111、第一從功能塊121、系統管理器130及匯流排140。第一主功能塊111可包括匯流排保護器211。
第一主功能塊111的操作可在傳送對第一從功能塊121的多個命令的過程中停止。
舉例來說，第一主功能塊111的操作可在傳送五個命令 中的兩個命令(即，第一命令F1及第二命令F2)之後停止。在這種情形中，第一從功能塊121可接收第一命令F1及第二命令F2且然後可等待直到第一主功能塊111再傳送其他三個命令為止。
傳統上，當第一主功能塊111的操作在傳送五個命令中的兩個命令之後停止(B)時，第一從功能塊121可無限期地等待直到第一主功能塊111傳送尚未傳送的三個命令為止，從而造成問題。
另一方面，根據一些實施例，當第一主功能塊111的操作在傳送五個命令中的兩個命令之後停止(B)時，第一主功能塊111的匯流排保護器211可產生與尚未傳送的三個命令對應的虛設命令DF1、DF2及DF3(S310)。所產生的虛設命令只是與尚未傳送的三個命令對應的命令且不請求任何操作(例如，讀取操作或寫入操作)。
因此，第一主功能塊111的操作可在傳送對第一從功能塊121的N個命令中的第M個命令之後停止(其中，N是自然數且M是小於N的自然數)。因此，第一主功能塊111的匯流排保護器211可產生(N-M)個虛設命令且可將所產生的(N-M)個虛設命令傳送到第一從功能塊121。
第一從功能塊121可經由匯流排140接收虛設命令DF1、DF2及DF3。第一從功能塊121可在接收最末虛設命令DF3之後向第一主功能塊111傳送回應信號RF1。在這種情形中，由於第一主功能塊111的操作已停止(B)，因此匯流排保護器211可代表第一主功能塊111接收回應信號RF1。
虛設命令DF3是在第一從功能塊121處接收的。第一從功能塊121基於接收到虛設命令DF3而發送回應信號RF1。回應於從第一從功能塊121接收到回應信號RF1，系統管理器130可識別出已完成對由第一主功能塊111產生的所有命令的處理。接著，系統管理器130可將操作停止的第一主功能塊111重置。
根據上述示例性實施例，當匯流排系統中的任何一個功能塊(例如，IP塊)的操作停止時，可清除在匯流排系統中存留的命令，從而不會對匯流排系統的其他部分造成問題。另外，匯流排系統中操作停止的功能塊可被選擇性地重置而不會對整個匯流排系統1造成問題。
提供本公開的摘要且在提交所述摘要時應理解，所述摘要將不用於解釋或限制權利要求書的範圍或含義。另外，在上述具體實施方式中，可將各種特徵組合在一起或者在單個實施例中進行闡述以簡化本公開。本公開不應被解釋為反映所主張的實施例需要比每一權利要求中明確陳述的特徵更多的特徵的意圖。而是，如採用的權利要求書反映，本發明主題可涉及比任何所公開實施例的所有特徵少的特徵。因此，採用的權利要求書併入到具體實施方式中，其中每一個權利要求自身界定所單獨主張的主題。
提供所公開實施例的上述說明是為了使所屬領域中的任何技術人員均能夠製作或使用本公開。由此，以上所公開的主題將被視為說明性的而非約束性的，且所附權利要求書旨在涵蓋落於本公開的真實精神及範圍內的所有這些修改、改進及其他實施例。因此，就法律所允許的最大程度而言，本公開的範圍應由採用的權利要求書及其等效範圍所許可的最廣範圍的解釋來確 定，且不應受上述詳細說明約束或限制。
1‧‧‧匯流排系統
110‧‧‧主功能塊
120‧‧‧從功能塊
130‧‧‧系統管理器
140‧‧‧匯流排
210、220‧‧‧匯流排保護器

Claims (19)

  1. 一種匯流排系統，包括：從功能塊，提供專用於所述從功能塊的第一匯流排保護器；以及主功能塊，向所述從功能塊傳送第一命令；匯流排，連接所述主功能塊及所述從功能塊；系統管理器，與所述從功能塊及所述第一匯流排保護器分開來，當在所述匯流排上不存在所述第一命令且所述從功能塊處於不能夠接收所述第一命令或者不能夠傳送與所述第一命令對應的響應信號的第一狀態時，所述系統管理器將所述從功能塊重置；以及計數器，判斷傳送至所述從功能塊的第一命令的數目是否相同於由所述從功能塊接收的虛設信號的數目，其中當所述從功能塊處於所述第一狀態時，所述第一匯流排保護器代表所述從功能塊接收所述第一命令並向所述主功能塊傳送與所述第一命令對應的虛設信號。
  2. 如申請專利範圍第1項所述的匯流排系統，其中當所述第一命令是讀取命令時，則所述第一匯流排保護器向所述主功能塊傳送包括虛設資料及虛設響應的虛設信號。
  3. 如申請專利範圍第1項所述的匯流排系統，其中當所述第一命令是寫入命令時，則所述第一匯流排保護器向所述主功能塊傳送包括虛設響應的虛設信號。
  4. 如申請專利範圍第1項所述的匯流排系統， 其中，當所述系統管理器在向所述從功能塊傳送檢查信號之後預定時間量內未從所述從功能塊接收到響應信號，則所述系統管理器判斷出所述從功能塊處於所述第一狀態。
  5. 如申請專利範圍第4項所述的匯流排系統，其中當所述系統管理器判斷所述從功能塊處於所述第一狀態時，所述系統管理器向所述主功能塊傳送第二命令，所述第二命令用於停止再為所述從功能塊產生所述第一命令。
  6. 如申請專利範圍第1項所述的匯流排系統，其中當所述計數器識別傳送至所述從功能塊的第一命令的所述數目相同於由所述從功能塊接收的虛設信號的所述數目時，所述計數器向所述系統管理器傳送指示在所述匯流排上不存在所述第一命令的第一資訊。
  7. 如申請專利範圍第6項所述的匯流排系統，其中當接收到所述第一資訊時，所述系統管理器識別在所述匯流排上不存在所述第一命令。
  8. 如申請專利範圍第1項所述的匯流排系統，其中當所述主功能塊在向所述從功能塊傳送所述第一命令之後經過預定時間量時，則所述系統管理器識別出在所述匯流排上不存在所述第一命令。
  9. 如申請專利範圍第1項所述的匯流排系統，其中所述主功能塊包括第二匯流排保護器，如果在向所述從功能塊傳送第M個命令後所述主功能塊的操作停止，則所述第二匯流排保護器產 生(N-M)個虛設命令，其中所述第二匯流排保護器將所述(N-M)個虛設命令傳送到所述從功能塊，其中N是大於1的自然數且M是比N小的自然數。
  10. 如申請專利範圍第9項所述的匯流排系統，其中當所述第二匯流排保護器從所述從功能塊接收到與所述(N-M)個虛設命令對應的信號，則所述系統管理器將所述主功能塊重置。
  11. 一種匯流排系統，包括：匯流排，多個功能塊連接到所述匯流排；以及計數器；以及系統管理器，與所述多個功能塊分開來，其中所述多個功能塊包括第一匯流排保護器的第一功能塊、以及第二功能塊，其中所述第二功能塊向所述第一功能塊產生及傳送第一命令；其中當所述第一功能塊的操作停止且在所述匯流排上不存在所述第一命令時，則所述系統管理器將所述第一功能塊重置，其中當所述第二功能塊的操作停止且所述第二功能塊接收與所述第一命令對應的第一響應時，則所述系統管理器將所述第二功能塊重置，其中所述計數器判斷傳送至所述第一功能塊的第一命令的數目是否相同於由所述第一功能塊接收的虛設信號的數目，以及其中當所述第一功能塊處於第一狀態時，所述第一匯流排保 護器代表所述第一功能塊接收所述第一命令並向所述第二功能塊傳送與所述第一命令對應的虛設信號。
  12. 一種匯流排系統，包括：第一從功能塊，提供專用於所述第一從功能塊的第一匯流排保護器；第二從功能塊，提供專用於所述第二從功能塊的第二匯流排保護器；主功能塊，向所述第一從功能塊傳送第一命令並向所述第二從功能塊傳送第二命令；系統管理器，與所述第一從功能塊及所述第二從功能塊分開來且與所述第一匯流排保護器及所述第二匯流排保護器分開來，所述系統管理器控制所述第一從功能塊、所述第二從功能塊以及所述主功能塊；以及計數器，判斷傳送至所述第一從功能塊的第一命令的數目是否相同於由所述第一從功能塊接收的虛設信號的數目，其中所述第一匯流排保護器代表所述第一從功能塊接收所述第一命令，其中當所述第一從功能塊處於不能夠接收所述第一命令或者不能夠傳送與所述第一命令對應的響應信號的第一狀態時，所述第一匯流排保護器向所述主功能塊傳送與所述第一命令對應的第一虛設信號，且其中當所述第一從功能塊處於所述第一狀態時，所述系統管理器向所述主功能塊產生及傳送第三命令，所述第三命令用於停止再產生所述第一命令， 其中當在匯流排上不存在所述第一命令且所述第一從功能塊處於所述第一狀態時，所述系統管理器將所述第一從功能塊重置其中所述第二從功能塊向所述主功能塊傳送與所述第二命令對應的響應信號。
  13. 如申請專利範圍第12項所述的匯流排系統，其中當所述第一命令是讀取命令時，則所述第一虛設信號包括虛設資料及虛設響應的。
  14. 如申請專利範圍第12項所述的匯流排系統，其中當所述第一命令是寫入命令時，則所述第一虛設信號包括虛設響應。
  15. 如申請專利範圍第12項所述的匯流排系統，其中當所述第二從功能塊處於能夠接收所述第二命令或者能夠傳送與所述第二命令對應的響應信號的第二狀態時，所述第二匯流排保護器不產生與所述第二命令對應的第二虛設信號。
  16. 如申請專利範圍第12項所述的匯流排系統，更包括匯流排，連接所述主功能塊及所述第一從功能塊與所述第二從功能塊。
  17. 如申請專利範圍第16項所述的匯流排系統，更包括計數器，當所述計數器識別傳送至所述第一從功能塊的第一命令的所述數目相同於由所述第一從功能塊接收的虛設信號的所述數目時，所述計數器向所述系統管理器傳送指示在所述匯流排上不存在所述第一命令的第一資訊。
  18. 如申請專利範圍第17項所述的匯流排系統，其中當接收到所述第一資訊時，所述系統管理器識別在所述匯流排上不存在所述第一命令。
  19. 如申請專利範圍第16項所述的匯流排系統，其中當傳送所述第一命令至所述第一從功能塊之後經過預定時間量時，則所述系統管理器識別出在所述匯流排上不存在所述第一命令。
TW107121158A 2017-09-29 2018-06-20 匯流排系統 TWI750386B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0127286 2017-09-29
??10-2017-0127286 2017-09-29
KR1020170127286A KR102385541B1 (ko) 2017-09-29 2017-09-29 버스 시스템

Publications (2)

Publication Number Publication Date
TW201916644A TW201916644A (zh) 2019-04-16
TWI750386B true TWI750386B (zh) 2021-12-21

Family

ID=65896611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121158A TWI750386B (zh) 2017-09-29 2018-06-20 匯流排系統

Country Status (4)

Country Link
US (1) US10769085B2 (zh)
KR (1) KR102385541B1 (zh)
CN (1) CN109582634B (zh)
TW (1) TWI750386B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110674075B (zh) * 2019-09-27 2023-03-10 山东华芯半导体有限公司 一种axi总线广播机制的实现方法和***
KR20220125897A (ko) * 2021-03-05 2022-09-15 삼성전자주식회사 시스템 온 칩 및 시스템 온 칩에 포함된 연결 버스

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636982B1 (en) * 2000-03-03 2003-10-21 International Business Machines Corporation Apparatus and method for detecting the reset of a node in a cluster computer system
TW200420023A (en) * 2003-02-24 2004-10-01 Bsh Bosch Siemens Hausgeraete Process and device for determining and optionally for assessing malfunctions and /or blockages in communication with domestic appliances
TW200606629A (en) * 2004-02-12 2006-02-16 Ibm Method and system to recover a failed flash of a blade service processor in a server chassis
US7492706B1 (en) * 1999-06-08 2009-02-17 Cisco Technology, Inc. Frame synchronization and fault protection for a telecommunications device
US20150355989A1 (en) * 2014-06-10 2015-12-10 Analog Devices, Inc. Safety node in interconnect data buses

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985980B1 (en) 2000-11-03 2006-01-10 Xilinx, Inc. Diagnostic scheme for programmable logic in a system on a chip
JP3665624B2 (ja) 2002-01-25 2005-06-29 沖電気工業株式会社 マイクロコントローラ
US6801972B2 (en) * 2002-02-15 2004-10-05 Lsi Logic Corporation Interface shutdown mode for a data bus slave
US7251755B2 (en) 2004-02-13 2007-07-31 Intel Corporation Apparatus and method for maintaining data integrity following parity error detection
KR101089324B1 (ko) * 2004-02-20 2011-12-02 삼성전자주식회사 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
GB2418036B (en) 2004-09-08 2007-10-31 Advanced Risc Mach Ltd Communication transaction control between independent domains of an integrated circuit
JP4487756B2 (ja) 2004-12-16 2010-06-23 日本電気株式会社 コンピュータシステム及びシステム監視プログラム
US20070240019A1 (en) 2005-12-29 2007-10-11 International Business Machines Corporation Systems and methods for correcting errors in I2C bus communications
JP2010003268A (ja) 2008-06-23 2010-01-07 Toshiba Corp スレーブ装置
JP2010140361A (ja) 2008-12-12 2010-06-24 Fujitsu Microelectronics Ltd コンピュータシステム及び異常検出回路
JP5017295B2 (ja) * 2009-02-20 2012-09-05 株式会社日立産機システム デバイス接続システム、ならびに、そのデバイス接続システムに用いられるマスタ側ブリッジ、スレーブ側ブリッジ、および、通信用ブリッジ
FR2948785B1 (fr) * 2009-07-28 2011-08-26 St Ericsson Grenoble Sas Terminateur de transaction
JP2011081551A (ja) 2009-10-06 2011-04-21 Panasonic Corp データ処理システム
KR20110124617A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 시스템-온-칩 및 그것의 디버깅 방법
US8621113B2 (en) * 2011-05-31 2013-12-31 Micron Technology, Inc. Apparatus including host bus adapter and serial attachment programming compliant device and related methods
US20160034411A1 (en) * 2014-08-04 2016-02-04 Qualcomm Innovation Center, Inc. Subsystem Peripheral Ownership Scheduling and Reconfiguration for Highly Integrated System on Chips
US9529686B1 (en) 2014-10-29 2016-12-27 Xilinx, Inc. Error protection for bus interconnect circuits
JP6600518B2 (ja) 2015-09-28 2019-10-30 ルネサスエレクトロニクス株式会社 バスシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492706B1 (en) * 1999-06-08 2009-02-17 Cisco Technology, Inc. Frame synchronization and fault protection for a telecommunications device
US6636982B1 (en) * 2000-03-03 2003-10-21 International Business Machines Corporation Apparatus and method for detecting the reset of a node in a cluster computer system
TW200420023A (en) * 2003-02-24 2004-10-01 Bsh Bosch Siemens Hausgeraete Process and device for determining and optionally for assessing malfunctions and /or blockages in communication with domestic appliances
TW200606629A (en) * 2004-02-12 2006-02-16 Ibm Method and system to recover a failed flash of a blade service processor in a server chassis
US20150355989A1 (en) * 2014-06-10 2015-12-10 Analog Devices, Inc. Safety node in interconnect data buses

Also Published As

Publication number Publication date
TW201916644A (zh) 2019-04-16
KR102385541B1 (ko) 2022-04-11
CN109582634A (zh) 2019-04-05
CN109582634B (zh) 2024-02-20
US20190102332A1 (en) 2019-04-04
US10769085B2 (en) 2020-09-08
KR20190037690A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
CN108595353B (zh) 一种基于PCIe总线的控制数据传输的方法及装置
US7512723B2 (en) Queued interface devices, multi-core peripheral systems, and methods for sharing a peripheral in a multi-core system
US20130086586A1 (en) Issuing Requests To A Fabric
US9448870B2 (en) Providing error handling support to legacy devices
US9122815B2 (en) Common idle state, active state and credit management for an interface
US9600618B2 (en) Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit
EP3001323B1 (en) Serial peripheral interface
KR101056153B1 (ko) 배리어 동작들의 조건부 브로드캐스트를 위한 방법 및 장치
US8990451B2 (en) Controller for direct access to a memory for the direct transfer of data between memories of several peripheral devices, method and computer program enabling the implementation of such a controller
US10078568B1 (en) Debugging a computing device
KR102683728B1 (ko) 데이터 스토리지 시스템의 낮은 쓰기 레이턴시를 얻는 방법
US20150234759A1 (en) Method and apparatus using high-efficiency atomic operations
TWI750386B (zh) 匯流排系統
CN107291641B (zh) 用于计算单元的存储器直接访问控制装置及其运行方法
US9858222B2 (en) Register access control among multiple devices
US11392533B1 (en) Systems and methods for high-speed data transfer to multiple client devices over a communication interface
US20130124764A1 (en) Method of transaction and event ordering within the interconnect
KR20100054734A (ko) 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP2008503834A (ja) 並列通信バスを介して割り込みメッセージを伝送するためのコンピュータシステムおよび方法
JP6992295B2 (ja) 電子装置
JP6384359B2 (ja) 分散共有メモリを有する情報処理装置、方法、および、プログラム
JP2006092077A (ja) バスシステム
KR101133879B1 (ko) 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물
JP2017199287A (ja) 情報処理装置および情報処理方法
CN102866973A (zh) 工业标准构造接口总线的桥接***、装置与其方法