TWI750064B - 半導體裝置及其製造方法 - Google Patents

Abstract

一種半導體裝置及其製造方法，其中所述半導體裝置包括基底、多個電晶體、隔離結構、介電層、電容結構以及絕緣牆。每一電晶體包括設置在基底上的閘極、設置在閘極和基底之間的閘介電層以及設置在基底中並位於閘極的相對兩側處的源極/汲極。隔離結構設置在基底中且位於相鄰的兩個電晶體之間。介電層設置在基底上並覆蓋電晶體。電容結構設置在介電層中且與鄰近隔離結構的源極/汲極電性連接。絕緣牆設置在介電層中且具有面向介電層的第一側壁和與第一側壁相對的第二側壁。電容結構設置在絕緣牆的第一側壁和第二側壁上。

Description

半導體裝置及其製造方法

本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種包括電容結構的半導體裝置及其製造方法。

隨著科技的進步，半導體元件也不斷朝向「輕、薄、短、小」的型態發展。然而，隨著半導體的元件尺寸越來越小，電容器的有效表面積也越來越小，致使電容量也隨之下降。因此，如何在半導體的元件尺寸縮小的情況下，仍能維持足夠大的電容量，已成為目前研發人員亟欲解決的問題之一。

本發明提供一種半導體裝置及其製造方法，將電容結構形成於絕緣牆的第一側壁和與絕緣牆的第一側壁相對的第二側壁上來增加電容結構的有效表面積，如此即便在半導體裝置的元件尺寸縮小的情況下，其仍能維持足夠大的電容量。

本發明一實施例的半導體裝置的製造方法包括以下步驟。於基底上形成覆蓋多個電晶體的介電層，其中基底中具有位於相鄰的兩個電晶體之間的隔離結構，且每一電晶體包括形成於基底上的閘極、形成於閘極和基底之間的閘介電層以及形成於基底中並位於閘極的相對兩側處的源極/汲極。於介電層中形成第一開口，以暴露出隔離結構和鄰近隔離結構的源極/汲極。於第一開口的側壁上形成絕緣牆，其中絕緣牆具有面向介電層的第一側壁以及與第一側壁相對的第二側壁。於介電層中形成第二開口，其中第二開口暴露出絕緣牆的第一側壁的一部分。於第一開口和第二開口中形成電容結構，其中電容結構形成於絕緣牆的第一側壁的一部分上以及絕緣牆的第二側壁上並與鄰近隔離結構的源極/汲極電性連接。

在本發明的一實施例中，形成第二開口的方法包括以下步驟。於介電層上形成罩幕圖案，其中罩幕圖案暴露出介電層的一部分，且罩幕圖案包括填入第一開口中的第一部分以及位於介電層的頂面上的第二部分。從上視的角度來看，介電層的所述部分位於絕緣牆和罩幕圖案的第二部分之間。移除介電層的所述部分，以形成第二開口。移除罩幕圖案。

在本發明的一實施例中，形成罩幕圖案的方法包括以下步驟。於介電層上形成罩幕材料層，其中罩幕材料層填入第一開口中並覆蓋絕緣牆。圖案化罩幕材料層，以形成填入第一開口中的罩幕圖案的第一部分以及位於介電層的頂面上的罩幕圖案的第二部分。

在本發明的一實施例中，罩幕圖案的第二部分包括形成於介電層的頂面上的第一材料層和形成於第一材料層上的第二材料層，且罩幕圖案的第一部分的材料與第一材料層的材料相同。

在本發明的一實施例中，第二開口形成為暴露出源極/汲極。

在本發明的一實施例中，形成絕緣牆的方法包括以下步驟。於介電層中形成第一開口後，在介電層的頂面上和第一開口的側壁和底面上形成絕緣材料層。移除位於介電層的頂面上和第一開口的底面上的絕緣材料層，以於第一開口的側壁上形成絕緣牆。

在本發明的一實施例中，第二開口在水平方向上具有鄰近閘極的第三側壁和鄰近隔離結構的第四側壁，而第三側壁的頂端高於第四側壁的頂端。

在本發明的一實施例中，形成電容結構的方法包括以下步驟。於介電層的頂面以及第一開口和第二開口的表面上形成下電極材料層。於第一開口和第二開口中填入罩幕圖案，其中罩幕圖案暴露出下電極材料層的一部分，且下電極材料層的所述部分包括下電極材料層的位於介電層的頂面的一部分以及自介電層的頂面的所述部分延伸至第二開口的第三側壁的一部分。移除被罩幕圖案所暴露出的下電極材料層的所述部分，以形成下電極。在移除罩幕圖案之後，於下電極上形成介電質，其中介電質的一部分形成於第二開口的第三側壁的部分上。於介電質上形成上電極。

本發明另一實施例的半導體裝置的製造方法包括以下步驟。於基底上形成覆蓋多個電晶體的介電層，其中基底具有位於相鄰的兩個電晶體之間的隔離結構，且每一電晶體包括形成於基底上的閘極、形成於閘極和基底之間的閘介電層以及形成於基底中並位於閘極的相對兩側處的源極/汲極。於介電層中形成第一開口，以暴露出隔離結構和鄰近隔離結構的源極/汲極。於介電層的頂面和第一開口的側壁和底面上形成絕緣材料層。於絕緣材料層上形成罩幕圖案。罩幕圖案暴露出絕緣材料層的一部分，且罩幕圖案包括彼此分隔開來的第一部分和第二部分，其中第一部分填入第一開口中，而第二部分位於介電層上方。從上視的角度來看，絕緣材料層的所述部分位於罩幕圖案的第一部分和第二部分之間。移除絕緣材料層的所述部分以及位於絕緣材料層的所述部分下方的介電層的一部分，以形成第二開口。移除罩幕圖案。移除介電層的頂面上和第一開口的底面上的絕緣材料層，以形成絕緣牆。絕緣牆具有面向介電層的第一側壁以及與第一側壁相對的第二側壁，其中第二開口暴露出絕緣牆的第一側壁的一部分。於第一開口和第二開口中形成電容結構。電容結構形成於絕緣牆的第一側壁的所述部分上以及絕緣牆的第二側壁上並與鄰近隔離結構的源極/汲極電性連接。

在本發明的一實施例中，在移除介電層的頂面上和第一開口的底面上的絕緣材料層的步驟中，絕緣材料層於第一開口的側壁上的頂端處的一部分也跟著被移除，使得介電層的頂面的水平高度較絕緣牆的頂端的水平高度高。

在本發明的一實施例中，形成罩幕圖案的方法包括以下步驟。於絕緣材料層上形成罩幕材料層，其中罩幕材料層填入第一開口中並覆蓋絕緣牆。以絕緣材料層作為蝕刻終止層，對罩幕材料層進行圖案化製程，以形成暴露出絕緣材料層的所述部分的罩幕圖案。

在本發明的一實施例中，罩幕圖案的第二部分包括形成於介電層的頂面上的第一材料層和形成於第一材料層上的第二材料層，其中罩幕圖案的第一部分的材料與第一材料層的材料相同。

本發明一實施例的半導體裝置包括基底、多個電晶體、隔離結構、介電層、電容結構以及絕緣牆。每一電晶體包括設置在基底上的閘極、設置在閘極和基底之間的閘介電層以及設置在基底中並位於閘極的相對兩側處的源極/汲極。隔離結構設置在基底中且位於相鄰的兩個電晶體之間。介電層設置在基底上並覆蓋電晶體。電容結構設置在介電層中且與鄰近隔離結構的源極/汲極電性連接。絕緣牆設置在介電層中且具有面向介電層的第一側壁和與第一側壁相對的第二側壁。電容結構設置在絕緣牆的第一側壁和第二側壁上。

在本發明的一實施例中，絕緣牆的頂端低於介電層的頂端且絕緣牆的底端與源極/汲極接觸。

在本發明的一實施例中，電容結構的設置在絕緣牆的第一側壁上的部分與鄰近隔離結構的源極/汲極在垂直方向上被介電層間隔開來，電容結構的設置在絕緣牆的第二側壁上的部分與鄰近隔離結構的源極/汲極接觸。

在本發明的一實施例中，其中電容結構的設置在絕緣牆的第一側壁上的部分與鄰近隔離結構的源極/汲極接觸，電容結構的設置在絕緣牆的第二側壁上的部分與鄰近隔離結構的源極/汲極接觸。

在本發明的一實施例中，半導體裝置更包括位於介電層和源極/汲極之間的蝕刻終止層，其中電容結構的設置在絕緣牆的第一側壁上的部分貫穿介電層並藉由蝕刻終止層與鄰近隔離結構的源極/汲極在垂直方向上間隔開來，且電容結構的設置在絕緣牆的第二側壁上的部分與鄰近隔離結構的源極/汲極接觸。

在本發明的一實施例中，其中電容結構的設置在絕緣牆的第一側壁上的部分與鄰近隔離結構的源極/汲極接觸，且電容結構的設置在絕緣牆的第二側壁上的部分不與鄰近隔離結構的源極/汲極接觸。

在本發明的一實施例中，其中電容結構包括下電極、設置在下電極上的介電質以及設置在介電質上的上電極，其中電容結構的設置在絕緣層的第一側壁上的部分的介電質具有與介電層接觸的部分。

基於上述，在本發明上述實施例的半導體裝置及其製造方法中，電容結構設計為形成於絕緣牆的第一側壁和與絕緣牆的第一側壁相對的第二側壁上，如此可增加電容結構的有效表面積，使得半導體裝置即便在的元件尺寸縮小的情況下，仍能維持足夠大的電容量。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接（例如有線連接）及物理斷接（例如無線連接）。

使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。

圖1A至圖1G是依照本發明一實施例的半導體裝置10的製造流程的示意圖。圖1A至圖1E、圖1F的（a）和圖1G為剖面示意圖，而圖1F的（b）為上視圖，其中圖1F的（a）為圖1F的（b）沿剖線A-A’所截取的剖面示意圖。圖2是依照本發明另一實施例的半導體裝置20的剖面示意圖。

請參照圖1A，於基底100上形成覆蓋多個電晶體T1、T2的蝕刻終止層200。基底100中具有位於相鄰的兩個電晶體T1、T2之間的隔離結構102。

基底100可以是例如基體半導體（bulk semiconductor）基底或絕緣體上半導體（semiconductor-on-insulator，SOI）基底等的半導體基底。基底100可以被摻雜（例如摻雜有p型或n型的摻雜物）或不被摻雜。在一些實施例中，基底100可包括諸如矽或鍺等的元素半導體，或是諸如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、合金半導體等的化合物半導體，或是諸如SiGe、GaAsP，AlInAs。AlGaAs，GaInAs，GaInP和GaInAsP或其組合等的合金半導體。

隔離結構102可以是諸如淺溝渠隔離（shallow trench isolation，STI）結構、場氧化層（field oxide，FOX）等的隔離結構。在一些實施例中，隔離結構102可經由以下步驟形成。首先，於基底100上形成罩幕圖案（未示出）以定義出暴露出基底100的區域。罩幕圖案可為圖案化光阻層。接著，通過上述區域移除基底100的一部分以形成溝渠（未示出）。然後，於上述溝渠中填入介電材料。介電材料可覆蓋基底100的頂表面。之後，通過平坦化製程（例如化學機械研磨製程）來將多餘的介電材料移除，以於基底100中形成隔離結構102。介電材料可以是常用的隔離材料，例如氧化矽或一些其他合適的介電材料。介電材料可以是通過任何適當的方法形成，例如化學氣相沉積（CVD）法。

電晶體T1、T2可包括形成於基底100上的閘極GE、形成於閘極GE和基底100之間的閘介電層GD以及形成於基底100中並位於閘極GE的相對兩側處的源極/汲極S/D。在一些實施例中，電晶體T1、T2可包括形成於閘極GE的相對兩側壁的間隙壁GS。在垂直的方向上，源極/汲極S/D可位於閘極GE和隔離結構102之間。在一些實施例中，源極/汲極S/D可延伸至間隙壁GS下方。閘極GE可包括常用的閘極材料。舉例來說，閘極GE可包括經摻雜的多晶矽、金屬（例如鈦、鋁等金屬）、金屬矽化物（例如矽化鈦、矽化鎳等金屬矽化物）或其他適合的導電材料。閘介電層GD可包括常用的閘介電材料。舉例來說，閘介電層GD可包括氧化物（例如SiO ₂）、高介電常數材料（例如介電常數大於3.9的介電材料）或其他適合的介電材料。電晶體T1、T2的通道可位於兩個源極/汲極S/D之間且在閘極GE下方。電晶體T1、T2可為N型金屬氧化物半導體電晶體（NMOS）或P型金屬氧化物半導體電晶體（PMOS）。

蝕刻終止層200可作為接觸蝕刻終止層（contact etch stop layer，CESL），但本發明不以此為限。蝕刻終止層200的材料可包括氮化矽。

接著，於基底100上形成覆蓋多個電晶體T1、T2的介電層300。在一些實施例中，蝕刻終止層200可形成在介電層300和基底100之間。介電層300可包括諸如氧化矽、氮化矽、氮氧化矽、旋塗介電材料（spin-on dielectric material）或其組合等低介電常數的材料。

請參照圖1A和圖1B，於介電層300中形成第一開口302，以暴露出隔離結構102和鄰近隔離結構102的源極/汲極S/D。在一些實施例中，第一開口302是經由以下步驟形成。首先，於介電層300上形成圖案化光阻PR1，以於介電層300上界定欲形成第一開口302的區域。接著，移除該區域所暴露出的介電層300的一部分以及該部分下方的蝕刻終止層200，以暴露出隔離結構102和鄰近隔離結構102的源極/汲極S/D的一部分。在形成第一開口302之後，可藉由諸如灰化（ashing）等適合的方法來移除圖案化光阻PR1。

接著，於介電層310的頂面和第一開口302的側壁和底面上形成絕緣材料層400。絕緣材料層400可共形地形成於介電層310的頂面和第一開口302的表面。絕緣材料層400的材料可包括氮化矽、氮氧化矽（SiON）、碳化矽（SiC）等與介電層310具有不同蝕刻速率的材料。

請參照圖1C和圖1D，於絕緣材料層400上形成罩幕圖案MP1。罩幕圖案MP1暴露出絕緣材料層400的一部分。罩幕圖案MP1包括彼此分隔開來的第一部分MP11和第二部分MP12。罩幕圖案MP1的第一部分MP11填入第一開口302中；而罩幕圖案MP1的第二部分MP12形成於介電層310上方的絕緣材料層400上。在一些實施例中，從上視的角度來看，絕緣材料層400的被罩幕圖案MP1所暴露出的部分位於罩幕圖案MP1的第一部分MP11和第二部分MP12之間。

在一些實施例中，罩幕圖案MP1可經由以下步驟形成。首先，請參照圖1C，於絕緣材料層400上形成第一罩幕材料層500。第一罩幕材料層500形成於介電層310上方的絕緣材料層400上並填入第一開口302中。第一罩幕材料層500的材料可例如選用常見之用於平坦層的材料。接著，於第一罩幕材料層500上形成第二罩幕材料層600。第二罩幕材料層600的材料可例如選用常見之用於抗反射層的材料。在一些實施例中，第二罩幕材料層600的材料可不同於第一罩幕材料層500的材料。然後，於第二罩幕材料層600上形成圖案化光阻PR2，以界定出暴露第二罩幕材料層600的一部分的區域。而後，請參照圖1C和圖1D，以絕緣材料層400作為蝕刻終止層，通過圖案化光阻PR2所暴露出的第二罩幕材料層600的一部分的區域，對第二罩幕材料層600和第一罩幕材料層500進行圖案化製程，以形成暴露出絕緣材料層400的一部分的罩幕圖案MP1。在形成罩幕圖案MP1之後，可藉由諸如灰化（ashing）等適合的方法來移除圖案化光阻PR2。

罩幕圖案MP1可包括形成於第一開口302中的第一部分MP11以及形成於介電層310上方的絕緣材料層400上的第二部分MP12。罩幕圖案MP1的第一部分MP11可包括經圖案化的第一罩幕材料層的一部分510a。罩幕圖案MP1的第二部分MP12可包括經圖案化的第一罩幕材料層的另一部分510b和經圖案化的第二罩幕材料層610。也就是說，在第二罩幕材料層600選用不同於第一罩幕材料層500的材料的情況下，罩幕圖案MP1的第二部分MP12可包括材料與罩幕圖案MP1的第一部分MP11相同的第一材料層（例如經圖案化的第一罩幕材料層的另一部分510b）以及位於第一材料層上且材料與罩幕圖案MP1的第一部分MP11不同的第二材料層（例如經圖案化的第二罩幕材料層610）。

在一些實施例中，罩幕圖案MP1的第二部分MP12可因過度蝕刻（over etching）的關係而使得罩幕圖案MP1的第一部分MP11的頂面略低於罩幕圖案MP1所暴露出之絕緣材料層400的頂面，但本發明不以此為限。在另一些實施例中，罩幕圖案MP1的第一部分MP11的頂面也可與罩幕圖案MP1所暴露出之絕緣材料層400的頂面處在相同的水平高度處。

請參照圖1D和圖1E，移除被罩幕圖案MP1所暴露出的絕緣材料層400的一部分以及位於絕緣材料層400的該部分下方的介電層310的一部分，以形成第二開口304以及彼此間隔開來的第一絕緣圖案410和第二絕緣圖案420。

第一絕緣圖案410可為杯狀結構且可對應到絕緣材料層400的形成於第一開口302的側壁和底面上的部分，其中第一絕緣圖案410的對應到絕緣材料層400的形成於第一開口302的側壁上的部分可定義為第一絕緣圖案410的側壁部分；而第一絕緣圖案410的對應到絕緣材料層400的形成於第一開口302的底面上的部分可定義為第一絕緣圖案410的底部部分。第二絕緣圖案420可對應到被罩幕圖案MP1的第二部分MP12所覆蓋的絕緣材料層400。

第二開口304可暴露出第一絕緣圖案410的一部分。也就是說，第二開口304可包括彼此相對的第一側壁304a和第二側壁304b，其中第一側壁304a可由被第二開口304所暴露出的第一絕緣圖案410定義（例如由第二開口304所暴露出的第一絕緣圖案410的側壁定義），而第二側壁304b可由介電層320定義。

在一些實施例中，第二開口304可形成於介電層320中且未貫穿介電層320。在此實施例中，介電層320可包括第一部分320a和第二部分320b。從上視的角度來看，位於第一絕緣圖案410和第二絕緣圖案420之間的介電層320可定義為介電層320的第一部分320a，而介電層320的其他部分（例如位於第二絕緣圖案420下方的介電層320）可定義為介電層320的第二部分320b。在一些實施例中，介電層320的第一部分320a可環繞第一絕緣圖案410的未被第二開口304所暴露出的部分。在一些實施例中，第二開口304的底面可由介電層320的第一部分320a定義，而第二開口304的第二側壁304b可由介電層320的第二部分320b定義。

在一些實施例中，第二開口304可貫穿介電層320並暴露出蝕刻終止層200。在此實施例中，第二開口304的底面可由蝕刻終止層200定義。

在一些實施例中，在移除被罩幕圖案MP1所暴露出的絕緣材料層400的一部分以及位於絕緣材料層400的該部分下方的介電層310的一部分的步驟中，罩幕圖案MP1的一部分也跟著被移除，故圖1E所示出之罩幕圖案MP2的第一部分MP21的厚度較圖1D所示出之罩幕圖案MP1的第一部分MP11的厚度小，且罩幕圖案MP2的第二部分MP22的厚度較罩幕圖案MP1的第二部分MP12的厚度小。在一些實施例中，罩幕圖案MP2的第一部分MP21的材料與罩幕圖案MP2的第二部分MP22的材料相同。在一些實施例中，罩幕圖案MP2的第一部分MP21的頂表面的水平高度低於第二開口304的底面的水平高度，但本發明不以此為限。在另一些實施例中，第二開口304可暴露出蝕刻終止層200，而罩幕圖案MP2的第一部分MP21可被移除而暴露出第一絕緣圖案410的底部部分。

請參照圖1E以及圖1F的（a）和（b），在移除罩幕圖案MP2之後，可採用如回蝕刻（etch back）等方式移除第一絕緣圖案410的底部部分（對應到絕緣材料層400的形成於第一開口302的底面上的部分）以及位於介電層320的頂面上的第二絕緣圖案420，以形成絕緣牆430。絕緣牆430可具有面向介電層320的第一側壁430a和與第一側壁430a相對的第二側壁430b。

在一些實施例中，在移除第一絕緣圖案410的底部部分和第二絕緣圖案420的步驟中，第一絕緣圖案410的側壁部分的頂端的一部分（對應到絕緣材料層400的形成於第一開口302的側壁上的頂端處的部分）也跟著被移除，使得介電層320的第二部分320b的頂面的水平高度較絕緣牆430的頂端的水平高度高。如此一來，第二開口304的由第一絕緣圖案410所定義的第一側壁304a的高度也跟著下降，而第二開口304的由介電層320所定義的第二側壁304b的高度則維持不變，如此可形成如圖1F的（a）所示之第三開口306和第四開口432。第三開口306的其中一個側壁由絕緣牆430的第一側壁430a定義，而第三開口306的其中另一個側壁由介電層320定義。第四開口432的側壁則由絕緣牆430的第二側壁430b定義。

請參照圖1F的（a）和（b）以及圖1G，於第三開口306（其相對位置可對應到第二開口304）和第四開口432（其相對位置可對應到第一開口302）中形成電容結構CS。電容結構CS可包括下電極BE、形成於下電極BE上的介電質DL以及形成於介電質DL上的上電極TE。在電容結構CS設計為形成於絕緣牆430的第一側壁430a的一部分上以及絕緣牆430的第二側壁430b上且與鄰近隔離結構102的源極/汲極S/D電性連接。如此一來，電容結構CS的有效表面積（即重疊於上電極TE和下電極BE之間的介電質DL的面積）將能夠增加，使得半導體裝置10即便在的元件尺寸縮小的情況下，仍能維持足夠大的電容量。

在一些實施例中，在電容結構CS的設置在絕緣牆430的第二側壁430b上的部分與鄰近隔離結構102的源極/汲極S/D接觸的情況下，電容結構CS的設置在絕緣牆430的第一側壁430a上的部分與鄰近隔離結構102的源極/汲極S/D的配置關係有以下三種可能，但不限於以下三種。第一種配置關係為：電容結構CS的設置在絕緣牆430的第一側壁430a上的部分與鄰近隔離結構102的源極/汲極S/D在垂直方向上被介電層320的第一部分320a間隔開來。第二種配置關係為：電容結構CS的設置在絕緣牆430的第一側壁430a上的部分可貫穿介電層320的第一部分320a並藉由蝕刻終止層200與鄰近隔離結構102的源極/汲極S/D在垂直方向上間隔開來。第三種配置關係為：電容結構CS的設置在絕緣牆430的第一側壁430a上的部分可貫穿介電層320的第一部分320a和蝕刻終止層200並與鄰近隔離結構102的源極/汲極S/D接觸。舉例來說，如圖2所示出之半導體裝置20，電容結構CS1包括下電極BE1、形成於下電極BE1上的介電質DL1以及形成於介電質DL1上的上電極TE1。電容結構CS1的設置在絕緣牆430的第二側壁430b上的部分可與鄰近隔離結構102的源極/汲極S/D接觸，且電容結構CS1的設置在絕緣牆430的第一側壁430a上的部分可貫穿介電層320和蝕刻終止層200並與鄰近隔離結構102的源極/汲極S/D接觸。

在另一些實施例中，在電容結構CS的設置在絕緣牆430的第二側壁430b上的部分未與鄰近隔離結構102的源極/汲極S/D接觸的情況下（未示出），電容結構CS的設置在絕緣牆430的第一側壁430a上的部分可貫穿介電層320的第一部分320a和蝕刻終止層200並與鄰近隔離結構102的源極/汲極S/D接觸。

下電極BE或上電極TE的材料可選用包括諸如鈦（Ti）、鈷（Co）、銅（Cu）、銅-鋁（AlCu）、鎢（W）、氮化鈦（TiN）、氮化鎢（TiW）、氮化鋁（TiAl）、氮化鋁鈦（TiAlN）、鉭（Ta）、氮化鉭（TaN）或其組合等的導電材料。介電質DL可選用例如具有高介電常數的材料。下電極BE、介電質DL或上電極TE可採用諸如化學氣相沉積（CVD）或物理氣相沉積（PVD）等適合的方式形成。

在一些實施例中，電容結構CS例如是藉由以下步驟形成。首先，依序於介電層320上、第三開口306的表面和第四開口432的表面上共形地（conformally）形成下電極材料層（未示出）和介電質材料層（未示出）。接著，於介電質材料層上形成上電極材料層（未示出）。上電極材料層填入第三開口306和第四開口432的剩餘空間（即第三開口306和第四開口432中未填入下電極材料層和介電質材料層的空間）。而後，於上電極材料層上形成圖案化光阻（未示出），以定義出暴露上電極材料層的一部分的區域。然後，通過該區域來移除上電極材料層的一部分以及位於該部分下方的介電質材料層的一部分和下電極材料層的一部分，以形成電容結構CS。

圖3A至圖3D是依照本發明另一實施例的半導體裝置10的製造流程的示意圖。圖3A至圖3D為延續上述圖1A和圖1B的製造流程。上述對於圖1A和圖1B所示出之構件的連接關係、材料及其製程已於前文中進行詳盡地描述，故於下文中不再重複贅述。另外，圖3A至圖3D所示出之與圖1A至圖1G中相同或相似的構件使用相同或相似的技術用語和元件符號。

請參照圖1B和圖3A，在介電層310的頂面和第一開口302的側壁和底面上形成絕緣材料層400後，可採用如回蝕刻等方式移除位於介電層310的頂面上和第一開口302的底面上的絕緣材料層400，以於第一開口302的側壁上形成絕緣牆430。絕緣牆430具有面向介電層310的第一側壁430a和與第一側壁430a相對的第二側壁430b。

請參照圖3B和圖3C，於介電層310上形成罩幕圖案MP1。罩幕圖案MP1暴露出介電層310的一部分。罩幕圖案MP1包括彼此分隔開來的第一部分MP11和第二部分MP12。罩幕圖案MP1的第一部分MP11填入第一開口302中；而罩幕圖案MP1的第二部分MP12形成於介電層310的頂面上。在一些實施例中，從上視的角度來看，介電層310的被罩幕圖案MP1所暴露出的部分位於罩幕圖案MP1的第一部分MP11和第二部分MP12之間。在一些實施例中，介電層310的被罩幕圖案MP1所暴露出的部分位於絕緣牆430和罩幕圖案MP1的第二部分MP12之間。

在一些實施例中，介電層310的被罩幕圖案MP1所暴露出的部分可因過度蝕刻（over etching）的關係而使得介電層310的該部分的頂面略低於介電層310的被罩幕圖案MP1的第一部分MP11所覆蓋的部分的頂面，但本發明不以此為限。在另一些實施例中，介電層310的被罩幕圖案MP1所暴露出的部分的頂面也可與介電層310的被罩幕圖案MP1的第一部分MP11所覆蓋的部分的頂面具有相同的水平高度。

在一些實施例中，罩幕圖案MP1的第一部分MP11可因過度蝕刻（over etching）的關係而使得罩幕圖案MP1的第一部分MP11的頂面略低於絕緣牆430的頂面，但本發明不以此為限。在另一些實施例中，罩幕圖案MP1的第一部分MP11的頂面也可與絕緣牆430的頂面具有相同的水平高度。

在一些實施例中，罩幕圖案MP1可經由以下步驟形成。首先，請參照圖3B，於介電層310上形成第一罩幕材料層500。第一罩幕材料層500填入第一開口302中並覆蓋絕緣牆430。第一罩幕材料層500的材料可例如選用常見之用於平坦層的材料。接著，於第一罩幕材料層500上形成第二罩幕材料層600。第二罩幕材料層600的材料可例如選用常見之用於抗反射層的材料。在一些實施例中，第二罩幕材料層600的材料可不同於第一罩幕材料層500的材料。然後，於第二罩幕材料層600上形成圖案化光阻PR2，以界定出暴露第二罩幕材料層600的一部分的區域。而後，請參照圖3B和圖3C，通過圖案化光阻PR2所暴露出的第二罩幕材料層600的一部分的區域，對第二罩幕材料層600和第一罩幕材料層500進行圖案化製程，以形成暴露出介電層310的一部分和絕緣牆430的一部分的罩幕圖案MP1。在形成罩幕圖案MP1之後，可藉由諸如灰化（ashing）等適合的方法來移除圖案化光阻PR2。

罩幕圖案MP1可包括形成於第一開口302中的第一部分MP11以及形成於介電層310上的第二部分MP12。罩幕圖案MP1的第一部分MP11可包括經圖案化的第一罩幕材料層的一部分510a。罩幕圖案MP1的第二部分MP12可包括經圖案化的第一罩幕材料層的另一部分510b和經圖案化的第二罩幕材料層610。也就是說，在第二罩幕材料層600選用不同於第一罩幕材料層500的材料的情況下，罩幕圖案MP1的第二部分MP12可包括材料與罩幕圖案MP1的第一部分MP11相同的第一材料層（例如經圖案化的第一罩幕材料層的另一部分510b）以及位於第一材料層上且材料與罩幕圖案MP1的第一部分MP11不同的第二材料層（例如經圖案化的第二罩幕材料層610）。

請參照圖3C和圖3D，移除被罩幕圖案MP1所暴露出的介電層310的一部分，以形成第三開口306。第三開口306可暴露出絕緣牆430的一部分。也就是說，第三開口306可包括彼此相對的第一側壁和第二側壁，其中第一側壁可由被第三開口306所暴露出的絕緣牆430定義（例如由第三開口306所暴露出的絕緣牆430的第一側壁430a的一部分定義），而第三開口306的第二側壁可由介電層320定義。在一些實施例中，第三開口306的由介電層320所定義的第二側壁的頂端高於第三開口306的由絕緣牆430所定義的第一側壁的頂端。

在一些實施例中，在移除被罩幕圖案MP1所暴露出的介電層310的一部分的步驟中，罩幕圖案MP1的一部分也跟著被移除，故圖3D所示出之罩幕圖案MP2的第一部分MP21的厚度較圖3C所示出之罩幕圖案MP1的第一部分MP11的厚度小，且罩幕圖案MP2的第二部分MP22的厚度較罩幕圖案MP1的第二部分MP12的厚度小。在一些實施例中，罩幕圖案MP2的第一部分MP21的材料與罩幕圖案MP2的第二部分MP22的材料相同。在一些實施例中，罩幕圖案MP2的第一部分MP21的頂表面的水平高度低於第三開口306的底面的水平高度，但本發明不以此為限。

在一些實施例中，第三開口306可形成於介電層320中且未貫穿介電層320。在此實施例中，介電層320可包括第一部分320a和第二部分320b。從上視的角度來看，位於第三開口306下方的介電層320可定義為介電層320的第一部分320a，而介電層320的其他部分（例如位於罩幕圖案MP2的第二部分MP22下方的介電層320）可定義為介電層320的第二部分320b。在一些實施例中，介電層320的第一部分320a可環繞絕緣牆430的未被第三開口306所暴露出的一部分。在一些實施例中，第三開口306的底面可由介電層320的第一部分320a定義，而第三開口306的第二側壁可由介電層320的第二部分320b定義。

在一些實施例中，第三開口306可貫穿介電層320並暴露出蝕刻終止層200。在此實施例中，第三開口306的底面可由蝕刻終止層200定義。在另一些實施例中，第三開口306可貫穿介電層320和蝕刻終止層200，以暴露出鄰近隔離結構102的源極/汲極S/D。在此實施例中，第三開口306的底面可由暴露出的源極/汲極S/D定義。

請參照圖3D和圖1F的（a）和（b），移除罩幕圖案MP2，以形成如此可形成如圖1F的（a）所示之第四開口432。第四開口432的側壁則由絕緣牆430的第二側壁430b定義。

如同上述圖1F的（a）和（b）以及圖1G所示出的製造流程，於第三開口306（其相對位置可對應到第二開口304）和第四開口432（其相對位置可對應到第一開口302）中形成電容結構CS。電容結構CS可包括下電極BE、形成於下電極BE上的介電質DL以及形成於介電質DL上的上電極TE。在電容結構CS設計為形成於絕緣牆430的第一側壁430a的一部分上以及絕緣牆430的第二側壁430b上且與鄰近隔離結構102的源極/汲極S/D電性連接。如此一來，電容結構CS的有效表面積（即重疊於上電極TE和下電極BE之間的介電質DL的面積）將能夠增加，使得半導體裝置10即便在的元件尺寸縮小的情況下，仍能維持足夠大的電容量。

以下，將藉由圖1F和圖1G來說明半導體裝置10的結構。上述半導體裝置10的製造流程是以示範性實施例的方式來說明半導體裝置10的製造方法，但本發明的半導體裝置10的結構並不限於由上述的製造流程製造。

半導體裝置10包括基底100、多個電晶體T1、T2、隔離結構102、介電層320、電容結構CS和絕緣牆430。每一電晶體T1、T2包括形成於基底100上的閘極GE、設置在閘極GE和基底之間的閘介電層GD以及設置在基底100中並位於閘極GE的相對兩側處的源極/汲極S/D。隔離結構102設置在基底100中且位於相鄰的兩個電晶體T1、T2之間。介電層320設置在基底100上並覆蓋電晶體T1、T2。電容結構CS設置在介電層320中且與鄰近隔離結構102的源極/汲極S/D電性連接。絕緣牆430設置在介電層320中且具有面向介電層320的第一側壁430a和與第一側壁430a相對的第二側壁430b。電容結構CS設置在絕緣牆430的第一側壁430a和第二側壁430b上。

在一些實施例中，絕緣牆430的頂端低於介電層320的頂端且絕緣牆430的底端與源極/汲極S/D接觸。

在一些實施例中，電容結構CS的設置在絕緣牆430的第一側壁430a上的部分與鄰近隔離結構102的源極/汲極S/D在垂直方向上被介電層320間隔開來，而電容結構CS的設置在絕緣牆430的第二側壁430b上的部分與鄰近隔離結構102的源極/汲極S/D接觸，但本發明不以此為限。在另一些實施例中，如圖2所示出之半導體裝置20，電容結構CS的設置在絕緣牆430的第一側壁430a上的部分與鄰近隔離結構102的源極/汲極S/D接觸，且電容結構CS的設置在絕緣牆430的第二側壁430b上的部分與鄰近隔離結構102的源極/汲極S/D接觸。

圖4A至圖4E是依照本發明又一實施例的半導體裝置30的製造流程的示意圖。圖4A至圖4E為延續上述圖1F的製造流程。上述對於圖1A至圖1F所示出之構件的連接關係、材料及其製程已於前文中進行詳盡地描述，故於下文中不再重複贅述。另外，圖4A至圖4E所示出之與圖1A至圖1G中相同或相似的構件使用相同或相似的技術用語和元件符號。

請參照圖1F和圖4A，於介電層320的頂面以及第三開口306和第四開口432的表面上共形地形成下電極材料層BEM2。接著，於下電極材料層BEM2上形成罩幕材料層700。罩幕材料層700填滿第三開口306和第四開口432中的剩餘空間（例如其中未形成有下電極材料層BEM2的空間）。罩幕材料層700的材料可例如選用常見之用於平坦層的材料。

在一些實施例中，下電極BE2可經由以下步驟形成。首先，請參照圖4A和圖4B，可採用例如回蝕刻（etch back）的方式移除位於介電層320的第二部分320b上的罩幕材料層700，以形成罩幕圖案710。在上述步驟中，位於第三開口306和第四開口432中的罩幕材料層700的一部分也跟著被移除，故罩幕圖案710的頂面低於在介電層320於第二部分320b的頂面。換句話說，罩幕圖案710覆蓋位於第三開口306和第四開口432中的下電極材料層BEM2的一部分且暴露出下電極材料層BEM2的位於介電層320的第二部分320b的頂面上的一部分以及下電極材料層BEM2的自介電層320的第二部分320b的頂面上的所述部分延伸至第三開口306中的由介電層320的第二部分320b所定義之側壁上的一部分。接著，請參照圖4B和圖4C，可採用例如回蝕刻（etch back）的方式移除罩幕圖案710所暴露出的下電極材料層BEM2，以形成下電極BE2。接著，在形成下電極BE2之後，移除罩幕圖案710。

在另一些實施例中，下電極BE2可經由以下步驟形成。請同時參照圖4A至圖4C，首先，可採用例如回蝕刻（etch back）的方式同時移除位於介電層320的第二部分320b上的下電極材料層BEM2和罩幕材料層700。由於罩幕材料層700的位於第三開口306和第四開口432中的部分較位於介電層320的第二部分320b上的下電極材料層BEM2和其上方的罩幕材料層700厚，故藉由回蝕刻的方式同時移除介電層320的第二部分320b上的下電極材料層BEM2和罩幕材料層700後，剩餘的罩幕材料層700和下電極材料層BEM2會位於第三開口306和第四開口432中而分別形成如圖4B所示之罩幕圖案710和如圖4C所示之下電極BE2。接著，移除罩幕圖案710以形成下電極BE2。

請參照圖4C和圖4D，於下電極BE1上和介電層320上共形地形成介電質材料層DLM2。介電質材料層DLM2的一部分形成於第三開口306的由介電層320所定義的側壁的一部分上。接著，於介電質材料層DLM2上形成上電極材料層TEM2。上電極材料層TEM2填滿第三開口306和第四開口432中的剩餘空間（例如其中未形成有下電極BE1和介電質材料層DLM2的空間）。

請參照圖4D和圖4E，對上電極材料層TEM2和介電質材料層DLM2進行平坦化製程（例如化學機械研磨製程或回蝕刻法），以移除介電層320上的介電質材料層DLM2和上電極材料層TEM2，如此可於介電層320中形成包含下電極BE2、介電質DL2和上電極TE2的電容結構CS2。在本實施例中，在電容結構CS2的設置在絕緣層430的第一側壁430a上的部分中，電容結構CS2於該部分的介電質DL2具有與介電層320接觸的部分。由此可知，可採用如圖4A至圖4D所示之步驟，以在不需額外光罩製程的情況下將電容結構CS2形成於介電層320中。

綜上所述，在上述實施例的半導體裝置及其製造方法中，電容結構設計為形成於絕緣牆的第一側壁和與絕緣牆的第一側壁相對的第二側壁上，如此可增加電容結構的有效表面積，使得半導體裝置即便在的元件尺寸縮小的情況下，仍能維持足夠大的電容量。

10、20、30:半導體裝置 100:基底 102:隔離結構 200:蝕刻終止層 300、310、320:介電層 302:第一開口 304:第二開口 304a、430a:第一側壁 304b、430b:第二側壁 306:第三開口 320a:第一部分 320b:第二部分 400:絕緣材料層 410:第一絕緣圖案 420:第二絕緣圖案 430:絕緣牆 432:第四開口 500:第一罩幕材料層 510a:經圖案化的第一罩幕材料層的一部分 510b:經圖案化的第一罩幕材料層的另一部分 600:第二罩幕材料層 610:經圖案化的第二罩幕材料層 700:罩幕材料層 710:罩幕圖案 BE、BE1、BE2:下電極 BEM2:下電極材料層 CS、CS1、CS2:電容結構 DL、DL1、DL2:介電質 DLM2:介電質材料層 GE:閘極 GD:閘介電層 GS:間隙壁 MP1、MP2:罩幕圖案 MP11、MP21:第一部分 MP12、MP22:第二部分 PR1、PR2:圖案化光阻 S/D:源極/汲極 T1、T2:電晶體 TE、TE1、TE2:上電極 TEM2:上電極材料層

圖1A至圖1G是依照本發明一實施例的半導體裝置的製造流程的示意圖。 圖2是依照本發明一實施例的半導體裝置的剖面示意圖。 圖3A至圖3D是依照本發明另一實施例的半導體裝置的製造流程的示意圖。 圖4A至圖4E是依照本發明又一實施例的半導體裝置的製造流程的示意圖。

10:半導體裝置

100:基底

102:隔離結構

200:蝕刻終止層

320:介電層

320a:第一部分

320b:第二部分

430:絕緣牆

430a:第一側壁

430b:第二側壁

BE:下電極

CS:電容結構

DL:介電質

GE:閘極

GD:閘介電層

GS:間隙壁

S/D:源極/汲極

TE:上電極

Claims (19)

1. 一種半導體裝置的製造方法，包括： 於基底上形成覆蓋多個電晶體的介電層，所述基底中具有位於相鄰的兩個電晶體之間的隔離結構，每一電晶體包括形成於基底上的閘極、形成於所述閘極和所述基底之間的閘介電層以及形成於所述基底中並位於所述閘極的相對兩側處的源極/汲極； 於所述介電層中形成第一開口，以暴露出所述隔離結構和鄰近所述隔離結構的所述源極/汲極； 於所述第一開口的側壁上形成絕緣牆，所述絕緣牆具有面向所述介電層的第一側壁以及與所述第一側壁相對的第二側壁； 於所述介電層中形成第二開口，所述第二開口暴露出所述絕緣牆的所述第一側壁的一部分；以及 於所述第一開口和所述第二開口中形成電容結構，所述電容結構形成於所述絕緣牆的所述第一側壁的所述部分上以及所述絕緣牆的所述第二側壁上並與鄰近所述隔離結構的所述源極/汲極電性連接。
2. 如請求項1所述的半導體裝置的製造方法，其中形成所述第二開口的步驟包括： 於所述介電層上形成罩幕圖案，所述罩幕圖案暴露出所述介電層的一部分，所述罩幕圖案包括填入所述第一開口中的第一部分以及位於所述介電層的頂面上的第二部分，從上視的角度來看，所述介電層的所述部分位於所述絕緣牆和所述罩幕圖案的所述第二部分之間； 移除所述介電層的所述部分，以形成所述第二開口；以及 移除所述罩幕圖案。
3. 如請求項2所述的半導體裝置的製造方法，其中形成所述罩幕圖案的步驟包括： 於所述介電層上形成罩幕材料層，所述罩幕材料層填入所述第一開口中並覆蓋所述絕緣牆；以及 圖案化所述罩幕材料層，以形成填入所述第一開口中的所述罩幕圖案的所述第一部分以及位於所述介電層的頂面上的所述罩幕圖案的所述第二部分。
4. 如請求項2所述的半導體裝置的製造方法，其中所述罩幕圖案的所述第二部分包括形成於所述介電層的所述頂面上的第一材料層和形成於所述第一材料層上的第二材料層，所述罩幕圖案的所述第一部分的材料與所述第一材料層的材料相同。
5. 如請求項2所述的半導體裝置的製造方法，其中所述第二開口形成為暴露出所述源極/汲極。
6. 如請求項1所述的半導體裝置的製造方法，其中形成所述絕緣牆的步驟包括： 於所述介電層中形成所述第一開口後，在所述介電層的頂面上和所述第一開口的側壁和底面上形成絕緣材料層；以及 移除位於所述介電層的所述頂面上和所述第一開口的所述底面上的所述絕緣材料層，以於所述第一開口的所述側壁上形成所述絕緣牆。
7. 如請求項1所述的半導體裝置的製造方法，其中所述第二開口具有由所述介電層所定義的第三側壁和由絕緣牆所定義的第四側壁，而所述第三側壁的頂端高於所述第四側壁的頂端。
8. 如請求項7所述的半導體裝置的製造方法，其中形成所述電容結構的步驟包括： 於所述介電層的頂面以及所述第一開口和所述第二開口的表面上形成下電極材料層； 於所述第一開口和所述第二開口中填入罩幕圖案，所述罩幕圖案暴露出所述下電極材料層的一部分，所述下電極材料層的所述部分包括所述下電極材料層的位於所述介電層的所述頂面的一部分以及自所述介電層的所述頂面的所述部分延伸至所述第二開口的所述第三側壁的一部分； 移除被所述罩幕圖案所暴露出的所述下電極材料層的所述部分，以形成下電極； 在移除所述罩幕圖案之後，於所述下電極上形成介電質，所述介電質的一部分形成於所述第二開口的所述第三側壁的所述部分上；以及 於所述介電質上形成上電極。
9. 一種半導體裝置的製造方法，包括： 於基底上形成覆蓋多個電晶體的介電層，所述基底具有位於相鄰的兩個電晶體之間的隔離結構，每一電晶體包括形成於基底上的閘極、形成於所述閘極和所述基底之間的閘介電層以及形成於所述基底中並位於所述閘極的相對兩側處的源極/汲極； 於所述介電層中形成第一開口，以暴露出所述隔離結構和鄰近所述隔離結構的所述源極/汲極； 於所述介電層的頂面和所述第一開口的側壁和底面上形成絕緣材料層； 於所述絕緣材料層上形成罩幕圖案，所述罩幕圖案暴露出所述絕緣材料層的一部分，所述罩幕圖案包括彼此分隔開來的第一部分和第二部分，所述第一部分填入所述第一開口中，所述第二部分位於所述介電層上方，從上視的角度來看，所述絕緣材料層的所述部分位於所述罩幕圖案的所述第一部分和所述第二部分之間； 移除所述絕緣材料層的所述部分以及位於所述絕緣材料層的所述部分下方的所述介電層的一部分，以形成第二開口； 移除所述罩幕圖案； 移除所述介電層的所述頂面上和所述第一開口的所述底面上的所述絕緣材料層，以形成絕緣牆，所述絕緣牆具有面向所述介電層的第一側壁以及與所述第一側壁相對的第二側壁，所述第二開口暴露出所述絕緣牆的所述第一側壁的一部分；以及 於所述第一開口和所述第二開口中形成電容結構，所述電容結構形成於所述絕緣牆的所述第一側壁的所述部分上以及所述絕緣牆的所述第二側壁上並與鄰近所述隔離結構的所述源極/汲極電性連接。
10. 如請求項9所述的半導體裝置的製造方法，其中在移除所述介電層的所述頂面上和所述第一開口的所述底面上的所述絕緣材料層的步驟中，所述絕緣材料層於所述第一開口的所述側壁上的頂端處的一部分也跟著被移除，使得所述介電層的所述頂面的水平高度較所述絕緣牆的頂端的水平高度高。
11. 如請求項9所述的半導體裝置的製造方法，其中形成所述罩幕圖案的步驟包括： 於所述絕緣材料層上形成罩幕材料層，所述罩幕材料層填入所述第一開口中並覆蓋所述絕緣材料層；以及 以所述絕緣材料層作為蝕刻終止層，對所述罩幕材料層進行圖案化製程，以形成暴露出所述絕緣材料層的所述部分的所述罩幕圖案。
12. 如請求項9所述的半導體裝置的製造方法，其中所述罩幕圖案的所述第二部分包括形成於所述介電層的所述頂面上的第一材料層和形成於所述第一材料層上的第二材料層，所述罩幕圖案的所述第一部分的材料與所述第一材料層的材料相同。
13. 一種半導體裝置，包括： 基底； 多個電晶體，每一電晶體包括形成於所述基底上的閘極、設置在所述閘極和所述基底之間的閘介電層以及設置在所述基底中並位於所述閘極的相對兩側處的源極/汲極； 隔離結構，設置在所述基底中且位於相鄰的兩個電晶體之間； 介電層，設置在所述基底上並覆蓋所述多個電晶體； 電容結構，設置在所述介電層中且與鄰近所述隔離結構的所述源極/汲極電性連接；以及 絕緣牆，設置在所述介電層中且具有面向所述介電層的第一側壁以及與所述第一側壁相對的第二側壁， 其中所述電容結構設置在所述絕緣牆的所述第一側壁和所述第二側壁上。
14. 如請求項13所述的半導體裝置，其中所述絕緣牆的頂端低於所述介電層的頂端且所述絕緣牆的底端與所述源極/汲極接觸。
15. 如請求項13所述的半導體裝置，其中所述電容結構的設置在所述絕緣牆的所述第一側壁上的部分與鄰近所述隔離結構的所述源極/汲極在垂直方向上被所述介電層間隔開來，所述電容結構的設置在所述絕緣牆的所述第二側壁上的部分與鄰近所述隔離結構的所述源極/汲極接觸。
16. 如請求項13所述的半導體裝置，其中所述電容結構的設置在所述絕緣牆的所述第一側壁上的部分與鄰近所述隔離結構的所述源極/汲極接觸，所述電容結構的設置在所述絕緣牆的所述第二側壁上的部分與鄰近所述隔離結構的所述源極/汲極接觸。
17. 如請求項13所述的半導體裝置，更包括： 蝕刻終止層，位於所述介電層和所述源極/汲極之間， 其中所述電容結構的設置在所述絕緣牆的所述第一側壁上的部分貫穿所述介電層並藉由所述蝕刻終止層與鄰近所述隔離結構的所述源極/汲極在垂直方向上間隔開來，所述電容結構的設置在所述絕緣牆的所述第二側壁上的部分與鄰近所述隔離結構的所述源極/汲極接觸。
18. 如請求項13所述的半導體裝置，其中所述電容結構的設置在所述絕緣牆的所述第一側壁上的部分與鄰近所述隔離結構的所述源極/汲極接觸，所述電容結構的設置在所述絕緣牆的所述第二側壁上的部分不與鄰近所述隔離結構的所述源極/汲極接觸。
19. 如請求項13所述的半導體裝置，其中所述電容結構包括下電極、設置在所述下電極上的介電質以及設置在所述介電質上的上電極，其中在所述電容結構的設置在所述絕緣層的所述第一側壁上的部分中，所述電容結構的所述部分的所述介電質具有與所述介電層接觸的部分。

Images