TWI745213B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI745213B
TWI745213B TW110100412A TW110100412A TWI745213B TW I745213 B TWI745213 B TW I745213B TW 110100412 A TW110100412 A TW 110100412A TW 110100412 A TW110100412 A TW 110100412A TW I745213 B TWI745213 B TW I745213B
Authority
TW
Taiwan
Prior art keywords
pins
lead frame
packaging
pin
conductive material
Prior art date
Application number
TW110100412A
Other languages
English (en)
Other versions
TW202228253A (zh
Inventor
周世文
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW110100412A priority Critical patent/TWI745213B/zh
Priority to CN202110251441.9A priority patent/CN114725030A/zh
Application granted granted Critical
Publication of TWI745213B publication Critical patent/TWI745213B/zh
Publication of TW202228253A publication Critical patent/TW202228253A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種半導體封裝結構，包括導線架、晶片、封裝膠體以及導電材料層。導線架包括承載座與多個引腳。每一引腳具有頂面與第一底面、內側端及外側端。內側端面向承載座，而外側端於第一底面處具有凹穴，使外側端以平面側壁與弧狀凹穴表面連接頂面與第一底面。晶片配置於承載座上，並電性連接引腳。封裝膠體覆蓋導線架及晶片。封裝膠體具有下表面與側表面。下表面暴露出並切齊於引腳的第一底面。側表面切齊於引腳的平面側壁且暴露出弧狀凹穴表面。導電材料層配置於引腳的第一底面上以及弧狀凹穴表面上。

Description

半導體封裝結構及其製造方法
本發明是有關於一種半導體封裝結構，且特別是有關於一種半導體封裝結構及其製造方法。
近年來，為求實現小型化的封裝，具有較小封裝面積的兩面扁平無引腳(Dual Flat No-lead, DFN)封裝結構以及四面扁平無引腳(Quad Flat No-lead, QFN)封裝結構儼然成為當前封裝製程中的主流。由於兩面扁平無引腳以及四面扁平無引腳的封裝具有較小的封裝體積及優越的散熱性、品質穩定性及電性功能，現已被廣泛地應用於各種不同型式的封裝結構。
一般來說，兩面扁平無引腳封裝以及四面扁平無引腳封裝僅透過引腳外露的底面作為對外電性連接點。如此情況下，有限的可潤濕面積常無法提供封裝結構與外部元件(例如印刷電路板)足夠的接著強度，進而導致電性異常或失效的問題。因此，將引腳的側壁露出並形成階梯狀結構的可濕潤側翼(Wettable Flank)的技術開始被應用，以增加引腳的可潤濕面積、提升封裝結構電性連接至印刷電路板的接著強度。然而，上述階梯狀的可濕潤側翼仍然受限於其外露於封裝結構的面積，而無法大幅提高引腳電性連接至印刷電路板的接著強度。
本發明提供一種半導體封裝結構及其製造方法，其引腳具有較佳的接著強度。
本發明的半導體封裝結構，包括一導線架、一晶片、一封裝膠體以及一導電材料層。導線架包括一承載座及環繞承載座的多個引腳。各引腳具有彼此相對的一頂面與一第一底面、一內側端及一外側端。內側端面向承載座，而外側端於第一底面處具有一凹穴，使外側端以一平面側壁與一弧狀凹穴表面連接頂面與第一底面。晶片配置於承載座上，並電性連接引腳。封裝膠體覆蓋導線架及晶片。封裝膠體具有一下表面與一側表面。下表面暴露出並切齊於各引腳的第一底面，而側表面切齊於各引腳的平面側壁且暴露出弧狀凹穴表面。導電材料層配置於各引腳的第一底面上以及弧狀凹穴表面上。
在本發明一實施例中，上述的弧狀凹穴表面為一粗糙面。
在本發明一實施例中，上述各引腳的內側端於第一底面處具有一凹陷，使內側端以一第一側壁、一第二底面與一第二側壁連接頂面與第一底面。封裝膠體填滿凹陷。
在本發明一實施例中，上述的導電材料層的材質包括無鉛銲料。
本發明的半導體封裝結構的製作方法，其包括以下步驟。提供一封裝半成品。封裝半成品包括一導線架條、多個晶片以及封裝膠體。導線架條具有多個導線架單元及連接導線架單元的多個連接條。各導線架單元包括一承載座及環繞承載座的多個引腳。各引腳的外側端連接至相鄰的連接條的其一。相鄰兩導線架單元的引腳兩兩相對配置並於對應連接的連接條的其一上形成多個連接部。連接部的底部具有凹槽。晶片分別配置於導線架單元的承載座上且電性連接引腳。封裝膠體覆蓋導線架條與晶片，其中封裝膠體填滿連接部的凹槽，且封裝膠體的下表面暴露出並切齊於各引腳的第一底面。對封裝半成品進行蝕刻程序，而於各引腳的第一底面鄰接凹槽的部分形成凹穴。各凹槽中的封裝膠體隔開兩相對配置的引腳的凹穴，且凹穴具有弧狀凹穴表面。移除凹槽中的封裝膠體，而連通兩相對配置的引腳的凹穴，且暴露出連接部的一內表面。形成導電材料層於引腳的第一底面以及弧狀凹穴表面上。進行單分程序，以切割封裝膠體及連接部，而形成各自獨立的半導體封裝結構。半導體封裝結構包括具有承載座及環繞承載座的引腳的導線架、晶片、封裝膠體以及導電材料層。引腳具有彼此相對的頂面及第一底面、內側端及外側端。內側端面向承載座，而外側端於第一底面處具有凹穴，使外側端以平面側壁與覆蓋有導電材料層的弧狀凹穴表面連接頂面與覆蓋有導電材料層的第一底面。封裝膠體的側表面切齊於各引腳的平面側壁且暴露出弧狀凹穴表面。
在本發明一實施例中，上述對封裝半成品進行蝕刻程序的步驟，包括提供一遮罩層，以覆蓋引腳的第一底面的局部；以及以遮罩層作為一蝕刻罩幕，以於各引腳的第一底面形成凹穴。
在本發明一實施例中，上述移除凹槽中的封裝膠體之前，移除遮罩層，以暴露出引腳的第一底面。
在本發明一實施例中，上述弧狀凹穴表面為一粗糙面。
在本發明的實施例中，上述各引腳的內側端於第一底面處具有凹陷，使內側端以第一側壁、第二底面與第二側壁連接頂面與第一底面。封裝膠體填滿凹陷。
在本發明一實施例中，上述導電材料層的材質包括無鉛銲料。
基於上述，透過本發明的半導體封裝結構的製作方法，在引腳的第一底面鄰接連接部的凹槽的部分(即外側端處)進一步形成凹穴，也就是在引腳的外側端的底部形成向內凹入的凹穴，並在後續移除凹槽中的封裝膠體後，使得兩相對配置的引腳的凹穴以及對應的凹槽相互連通而形成一個大凹洞。接著，將導電材料層至少配置於引腳的凹穴所形成的弧狀凹穴表面及第一底面上。因此，藉由前述弧狀凹穴表面的引腳，可提高導電材料層的接著面積，從而增加引腳上的導電材料層外露於半導體封裝結構的面積，進而提升半導體封裝結構電性連接的接著強度。此外，引腳的弧狀凹穴表面可為一粗糙面，粗糙的弧狀凹穴表面可使導電材料層更佳地附著於弧狀凹穴表面上，在單分程序時，亦可減少金屬毛邊的形成，使本發明的半導體封裝結構具有較佳的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1A至圖1G是依照本發明的一實施例的半導體封裝結構的製作方法的剖面示意圖。關於本實施例的半導體封裝結構的製作方法，首先，請參考圖1A，提供一封裝半成品10，其中封裝半成品10包括一導線架條LF、多個晶片200以及一封裝膠體300。導線架條LF具有多個導線架單元100及連接導線架單元100的多個連接條500。導線架條LF的導線架單元100例如是呈矩陣式排列並以連接條500分隔開，且每一導線架單元100包括一承載座110及環繞承載座110的多個引腳120。每一引腳120的一外側端124連接至相鄰的連接條500，且相鄰兩導線架單元100的引腳120兩兩相對配置並於對應連接的連接條500上形成多個連接部510。
接著，請同時參考圖1A與圖1B，各連接部510的底部具有凹槽G，在本實施例中，各連接部510的凹槽G相互連通而形成沿著連接條500延伸的單個長條型凹槽。然而，在其他未繪示的實施例中，各連接部510的凹槽G可為個別的凹槽，使得連接條500上形成多個彼此分離的凹槽，本發明對於凹槽的形式和數量不加以限制。再者，本實施例的晶片200分別配置於導線架單元100的承載座110上且電性連接引腳120。晶片200與承載座110之間可以用接著劑220固定，其中接著劑220例如為常用的環氧樹脂、銀膠、黏晶膠膜(DAF)等。此處，晶片200是以銲線210電性連接引腳120，但不以此電性連接的方式為限。銲線210的材質例如是金、銅或其他合適之導電材料，於此並不加以限制。
接著，請參考圖1A與圖1B，封裝膠體300覆蓋導線架條LF與晶片200。在本實施例中，各引腳120的內側端122於第一底面120b處具有凹陷128，其中封裝膠體300填滿引腳120的凹陷128以及連接部510的凹槽G，且封裝膠體300的下表面300b暴露出並切齊於引腳120的第一底面120b。封裝膠體300的材質例如為環氧樹脂或其他合適之高分子材料，其可避免水氣或污染物的侵入。藉由封裝膠體300填滿引腳120的凹陷128可將引腳120鎖固於封裝膠體300內，避免引腳120自封裝膠體300中脫落。此外，在本實施例中，封裝膠體300的下表面300b亦暴露出承載座110的底面110b，然而，在其他未繪示的實施例中，承載座110的底面110b可被封裝膠體300所覆蓋而不暴露出。
接著，請參考圖1C，對封裝半成品10進行一蝕刻程序。首先，提供遮罩層M，以覆蓋引腳120的第一底面120b的局部。在本實施例中，遮罩層M亦覆蓋承載座110的底面110b。此處，遮罩層M的材質例如是絕緣光阻材料或金屬材料，其中金屬材料例如金、鈀或其他可供選擇性蝕刻的金屬，可具有較佳的蝕刻選擇性。
接著，請同時參考圖1C與圖1D，將整個封裝半成品10置入金屬蝕刻液，例如是銅蝕刻液，以遮罩層M作為蝕刻罩幕，蝕刻引腳120未被遮罩層M所遮蔽的部分，而於引腳120的第一底面120b鄰接凹槽G的部分形成一凹穴C。凹槽G中的封裝膠體300隔開兩相對配置的引腳120的凹穴C，且每一凹穴C具有一弧狀凹穴表面S。此處，弧狀凹穴表面S具體化為一粗糙面，即微觀下如鋸齒狀結構，但不以此為限。
接著，請同時參考圖1D與圖1E，移除遮罩層M，以暴露出引腳120的第一底面120b。緊接著，移除凹槽G中的封裝膠體300，而連通兩相對配置的引腳120的凹穴C，且暴露出連接部510的一內表面512。此處，移除凹槽G中的封裝膠體300的方式，較佳地，是以雷射法燒蝕，但不以此為限。接著，形成一導電材料層400於引腳120的第一底面120b與弧狀凹穴表面S上。進一步來說，導電材料層400可選擇性地形成在連接部510的內表面512及承載座110的底面110b上。此處，導電材料層400的形成方式例如是電鍍或印刷等，而導電材料層400的材質例如是無鉛銲料，但不以此為限。至此，藉由蝕刻引腳120，而在引腳120的第一底面120b鄰接凹槽G的部分(即外側端124處)形成凹穴C，也就是在引腳120的外側端124的底部形成向內凹入的凹穴C，並在後續移除凹槽G中的封裝膠體300後，使得兩相對配置的引腳120的凹穴C以及對應的凹槽G相互連通而形成一個大凹洞。接著，導電材料層400可形成於大凹洞的表面上，如此配置下，可增加導電材料層400與引腳120的接著面積。除此之外，粗糙的弧狀凹穴表面S可使導電材料層400更佳地附著於弧狀凹穴表面S上，且在後續的單分程序時，粗糙的弧狀凹穴表面S也可減少金屬毛邊(burr)的產生。
之後，請同時參考圖1F與圖1G，進行一單分程序，以切割封裝膠體300及連接部510，以使封裝膠體300的一側表面300c切齊於各引腳120的平面側壁124c且暴露出外側端124的弧狀凹穴表面S上的導電材料層400，而形成各自獨立的半導體封裝結構（於圖1G中示意地繪示一個半導體封裝結構20）。至此，已完成半導體封裝結構20的製作。
在結構上，請再參考圖1G，本實施例的半導體封裝結構20包括導線架100’、晶片200、封裝膠體300及導電材料層400。導線架100’包括承載座110及環繞承載座110的引腳120。每一引腳120具有彼此相對的頂面120a與第一底面120b、內側端122及外側端124。內側端122面向承載座110，且每一引腳120的內側端122於第一底面120b處具有凹陷128，使內側端122以第一側壁122a、第二底面122b與第二側壁122c連接頂面120a與第一底面120b。外側端124於第一底面120b處具有凹穴C，使外側端124以平面側壁124c與弧狀凹穴表面S連接頂面120a與第一底面120b。晶片200配置於承載座110上並以例如是銲線210電性連接引腳120，其中晶片200可透過接著劑220而固定於承載座110上。封裝膠體300覆蓋導線架100’及晶片200，且填滿凹陷128。封裝膠體300具有下表面300b與側表面300c，其中下表面300b暴露出並切齊於引腳120的第一底面120b，而側表面300c切齊於引腳120的平面側壁124c且暴露出弧狀凹穴表面S。導電材料層400配置於每一引腳120的第一底面120b上以及弧狀凹穴表面S上。相較於習知具階梯狀結構的引腳，本實施例具弧狀凹穴表面S的引腳120，能夠提高與導電材料層400的接著面積(即增加引腳120的可濕潤面積)，從而提升半導體封裝結構20與外部端子的結合良率。
綜上所述，透過本發明的半導體封裝結構的製作方法，在引腳的第一底面鄰接連接部的凹槽的部分(即外側端處)進一步形成凹穴，也就是在引腳的外側端的底部形成向內凹入的凹穴，並在後續移除凹槽中的封裝膠體後，使得兩相對配置的引腳的凹穴以及對應的凹槽相互連通而形成一個大凹洞。接著，將導電材料層至少配置於引腳的凹穴所形成的弧狀凹穴表面及第一底面上。因此，藉由前述具弧狀凹穴表面的引腳，可提高導電材料層的接著面積，從而增加引腳上的導電材料層外露於半導體封裝結構的面積，進而提升半導體封裝結構電性連接的接著強度。此外，引腳的弧狀凹穴表面可為一粗糙面，粗糙的弧狀凹穴表面可使導電材料層更佳地附著於弧狀凹穴表面上，且在單分程序時，亦可減少金屬毛邊的形成，使本發明的半導體封裝結構具有較佳的結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:封裝半成品 20:半導體封裝結構 100:導線架單元 100’:導線架 110:承載座 110b:底面 120:引腳 120a:頂面 120b:第一底面 122:內側端 122a:第一側壁 122b:第二底面 122c:第二側壁 124:外側端 124c:平面側壁 128:凹陷 200:晶片 210:銲線 220:接著劑 300:封裝膠體 300b:下表面 300c:側表面 400:導電材料層 500:連接條 510:連接部 512:內表面 LF:導線架條 C:凹穴 G:凹槽 M:遮罩層 S:弧狀凹穴表面
圖1A至圖1G是依照本發明的一實施例的半導體封裝結構的製作方法的剖面示意圖。
20:半導體封裝結構
100’:導線架
110:承載座
120:引腳
120a:頂面
120b:第一底面
122:內側端
122a:第一側壁
122b:第二底面
122c:第二側壁
124:外側端
124c:平面側壁
128:凹陷
200:晶片
210:銲線
220:接著劑
300:封裝膠體
300b:下表面
300c:側表面
400:導電材料層
C:凹穴
S:弧狀凹穴表面

Claims (6)

  1. 一種半導體封裝結構的製作方法，包括：提供一封裝半成品，該封裝半成品包括一導線架條、多個晶片以及一封裝膠體，該導線架條具有多個導線架單元及連接該些導線架單元的多個連接條，各該導線架單元包括一承載座及環繞該承載座的多個引腳，各該引腳的一外側端連接至相鄰的該些連接條的其一，相鄰兩該些導線架單元的該些引腳兩兩相對配置並於對應連接的該些連接條的其一上形成多個連接部，各該連接部的底部具有凹槽，該些晶片分別配置於該些導線架單元的該些承載座上且電性連接該些引腳，該封裝膠體覆蓋該導線架條與該些晶片，其中該封裝膠體填滿該些連接部的該些凹槽，且該封裝膠體的一下表面暴露出並切齊於各該引腳的一第一底面；對該封裝半成品進行一蝕刻程序，而於各該引腳的該第一底面鄰接該凹槽的部分形成一凹穴，其中各該凹槽中的該封裝膠體隔開兩相對配置的該些引腳的該些凹穴，且各該凹穴具有一弧狀凹穴表面；移除該些凹槽中的該封裝膠體，而連通兩相對配置的該些引腳的該些凹穴，且暴露出該些連接部的一內表面；形成一導電材料層於該些引腳的該些第一底面以及該些弧狀凹穴表面上；進行一單分程序，以切割該封裝膠體及該些連接部，而形成各自獨立的該些半導體封裝結構，其中各該半導體封裝結構包括 具有該承載座及環繞該承載座的該些引腳的一導線架、各該晶片、該封裝膠體以及該導電材料層，各該引腳具有彼此相對的一頂面及該第一底面、一內側端及該外側端，該內側端面向該承載座，而該外側端於該第一底面處具有該凹穴，使該外側端以一平面側壁與覆蓋有該導電材料層的該弧狀凹穴表面連接該頂面與覆蓋有該導電材料層的該第一底面，該封裝膠體的一側表面切齊於各該引腳的該平面側壁且暴露出該弧狀凹穴表面。
  2. 如請求項1所述的半導體封裝結構的製作方法，其中對該封裝半成品進行該蝕刻程序的步驟，包括：提供一遮罩層，以覆蓋各該引腳的該第一底面的局部；以及以該遮罩層作為一蝕刻罩幕，以於各該引腳的該第一底面形成該凹穴。
  3. 如請求項2所述的半導體封裝結構的製作方法，其中於移除該些凹槽中的該封裝膠體之前，移除該遮罩層，以暴露出該些引腳的該些第一底面。
  4. 如請求項1所述的半導體封裝結構的製作方法，其中該弧狀凹穴表面為一粗糙面。
  5. 如請求項1所述的半導體封裝結構的製作方法，其中各該引腳的該內側端於該第一底面處具有一凹陷，使該內側端以一第一側壁、一第二底面與一第二側壁連接該頂面與該第一底面，且該封裝膠體填滿該凹陷。
  6. 如請求項1所述的半導體封裝結構的製作方法，其中該導電材料層的材質包括無鉛銲料。
TW110100412A 2021-01-06 2021-01-06 半導體封裝結構及其製造方法 TWI745213B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110100412A TWI745213B (zh) 2021-01-06 2021-01-06 半導體封裝結構及其製造方法
CN202110251441.9A CN114725030A (zh) 2021-01-06 2021-03-08 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110100412A TWI745213B (zh) 2021-01-06 2021-01-06 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI745213B true TWI745213B (zh) 2021-11-01
TW202228253A TW202228253A (zh) 2022-07-16

Family

ID=79907361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100412A TWI745213B (zh) 2021-01-06 2021-01-06 半導體封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN114725030A (zh)
TW (1) TWI745213B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324639A (zh) * 2006-09-06 2013-06-16 Megica Corp 晶片封裝結構及其製程
TW201923990A (zh) * 2017-10-06 2019-06-16 美商微晶片科技公司 用於在半導體器件中之導線架及模製化合物之間改良黏著性的系統及方法
TW202036824A (zh) * 2019-03-22 2020-10-01 日商大口電材股份有限公司 導線架
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324639A (zh) * 2006-09-06 2013-06-16 Megica Corp 晶片封裝結構及其製程
TW201923990A (zh) * 2017-10-06 2019-06-16 美商微晶片科技公司 用於在半導體器件中之導線架及模製化合物之間改良黏著性的系統及方法
TW202036824A (zh) * 2019-03-22 2020-10-01 日商大口電材股份有限公司 導線架
CN111987002A (zh) * 2020-09-04 2020-11-24 长电科技（滁州）有限公司 一种封装体成型方法

Also Published As

Publication number Publication date
TW202228253A (zh) 2022-07-16
CN114725030A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
TWI466254B (zh) 引腳延伸之半導體封裝及其製造方法
US7741149B2 (en) Method of fabricating chip package structure
US6541307B2 (en) Multimedia chip package
US8184453B1 (en) Increased capacity semiconductor package
TWI455213B (zh) 無外引腳封裝結構及其製作方法
KR20050084598A (ko) 테이핑된 리드 프레임 및 반도체 패키징에서 상기 리드프레임을 제조하고 사용하는 방법
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
KR20040057928A (ko) 반도체 장치 및 그 제조방법
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US20080188039A1 (en) Method of fabricating chip package structure
JP2006100636A (ja) 半導体装置の製造方法
JP2004363365A (ja) 半導体装置及びその製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP4243270B2 (ja) 半導体装置の製造方法
TWI745213B (zh) 半導體封裝結構及其製造方法
JP2008113021A (ja) 半導体装置の製造方法
WO2009081494A1 (ja) 半導体装置及びその製造方法
TWI758051B (zh) 半導體封裝結構及其製作方法
CN113937074A (zh) 四方扁平无引线封装结构
JP2002261193A (ja) 半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2001135767A (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法