TWI744163B - 晶片封裝體及其製造方法 - Google Patents

晶片封裝體及其製造方法 Download PDF

Info

Publication number
TWI744163B
TWI744163B TW110100169A TW110100169A TWI744163B TW I744163 B TWI744163 B TW I744163B TW 110100169 A TW110100169 A TW 110100169A TW 110100169 A TW110100169 A TW 110100169A TW I744163 B TWI744163 B TW I744163B
Authority
TW
Taiwan
Prior art keywords
layer
light
semiconductor substrate
chip package
transmitting sheet
Prior art date
Application number
TW110100169A
Other languages
English (en)
Other versions
TW202127733A (zh
Inventor
鄭家明
張恕銘
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW202127733A publication Critical patent/TW202127733A/zh
Application granted granted Critical
Publication of TWI744163B publication Critical patent/TWI744163B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Aerials (AREA)

Abstract

一種晶片封裝體包含半導體基板、第一透光片、第二透光片、第一天線層與重佈線層。第一透光片位於半導體基板上，且具有背對半導體基板的頂面與鄰接頂面的傾斜側壁。第二透光片位於第一透光片上。第一天線層位於第一透光片與第二透光片之間。重佈線層位於第一透光片的傾斜側壁上，且接觸第一天線層的一端。

Description

晶片封裝體及其製造方法
本案是有關於一種晶片封裝體與一種晶片封裝體的製造方法。
在無線通訊裝置中，天線作為無線電波收發無線電訊號的部件，為無線通訊裝置中重要的組件之一。隨著無線通訊技術的發展，無線通訊裝置朝著重量輕、體積小的趨勢設計。然而，一般而言，天線還是需以外接的方式電性連接電路板上的晶片，因此在電子裝置中(例如手機)仍須佔據一定的設置空間，不利於微小化設計。
本發明之一技術態樣為一種晶片封裝體。
根據本發明一實施方式，一種晶片封裝體包含半導體基板、第一透光片、第二透光片、第一天線層與重佈線層。第一透光片位於半導體基板上，且具有背對半導體基板的頂面與鄰接頂面的傾斜側壁。第二透光片位於第一透光片上。第一天線層位於第一透光片與第二透光片之間。重佈線層位於第一透光片的傾斜側壁上，且接觸第一天線層的一端。
在本發明一實施方式中，晶片封裝體更包含屏蔽層。屏蔽層位於半導體基板與第一透光片之間。
在本發明一實施方式中，第一透光片具有相對頂面的底面，屏蔽層接觸底面。
在本發明一實施方式中，晶片封裝體更包含平坦層。平坦層覆蓋屏蔽層，平坦層具有底面與鄰接底面的傾斜側壁，且平坦層的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同。
在本發明一實施方式中，晶片封裝體更包含導電柱。導電柱位於半導體基板與位於平坦層的底面上的重佈線層之間。
在本發明一實施方式中，晶片封裝體更包含支撐件。支撐件位於半導體基板與第一透光片之間，支撐件具有底面與鄰接底面的傾斜側壁，且支撐件的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同。
在本發明一實施方式中，重佈線層位於支撐件的傾斜側壁上。
在本發明一實施方式中，半導體基板的頂面具有導電墊，且導電墊的側壁接觸重佈線層。
在本發明一實施方式中，第一天線層接觸第一透光片的頂面。
在本發明一實施方式中，半導體基板具有背對第一透光片的底面。晶片封裝體更包含平坦層。平坦層覆蓋半導體基板的底面，平坦層具有底面與鄰接底面的傾斜側壁，且平坦層的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同。
在本發明一實施方式中，晶片封裝體更包含接合層。接合層位於第一透光片與半導體基板之間，且圍繞半導體基板。接合層具有底面與鄰接底面的傾斜側壁，且接合層的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同。
在本發明一實施方式中，半導體基板背對頂面的底面具有導電墊。導電墊位於接合層與平坦層之間，且導電墊的側壁接觸重佈線層。
在本發明一實施方式中，晶片封裝體更包含模封材(molding compound)。模封材圍繞半導體基板。模封材具有底面與鄰接底面的傾斜側壁，且模封材的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同。
在本發明一實施方式中，半導體基板的底面具有導電墊。模封材具有開口，導電墊位於開口中。重佈線層延伸至開口中的導電墊。
在本發明一實施方式中，晶片封裝體更包含第二天線層。第二天線層位於第二透光片的頂面上。
在本發明一實施方式中，晶片封裝體更包含保護層。保護層覆蓋第二透光片與第二天線層。
本發明之一技術態樣為一種晶片封裝體的製造方法。
根據本發明一實施方式，一種晶片封裝體的製造方法包含形成第一天線層於第一透光片的頂面上；將第二透光片接合於第一透光片的頂面上，使得第一天線層位於第一透光片與第二透光片之間；將第一透光片接合於半導體基板的頂面；執行切割製程，使得第一透光片具有傾斜側壁且第一天線層的一端裸露；以及形成重佈線層於第一透光片的傾斜側壁上，使得重佈線層接觸第一天線層的前述的端。
在本發明一實施方式中，晶片封裝體的製造方法更包含形成屏蔽層於第一透光片的底面上。
在本發明一實施方式中，晶片封裝體的製造方法更包含形成支撐件於半導體基板的頂面上，其中支撐件位於半導體基板與第一透光片之間。
在本發明一實施方式中，晶片封裝體的製造方法更包含形成平坦層於半導體基板上，其中執行切割製程使平坦層同步形成傾斜側壁，平坦層的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同。
在本發明一實施方式中，晶片封裝體的製造方法更包含形成接合層於半導體基板上且圍繞半導體基板，其中執行切割製程使接合層同步形成傾斜側壁，且接合層的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同。
在本發明一實施方式中，晶片封裝體的製造方法更包含形成模封材於第一透光片的底面上，且圍繞半導體基板，其中執行切割製程使模封材同步形成傾斜側壁，模封材的傾斜側壁的斜率與第一透光片的傾斜側壁的斜率大致相同；以及形成開口於模封材中，使得半導體基板的導電墊裸露，其中重佈線層延伸至開口中的導電墊。
在本發明一實施方式中，晶片封裝體的製造方法更包含形成第二天線層於第二透光片的頂面上。
在本發明一實施方式中，晶片封裝體的製造方法更包含形成保護層於第二透光片上，且保護層圍繞第二天線層。
在本發明上述實施方式中，由於晶片封裝體包含位於第一透光片與第二透光片之間的第一天線層，且第一透光片具有背對半導體基板的頂面與鄰接頂面的傾斜側壁，因此重佈線層可形成於第一透光片的傾斜側壁上，進而接觸第一天線層的一端。因此，可實現天線的微小化以及內含天線之晶片封裝體。
以下將以圖式揭露本發明之複數個實施方式，為明確說明，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之晶片封裝體100的剖面圖。晶片封裝體100包含半導體基板110、第一透光片120、第二透光片130、天線層140與重佈線層150。第一透光片120位於半導體基板110上，且具有背對半導體基板110的頂面122與鄰接頂面122的傾斜側壁121。第二透光片130位於第一透光片120上。天線層140位於第一透光片120與第二透光片130之間。重佈線層150位於第一透光片120的傾斜側壁121上，且接觸天線層140的一端142。
在本實施方式中，晶片封裝體100可用於高頻訊號的傳輸，例如5G通訊。天線層140的傳輸頻率可在30 GHz至300 GHz的範圍中，且半導體基板110可以為射頻裝置。此外，半導體基板110的材質可以包含矽。第一透光片120與第二透光片130可以由相同的材料製成。第一透光片120與第二透光片130的材料可包含玻璃、熔融石英(Fused silica)、石英玻璃、藍寶石或上述材料之組合。重佈線層150的材料可以包含銅、銀或鋁，天線層140的材料可以包含銅或銀，皆可採用物理氣相沉積法(例如濺鍍方式)形成。因此，天線層140可直接形成於第一透光片120的頂面122，使得天線層140直接接觸第一透光片120的頂面122。
在本實施方式中，重佈線層150可形成於第一透光片120的傾斜側壁121上，進而接觸天線層140的一端142。因此，可實現天線的微小化以及內含天線之晶片封裝體100。
在一些實施方式中，晶片封裝體100更包含屏蔽層160。屏蔽層160位於半導體基板110與第一透光片120之間。第一透光片120具有相對於頂面122的底面123。屏蔽層160可採用物理氣相沉積法(例如濺鍍方式)形成於第一透光片120的底面123上。因此，屏蔽層160可直接接觸第一透光片120的底面123。屏蔽層160可避免射頻訊號(RF)干擾半導體基板110。
在一些實施方式中，半導體基板110具有傾斜側壁111、頂面112與底面113，傾斜側壁111鄰接頂面112，且底面113背對第一透光片120。半導體基板110的頂面112具有導電墊114。導電墊114凸出半導體基板110的傾斜側壁111，因此重佈線層150可接觸導電墊114。半導體基板110的頂面112上覆蓋有絕緣層116。半導體基板110可具有在絕緣層116下方的電感。
在一些實施方式中，晶片封裝體100更包含支撐件170。支撐件170位於半導體基板110與第一透光片120之間。換句話說，支撐件170位於半導體基板110與屏蔽層160之間。支撐件170可避免屏蔽層160對絕緣層116下方的電感產生干擾與耦合。支撐件170具有底面172與鄰接底面172的傾斜側壁171，且支撐件170的傾斜側壁171的斜率與第一透光片120的傾斜側壁121的斜率大致相同。重佈線層150位於支撐件170的傾斜側壁171上。在一些實施方式中，屏蔽層160與半導體基板110之間具有空腔C，且支撐件170圍繞此空腔C。屏蔽層160的一部分朝向空腔C，另一部分朝向支撐件170。
在一些實施方式中，晶片封裝體100更包含平坦層180。平坦層180覆蓋導電墊114的底面。詳細來說，平坦層180覆蓋半導體基板110的底面113。平坦層180具有底面182與鄰接底面182的傾斜側壁181，且平坦層180的傾斜側壁181的斜率與第一透光片120的傾斜側壁121的斜率大致相同。重佈線層150位於平坦層180的傾斜側壁181與底面182上。也就是說，重佈線層150可從支撐件170的傾斜側壁171經平坦層180的傾斜側壁181延伸至平坦層180的底面182上，因此具有鈍角θ。
在一些實施方式中，晶片封裝體100還可包含鈍化層190與導電結構200。鈍化層190覆蓋重佈線層150與平坦層180。鈍化層190可具有開口，以設置導電結構200於重佈線層150的底面上。導電結構200可以為錫球或導電柱，並不用以限制本揭露。導電結構200可電性連接其他的電子裝置(如電路板)。
在一些實施方式中，晶片封裝體100還包含接合層102與接合層104。接合層102位於支撐件170與第一透光片120之間，以黏合支撐件170與第一透光片120。接合層104位於第一透光片120與第二透光片130之間，以黏合第一透光片120與第二透光片130。
此外，晶片封裝體100還可選擇性包含金屬層132。金屬層132形成於第二透光片130的頂面上，可增加天線層140的頻寬。金屬層132可選擇性設置於以下各實施例的第二透光片130的頂面上，依設計者需求而定。
應瞭解到，已敘述過的元件連接關係、材料與功效將不再重複贅述，合先敘明。在以下敘述中，將說明晶片封裝體100的製造方法。
第2圖至第11圖繪示第1圖之晶片封裝體100的製造方法在各階段的剖面圖。參閱第2圖，在第一透光片120的頂面122上形成天線層140。形成天線層140的步驟可包含於第一透光片120的整個頂面122先形成(例如以濺鍍方式)導電層，接著圖案化此導電層，以形成天線層140。圖案化的步驟可包含曝光、顯影與蝕刻等步驟。
一併參閱第3圖至第5圖。將第二透光片130接合於第一透光片120的頂面122上，使得天線層140位於第一透光片120與第二透光片130之間。舉例來說，可使用接合層104將第二透光片130接合於第一透光片120的頂面122上。接著，可減薄第一透光片120，例如研磨第一透光片120的底面123。第一透光片120的厚度可小於200微米(um)。如此一來，可得到第4圖的結構。如第5圖所示，可於第一透光片120的底面123形成屏蔽層160。形成屏蔽層160的步驟可包含於第一透光片120的整個底面123先形成(例如以濺鍍方式)導電層，接著可圖案化此導電層，便可形成屏蔽層160。經由上述步驟，可產生第5圖的結構。
參閱第6圖，此外，可在半導體基板110上形成支撐件170。詳細來說，半導體基板110可具有導電墊114與絕緣層116，且支撐件170覆蓋導電墊114與絕緣層116。在半導體基板110上形成支撐件170之前，可於半導體基板110上執行清洗處理。第6圖至第11圖的半導體基板110尚未經切割，為晶圓級尺寸(Wafer level)，而第1圖的半導體基板110經第11圖的切割製程，為晶片尺寸(Chip scale)。
參閱第7圖，接著將第5圖的第一透光片120接合於半導體基板110的頂面112。舉例來說，可使用接合層102將第一透光片120接合於半導體基板110的頂面112。待第7圖的結構完成後，可減薄半導體基板110，例如研磨半導體基板110的底面113。
參閱第8圖，蝕刻半導體基板110的底面113，使得半導體基板110具有傾斜側壁111，且導電墊114凸出傾斜側壁111。接著，可形成平坦層180於半導體基板110的傾斜側壁111與底面113上，平坦層180也形成於導電墊114的底面上。
參閱第9圖，接著，可執行切割製程，使得第一透光片120具有傾斜側壁121且天線層140的一端142裸露。此切割製程可採用刀具切割。在執行切割製程時，平坦層180可同步形成傾斜側壁181。由於可利用單一刀具執行此切割步驟，因此平坦層180的傾斜側壁181的斜率與第一透光片120的傾斜側壁121的斜率可大致相同。此外，支撐件170的傾斜側壁171以及半導體基板110的導電墊114的側壁也會與第一透光片120的傾斜側壁121的斜率大致相同。這樣的設計，對於後續重佈線層150(見第10圖)的穩固性有所助益。
參閱第10圖，待第9圖的結構形成後，可形成重佈線層150於第一透光片120的傾斜側壁121上、導電墊114的側壁上、平坦層180的傾斜側壁181上及平坦層180的底面182上，使得重佈線層150接觸導電墊114的側壁與天線層140的一端142，實現半導體基板110與天線層140的電性連接。
參閱第11圖，在後續製程中，可形成鈍化層190覆蓋重佈線層150與平坦層180。接著，可圖案化鈍化層190，使在平坦層180的底面182上的鈍化層190形成裸露重佈線層150的開口。接著，可設置導電結構200於開口中的重佈線層150上。導電結構200可用來電性連接其他電子裝置(如電路板)。之後，便可沿線L執行切割步驟，而得到第1圖的晶片封裝體100。
第12圖繪示根據本發明另一實施方式之晶片封裝體100a的剖面圖。晶片封裝體100a包含半導體基板110、第一透光片120、第二透光片130、天線層140、重佈線層150以及接合層102a。與第1圖實施方式不同的地方在於，晶片封裝體100a的接合層102a位於第一透光片120與半導體基板110之間，且接合層102a圍繞半導體基板110。接合層102a具有底面105與鄰接底面105的傾斜側壁103，且接合層102a的傾斜側壁103與第一透光片120的傾斜側壁121的斜率大致相同。在本實施方式中，晶片封裝體100a不需第1圖的支撐件170，可節省材料的成本。接合層102a可接觸半導體基板110、第一透光片120以及屏蔽層160。接合層102a可例如為黏膠。
在一些實施方式中，半導體基板110背對頂面112的底面113具有導電墊114。導電墊114位於接合層102a與平坦層180之間，且導電墊114的側壁接觸重佈線層150。
第13圖至第19圖繪示第12圖之晶片封裝體100a的製造方法在各階段的剖面圖。為了簡化起見，在第一透光片120上形成天線層140、將第二透光片130接合於第一透光片120上、減薄第一透光片120、形成屏蔽層160於第一透光片120的底面123等步驟相似於第2圖至第5圖的步驟，故不再重複贅述，合先敘明。參閱第13圖，在半導體基板110的底面上形成平坦層180。
參閱第14圖，在平坦層180的底面182上使用暫時黏著層210接合於載體212上。接著，可減薄半導體基板110，以及蝕刻半導體基板110的兩側，以露出絕緣層116。
參閱第15圖，將第5圖的第一透光片120接合於半導體基板110的頂面112。舉例來說，可使用接合層102a將第一透光片120接合於半導體基板110的頂面112。
一併參閱第16圖及第17圖。從平坦層180的底面182移除暫時黏著層210及載體212。接著，可執行切割製程，使得第一透光片120具有傾斜側壁121且天線層140的一端142裸露。此切割製程可採用刀具切割。在執行切割製程時，平坦層180可同步形成傾斜側壁181。由於可利用單一刀具執行此切割步驟，因此平坦層180的傾斜側壁181的斜率與第一透光片120的傾斜側壁121的斜率可大致相同。此外，切割製程會使接合層102a同步形成傾斜側壁103，且半導體基板110的導電墊114也會形成一側壁。接合層102a的傾斜側壁103以及導電墊114的側壁會與第一透光片120的傾斜側壁121的斜率大致相同。這樣的設計，對於後續重佈線層150(見第18圖)的穩固性有所助益。
參閱第18圖，待第17圖的結構形成後，可形成重佈線層150於第一透光片120的傾斜側壁121上、導電墊114的側壁上、平坦層180的傾斜側壁181上及平坦層180的底面182上，使得重佈線層150接觸導電墊114的側壁與天線層140的一端142，實現半導體基板110與天線層140的電性連接。
參閱第19圖，在後續製程中，可形成鈍化層190覆蓋重佈線層150與平坦層180。接著，可圖案化鈍化層190，使在平坦層180的底面182上的鈍化層190形成裸露重佈線層150的開口。接著，可設置導電結構200於開口中的重佈線層150上。導電結構200可用來電性連接其他電子裝置(如電路板)。之後，便可沿線L執行切割步驟，而得到第12圖的晶片封裝體100a。
第20圖繪示根據本發明另一實施方式之晶片封裝體100b的剖面圖。晶片封裝體100b包含半導體基板110、第一透光片120、第二透光片130、天線層140、重佈線層150、平坦層180a以及導電柱220。與第1圖實施方式不同的地方在於，天線層140包含第一部分141與第二部分143。也就是說，在本實施方式中，天線層140為天線陣列(antenna array)。半導體基板110的數量為3個，但並不以3個為限。半導體基板110位於鈍化層190外，且位於第一透光片120、重佈線層150與鈍化層190下方。再者，平坦層180a覆蓋屏蔽層160。平坦層180a具有底面182a與鄰接底面182a的傾斜側壁181a，且平坦層180a的傾斜側壁181a的斜率與第一透光片120的傾斜側壁121的斜率大致相同。此外，導電柱220位於半導體基板110與位於平坦層180a的底面182a上的重佈線層150之間。在本實施方式中，導電柱220接觸重佈線層150以及半導體基板110的導電墊114。換句話說，重佈線層150的一部分位於平坦層180a的底面182a上，並且經由導電柱220電性連接半導體基板110的導電墊114。
第21圖至第29圖繪示第20圖之晶片封裝體100b的製造方法在各階段的剖面圖。為了簡化起見，在第一透光片120上形成天線層140、將第二透光片130接合於第一透光片120上、減薄第一透光片120與形成屏蔽層160於第一透光片120的底面123等步驟相似於第2圖至第5圖的步驟，故不再重複贅述，合先敘明。參閱第21圖，在屏蔽層160與第一透光片120的底面上形成平坦層180a。也就是說，平坦層180a覆蓋屏蔽層160與第一透光片120。
參閱第22圖，執行切割製程，使得第一透光片120具有傾斜側壁121且天線層140的一端142裸露。詳細來說，天線層140的第一部分141的一端142與第二部分143的一端144被裸露。此切割製程可採用刀具切割。在執行切割製程時，平坦層180a可同步形成傾斜側壁181a。由於可利用單一刀具執行此切割步驟，因此平坦層180a的傾斜側壁181a的斜率與第一透光片120的傾斜側壁121的斜率可大致相同。這樣的設計，對於後續重佈線層150(見第23圖)的穩固性有所助益。
參閱第23圖，待第22圖的結構形成後，可形成重佈線層150於第一透光片120的傾斜側壁121上、平坦層180a的傾斜側壁181a上及平坦層180a的底面182a上，使得重佈線層150接觸天線層140的第一部分141的一端142以及第二部分143的一端144。
參閱第24圖，在後續製程中，可形成鈍化層190覆蓋重佈線層150與平坦層180a。接著，可圖案化鈍化層190，使在平坦層180a的底面182a上的鈍化層190形成裸露重佈線層150的開口O1及開口O2。
一併參閱第25圖、第26圖與第27圖。半導體基板110的頂面112具有導電墊114，且半導體基板110的頂面112上覆蓋有絕緣層116。接著，可減薄半導體基板110，例如研磨半導體基板110的底面113。之後，將導電柱220形成於半導體基板110的導電墊114上。在本實施方式中，導電柱220接觸半導體基板110的導電墊114。在一些實施方式中，導電柱220可以由銅(Cu)製成，並且在其上方電鍍錫(Sn)或銀(Ag)。如第27圖所示，待導電柱220形成後，可將半導體基板110切割成多個子部，以作為第20圖的半導體基板110。
一併參閱第28圖與第29圖，將第24圖的第一透光片120接合於第27圖的半導體基板110。導電柱220對齊鈍化層190的開口O1(見第24圖)。如此一來，導電柱220的兩端可分別電性接觸重佈線層150與導電墊114，可實現半導體基板110與天線層140的電性連接。接著，可設置導電結構200於鈍化層190的開口O2(見第24圖)，使得導電結構200電性接觸重佈線層150。詳細來說，導電結構200可用來電性連接其他電子裝置(如電路板)。之後，便可沿線L執行切割步驟，而得到第20圖的晶片封裝體100b。
第30圖繪示根據本發明另一實施方式之晶片封裝體100c的剖面圖。晶片封裝體100c包含半導體基板110、第一透光片120、第二透光片130、天線層140、重佈線層150以及模封材(molding compound)230。與第20圖實施方式不同的地方在於，晶片封裝體100c不具有平坦層180a(見第20圖)但具有圍繞半導體基板110的模封材230，且半導體基板110及模封材230位於鈍化層190中。模封材230具有底面232與鄰接底面232的傾斜側壁231，且模封材230的傾斜側壁231的斜率與第一透光片120的傾斜側壁121的斜率大致相同。再者，半導體基板110的底面113具有導電墊114a與絕緣層116a。模封材230具有開口234，導電墊114a位於開口234中。重佈線層150延伸至開口234中的導電墊114a。也就是說，重佈線層150電性接觸導電墊114a，可實現半導體基板110與天線層140的電性連接。
第31圖至第39圖繪示第30圖之晶片封裝體100c的製造方法在各階段的剖面圖。為了簡化起見，在第一透光片120上形成天線層140、將第二透光片130接合於第一透光片120上、減薄第一透光片120、形成屏蔽層160於第一透光片120的底面123等步驟相似於第2圖至第5圖的步驟，故不再重複贅述，合先敘明。
參閱第31圖與第32圖，半導體基板110具有導電墊114a與絕緣層116。可減薄半導體基板110，例如研磨半導體基板110的底面。接著，將半導體基板110切割，以進行後續的步驟。
參閱第33圖，將第21圖形成平坦層180a前的第一透光片120接合於第32圖的半導體基板110。詳細來說，將半導體基板110反轉，並將半導體基板110設置於屏蔽層160的底面162。也就是說，導電墊114a與絕緣層116位於半導體基板110的底面113上。
參閱第34圖，形成模封材230於第一透光片120的底面123與屏蔽層160的底面162上，且圍繞半導體基板110。也就是說，模封材230覆蓋半導體基板110、第一透光片120以及屏蔽層160。
參閱第35圖，執行切割製程，使得第一透光片120具有傾斜側壁121且天線層140的一端142裸露。詳細來說，天線層140的第一部分141的一端142與第二部分143的一端144被裸露。此切割製程可採用刀具切割。在執行切割製程時，模封材230可同步形成傾斜側壁231。由於可利用單一刀具執行此切割步驟，因此模封材230的傾斜側壁231的斜率與第一透光片120的傾斜側壁121的斜率可大致相同。這樣的設計，對於後續重佈線層150(見第37圖)的穩固性有所助益。
一併參閱第36圖與第37圖，待第35圖的結構形成後，可在模封材230中形成開口234，使得半導體基板110的導電墊114a裸露。在模封材230中形成開口234的方法可包括雷射鑽孔。接著，形成重佈線層150於第一透光片120的傾斜側壁121上、模封材230的傾斜側壁231上及模封材230的底面232上，使得重佈線層150接觸天線層140的第一部分141的一端142以及第二部分143的一端144。此外，重佈線層150延伸至開口234中的導電墊114a。
參閱第38圖，在後續製程中，可形成鈍化層190覆蓋重佈線層150與模封材230。接著，可圖案化鈍化層190，使在模封材230的底面232上的鈍化層190形成裸露重佈線層150的開口。
參閱第39圖，可設置導電結構200於鈍化層190的開口中，使得導電結構200電性接觸重佈線層150。詳細來說，導電結構200可用來電性連接其他電子裝置(如電路板)。之後，便可沿線L執行切割步驟，而得到第30圖的晶片封裝體100c。
第40圖繪示根據本發明另一實施方式之晶片封裝體100d的剖面圖。晶片封裝體100d包含半導體基板110、第一透光片120、第二透光片130、天線層140、重佈線層150、天線層240以及保護層106。與第1圖實施方式不同的地方在於，晶片封裝體100d還包含天線層240與保護層106。天線層240可位於第二透光片130的頂面131上。在一些實施方式中，天線層240的長度小於天線層140的長度。天線層240可部分地覆蓋天線層140。進一步來說，天線層240在第一透光片120上的垂直投影與天線層140在第一透光片120上的垂直投影重疊。在一些實施方式中，天線層240的材料與形成方式相同於天線層140的材料與形成方式。舉例來說，天線層240可包含銅或銀，且可採用物理氣相沉積法(例如濺鍍方式)形成。
在一些實施方式中，保護層106覆蓋第二透光片130與天線層240。進一步來說，保護層106接觸第二透光片130的頂面131且圍繞天線層240。保護層106可例如為黏膠。
在一些實施方式中，晶片封裝體100d的製造方法可在將第二透光片130接合於第一透光片120之前，在第二透光片130的頂面131上形成天線層240。形成天線層240的步驟可包含於第二透光片130的整個頂面131先形成(例如以濺鍍方式)導電層，接著圖案化此導電層，以形成天線層240。圖案化的步驟可包含曝光、顯影與蝕刻等步驟。在第二透光片130上形成天線層240之後，可接著在天線層240與第二透光片130上形成保護層106，以覆蓋天線層240與第二透光片130。
第41圖繪示根據本發明另一實施方式之晶片封裝體100e的剖面圖。晶片封裝體100e包含半導體基板110、第一透光片120、第二透光片130、天線層140、重佈線層150、接合層102a、天線層240以及保護層106。與第12圖實施方式不同的地方在於，晶片封裝體100e還包含天線層240與保護層106。天線層240可位於第二透光片130的頂面131上。在一些實施方式中，天線層240的長度小於天線層140的長度。天線層240可部分地覆蓋天線層140。進一步來說，天線層240在第一透光片120上的垂直投影與天線層140在第一透光片120上的垂直投影重疊。在一些實施方式中，天線層240的材料與形成方式相同於天線層140的材料與形成方式。舉例來說，天線層240可包含銅或銀，且可採用物理氣相沉積法(例如濺鍍方式)形成。
在一些實施方式中，保護層106覆蓋第二透光片130與天線層240。進一步來說，保護層106接觸第二透光片130的頂面131且圍繞天線層240。保護層106可例如為黏膠。
第42圖繪示根據本發明另一實施方式之晶片封裝體100f的剖面圖。晶片封裝體100f包含半導體基板110、第一透光片120、第二透光片130、天線層140、重佈線層150、平坦層180a、導電柱220、天線層240以及保護層106。與第20圖實施方式不同的地方在於，晶片封裝體100f還包含天線層240與保護層106，且天線層240包含第一部分241與第二部分243。天線層240可位於第二透光片130的頂面131上。在本實施方式中，天線層240為天線陣列。在一些實施方式中，天線層140的長度大於天線層240的長度。進一步來說，天線層140的第一部份141的長度大於天線層240的第一部份241的長度，且天線層140的第二部份143的長度大於天線層240第二部分243的長度。在一些實施方式中，天線層240部分地覆蓋天線層140。進一步來說，天線層240在第一透光片120上的垂直投影與天線層140在第一透光片120上的垂直投影重疊。亦即，天線層240的第一部份241在第一透光片120上的垂直投影與天線層140的第一部份141在第一透光片120上的垂直投影重疊，且天線層240第二部分243在第一透光片120上的垂直投影與天線層140的第二部份143在第一透光片120上的垂直投影重疊。在一些實施方式中，天線層240的材料與形成方式相同於天線層140的材料與形成方式。舉例來說，天線層240可包含銅或銀，且可採用物理氣相沉積法(例如濺鍍方式)形成。
在一些實施方式中，保護層106覆蓋第二透光片130與天線層240。進一步來說，保護層106接觸第二透光片130的頂面131，且圍繞天線層240的第一部分241與天線層240的第二部分243。保護層106可例如為黏膠。
第43圖繪示根據本發明另一實施方式之晶片封裝體100g的剖面圖。晶片封裝體100g包含半導體基板110、第一透光片120、第二透光片130、天線層140、重佈線層150、模封材230、天線層240以及保護層106。與第30圖實施方式不同的地方在於，晶片封裝體100g還包含天線層240與保護層106，且天線層240包含第一部分241與第二部分243。天線層240可位於第二透光片130的頂面131上。在本實施方式中，天線層240為天線陣列。在一些實施方式中，天線層140的長度大於天線層240的長度。進一步來說，天線層140的第一部份141的長度大於天線層240的第一部份241的長度，且天線層140的第二部份143的長度大於天線層240第二部分243的長度。在一些實施方式中，天線層240部分地覆蓋天線層140。進一步來說，天線層240在第一透光片120上的垂直投影與天線層140在第一透光片120上的垂直投影重疊。亦即，天線層240的第一部份241在第一透光片120上的垂直投影與天線層140的第一部份141在第一透光片120上的垂直投影重疊，且天線層240第二部分243在第一透光片120上的垂直投影與天線層140的第二部份143在第一透光片120上的垂直投影重疊。在一些實施方式中，天線層240的材料與形成方式相同於天線層140的材料與形成方式。舉例來說，天線層240可包含銅或銀，且可採用物理氣相沉積法(例如濺鍍方式)形成。
在一些實施方式中，保護層106覆蓋第二透光片130與天線層240。進一步來說，保護層106接觸第二透光片130的頂面131，且圍繞天線層240的第一部分241與天線層240的第二部分243。保護層106可例如為黏膠。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:晶片封裝體 100a:晶片封裝體 100b:晶片封裝體 100c:晶片封裝體 100d:晶片封裝體 100e:晶片封裝體 100f:晶片封裝體 100g:晶片封裝體 102:接合層 102a:接合層 103:傾斜側壁 104:接合層 105:底面 106:保護層 110:半導體基板 111:傾斜側壁 112:頂面 113:底面 114:導電墊 114a:導電墊 116:絕緣層 116a:絕緣層 120:第一透光片 121:傾斜側壁 122:頂面 123:底面 130:第二透光片 132:金屬層 140:天線層 141:第一部分 142:端 143:第二部分 144:端 150:重佈線層 160:屏蔽層 162:底面 170:支撐件 171:傾斜側壁 172:底面 180:平坦層 180a:平坦層 181:傾斜側壁 181a:傾斜側壁 182:底面 182a:底面 190:鈍化層 200:導電結構 210:暫時黏著層 212:載體 220:導電柱 230:模封材 231:傾斜側壁 232:底面 234:開口 240:天線層 241:第一部分 243:第二部分 C:空腔 O1:開口 O2:開口 θ:鈍角
第1圖繪示根據本發明一實施方式之晶片封裝體的剖面圖。 第2圖至第11圖繪示第1圖之晶片封裝體的製造方法在各階段的剖面圖。 第12圖繪示根據本發明另一實施方式之晶片封裝體的剖面圖。 第13圖至第19圖繪示第12圖之晶片封裝體的製造方法在各階段的剖面圖。 第20圖繪示根據本發明另一實施方式之晶片封裝體的剖面圖。 第21圖至第29圖繪示第20圖之晶片封裝體的製造方法在各階段的剖面圖。 第30圖繪示根據本發明另一實施方式之晶片封裝體的剖面圖。 第31圖至第39圖繪示第30圖之晶片封裝體的製造方法在各階段的剖面圖。 第40圖繪示根據本發明另一實施方式之晶片封裝體的剖面圖。 第41圖繪示根據本發明另一實施方式之晶片封裝體的剖面圖。 第42圖繪示根據本發明另一實施方式之晶片封裝體的剖面圖。 第43圖繪示根據本發明另一實施方式之晶片封裝體的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:晶片封裝體
102:接合層
104:接合層
110:半導體基板
101:傾斜側壁
112:頂面
113:底面
114:導電墊
116:絕緣層
120:第一透光片
121:傾斜側壁
122:頂面
123:底面
130:第二透光片
132:金屬層
140:天線層
142:端
150:重佈線層
160:屏蔽層
170:支撐件
171:傾斜側壁
172:底面
180:平坦層
181:傾斜側壁
182:底面
190:鈍化層
200:導電結構
C:空腔
θ:鈍角

Claims (24)

  1. 一種晶片封裝體，包含： 一半導體基板； 一第一透光片，位於該半導體基板上，該第一透光片具有背對該半導體基板的一頂面與鄰接該頂面的一傾斜側壁； 一第二透光片，位於該第一透光片上； 一第一天線層，位於該第一透光片與該第二透光片之間；以及 一重佈線層，位於該第一透光片的該傾斜側壁上，且接觸該第一天線層的一端。
  2. 如請求項1所述的晶片封裝體，更包含： 一屏蔽層，位於該半導體基板與該第一透光片之間。
  3. 如請求項2所述的晶片封裝體，其中該第一透光片具有相對該頂面的一底面，該屏蔽層接觸該底面。
  4. 如請求項2所述的晶片封裝體，更包含： 一平坦層，覆蓋該屏蔽層，該平坦層具有一底面與鄰接該底面的一傾斜側壁，且該平坦層的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同。
  5. 如請求項4所述的晶片封裝體，更包含： 一導電柱，位於該半導體基板與位於該平坦層的該底面上的該重佈線層之間。
  6. 如請求項1所述的晶片封裝體，更包含： 一支撐件，位於該半導體基板與該第一透光片之間，該支撐件具有一底面與鄰接該底面的一傾斜側壁，且該支撐件的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同。
  7. 如請求項6所述的晶片封裝體，其中該重佈線層位於該支撐件的該傾斜側壁上。
  8. 如請求項6所述的晶片封裝體，其中該半導體基板的一頂面具有一導電墊，且該導電墊的側壁接觸該重佈線層。
  9. 如請求項1所述的晶片封裝體，其中該第一天線層接觸該第一透光片的該頂面。
  10. 如請求項1所述的晶片封裝體，其中該半導體基板具有背對該第一透光片的一底面，該晶片封裝體更包含： 一平坦層，覆蓋該半導體基板的該底面，該平坦層具有一底面與鄰接該底面的一傾斜側壁，且該平坦層的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同。
  11. 如請求項10所述的晶片封裝體，更包含： 一接合層，位於該第一透光片與該半導體基板之間，且圍繞該半導體基板，該接合層具有底面與鄰接該底面的一傾斜側壁，且該接合層的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同。
  12. 如請求項11所述的晶片封裝體，其中該半導體基板背對該頂面的一底面具有一導電墊，該導電墊位於該接合層與該平坦層之間，且該導電墊的側壁接觸該重佈線層。
  13. 如請求項1所述的晶片封裝體，更包含： 一模封材(molding compound)，圍繞該半導體基板，該模封材具有一底面與鄰接該底面的一傾斜側壁，且該模封材的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同。
  14. 如請求項13所述的晶片封裝體，其中該半導體基板的底面具有一導電墊，該模封材具有一開口，該導電墊位於該開口中，該重佈線層延伸至該開口中的該導電墊。
  15. 如請求項1所述的晶片封裝體，更包含： 一第二天線層，位於該第二透光片的一頂面上。
  16. 如請求項15所述的晶片封裝體，更包含： 一保護層，覆蓋該第二透光片與該第二天線層。
  17. 一種晶片封裝體的製造方法，包含： 形成一第一天線層於一第一透光片的一頂面上； 將一第二透光片接合於該第一透光片的該頂面上，使該第一天線層位於該第一透光片與該第二透光片之間； 將該第一透光片接合於一半導體基板的一頂面； 執行一切割製程，使得該第一透光片具有一傾斜側壁且該第一天線層的一端裸露；以及 形成一重佈線層於該第一透光片的該傾斜側壁上，使得該重佈線層接觸該第一天線層的該端。
  18. 如請求項17所述的晶片封裝體的製造方法，更包含： 形成一屏蔽層於該第一透光片的一底面上。
  19. 如請求項17所述的晶片封裝體的製造方法，更包含： 形成一支撐件於該半導體基板的一頂面上，其中該支撐件位於該半導體基板與該第一透光片之間。
  20. 如請求項17所述的晶片封裝體的製造方法，更包含： 形成一平坦層於該半導體基板上，其中執行該切割製程使該平坦層同步形成一傾斜側壁，該平坦層的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同。
  21. 如請求項17所述的晶片封裝體的製造方法，更包含： 形成一接合層於該半導體基板上且圍繞該半導體基板，其中執行該切割製程使該接合層同步形成一傾斜側壁，且該接合層的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同。
  22. 如請求項17所述的晶片封裝體的製造方法，更包含： 形成一模封材於該第一透光片的底面上，且圍繞該半導體基板，其中執行該切割製程使該模封材同步形成一傾斜側壁，該模封材的該傾斜側壁的斜率與該第一透光片的該傾斜側壁的斜率大致相同；以及 形成一開口於該模封材中，使得該半導體基板的一導電墊裸露，其中該重佈線層延伸至該開口中的該導電墊。
  23. 如請求項17所述的晶片封裝體的製造方法，更包含： 形成一第二天線層於該第二透光片的一頂面上。
  24. 如請求項23所述的晶片封裝體的製造方法，更包含： 形成一保護層於該第二透光片上，且該保護層圍繞該第二天線層。
TW110100169A 2020-01-06 2021-01-04 晶片封裝體及其製造方法 TWI744163B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062957600P 2020-01-06 2020-01-06
US62/957,600 2020-01-06

Publications (2)

Publication Number Publication Date
TW202127733A TW202127733A (zh) 2021-07-16
TWI744163B true TWI744163B (zh) 2021-10-21

Family

ID=76654033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100169A TWI744163B (zh) 2020-01-06 2021-01-04 晶片封裝體及其製造方法

Country Status (3)

Country Link
US (4) US11784134B2 (zh)
JP (1) JP7093859B2 (zh)
TW (1) TWI744163B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지
US11978722B2 (en) * 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170301986A1 (en) * 2016-04-19 2017-10-19 Skyworks Solutions, Inc. Selectively shielding radio frequency module with multi-layer antenna
US20190043794A1 (en) * 2017-08-03 2019-02-07 General Electric Company Electronics package including integrated structure with backside functionality and method of manufacturing thereof
TW201918138A (zh) * 2017-10-27 2019-05-01 聯發科技股份有限公司 雷達模組

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048143A2 (en) 1998-03-16 1999-09-23 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices with 'chip size package'
WO2007004137A2 (en) 2005-07-01 2007-01-11 Koninklijke Philips Electronics N.V. Electronic device
US8097929B2 (en) 2008-05-23 2012-01-17 Chia-Sheng Lin Electronics device package and fabrication method thereof
JP2010098274A (ja) 2008-10-20 2010-04-30 Sibeam Inc 表面実装可能な集積回路のパッケージ化機構
TWI497658B (zh) * 2009-10-07 2015-08-21 Xintec Inc 晶片封裝體及其製造方法
CN102738013B (zh) 2011-04-13 2016-04-20 精材科技股份有限公司 晶片封装体及其制作方法
US9704772B2 (en) 2014-04-02 2017-07-11 Xintec Inc. Chip package and method for forming the same
US10096635B2 (en) 2014-08-08 2018-10-09 Xintec Inc. Semiconductor structure and manufacturing method thereof
US9711425B2 (en) 2015-08-20 2017-07-18 Xintec Inc. Sensing module and method for forming the same
CN107039286A (zh) 2015-10-21 2017-08-11 精材科技股份有限公司 感测装置及其制造方法
KR102103393B1 (ko) 2015-10-28 2020-04-22 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 이미지 감지 칩 패키징 구조 및 패키징 방법
US9859320B2 (en) 2015-12-29 2018-01-02 Xintec Inc. Chip package and manufacturing method thereof
US20180012853A1 (en) 2016-07-08 2018-01-11 Xintec Inc. Chip package and manufacturing method thereof
US10424540B2 (en) 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
US20180358398A1 (en) 2017-06-13 2018-12-13 Xintec Inc. Chip package and manufacturing method thereof
US20200203851A1 (en) 2017-08-01 2020-06-25 Hitachi Metals, Ltd. Multiaxial antenna, wireless communication module, and wireless communication device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170301986A1 (en) * 2016-04-19 2017-10-19 Skyworks Solutions, Inc. Selectively shielding radio frequency module with multi-layer antenna
US20190043794A1 (en) * 2017-08-03 2019-02-07 General Electric Company Electronics package including integrated structure with backside functionality and method of manufacturing thereof
TW201918138A (zh) * 2017-10-27 2019-05-01 聯發科技股份有限公司 雷達模組

Also Published As

Publication number Publication date
TW202127733A (zh) 2021-07-16
US11521938B2 (en) 2022-12-06
JP7093859B2 (ja) 2022-06-30
JP2021111787A (ja) 2021-08-02
US20230420387A1 (en) 2023-12-28
US20210210445A1 (en) 2021-07-08
US11784134B2 (en) 2023-10-10
US11749618B2 (en) 2023-09-05
US20210210436A1 (en) 2021-07-08
US20230049126A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
US11870410B2 (en) Packaging method and packaging structure of film bulk acoustic resonator
US11532575B2 (en) Integrated antenna package structure and manufacturing method thereof
US7595220B2 (en) Image sensor package and fabrication method thereof
US7495341B2 (en) Methods and apparatus for packaging integrated circuit devices
US7303400B2 (en) Package of a semiconductor device with a flexible wiring substrate and method for the same
US7525167B2 (en) Semiconductor device with simplified constitution
US8722463B2 (en) Chip package and fabrication method thereof
TWI732678B (zh) 晶片封裝體及其製造方法
US20230420387A1 (en) Chip package and manufacturing method thereof
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
US20210242855A1 (en) Packaging method and packaging structure of film bulk acoustic resonator
US12028043B2 (en) Packaging method and packaging structure of FBAR
CN107369695B (zh) 晶片封装体与其制造方法
WO2017071427A1 (zh) 影像传感芯片封装结构及封装方法
KR20130077565A (ko) 반도체 패키지 및 그 제조 방법
US20210184649A1 (en) Packaging method and package structure for filter chip
CN221486498U (zh) 芯片封装结构
TWI839012B (zh) 半導體封裝型天線結構及其製造方法
US20210210539A1 (en) Sensor and method for manufacturing the same
CN117293120A (zh) 芯片封装结构及封装方法
TW202425269A (zh) 半導體封裝型天線結構及其製造方法
TW202209753A (zh) 天線裝置及其製造方法
CN114639609A (zh) 封装结构和芯片的封装方法