TWI743918B

TWI743918B - 電路板的電性測試方法

Info

Publication number: TWI743918B
Application number: TW109126024A
Authority: TW
Inventors: 汪光夏; 范姜凱
Original assignee: 牧德科技股份有限公司
Priority date: 2020-07-31
Filing date: 2020-07-31
Publication date: 2021-10-21
Also published as: TW202206832A; CN114071858A

Abstract

一種電路板的電性測試方法，從線路設計檔與鑽孔檔(含通孔或盲孔)取得各待測線路之間的走線最短距離，將該些走線最短距離之範圍，區分成至少一個實測距離，將各待測線路之間最短距離少於該實測距離的線路進行電性測試，以得知在該實測距離內的待測線路短路情形，解決了以往技術需將每一條線路兩兩進行量測而產生之費時問題。

Description

電路板的電性測試方法

本發明是有關於一種電路板的電性測試方法，特別是指一種電路板的短路測試方法。

現有電子產品已朝向輕薄短小且具多功能的趨勢發展，因此，內部電路板往往堆疊了多層的線路結構，且線路結構中具有密集的多條電路走線，該等電路走線的電性狀況對後續產品的應用有重大的影響，所以在將電路板進行後續應用前，通常會先使用一測試機對電路板的該等電路走線的電性進行驗證測試。

一般來說，對該等電路走線進行電路測試時，會先針對該等電路走線的斷路電性進行測試，對每一條該電路走線的其中兩點測試是否導通即可得知是否斷路，並會再對每一條該電路走線測試其電阻值或阻抗值，來進一步得知該電路走線是否具有缺線(凹痕)，最後才會測試該等電路走線的短路情形。

然而，測試該等電路走線的短路情形時，是需測試其中一條電路走線與其他全部電路走線之間的導通關係，並進行兩兩短路對測，但當該電路板的該等電路走線具有數百條或數千條以上，而要完成全部的該等電路走線的短路電性測試時，會因測試量大而導致測試耗時等缺點。

因此，本發明的目的，即在提供一種能降低電路板的短路電性測試時間的測試方法。

於是，本發明電路板的電性測試方法包含分析多個待測電路板的多條待測電路走線的線路設計檔與鑽孔檔，計算出該些待測電路走線之間的線距或是鑽孔(通孔或盲孔)與線路之間的間距，並可建立出一可供查詢的線路距離表，該線路距離表需考量鑽孔時的偏差值，並計算孔與線路距離時應扣除該些鑽孔偏差值。因為線路之間發生短路的情況大多是因為電路設計時，距離較接近的線路所導致，故在做短路測試時，可先從線路設計檔與鑽孔檔中瞭解可能發生短路的線距，或也可從過去短路測試經驗、數據中，分析決定出需進行短路電性測試的實測距離R，毋需針對每條線路進行測試。最後量測該等線距不大於實測距離R的該等待測電路走線，以得知在該實測距離內的該等待測電路走線之間的短路情形，並達到節省短路測試時間之目的。

本發明的功效在於，透過電路走線設計檔與鑽孔檔計算得知該等電路走線之間的線距，或可得知鑽孔(通孔或盲孔)和其他電路走線之間的距離，再建立線路距離表進而得到至少一個實測距離R，並量測該等線距不大於該實測距離R的該等待測電路走線，以得知在該實測距離R內的該等待測電路走線之間的短路情形，即可在可接受的漏檢率內，有效測試出該等待測電路板中大部分的短路情形，無須讓每一條該待測電路走線彼此測試導通關係，以降低電路板的短路電性測試時間。

1:線路

2:線路

3:線路

4:線路

d12:線距

d13:線距

d14:線距

d23:線距

d24:線距

d34:線距

H:通孔

H1:通孔

Herr:預定鑽孔偏差值

B:盲孔

B3:盲孔

P:焊墊

R:實測距離

L1:多層板

L2:多層板

L3:多層板

本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一單層電路板二維平面示意圖，例示說明二維平面上各線路之間的線距；圖2是一多層電路板三維立體示意圖，例示說明三維空間中各線路之間的線距；及圖3是一多層板的二維平面並說明鑽孔誤差的示意圖與對應的立體側視圖。

在本發明被詳細描述的前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1至圖2，是本發明電路板的電性測試方法測試單層板及多層板實施例，適用於測試電路板的待測線路(電路走線)的短路情形。

首先參考下表一，透過線路設計檔如Gerber或ODB++檔或鑽孔檔，先取得待測電路板上每條待測線路的線距(該些線路之間未必平行間隔，本發明案中線距指的是待測線路之間的最短距離)，另外，本發明所稱的線距除了指二維平面之間的最短距離外，在多層板中，也可能是線路在三維空間中，於同一電路層上的最短距離。

表一列舉了待測線路中的線路1~線路5為例，並以線距0~2mm、2~4mm做為間距分類，和線路1距離0~2mm的線路包括線路2、線路10及線路100...；和線路1距離2~4mm的線路包括線路3、線路30及線路121...；和線路2距離0~2mm的線路包括線路1、線路20及線路200....；和線路2距離2~4mm的線路包括線路25、線路60及線路123...；其餘分類為4mm以上，以此類推。

在表一中，從線路設計檔如Gerber或ODB++檔案及鑽孔檔取得各線路之間的走線距離，和線路1距離0~2mm之間的線路僅有線路2、10、100...等，故在短路測試時，線路3~9、線路11~99等可捨去不和線路1短路對測；同樣的，和線路2距離0~2mm之間的線路僅有線路1、20、200...等，故在短路測試時，線路3~19、線路21~199等可捨去不和線路2短路對測，以此類推。更進一步的，因為線路1已經和線路2短路對測過，故在測試線路2時可再進一步節省和線路1之間的短路對測時間，即，線路之間兩兩對測僅需進行一次即可。

再看到表一，表一將該些待測線路距離之範圍，區分成2個實測距離，0~2mm為第1組實測距離R1、2~4mm為第2組實測距離R2(不以2組為限、每組距離間隔不限)，本發明案可先針對相對距離在0~2mm之間的線路進行短路對測，再對距離2~4mm之間的線路進行短路對測，該些數據可用於改善製程參數，或者，數據累積後可用於評估每批待測電路板相對適合的實測距離R。

圖1為一待測電路板上表面的二維平面示意圖，分別有線路1、線路2、線路3及線路4，其之間的線距(最短距離)分別以d12、d13、d14、d23、d24、d34表示，從設計圖檔中可計算得知該些線距的最短距離d12~d34，進一步將該些線距距離建立出如表二的線路距離表，並決定出適合此批待測電路板的實測距離R。

參閱圖1及表二，在本實施例中，設定距離0~3mm之內的距離為實測距離R，超過實測距離R的部分則選擇不短路測試，因線路1及線路2之間的線距d12小於3mm、線路2及線路3之間的線距d23小於3mm，故在短路測試時僅需針對線路1、線路2之間短路對測及線路2、線路3之間短路對測即可，其餘部分可省去d13、d14、d24、d34之間的測試時間。更進一步的，在測試線路1時，因為已經測過和線路2之間的短路關係，故在測試線路2時不需再測一次，線路2僅需測試和線路3之間的短路關係；同樣的，在測試線路3時，因為已經測過和線路2之間的短路關係，故可再節省一次對測時間。即，線路之間兩兩對測僅需進行一次即可。

再看到第2圖，第2圖為三層多層板的示意圖(本發明案不以三層為限)，三層分別以L1、L2及L3表示，可從設計圖檔如 Gerber或ODB++檔以及鑽孔檔中得知，線路1經由通孔H1導通後，使得線路1在L1、L2及L3上電性連接，線路3則經由盲孔B3導通後，使得線路3在L1及L2上電性連接，即該些待測線路藉由通孔或盲孔導通後，於不同層電路板中電性連接，各線路之間的線距(最短距離)如第2圖所示分別為d12、d13、d14及d23。在此實施例中，從設計圖檔中得知線路2及線路4位於不同層電路層L1及L3上，故線路2及線路4之間不需要進行短路對測；同樣的，線路3並未連接至電路層L3上，故線路3及線路4之間不需要進行短路對測。

表三是根據第2圖實施例所建立出的線路距離表，並以5mm做為實測距離R的範圍，則需要進行短路對測的線路包括線路1及線路2、線路1及線路3。需注意到的是，在本實施中，位於多層板L1上表面的線路1、線路3，其之間的距離大於實測距離R，但線路1、線路3位於電路板內層的多層板L2的部分，其之間的距離小於實測距離R，故線路1及線路3之間仍需進行短路測試。即當多層板之內層僅由通孔貫穿時，位於內層板之間走線距離為內層待測線路至通孔之間的距離，另外，多層板內層的待測線路，經由通孔或盲孔於電路板之上表面或下表面露出。

參閱圖3的另一實施例，圖3中的三層多層板的第一層多層板L1的二維平面示意圖上具有線路1，其左側焊墊P上有一通孔H從第一層多層板L1貫穿至第二層多層板L2與第三層多層板L3，並於鍍銅後在多層板L1~L3層形成電性連接線路。第二層多層板L2的二維平面示意圖上具有線路2，其右側焊墊P上有一盲孔B從第二層多層板L2連接至第三層多層板L3，並於鍍銅後在第二層多層板L2及第三層多層板L3形成電性連接線路，並在圖3最後示意出三層多層板L1~L3的立體側視圖。

要說明的是，理想中在焊墊P上形成通孔H的位置在焊墊P的正中心(即圖3中焊墊P內的最小線圈)，但實務上可能因為鑽孔偏差，導至通孔位置落在預定鑽孔偏差值Herr的範圍內(即圖3中焊墊P的虛線圈中任意位置)。從第3圖的立體側視圖可清楚呈現，線路1中理想通孔H的位置與線路2之線距為d12，而因預定鑽孔偏差值Herr使得線路1及線路2之間的線距縮短成為d12-Herr。故在考量鑽孔偏差的狀況下，線路之間的最短距離應再減去一預定鑽孔偏差值Herr。另外，於圖3中的盲孔B，於鑽孔時亦可能產生偏差值，在此省略未繪出。

舉例來說，若設定實測距離R為4mm以內進行線路兩兩短路對測，假設線路1及線路2之間的最短距離d12為4.02mm，故本應不進行短路對測，但若考慮了預定鑽孔偏差值Herr約0.05mm，則線路1及線路2之間的最短距離成為d12-Herr，小於實測距離R(即4.02mm-0.05mm<4mm)，故線路1及線路2之間實則需要進行短路對測。

除此之外，本專利案中多層板的實施例如圖2與圖3等，於每一層上的實測距離R亦可選擇性的不相同。

實務上，電路板上大部分的短路情形發生在該各待測線路的一線距範圍內，兩條線路之線距越短時，其發生短路的機率越大。換句話說，考量大部分的短路情形是發生在特定距離內，而大於該特定距離所產生的短路情形相對為極少且可被接受忽略而不測試時，本發明案即是對距離較接近的線路進行兩兩對測，而節省了短路對測所需的時間。

即，本發明案中，毋需讓每一條待測線路彼此測試導通關係，能有效大幅縮減量測該等待測電路板的短路電性測試的時間。

惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。