TWI739449B - 開迴路小數除頻器 - Google Patents

開迴路小數除頻器 Download PDF

Info

Publication number
TWI739449B
TWI739449B TW109117900A TW109117900A TWI739449B TW I739449 B TWI739449 B TW I739449B TW 109117900 A TW109117900 A TW 109117900A TW 109117900 A TW109117900 A TW 109117900A TW I739449 B TWI739449 B TW I739449B
Authority
TW
Taiwan
Prior art keywords
current
clock
circuit
control signal
frequency
Prior art date
Application number
TW109117900A
Other languages
English (en)
Other versions
TW202145718A (zh
Inventor
閔紹恩
吳宜璋
陳聰明
許介遠
劉晟佑
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109117900A priority Critical patent/TWI739449B/zh
Priority to US17/326,387 priority patent/US11223363B2/en
Application granted granted Critical
Publication of TWI739449B publication Critical patent/TWI739449B/zh
Publication of TW202145718A publication Critical patent/TW202145718A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種省成本且準確的開迴路小數除頻器，包含：一整數除法器，用來依據一目標頻率的設定處理一輸入時脈，以產生一第一除頻時脈與一第二除頻時脈；一控制電路，用來依據該目標頻率的設定產生一粗調控制訊號與一細調控制訊號；與一相位內插器，用來依據該第一除頻時脈、該第二除頻時脈、該粗調控制訊號與該細調控制訊號產生一輸出時脈。該二組控制訊號決定一第一電流，該二組控制訊號的反相訊號決定一第二電流；該相位內插器依據該第一除頻時脈及其反相訊號以及該第一電流控制該第一除頻時脈對該輸出時脈之產生的貢獻，並依據該第二除頻時脈及其反相訊號以及該第二電流控制該第二除頻時脈對該輸出時脈之產生的貢獻。

Description

開迴路小數除頻器
本發明是關於除頻器，尤其是關於開迴路小數除頻器。
目前的除頻技術包含以下二種： （1） 第一種除頻技術：如圖1所示，本技術依據已知的參考時脈（XTAL），利用複數個鎖相迴路電路110（PLL1、PLL2、…、PLLN）分別產生複數種時脈（CK1、CK2、…、CKN）。按該些鎖相迴路電路110的設計，該複數種時脈的每一個的頻率可為該參考時脈之頻率的整數倍或非整數倍。 （2） 第二種除頻技術：如圖2所示，本技術包含一鎖相迴路電路210（PLL1）與複數個開迴路除法器220（OPD2、…、OPDN）。鎖相迴路電路210依據已知的參考時脈（XTAL）產生一時脈（CK1）。該些開迴路除法器220依據鎖相迴路電路210的一輸出時脈分別產生複數種時脈（CK2、…、CKN）。按鎖相迴路電路210的設計，該時脈（CK1）的頻率可為該參考時脈之頻率的整數倍或非整數倍；按該些開迴路除法器220的設計，該複數種時脈（CK2、…、CKN）的每一個的頻率可為該輸出時脈之頻率的整數倍或非整數倍。
關於第一種除頻技術，其採用了多個鎖相迴路，整體電路面積大，成本高，耗電多。關於第二種除頻技術，當該複數種時脈（CK2、…、CKN）的每一個的頻率為該輸出時脈之頻率的非整數倍時，該複數種時脈的頻率通常不夠準確。
本揭露的目的之一在於提供一種成本經濟且準確的開迴路小數除頻器。
本揭露之開迴路小數除頻器的一實施例包含一整數除法器、一控制電路與一相位內插器。該整數除法器用來依據一目標頻率的設定處理一輸入時脈，以產生一第一除頻時脈與一第二除頻時脈。該控制電路用來依據該目標頻率的設定產生一粗調控制訊號與一細調控制訊號。該相位內插器用來依據該第一除頻時脈、該第二除頻時脈、該粗調控制訊號與該細調控制訊號產生一輸出時脈。該粗調控制訊號與該細調控制訊號用來決定一第一電流，該粗調控制訊號的反相訊號與該細調控制訊號的反相訊號用來決定一第二電流。該相位內插器用來依據該第一除頻時脈及其反相訊號以及該第一電流控制該第一除頻時脈對該輸出時脈之產生的貢獻，並用來依據該第二除頻時脈及其反相訊號以及該第二電流控制該第二除頻時脈對該輸出時脈之產生的貢獻。該粗調控制訊號所控制的一電流總量大於該細調控制訊號所控制的一電流總量。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本揭露揭示一種開迴路小數除頻器，其特徵包含不同精度的電流控制，具有成本經濟且準確的優點。
圖3顯示本揭露之開迴路小數除頻器的一實施例。圖3之開迴路小數除頻器300包含一整數除法器310、一控制電路320與一相位內插器330，該些電路分述如下。
請參閱圖3。整數除法器310用來依據一目標頻率的設定處理一輸入時脈（CKIN），以產生一第一除頻時脈（CKA）與一第二除頻時脈（CKB），該目標頻率的設定的形式（例如：編碼方式）與內容可由本領域人士依實施需求決定，非屬本發明的討論範圍。圖4顯示圖3之整數除法器310的一實施例，包含一整數除法電路410與一延遲電路420。整數除法電路410用來依據該目標頻率的設定除該輸入時脈以產生一除頻時脈（CKDIV）。延遲電路420包含至少一延遲元件；本實施例中，延遲電路420包含一第一延遲元件422（例如：D型正反器）與一第二延遲元件424（例如：D型正反器），第一延遲元件422與第二延遲元件424均依據該輸入時脈運作，以依據該除頻時脈分別輸出該第一除頻時脈與該第二除頻時脈，其中該第一除頻時脈與該第二除頻時脈的頻率相同但相位不同。
請參閱圖3。控制電路320用來依據該目標頻率的設定產生一粗調控制訊號（D1）（例如：圖8b的多位元訊號I D1[0]~I D1[10]，其中每個位元用來控制一電流路徑的導通與否）與一細調控制訊號（D2）（例如：圖9b的多位元訊號I D2[0]~I D2[8] ，其中每個位元用來控制一電流路徑的導通與否），該粗調控制訊號與該細調控制訊號用來控制該第一除頻時脈對該輸出時脈之產生的貢獻，也用來控制該第二除頻時脈對該輸出時脈之產生的貢獻，從而令該輸出時脈的頻率等於或趨近該目標頻率。本實施例中，該第一除頻時脈對該輸出時脈之產生的貢獻愈高，該第二除頻時脈對該輸出時脈之產生的貢獻就愈低，該二貢獻的總和為100%。控制電路320的一實施例是基於一有限狀態機（finite state machine, FSM）設計的一數位電路；此情形下，該粗調控制訊號與該細調控制訊號均為數位訊號。
請參閱圖3。相位內插器330用來依據該第一除頻時脈、該第二除頻時脈、該粗調控制訊號與該細調控制訊號產生一輸出時脈（CKOUT），其中該粗調控制訊號與該細調控制訊號用來決定一第一電流（I 1），該粗調控制訊號的反相訊號（
Figure 02_image001
）（例如：圖8b的多位元訊號
Figure 02_image003
~
Figure 02_image005
，其中每個位元用來控制一電流路徑的導通與否）與該細調控制訊號的反相訊號（
Figure 02_image007
）（例如：圖9b的多位元訊號
Figure 02_image009
~
Figure 02_image011
，其中每個位元用來控制一電流路徑的導通與否）用來決定一第二電流（I 2），相位內插器330用來依據該第一除頻時脈及其反相訊號（
Figure 02_image013
）以及該第一電流控制該第一除頻時脈對該輸出時脈之產生的貢獻，並用來依據該第二除頻時脈及其反相訊號（
Figure 02_image015
）以及該第二電流控制該第二除頻時脈對該輸出時脈之產生的貢獻，其中該粗調控制訊號所控制的一電流總量大於該細調控制訊號所控制的一電流總量。值得注意的是，由於圖3為開迴路小數除頻器300，該輸入時脈的產生無需參考該輸出時脈。
圖5顯示圖3之相位內插器330的一實施例，包含一負載電路510、一電流產生電路520與一時脈輸出電路530。負載電路510用來與該第一電流以及該第二電流共同決定一控制電壓（V 1）。電流產生電路520耦接該負載電路510，用來產生該第一電流與該第二電流。時脈輸出電路530耦接該負載電路510，用來依據該控制電壓輸出該輸出時脈。
圖6顯示圖5之負載電路510的一實施例，包含一電晶體對由一第一電晶體（M 1）與一第二電晶體（M 2）構成。該第一電晶體與第二電晶體均為二極體連接式電晶體（diode-connected transistor），然此並非本發明的實施限制。該第一電晶體耦接於一高電壓端（V DD）與一第一節點（N 1），該第二電晶體耦接於該高電壓端與一第二節點（N 2）之間。該第一節點的電壓為該控制電壓；該第二節點的電壓為另一電壓（V 2）。
圖7顯示圖5之電流產生電路520的一實施例，包含一第一電流產生電路710與一第二電流產生電路720。第一電流產生電路710耦接於負載電路510的二節點（N 1、N 2）與一低電壓端（V SS）之間，第二電流產生電路720耦接於該二節點與該低電壓端之間。第一電流產生電路710的一實施例如圖8a所示，包含一第一輸入電晶體對810與一第一電流源電路820（例如：一組電流路徑/一可調電流源）。第一輸入電晶體對810耦接於該二節點與第一電流源電路820之間，用來依據該第一除頻時脈及其反相訊號來決定該第一輸入電晶體對的導通狀態。第一電流源電路820包含一第一粗調電流電路822（例如：一組電流路徑/一可調電流源）與一第一細調電流電路824（例如：一組電流路徑/一可調電流源）；第一粗調電流電路822用來依據該粗調控制訊號提供一第一粗調電流（I C1），第一細調電流電路824用來依據該細調控制訊號提供一第一細調電流（I F1），該第一粗調電流與該第一細調電流之和等於該第一電流（I 1）。圖8b顯示第一粗調電流電路822與第一細調電流電路824的一實施例，其中電壓V CN是依實施需求決定的一偏壓。第一粗調電流電路822包含九套電路（圖8b中以“×9”來表示有九套相同的電路，以避免圖面過於複雜），每套電路包含P個電流路徑（例如：圖8b之I D1[0]~I D1[10]所分別控制的11個電流路徑）以並聯方式連接，第一細調電流電路824包含Q個電流路徑（例如：圖8b之I D2[0]~I D2[8]所分別控制的9個電流路徑）以並聯方式連接，該粗調控制訊號用來導通該P個電流路徑中的K個電流路徑，該細調控制訊號用來導通該Q個電流路徑中的L個電流路徑，該P與該Q的每一個為一大於一的整數，該K與該L的每一個為一非負整數，該K不大於該P，該L不大於該Q。值得注意的是，當該K/該L愈大，該K/該L個電流路徑的電流總和就愈大，從而該第一除頻時脈對該輸出時脈之產生的貢獻就愈大；換言之，該輸出時脈的頻率就愈接近該第一除頻時脈。
第二電流產生電路720的一實施例如圖9a所示，包含一第二輸入電晶體對910與一第二電流源電路920（例如：一組電流路徑/一可調電流源）。第二輸入電晶體對910耦接於負載電路510與第二電流源電路920之間，用來依據該第二除頻時脈及其反相訊號來決定該第二輸入電晶體對的導通狀態，第二電流源電路920包含一第二粗調電流電路922（例如：一組電流路徑/一可調電流源）與一第二細調電流電路924（例如：一組電流路徑/一可調電流源），第一粗調電流電路922用來依據該粗調控制訊號的反相訊號提供一第二粗調電流（I C2），第二細調電流電路924用來依據該細調控制訊號的反相訊號提供一第二細調電流（I F2），該第二粗調電流與該第二細調電流之和等於該第二電流。圖9b顯示第二粗調電流電路922與第二細調電流電路924的一實施例，第二粗調電流電路922包含九套電路（圖9b中以“×9”來表示有九套相同的電路），每套電路包含P個電流路徑以並聯方式連接，第二細調電流電路924包含Q個電流路徑以並聯方式連接，該粗調控制訊號的反相訊號用來導通該P個電流路徑中的(P-K)個電流路徑，該細調控制訊號的反相訊號用來導通該Q個電流路徑中的(Q-L)個電流路徑。值得注意的是，當該K/該L愈小，該(P-K)/該(Q-L)個電流路徑的電流總和就愈大，從而該第二除頻時脈對該輸出時脈之產生的貢獻就愈大；換言之，該輸出時脈的頻率就愈接近該第二除頻時脈。
於一實作範例中，圖8b/圖9b之P個電流路徑的每一個與一第一參考電流電路（未顯示於圖）形成一電流鏡，因此該P個電流路徑的每個導通路徑的電流是該第一參考電流電路之一第一參考電流的鏡像電流，該第一參考電流的大小依實施需求而定；類似地，圖8b/圖9b之Q個電流路徑的每一個與一第二參考電流電路（未顯示於圖）形成一電流鏡，因此該Q個電流路徑的每個導通路徑的電流是該第二參考電流電路之一第二參考電流的鏡像電流，該第二參考電流的大小依實施需求而定；由於電流鏡的實施為本領域的通常知識，其細節在此省略。於一實作範例中，該第一參考電流不小於該第二參考電流的十倍，因此，該第一粗調電流不小於該第一細調電流的十倍，該第二粗調電流不小於該第二粗調電流的十倍。於一實作範例中，該輸入時脈與該第一/第二除頻時脈的比值為N，該輸出時脈的頻率是相依於下列方程式：
Figure 02_image017
。下表1顯示該目標頻率、該輸入時脈的頻率、該第一/第二除頻時脈的頻率以及該輸出時脈的頻率的範例，該些範例是供瞭解，非用以限制本發明的實施範圍。 表1
目標頻率(MHz) 輸入時脈的頻率(MHz) 第一/第二除頻時脈的頻率(MHz) 輸出時脈的頻率(MHz)
Figure 02_image019
432 6000 6000/13
Figure 02_image021
540 6000 6000/11
Figure 02_image023
648 6000 6000/9
Figure 02_image025
594 6000 6000/10
Figure 02_image027
742.5 6000 6000/8
Figure 02_image029
891 6000 6000/6
Figure 02_image031
792 6000 6000/7
Figure 02_image033
464.0625 6000 6000/12
Figure 02_image035
371.25 6000 6000/16
Figure 02_image037
圖10顯示圖5之時脈輸出電路530的一實施例，包含一第一電流鏡電路1010與一第二電流鏡電路1020。請參閱圖10與圖6，第一電流鏡電路1010耦接於負載電路510與該第二電流鏡電路1020之間，用來依據該控制電壓輸出該輸出時脈（CKOUT）。第二電流鏡電路1020則耦接於負載電路510與第一電流鏡電路1010之間。由於電流鏡電路的運作與特性為本領域之通常知識，其細節在此省略。
請注意，在實施為可能的前提下，本技術領域具有通常知識者可選擇性地實施前述任一實施例中部分或全部技術特徵，或選擇性地實施前述複數個實施例中部分或全部技術特徵的組合，藉此增加本發明實施時的彈性。
綜上所述，本發明能夠藉由不同精度的電流控制來達成成本經濟且準確的好處。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
110:鎖相迴路電路 XTAL:參考時脈 PLL1、PLL2、…、PLLN:鎖相迴路電路 CK1、CK2、…、CKN:時脈 210:鎖相迴路電路 220:開迴路除法器 OPD2、…、OPDN:開迴路除法器 300:開迴路小數除頻器 310:整數除法器 320:控制電路 330:相位內插器 CKIN:輸入時脈 CKA:第一除頻時脈 CKB:第二除頻時脈 D1:粗調控制訊號 D2:細調控制訊號 CKOUT:輸入時脈 410:整數除法電路 420:延遲電路 422:第一延遲元件 424:第二延遲元件 CKDIV:除頻時脈 510:負載電路 520:電流產生電路 530:時脈輸出電路
Figure 02_image001
:粗調控制訊號的反相訊號
Figure 02_image007
:細調控制訊號的反相訊號
Figure 02_image013
:第一除頻時脈的反相訊號
Figure 02_image015
:第二除頻時脈的反相訊號 V 1:控制電壓 V 2:電壓 M1:第一電晶體 M2:第二電晶體 V DD:高電壓端 N 1:第一節點 N 2:第二節點 710:第一電流產生電路 720:第二電流產生電路 V SS:低電壓端 810:第一輸入電晶體對 820:第一電流源電路 822:第一粗調電流電路 824:第一細調電流電路 ×9:九套相同的電路 I 1:第一電流 I C1:第一粗調電流 I F1:第一細調電流 I D1[0]~I D1[10]:粗調控制訊號 I D2[0]~I D2[8]:細調控制訊號 V CN:偏壓 910:第二輸入電晶體對 920:第二電流源電路 922:第二粗調電流電路 924:第二細調電流電路 I 2:第二電流 I C2:第二粗調電流 I F2:第二細調電流
Figure 02_image003
~
Figure 02_image005
:粗調控制訊號的反相訊號
Figure 02_image009
~
Figure 02_image011
:細調控制訊號的反相訊號 1010:第一電流鏡電路 1020:第二電流鏡電路
［圖1］顯示一種已知的除頻技術； ［圖2］顯示另一種已知的除頻技術； ［圖3］顯示本揭露之開迴路小數除頻器的一實施例； ［圖4］顯示圖3之整數除法器的一實施例； ［圖5］顯示圖3之相位內插器的一實施例； ［圖6］顯示圖5之負載電路的一實施例； ［圖7］顯示圖5之電流產生電路的一實施例； ［圖8a］顯示圖7之第一電流產生電路的一實施例； ［圖8b］顯示圖8a之第一粗調電流電路與第一細調電流電路的一實施例； ［圖9a］顯示圖7之第二電流產生電路的一實施例； ［圖9b］顯示圖9a之第二粗調電流電路與第二細調電流電路的一實施例；以及 ［圖10］顯示圖5之時脈輸出電路的一實施例。
300:開迴路小數除頻器
310:整數除法器
320:控制電路
330:相位內插器
CKIN:輸入時脈
CKA:第一除頻時脈
CKB:第二除頻時脈
D1:粗調控制訊號
D2:細調控制訊號
CKOUT:輸入時脈

Claims (10)

  1. 一種開迴路小數除頻器，包含： 一整數除法器，用來依據一目標頻率的設定處理一輸入時脈，以產生一第一除頻時脈與一第二除頻時脈； 一控制電路，用來依據該目標頻率的設定產生一粗調控制訊號與一細調控制訊號；以及 一相位內插器，用來依據該第一除頻時脈、該第二除頻時脈、該粗調控制訊號與該細調控制訊號產生一輸出時脈，其中該粗調控制訊號與該細調控制訊號用來決定一第一電流，該粗調控制訊號的反相訊號與該細調控制訊號的反相訊號用來決定一第二電流，該相位內插器用來依據該第一除頻時脈及其反相訊號以及該第一電流控制該第一除頻時脈對該輸出時脈之產生的貢獻，並用來依據該第二除頻時脈及其反相訊號以及該第二電流控制該第二除頻時脈對該輸出時脈之產生的貢獻， 其中該粗調控制訊號所控制的一電流總量大於該細調控制訊號所控制的一電流總量。
  2. 如請求項1之開迴路小數除頻器，其中該整數除法器包含： 一整數除法電路，用來依據該目標頻率的設定除該輸入時脈以產生一除頻時脈；以及 一延遲電路，用來接收該除頻時脈以輸出該第一除頻時脈與該第二除頻時脈，其中該第一除頻時脈與該第二除頻時脈有相同頻率與不同相位。
  3. 如請求項2之開迴路小數除頻器，其中該延遲電路依據該輸入時脈運作。
  4. 如請求項1之開迴路小數除頻器，其中該相位內插器包含： 一負載電路，用來與該第一電流以及該第二電流共同決定一控制電壓； 一電流產生電路，包含： 一第一電流產生電路，包含： 一第一輸入電晶體對，耦接於該負載電路與一第一電流源電路之間，用來依據該第一除頻時脈及其反相訊號來決定該第一輸入電晶體對的導通狀態；以及 該第一電流源電路，包含： 一第一粗調電流電路，用來依據該粗調控制訊號提供一第一粗調電流；以及 一第一細調電流電路，用來依據該細調控制訊號提供一第一細調電流，其中該第一粗調電流與該第一細調電流之和等於該第一電流； 一第二電流產生電路，包含： 一第二輸入電晶體對，耦接於該負載電路與一第二電流源電路之間，用來依據該第二除頻時脈及其反相訊號來決定該第二輸入電晶體對的導通狀態；以及 該第二電流源電路，包含： 一第二粗調電流電路，用來依據該粗調控制訊號的反相訊號提供一第二粗調電流；以及 一第二細調電流電路，用來依據該細調控制訊號的反相訊號提供一第二細調電流，其中該第二粗調電流與該第二細調電流之和等於該第二電流；以及 一時脈輸出電路，耦接該負載電路，用來依據該控制電壓輸出該輸出時脈。
  5. 如請求項4之開迴路小數除頻器，其中該時脈輸出電路包含一第一電流鏡電路與一第二電流鏡電路；該第一電流鏡電路耦接於該負載電路與該第二電流鏡電路之間，用來依據該控制電壓輸出該輸出時脈；該第二電流鏡電路耦接於該負載電路與該第一電流鏡電路之間。
  6. 如請求項4之開迴路小數除頻器，其中該第一粗調電流不小於該第一細調電流的十倍，該第二粗調電流不小於該第二粗調電流的十倍。
  7. 如請求項4之開迴路小數除頻器，其中該第一粗調電流電路包含P 1個電流路徑以並聯方式連接，該第一細調電流電路包含Q 1個電流路徑以並聯方式連接，該粗調控制訊號用來導通該P 1個電流路徑中的K 1個電流路徑，該細調控制訊號用來導通該Q 1個電流路徑中的L 1個電流路徑；該第二粗調電流電路包含P 2個電流路徑以並聯方式連接，該第二細調電流電路包含Q 2個電流路徑以並聯方式連接，該粗調控制訊號的反相訊號用來導通該P 2個電流路徑中的K 2個電流路徑，該細調控制訊號的反相訊號用來導通該Q 2個電流路徑中的L 2個電流路徑；該P 1與該P 2均為P，該Q 1與該Q 2均為Q，該K 1為K，該K 2為(P-K)，該L 1為L，該L 2為(Q-L)，該P與該Q的每一個為一大於一的整數，該K與該L的每一個為一非負整數，該K不大於該P，該L不大於該Q。
  8. 如請求項7之開迴路小數除頻器，其中該輸入時脈與該第一除頻時脈的比值為N，該輸出時脈的頻率是相依於下列方程式：
    Figure 03_image039
    。
  9. 如請求項1之開迴路小數除頻器，其中該輸入時脈的產生未參考該輸出時脈。
  10. 如請求項1之開迴路小數除頻器，其中該控制電路是基於一有限狀態機設計的一數位電路，該粗調控制訊號與該細調控制訊號均為數位訊號。
TW109117900A 2020-05-28 2020-05-28 開迴路小數除頻器 TWI739449B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109117900A TWI739449B (zh) 2020-05-28 2020-05-28 開迴路小數除頻器
US17/326,387 US11223363B2 (en) 2020-05-28 2021-05-21 Open loop fractional frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109117900A TWI739449B (zh) 2020-05-28 2020-05-28 開迴路小數除頻器

Publications (2)

Publication Number Publication Date
TWI739449B true TWI739449B (zh) 2021-09-11
TW202145718A TW202145718A (zh) 2021-12-01

Family

ID=78705648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117900A TWI739449B (zh) 2020-05-28 2020-05-28 開迴路小數除頻器

Country Status (2)

Country Link
US (1) US11223363B2 (zh)
TW (1) TWI739449B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955982B2 (en) * 2022-06-29 2024-04-09 Ati Technologies Ulc Granular clock frequency division using dithering mechanism

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030165209A1 (en) * 2002-03-01 2003-09-04 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US20130049821A1 (en) * 2011-08-22 2013-02-28 Nicola Da Dalt Fractional frequency divider
US8513987B1 (en) * 2011-01-13 2013-08-20 Sk Hynix Memory Solutions Inc. Wide frequency range signal generator using a multiphase frequency divider
CN104052947A (zh) * 2013-03-13 2014-09-17 硅实验室公司 使用内插分频器的多调谐器
CN104184461A (zh) * 2014-08-20 2014-12-03 上海交通大学 一种小数分频器
US9048843B1 (en) * 2014-04-17 2015-06-02 Altera Corporation Techniques for dividing frequencies of periodic signals
US20180097523A1 (en) * 2016-09-30 2018-04-05 Texas Instruments Incorporated Fractional frequency clock divider with direct division

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157694A (en) 1998-12-09 2000-12-05 Lucent Technologies, Inc. Fractional frequency divider
JP4587620B2 (ja) * 2001-09-10 2010-11-24 ルネサスエレクトロニクス株式会社 クロック制御方法と分周回路及びｐｌｌ回路
US7365580B2 (en) * 2005-01-21 2008-04-29 Snowbush Inc. System and method for jitter control
US7417510B2 (en) 2006-09-28 2008-08-26 Silicon Laboratories Inc. Direct digital interpolative synthesis
US7486145B2 (en) * 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
JP2011107750A (ja) * 2009-11-12 2011-06-02 Renesas Electronics Corp 半導体集積回路装置
US8847637B1 (en) 2012-05-24 2014-09-30 Massachusetts Institute Of Technology Time-interleaved multi-modulus frequency divider
JP2015043536A (ja) * 2013-08-26 2015-03-05 株式会社東芝 分数分周回路及び送信機

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030165209A1 (en) * 2002-03-01 2003-09-04 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US7162002B2 (en) * 2002-03-01 2007-01-09 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US8513987B1 (en) * 2011-01-13 2013-08-20 Sk Hynix Memory Solutions Inc. Wide frequency range signal generator using a multiphase frequency divider
US20130049821A1 (en) * 2011-08-22 2013-02-28 Nicola Da Dalt Fractional frequency divider
CN104052947A (zh) * 2013-03-13 2014-09-17 硅实验室公司 使用内插分频器的多调谐器
US9048843B1 (en) * 2014-04-17 2015-06-02 Altera Corporation Techniques for dividing frequencies of periodic signals
CN104184461A (zh) * 2014-08-20 2014-12-03 上海交通大学 一种小数分频器
US20180097523A1 (en) * 2016-09-30 2018-04-05 Texas Instruments Incorporated Fractional frequency clock divider with direct division

Also Published As

Publication number Publication date
US20210376842A1 (en) 2021-12-02
TW202145718A (zh) 2021-12-01
US11223363B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
US6710665B2 (en) Phase-locked loop with conditioned charge pump output
CN109639272B (zh) 一种自适应宽带锁相环电路
US5952892A (en) Low-gain, low-jitter voltage controlled oscillator circuit
US7323918B1 (en) Mutual-interpolating delay-locked loop for high-frequency multiphase clock generation
KR100251263B1 (ko) 주파수 체배 회로
KR101055935B1 (ko) 전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로
TWI684327B (zh) 調整時脈訊號中之工作周期的裝置與方法
US6741110B2 (en) Method and/or circuit for generating precision programmable multiple phase angle clocks
US10998896B2 (en) Clock doublers with duty cycle correction
JPH0888565A (ja) 無抵抗器型の電圧制御発振器
TW202005282A (zh) 時脈產生電路及時脈產生方法
US7012473B1 (en) Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on
US7932766B2 (en) Digitally controlled oscillator with the wide operation range
US6707330B2 (en) Semiconductor device having internal circuit operating in synchronization with internal clock signal
TW201826715A (zh) 鎖相環電路
TWI739449B (zh) 開迴路小數除頻器
JP2001217694A (ja) 遅延調整回路及びこれを用いたクロック生成回路
CN113765515B (zh) 开环分数分频器
US6977539B1 (en) Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews
US6842082B2 (en) Programmable voltage-controlled oscillator with self-calibration feature
US6058033A (en) Voltage to current converter with minimal noise sensitivity
JPH09326689A (ja) クロック発生回路
WO2021166176A1 (ja) 位相同期回路、送受信回路及び半導体集積回路
KR100604983B1 (ko) 전력소모가 적은 커패시턴스 체배기
US7777541B1 (en) Charge pump circuit and method for phase locked loop