TWI739187B - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TWI739187B
TWI739187B TW108138970A TW108138970A TWI739187B TW I739187 B TWI739187 B TW I739187B TW 108138970 A TW108138970 A TW 108138970A TW 108138970 A TW108138970 A TW 108138970A TW I739187 B TWI739187 B TW I739187B
Authority
TW
Taiwan
Prior art keywords
gate stack
fin
metal gate
forming
metal
Prior art date
Application number
TW108138970A
Other languages
English (en)
Other versions
TW202025483A (zh
Inventor
吳仕傑
伍邦齊
趙高毅
王美勻
廖顯煌
謝東衡
楊寶如
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202025483A publication Critical patent/TW202025483A/zh
Application granted granted Critical
Publication of TWI739187B publication Critical patent/TWI739187B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一實施例中，一方法包含從基底延伸形成第一鰭；從基底延伸形成第二鰭，第二鰭與第一鰭間隔第一距離；在第一鰭和第二鰭上方形成金屬閘極堆疊物；在金屬閘極堆疊物上方沉積第一層間介電質；以及形成閘極接點延伸通過第一層間介電質以物理接觸金屬閘極堆疊物，閘極接點橫向地設置於第一鰭與第二鰭之間，閘極接點與第一鰭間隔第二距離，其中當第一距離大於或等於第一預定臨界值時，第二距離小於第二預定臨界值。

Description

半導體裝置的形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置的形成方法。
半導體裝置用於各種電子應用中，例如個人電腦、手機、數位相機和其他電子設備。半導體裝置的製造一般透過依序在半導體基底上方沉積絕緣層或介電層、導電層和半導體材料層，並透過使用微影製程將各種材料層圖案化，以形成半導體基底上的電路組件和元件。
半導體工業透過持續降低最小部件(feature)的尺寸，持續改善各種電子組件(例如電晶體、二極體、電阻、電容等等)的集成密度，使得更多的組件集成於既定面積中。然而，當降低最小部件的尺寸，出現了應解決的附加問題。
在一些實施例中，提供半導體裝置的形成方法，此方法包含從基底延伸形成第一鰭；從基底延伸形成第二鰭，第二鰭與第一鰭間隔第一距離；在第一鰭和第二鰭上方形成金屬閘極堆疊物；在金屬閘極堆疊物上方沉積第一層間介電質；以及形成閘極接點延伸通過第一層間介電質以物理接觸金屬閘極堆疊物，閘極接點橫向地設置於第一鰭與第二鰭之間，閘極接點與第一鰭間隔第二距離，其中當第一距離大於或等於第一預定臨界值時，第二距離小於第二預定臨界值。
在一些其他實施例中，提供半導體裝置的形成方法，此方法包含從基底延伸形成第一鰭；在第一鰭上方形成虛設閘極堆疊物；沿虛設閘極堆疊物沉積第一層間介電質；以金屬閘極堆疊物取代虛設閘極堆疊物，金屬閘極堆疊物具有圓形末端，金屬閘極堆疊物包含空隙，空隙設置於與金屬閘極堆疊物的圓形末端相隔第一距離；在金屬閘極堆疊物和第一層間介電質上方形成第二層間介電質；以及形成閘極接點延伸通過第二層間介電質以物理接觸金屬閘極堆疊物的第一部分，金屬閘極堆疊物的第一部分與金屬閘極堆疊物的圓形末端相隔第二距離，第二距離大於第一距離。
在另外一些實施例中，提供半導體裝置的形成方法，此方法包含從基底延伸形成第一鰭；從基底延伸形成第二鰭；在第一鰭和第二鰭上方形成金屬線；沿第一區切割金屬線，以將金屬線分隔為第一金屬閘極堆疊物和第二金屬閘極堆疊物，第一金屬閘極堆疊物在第一鰭上方，第二金屬閘極堆疊物在第二鰭上方；在第一金屬閘極堆疊物和第二金屬閘極堆疊物上方沉積第一層間介電質；形成第一閘極接點延伸通過第一層間介電質以物理接觸第一金屬閘極堆疊物，第一閘極接點設置於與第一區隔開第一距離；以及形成第二閘極接點延伸通過第一層間介電質以物理接觸第二金屬閘極堆疊物，第二閘極接點設置於與第一區隔開第一距離。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
依據一些實施例，金屬閘極堆疊物形成於鰭上方，且形成閘極接點以連接金屬閘極堆疊物。在一些實施例中，空隙形成於金屬閘極堆疊物中。依據相鄰鰭之間的間隔限制閘極接點與鰭之間的間隔。也限制閘極接點與金屬閘極堆疊線的末端之間的間隔。將間隔限制為小於一般形成於金屬閘極堆疊物中的空隙的距離的值。因此，可避免閘極接點形成於空隙上。再者，在一些實施例中，在形成期間切割金屬閘極堆疊線，以避免形成空隙。
第1A-6C圖顯示依據一些實施例之製造鰭式場效電晶體的中間階段。第1A、2A、3A、4A、5A和6A圖為三維視圖。第1B、2B、3B、4B、5B和6B圖為沿鰭式場效電晶體的縱軸(例如垂直於鰭式場效電晶體的源極/汲極區之間的電流方向)顯示的剖面示意圖，且顯示為單一鰭式場效電晶體。第1C、2C、3C、4C、5C和6C圖為沿鰭式場效電晶體的橫軸(例如平行於鰭式場效電晶體的源極/汲極區之間的電流方向)顯示的剖面示意圖，且顯示為單一鰭式場效電晶體。第2D圖為沿鰭式場效電晶體的縱軸通過鰭式場效電晶體的源極/汲極區顯示的剖面示意圖。
本文討論的一些實施例以使用閘極後製製程形成鰭式場效電晶體的背景下討論。在其他實施例中，可使用閘極先製製程。再者，一些實施例考慮了用於平面裝置的方面，例如平面場效電晶體。
在第1A-1C圖中，提供基底50。基底50可為半導體基底，例如塊狀(bulk)半導體、絕緣層上覆半導體(semiconductor-on-insulator，SOI)基底或類似物，基底50可為摻雜(例如摻雜p型或n型摻雜物)或未摻雜。基底50可為晶圓，例如矽晶圓。也可使用其他基底，例如多層或漸變(gradient)基底。顯示基底50的一區域，此區域可用於形成n型裝置(例如N型金屬氧化物半導體(n-type metal oxide semiconductor，NMOS)電晶體(例如n型鰭式場效電晶體))或用於形成p型裝置(例如P型金屬氧化物半導體(p-type metal oxide semiconductor，PMOS)電晶體(例如p型鰭式場效電晶體))。基底50可包含多個物理隔開的區域，任何數量的裝置部件(例如其他主動裝置、摻雜區、隔離結構等)可形成於這些區域中。
再者，從基底50延伸形成鰭52。鰭52為半導體條帶(strip)。在顯示的實施例中，鰭52為磊晶成長半導體材料，不同於基底50的材料。鰭52可由矽、矽鍺(例如Six­ Ge1-x ，其中x可在0至1的範圍中)、碳化矽、純鍺或大致純鍺、第III-V族化合物半導體、第II-VI族化合物半導體或類似物形成。舉例來說，形成第III-V族化合物半導體的可用材料包含InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP和類似物，但不限於此。在顯示的實施例中，透過在基底50上磊晶成長半導體材料層，並接著在半導體材料層中蝕刻溝槽54來形成鰭52，鰭52為由半導體材料保持未移除的部分形成。此蝕刻可為任何合適的蝕刻製程，例如反應性離子蝕刻(reactive ion etch，RIE)、中子束蝕刻(neutral beam etch，NBE)、類似方法或前述之組合。此蝕刻可為非等向性。在其他實施例中，鰭52為與基底50相同的材料，且透過在基底50中蝕刻溝槽來形成。如以下所述，使用鰭52來形成鰭式場效電晶體的通道區。雖然僅顯示兩個鰭52，但是應當理解的是可形成任何數量的鰭52。
鰭52可透過任何合適的方法圖案化。舉例來說，鰭52可透過使用一個或多個光微影製程(包含雙重圖案化或多重圖案化製程)來圖案化。一般來說，雙重圖案化或多重圖案化製程結合了光微影和自對準製程，以創造具有較小間距的圖案，舉例來說，此圖案具有比使用單一直接光微影製程可獲得的間距更小的圖案。舉例來說，在一實施例中，犧牲層形成於基底上方並透過使用光微影製程圖案化。間隔物透過使用自對準製程形成於圖案化犧牲層旁邊。接著，移除犧牲層，且可接著使用剩下的間隔物將鰭圖案化。
鰭52在基底50的表面處形成有寬度W1 。在一些實施例中，寬度W1 在約6nm至約600nm的範圍中。此外，鰭52彼此間隔開距離D1 。透過以此方式將鰭52間隔開，鰭52可各自形成個別的通道區，同時足夠靠近以共用共同閘極。如以下進一步討論，選擇距離D1 來幫助降低後續形成之連接至鰭式場效電晶體的閘極的接點的接觸電阻(Rc )。在一些實施例中，距離D1 較大，例如在約22nm至約800nm的範圍中。在一些實施例中，距離D1 較小，例如在約22nm至約200nm的範圍中。
再者，淺溝槽隔離(Shallow Trench Isolation，STI)區56形成於鰭52之間。淺溝槽隔離區56可透過以介電材料填充溝槽54，並將在溝槽54中的介電材料凹陷而形成。介電材料可為氧化物材料、高密度電漿(high density plasma，HDP)氧化物或類似物。在選擇性的溝槽54的清潔和襯墊之後，介電材料可透過使用化學氣相沉積(chemical vapor deposition，CVD)方法、高密度電漿化學氣相沉積方法或本發明所屬技術人員所知的其他合適的方法形成。
溝槽54可透過以介電材料過填充溝槽54和基底50，接著透過合適的製程(例如化學機械研磨(chemical mechanical polishing，CMP)、蝕刻、前述之組合或類似方法)移除在溝槽54和鰭52之外的多餘材料來填充。在一實施例中，移除製程移除在鰭52上方的介電材料，使得暴露出鰭52的頂表面。
當溝槽54已填充介電材料之後，接著將介電材料從鰭52的頂表面凹陷。可進行凹陷步驟以暴露出與鰭52的頂表面相鄰之鰭52的側壁的至少一部分。介電材料可透過使用將鰭52的頂表面浸至蝕刻劑(例如HF)的濕蝕刻來凹陷，但是可使用其他蝕刻劑(例如H2 )和其他方法(例如反應性離子蝕刻、有著蝕刻劑例如NH3 /NF3 的濕蝕刻、化學氧化物移除或乾化學清潔)。將介電材料凹陷，使得鰭52的暴露部分具有第一高度H1 。在一些實施例中，第一高度H1 在約40Å至約100Å的範圍中。此外，此凹陷步驟也可移除任何在鰭52上方的介電材料，暴露出鰭52以用於進一步加工。
在第2A-2C圖中，虛設閘極介電質58和虛設閘極電極60形成於每個鰭52上方。在一些實施例中，虛設閘極介電層透過熱氧化、化學氣相沉積、濺鍍或本發明所屬技術人員所知用於形成介電層的任何其他方法形成。接著，虛設閘極電極層形成於虛設閘極介電層上。虛設閘極電極層可由導電材料形成，例如多晶矽(polysilicon)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、金屬或類似物，且可透過物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(CVD)、濺鍍沉積或類似方法形成。接著，將虛設閘極電極層和虛設閘極介電層例如透過合適的光微影和蝕刻製程來圖案化，而虛設閘極介電層和虛設閘極電極層的剩下部分分別形成虛設閘極介電質58和虛設閘極電極60。
再者，閘極間隙壁62形成於每個鰭52上方的虛設閘極電極60的兩側。在一些實施例中，閘極間隙壁62透過沉積製程(例如化學氣相沉積或電漿輔助化學氣相沉積(plasma enhanced CVD，PECVD))來毯覆式沉積間隔層形成(例如氮化矽、氧化矽、氮氧化矽、碳化矽或類似物)。接著，將間隔層圖案化，例如透過一道或多道蝕刻將間隔層的水平部分移除，而間隔層的垂直部分形成閘極間隙壁62。
再者，磊晶源極/汲極區64形成於鰭52中，使得每個虛設閘極電極60橫向地設置於對應的各對相鄰的磊晶源極/汲極區64之間。磊晶源極/汲極區64施加應力於將成為最終鰭式場效電晶體的通道區中，進而改善效能。閘極間隙壁62用於將磊晶源極/汲極區64與虛設閘極電極60以合適的橫向距離隔開，使得磊晶源極/汲極區64不會使後續形成最終的鰭式場效電晶體的閘極短路。磊晶源極/汲極區64透過在鰭52中蝕刻凹口形成。接著，在此區域中的磊晶源極/汲極區64磊晶成長於凹口中。磊晶源極/汲極區64可包含任何合適的材料，例如適用於n型鰭式場效電晶體或p型鰭式場效電晶體。舉例來說，當形成n型鰭式場效電晶體時，磊晶源極/汲極區64可包含在鰭52的通道區中施加拉伸應變的材料，例如矽、SiC、SiCP、SiP或類似物。此外，當形成p型鰭式場效電晶體時，磊晶源極/汲極區64可包含在鰭52的通道區中施加應縮應變的材料，例如SiGe、SiGeB、Ge、GeSn或類似物。磊晶源極/汲極區64可具有從鰭52的各自表面凸起的表面，且可具有刻面(facets)。
由於用於形成磊晶源極/汲極區64的磊晶製程，因此磊晶源極/汲極區64的上表面具有刻面橫向向外擴展超過鰭52的側壁。在第2A-2C圖顯示的實施例中，在完成磊晶製程之後，相鄰的磊晶源極/汲極區64保持分開。在其他實施例中，例如第2D圖所示，這些刻面導致同一個鰭式場效電晶體的相鄰磊晶源極/汲極區64合併。
在第3A-3C圖中，第一層間介電質(inter-layer dielectric，ILD)66形成於基底50上方。第一層間介電質66由介電材料形成，且可透過任何合適的方法沉積，例如化學氣相沉積、電漿輔助化學氣相沉積或可流動化學氣相沉積(flowable CVD，FCVD)。介電材料可包含磷矽酸鹽玻璃(Phospho-Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)、硼摻雜磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)、未摻雜矽酸鹽玻璃(undoped Silicate Glass，USG)或類似物。可使用透過任何合適製程形成的其他絕緣材料。在一些實施例中，接觸蝕刻停止層(contact etch stop layer，CESL)設置於第一層間介電質66與磊晶源極/汲極區64、閘極間隙壁62和虛設閘極電極60之間。接觸蝕刻停止層可包括介電材料，例如氮化矽、氧化矽、氮氧化矽或類似物，接觸蝕刻停止層具有不同於第一層間介電質66的材料的蝕刻速率。在一些實施例中，進行平坦化製程(例如化學機械研磨)使第一層間介電質66的頂表面與虛設閘極電極60和閘極間隙壁62的頂表面齊平。
在第4A-4C圖中，在一道或多道蝕刻步驟中移除虛設閘極電極60和虛設閘極介電質58，以形成凹口68。每個凹口68暴露出各自鰭52的通道區。每個通道區橫向地設置於各對相鄰的磊晶源極/汲極區64之間。在移除製程期間，虛設閘極介電質58可用作當虛設閘極電極60被蝕刻時的蝕刻停止層。在移除虛設閘極電極60之後，可接著選擇性地移除虛設閘極介電質58。
在第5A-5C圖中，形成用於取代閘極的閘極介電質70和閘極電極72。閘極介電質70順應性沉積於凹口68中，例如沉積於鰭52的頂表面和側壁上以及閘極間隙壁62的側壁上。閘極介電質70也可形成於第一層間介電質66的頂表面上。依據一些實施例，閘極介電質70包括氧化矽、氮化矽或前述之多層。在一些實施例中，閘極介電質70包含高介電常數(high-k)介電材料，且在這些實施例中，閘極介電質70可具有介電常數值大於約7.0，且可包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb和前述之組合的金屬氧化物或矽酸鹽。閘極介電質70的形成方法可包含分子束沉積(Molecular-Beam Deposition，MBD)、原子層沉積(atomic layer deposition，ALD)、電漿輔助化學氣相沉積和類似方法。在虛設閘極介電質58的一部分保留於凹口68中的實施例中，閘極介電質70包含虛設閘極介電質58的材料(例如SiO2 )。
閘極電極72各自沉積於閘極介電質70上方，並填充凹口68的剩下部分。閘極電極72可包含含金屬材料，例如TiN、TiO、TaN、TaC、Co、Ru、Al、W、前述之組合或前述之多層。閘極電極72可由例如原子層沉積(ALD)的沉積製程形成。閘極電極72可包含任何數量的襯墊層、功函數調整層和填充材料。在填充閘極電極72之後，可進行平坦化製程(例如化學機械研磨)來移除閘極介電質70和閘極電極72的材料的多餘部分，其中多餘部分在第一層間介電質66的頂表面上方。閘極電極72和閘極介電層70的剩下部分因此形成最終鰭式場效電晶體的取代閘極。閘極電極72和閘極介電質70可被統稱為閘極堆疊物74。閘極堆疊物74可沿鰭52的通道區的側壁延伸。
在形成之後，閘極堆疊物74具有寬度W2 。在一些實施例中，寬度W2 在約6nm至約300nm的範圍中。如以下進一步討論，依據閘極堆疊物74的寬度W2 選擇鰭52之間的距離D1 (請參照第1A圖)。
在第6A-6C圖中，第二層間介電質76沉積於第一層間介電質66上方。在一些實施例中，第二層間介電質76為透過可流動化學氣相沉積方法形成的可流動膜。在一些實施例中，第二層間介電質76由介電材料形成，例如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼摻雜磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃或類似物，且可透過任何合適的方法沉積，例如化學氣相沉積或電漿輔助化學氣相沉積。
再者，閘極接點78和源極/汲極接點80形成通過第二層間介電質76和第一層間介電質66。用於源極/汲極接點80的開口形成通過第一層間介電質66和第二層間介電質76，且用於閘極接點78的開口形成通過第二層間介電質76(和如果有形成的選擇性閘極遮罩)。閘極接點78(或源極/汲極接點80)可包含襯墊(例如擴散阻障層、黏著層或類似物)和導電材料。開口可透過使用合適的光微影和蝕刻技術形成。襯墊和導電材料形成於開口中。襯墊可包含鈦、氮化鈦、鉭、氮化鉭或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳或類似物。導電材料可透過沉積製程形成，例如化學氣相沉積。可進行平坦化製程(例如化學機械研磨)以從第二層間介電質76的表面移除多餘的材料。剩下的襯墊和導電材料在開口中形成源極/汲極接點80和閘極接點78。可進行退火製程，以在磊晶源極/汲極區64與源極/汲極接點80之間的界面形成矽化物。源極/汲極接點80物理及電性耦接至磊晶源極/汲極區64，而閘極接點78物理及電性耦接至閘極電極72。源極/汲極接點80和閘極接點78可在不同的製程中形成，或在相同的製程中形成。雖然顯示為在相同的剖面中形成，但應當理解的是，每個源極/汲極接點80和閘極接點78可在不同剖面中形成，其可避免接點短路。
在形成之後，閘極接點78具有寬度W3 。在一些實施例中，寬度W3 在約10nm至約20nm的範圍中。如以下進一步討論，依據閘極接點78的寬度W3 選擇閘極堆疊物74的尺寸。
第7A和7B圖顯示依據一些實施例之閘極接點78的佈局。第7A和7B圖為俯視圖，其顯示第6A-6C圖的結構的一些部件。特別來說，顯示多個閘極堆疊物74，每個個別的閘極堆疊物74延伸至兩個鰭52上方。閘極接點78物理耦接閘極堆疊物74，且設置於與最靠近的其中一個鰭52距離D2 。第7A圖顯示鰭52之間的距離D1 很小的情況，例如距離D1 小於預定的臨界值(以下進一步討論)。如上所述，小的距離D1 可在約22nm至約200nm的範圍中。第7B圖顯示鰭52之間的距離D1 很大的情況，例如距離D1 大於預定的臨界值(以下進一步討論)。如上所述，大的距離D1 可在約22nm至約800nm的範圍中。
閘極堆疊物74的寬度W2 有時被稱為閘極堆疊物74的臨界尺寸。在較小的臨界尺寸下，閘極堆疊物74的一部分可能變形。第7B圖為變形的閘極堆疊物74的俯視圖。每個變形的閘極堆疊物74包含空隙82。閘極堆疊物74的一部分因為閘極堆疊物74的熱膨脹係數(coefficient of thermal expansion，CTE)小於圍繞的介電材料(例如第一層間介電質66和淺溝槽隔離區56(請參照第6A-6C圖))的熱膨脹係數而變形。在熱製程之後，圍繞的介電質可比鰭52收縮得更多。圍繞的介電質的收縮將閘極堆疊物74拉開，導致空隙82形成。變形量取決於圍繞的介電質的體積。閘極堆疊物74遠離鰭52的部分被較大體積的介電質圍繞，且這些部分發生較大程度的變形。閘極堆疊物74靠近鰭52的部分被較小體積的介電質圍繞，且這些部分發生較小程度(或大致沒有)的變形。當鰭52之間的距離D1 很小時(如第7A圖所示)，在鰭52之間大致沒有發生閘極堆疊物74的變形。當鰭52之間的距離D1 很大時(如第7B圖所示)，在鰭52之間發生閘極堆疊物74的變形。
由於變形的緣故，因此閘極堆疊物74具有多個寬度。閘極堆疊物74的寬度W2 為閘極堆疊物74未變形部分的寬度，例如在鰭52上方的部分的寬度。換句話說，寬度W2 為在閘極堆疊物74的最窄部分測量之閘極堆疊物74的最窄寬度。
空隙82的形成不會妨礙閘極堆疊物74正常運作。然而，空隙82具有由空氣或真空的性質導致的高介電常數值。在空隙82上形成閘極接點78導致在閘極接點78與閘極堆疊物74之間的界面電阻增加。閘極接點78的接觸電阻(Rc )很大程度上取決於閘極接點78與閘極堆疊物74之間的界面電阻，且在接觸面積較小時(例如當閘極堆疊物74很小時)，界面電阻可增加。當閘極接點78在空隙82上時，接觸面積可進一步縮小，進而增加閘極接點78的接觸電阻。
依據一些實施例，形成閘極接點78物理耦接閘極堆疊物74大致沒有空隙82的部分。因此，可增加閘極接點78的接觸面積，進而降低閘極接點78的接觸電阻。在設計製程期間，距離D2 取決於距離D1 。特別來說，當距離D1 大於第一預定臨界值T1 時，距離D2 被限制為小於第二預定臨界值T2 。第7A圖顯示距離D1 小於第一預定臨界值T1 的情況，因此距離D2 不受限制。第7B圖顯示距離D1 大於第一預定臨界值T1 的情況，因此限制距離D2 。第一預定臨界值T1 和第二預定臨界值T2 被定義為閘極堆疊物74的寬度W2 的倍數。在一些實施例中，第一預定臨界值T1 在閘極堆疊物74的寬度W2 的約35倍至約40倍的範圍中，且第二預定臨界值T2 在閘極堆疊物74的寬度W2 的約10倍至約13倍的範圍中。再者，第一預定臨界值T1 與第二預定臨界值T2 的比值可在約3至約5的範圍中。
第8圖為顯示第7A和7B圖的閘極接點78佈局的實驗數據的熱區圖。在第8圖中，X軸繪製相鄰鰭52之間的間距(例如距離D1 )，Y軸繪製閘極接點78與相鄰鰭52之間的間距(例如距離D2 )，且在熱區圖上的數值繪製相對接觸電阻。舉例來說，X軸可在約15至約75的範圍中，且Y軸可在約5至約20的範圍中。如圖所示，當距離D1 小於第一預定臨界值T1 時，所有距離D2 的數值導致較低的接觸電阻。然而，當距離D1 大於第一預定臨界值T1 時，距離D2 大於第二預定臨界值T2 的數值導致沿梯度G1快速增加的相對接觸電阻。舉例來說，在寬度W2 為約6nm的實施例中，當距離D1 大於或等於約216nm時，將距離D2 限制為小於約70nm，而當距離D1 小於約216nm時，距離D2 不受限制。依據第8圖所示的實驗結果限制距離使得可在大致不增加接觸電阻的情況下配置閘極接點78。
第7A和7B圖描述的實施例可合併於相同基底上。舉例來說，在基底的第一區域中，可將鰭52之間的距離D1 限制為小於第一預定臨界值T1 。此限制可防止或減少空隙82形成於第一區域中。此外，在基底的第二區域中，鰭52之間的距離D1 可大於第一預定臨界值T1 ，且將鰭52與閘極接點78之間的距離D2 限制為小於第二預定臨界值T2 。此限制可幫助避免在第二區域中的空隙82上形成閘極接點78。
如本文所用，寬度W1 和W2 的“限制”代表用於鰭52和閘極接點78的設計製程期間的配置限制。在設計製程完成之後，可儲存此設計於例如元件庫中。元件庫可接著用於製造對應的鰭式場效電晶體。
第9A圖顯示依據一些實施例之閘極接點78佈局。第9A圖為俯視圖，其顯示第6A-6C圖的結構的一些部件。特別來說，顯示了兩個鰭52，每個個別的鰭52與形成閘極堆疊物74的金屬線的末端相鄰。閘極接點78物理耦接閘極堆疊物74，並設置於與金屬線的末端距離D3 。
當形成閘極堆疊物74時，空隙82也可形成於金屬線的末端。如上所述，透過形成凹口68暴露出鰭52的通道區，並在凹口68中形成閘極堆疊物74，以取代虛設閘極介電質58和虛設閘極電極60。用於形成凹口68的蝕刻步驟導致凹口68具有圓形末端。如上所述，閘極堆疊物74透過在凹口68中例如以原子層沉積製程沉積導電材料來形成。凹口68的圓形末端比凹口68的主要部份更窄，且原子層沉積製程可具有不完美的間隙填充性質。如此一來，空隙82可形成於閘極堆疊物74的末端，靠近圓形末端。空隙82設置於與金屬線的末端距離D4 處。在一些實施例中，距離D4 在約50nm至約90nm的範圍中。
依據一些實施例，形成閘極接點78物理耦接閘極堆疊物74大致沒有空隙82的部分。因此，可降低閘極接點78的接觸電阻。在設計製程期間，距離D3 取決於閘極堆疊物74的寬度W2 和閘極接點78的寬度W3 。特別來說，距離D3 大於距離D4 ，且大於寬度W2 的一半與寬度W3 的一半的總和，例如將D3 限制為D3 >D4 且D3 >0.5*W2 +0.5*W3 。在一些實施例中，距離D3 在約91nm至約500nm的範圍中。如此一來，當形成閘極接點78時，空隙82橫向地設置於閘極接點78與金屬線的末端之間。距離D3 足夠大以幫助避免在空隙82上形成閘極接點78。
在金屬線的末端的鰭52之間的距離D1 可較大，以容納較大的距離D3 。特別來說，在第9A圖的實施例中的距離D1 大於在第7A和7B圖的實施例中的距離D1 。在一些實施例中，在金屬線的末端的鰭52之間的距離D1 在約442nm至約1000nm的範圍中。
第9B圖顯示依據一些其他實施例之閘極接點78佈局。第9B圖為俯視圖，其顯示第6A-6C圖的結構的一些部件。第9B圖的實施例相似於第9A圖的實施例，但是第9B圖的實施例包含多個寬度的閘極堆疊物74。舉例來說，第一組的閘極堆疊物74A可具有寬度W2,1 ，而第二組的閘極堆疊物74B可具有寬度W2,2 ，且寬度W2,1 大於寬度W2,2 。在一些實施例中，寬度W2,1 在約67nm至約151nm的範圍中，且寬度W2,2 在約67nm至約151nm的範圍中。
第10-12圖為依據一些實施例之形成閘極接點78的製程的中間階段的俯視圖。第13圖為最終結構的三維視圖。顯示多個閘極堆疊物74，每個個別的閘極堆疊物74起初形成為延伸於兩個鰭52上方的連續金屬線。閘極堆疊物74可形成為最初跨越多個電晶體的鰭52(其中每個電晶體可包含一個或複數個鰭52)。鰭52之間的距離D1 很大，以容納後續將進行的線切割。特別來說，第10-13圖的實施例中的距離D1 大於在第7A和7B圖的實施例中的距離D1 。在一些實施例中，鰭52之間的距離D1 在約350nm至約1000nm的範圍中。
在第10圖中，在區域84中切割每個個別的閘極堆疊物74，以形成開口86。開口86也可形成於閘極堆疊物74周圍的介電層(例如第一層間介電質66)中。在切割之後，將連續的金屬線打斷為較小的金屬線。此切割可透過合適的光微影和蝕刻製程進行。舉例來說，可形成光阻，並將光阻圖案化以暴露出區域84。接著，可透過使用圖案化光阻作為蝕刻遮罩來對閘極堆疊物74進行一個或多個蝕刻製程。接著，可例如透過灰化製程來移除光阻。在切割之後，每個閘極堆疊物74可跨越單一電晶體的鰭52(其中電晶體可包含一個或複數個鰭52)。透過形成連續的金屬線並切割金屬線，可避免在金屬線的末端形成空隙。因此，每個閘極堆疊物74的末端沒有空隙。
在第11圖中，以介電材料88填充開口86。介電材料88可為氮化矽、氮氧化矽、氧化矽、碳化矽或類似物，且可透過毯覆式沉積介電層並將介電層平坦化以移除介電材料88在開口86之外的部分來形成。介電材料88的剩下部分將切割的金屬線彼此隔離。
在第12圖中，形成閘極接點78接觸切割的閘極堆疊物74。閘極接點78物理耦接切割的閘極堆疊物74，並設置於與金屬線的末端(例如與介電材料88)相隔相同的距離D3 。因為已避免形成空隙，因此第10圖的實施例中的距離D3 可小於第9A和9B圖的實施例中的距離D3 。在一些實施例中，距離D3 在約91nm至約500nm的範圍中。閘極接點78可在不需要避免接觸空隙的情況下形成於切割的閘極堆疊物74的末端處。
本發明實施例可達成許多優點。對於鰭間隔為較大距離D1 ，透過限制鰭52與閘極接點78之間的距離D2 (請參照第7B圖)，可避免閘極接點78形成於空隙82上。透過增加閘極接點78與閘極堆疊金屬線的末端之間的距離D3 ，可進一步避免閘極接點78形成於空隙82上。因此，可增加閘極接點78的接觸面積，進而降低閘極接點78的接觸電阻。最後，透過初始形成較長的閘極堆疊金屬線並切割金屬線，可避免形成空隙，且閘極接點78可在不需要避免接觸空隙的情況下形成於切割的閘極堆疊物74的末端處。
在一實施例中，一方法包含:從基底延伸形成第一鰭；從基底延伸形成第二鰭，第二鰭與第一鰭間隔第一距離；在第一鰭和第二鰭上方形成金屬閘極堆疊物；在金屬閘極堆疊物上方沉積第一層間介電質；以及形成閘極接點延伸通過第一層間介電質以物理接觸金屬閘極堆疊物，閘極接點橫向地設置於第一鰭與第二鰭之間，閘極接點與第一鰭間隔第二距離，其中當第一距離大於或等於第一預定臨界值時，第二距離小於第二預定臨界值。
在此方法的一些實施例中，金屬閘極堆疊物具有複數個寬度，且金屬閘極堆疊物的複數個寬度的最窄寬度設置於第一鰭上方。在此方法的一些實施例中，第一預定臨界值在金屬閘極堆疊物的最窄寬度的35至40倍的範圍中。在此方法的一些實施例中，第二預定臨界值在金屬閘極堆疊物的最窄寬度的10至13倍的範圍中。在此方法的一些實施例中，金屬閘極堆疊物的最窄寬度在6nm至300nm的範圍中。在一些實施例中，此方法更包含:在金屬閘極堆疊物周圍沉積第二層間介電質，其中在形成第二層間介電質之後，金屬閘極堆疊物的第一部分包含空隙。在此方法的一些實施例中，閘極接點物理接觸金屬閘極堆疊物的第二部分，金屬閘極堆疊物的第一部分遠離第一鰭，金屬閘極堆疊物的第二部分靠近第一鰭。在此方法的一些實施例中，金屬閘極堆疊物的第一部分和金屬閘極堆疊物的第二部分橫向地設置於第一鰭與第二鰭之間。
在一實施例中，一方法包含:從基底延伸形成第一鰭；在第一鰭上方形成虛設閘極堆疊物；沿虛設閘極堆疊物沉積第一層間介電質；以金屬閘極堆疊物取代虛設閘極堆疊物，金屬閘極堆疊物具有圓形末端，金屬閘極堆疊物包含空隙，空隙設置於與金屬閘極堆疊物的圓形末端相隔第一距離；在金屬閘極堆疊物和第一層間介電質上方形成第二層間介電質；以及形成閘極接點延伸通過第二層間介電質以物理接觸金屬閘極堆疊物的第一部分，金屬閘極堆疊物的第一部分與金屬閘極堆疊物的圓形末端相隔第二距離，第二距離大於第一距離。
在此方法的一些實施例中，第一距離在50nm至90nm的範圍中，且第二距離在91nm至500nm的範圍中。在此方法的一些實施例中，第一鰭具有第一寬度，閘極接點具有第二寬度，第二距離大於第一寬度的一半和第二寬度的一半的總和。在此方法的一些實施例中，第一鰭鄰近金屬閘極堆疊物的圓形末端。在此方法的一些實施例中，以金屬閘極堆疊物取代虛設閘極堆疊物的步驟包含:蝕刻虛設閘極堆疊物以形成具有圓形末端的凹口；以及以金屬填充凹口，在填充步驟期間形成空隙。
在一實施例中，一方法包含:從基底延伸形成第一鰭；從基底延伸形成第二鰭；在第一鰭和第二鰭上方形成金屬線；沿第一區切割金屬線，以將金屬線分隔為第一金屬閘極堆疊物和第二金屬閘極堆疊物，第一金屬閘極堆疊物在第一鰭上方，第二金屬閘極堆疊物在第二鰭上方；在第一金屬閘極堆疊物和第二金屬閘極堆疊物上方沉積第一層間介電質；形成第一閘極接點延伸通過第一層間介電質以物理接觸第一金屬閘極堆疊物，第一閘極接點設置於與第一區隔開第一距離；以及形成第二閘極接點延伸通過第一層間介電質以物理接觸第二金屬閘極堆疊物，第二閘極接點設置於與第一區隔開第一距離。
在此方法的一些實施例中，切割金屬線的步驟包含:在第一區中蝕刻金屬線，以形成第一開口通過金屬線；以及在第一開口中形成介電材料。在此方法的一些實施例中，第一層間介電質進一步設置於介電材料上方。在一些實施例中，此方法更包含:形成閘極間隙壁與金屬線相鄰，介電材料延伸於閘極間隙壁之間。在一些實施例中，此方法更包含:在閘極間隙壁周圍形成第二層間介電質。在此方法的一些實施例中，第一鰭和第一金屬閘極堆疊物為第一電晶體的一部分，且其中第二鰭和第二金屬閘極堆疊物為第二電晶體的一部分。在此方法的一些實施例中，第一金屬閘極堆疊物和第二金屬閘極堆疊物的末端沒有空隙。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
50:基底 52:鰭 54:溝槽 56:淺溝槽隔離區 58:虛設閘極介電質 60:虛設閘極電極 62:閘極間隙壁 64:磊晶源極/汲極區 66:第一層間介電質 68:凹口 70:閘極介電質 72:閘極電極 74、74A、74B:閘極堆疊物 76:第二層間介電質 78:閘極接點 80:源極/汲極接點 82:空隙 84:區域 86:開口 88:介電材料 D1、D2、D3、D4:距離 G1:梯度 H1:第一高度 T1:第一預定臨界值 T2:第二預定臨界值 W1、W2、W3、W2,1、W2,2:寬度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1A、1B、1C、2A、2B、2C、2D、3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B和6C圖顯示依據一些實施例之製造鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)的中間階段。 第7A和7B圖顯示依據一些實施例的閘極接點佈局。 第8圖顯示依據一些實施例之閘極接點佈局的實驗數據。 第9A和9B圖顯示依據一些其他實施例的閘極接點佈局。 第10-13圖顯示依據一些其他實施例的閘極接點佈局。
52:鰭
74:閘極堆疊物
78:閘極接點
82:空隙
D1、D2:距離
W2:寬度

Claims (15)

  1. 一種半導體裝置的形成方法，包括：從一基底延伸形成一第一鰭；從該基底延伸形成一第二鰭，該第二鰭與該第一鰭間隔一第一距離；在該第一鰭和該第二鰭上方形成一金屬閘極堆疊物；在該金屬閘極堆疊物上方沉積一第一層間介電質；以及形成一閘極接點延伸通過該第一層間介電質以物理接觸該金屬閘極堆疊物，該閘極接點橫向地設置於該第一鰭與該第二鰭之間，該閘極接點與該第一鰭間隔一第二距離，其中當該第一距離大於或等於一第一預定臨界值時，該第二距離小於一第二預定臨界值。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該金屬閘極堆疊物具有複數個寬度，且具有該複數個寬度的最窄寬度之該金屬閘極堆疊物設置於該第一鰭上方。
  3. 如申請專利範圍第1或2項所述之半導體裝置的形成方法，更包括：在該金屬閘極堆疊物周圍沉積一第二層間介電質，其中在形成該第二層間介電質之後，該金屬閘極堆疊物的一第一部分包括一空隙。
  4. 如申請專利範圍第3項所述之半導體裝置的形成方法，其中該閘極接點物理接觸該金屬閘極堆疊物的一第二部分，該金屬閘極堆疊物的該第一部分遠離該第一鰭，該金屬閘極堆疊物的該第二部分靠近該第一鰭。
  5. 如申請專利範圍第4項所述之半導體裝置的形成方法，其中該金屬閘極堆疊物的該第一部分和該金屬閘極堆疊物的該第二部分橫向地設置於該第一鰭與該第二鰭之間。
  6. 一種半導體裝置的形成方法，包括：從一基底延伸形成一第一鰭；在該第一鰭上方形成一虛設閘極堆疊物；沿該虛設閘極堆疊物沉積一第一層間介電質；以一金屬閘極堆疊物取代該虛設閘極堆疊物，該金屬閘極堆疊物具有一圓形末端，該金屬閘極堆疊物包括一空隙，該空隙設置於與該金屬閘極堆疊物的該圓形末端相隔一第一距離；在該金屬閘極堆疊物和該第一層間介電質上方形成一第二層間介電質；以及形成一閘極接點延伸通過該第二層間介電質以物理接觸該金屬閘極堆疊物的一第一部分，該金屬閘極堆疊物的該第一部分與該金屬閘極堆疊物的該圓形末端相隔一第二距離，該第二距離大於該第一距離。
  7. 如申請專利範圍第6項所述之半導體裝置的形成方法，其中該第一鰭具有一第一寬度，該閘極接點具有一第二寬度，該第二距離大於該第一寬度的一半和該第二寬度的一半的總和。
  8. 如申請專利範圍第6或7項所述之半導體裝置的形成方法，其中以該金屬閘極堆疊物取代該虛設閘極堆疊物的步驟包括：蝕刻該虛設閘極堆疊物以形成具有一圓形末端的一凹口；以及以一金屬填充該凹口，在填充步驟期間形成該空隙。
  9. 一種半導體裝置的形成方法，包括：從一基底延伸形成一第一鰭；從該基底延伸形成一第二鰭；在該第一鰭和該第二鰭上方形成一金屬線； 沿一第一區切割該金屬線，以將該金屬線分隔為一第一金屬閘極堆疊物和一第二金屬閘極堆疊物，該第一金屬閘極堆疊物在該第一鰭上方，該第二金屬閘極堆疊物在該第二鰭上方；在該第一金屬閘極堆疊物和該第二金屬閘極堆疊物上方沉積一第一層間介電質；形成一第一閘極接點延伸通過該第一層間介電質以物理接觸該第一金屬閘極堆疊物，該第一閘極接點設置於與該第一區隔開一第一距離；以及形成一第二閘極接點延伸通過該第一層間介電質以物理接觸該第二金屬閘極堆疊物，該第二閘極接點設置於與該第一區隔開該第一距離。
  10. 如申請專利範圍第9項所述之半導體裝置的形成方法，其中切割該金屬線的步驟包括：在該第一區中蝕刻該金屬線，以形成一第一開口通過該金屬線；以及在該第一開口中形成一介電材料。
  11. 如申請專利範圍第10項所述之半導體裝置的形成方法，其中該第一層間介電質進一步設置於該介電材料上方。
  12. 如申請專利範圍第10項所述之半導體裝置的形成方法，更包括：形成一閘極間隙壁與該金屬線相鄰，該介電材料延伸於該閘極間隙壁之間。
  13. 如申請專利範圍第12項所述之半導體裝置的形成方法，更包括：在該閘極間隙壁周圍形成一第二層間介電質。
  14. 如申請專利範圍第9至13項中任一項所述之半導體裝置的形成方法，其中該第一鰭和該第一金屬閘極堆疊物為一第一電晶體的一部分，且其中該第二鰭和該第二金屬閘極堆疊物為一第二電晶體的一部分。
  15. 如申請專利範圍第9至13項中任一項所述之半導體裝置的形成方法，其中該第一金屬閘極堆疊物和該第二金屬閘極堆疊物的末端沒有空隙。
TW108138970A 2018-10-31 2019-10-29 半導體裝置的形成方法 TWI739187B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753456P 2018-10-31 2018-10-31
US62/753,456 2018-10-31
US16/567,053 2019-09-11
US16/567,053 US10957604B2 (en) 2018-10-31 2019-09-11 Semiconductor device and method

Publications (2)

Publication Number Publication Date
TW202025483A TW202025483A (zh) 2020-07-01
TWI739187B true TWI739187B (zh) 2021-09-11

Family

ID=70325600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138970A TWI739187B (zh) 2018-10-31 2019-10-29 半導體裝置的形成方法

Country Status (5)

Country Link
US (4) US10957604B2 (zh)
KR (1) KR102272125B1 (zh)
CN (1) CN111128887B (zh)
DE (1) DE102019124526B4 (zh)
TW (1) TWI739187B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3514833B1 (en) * 2018-01-22 2022-05-11 GLOBALFOUNDRIES U.S. Inc. A semiconductor device and a method
KR102582074B1 (ko) * 2018-12-28 2023-09-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
US11437287B2 (en) 2020-01-31 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gates and methods of forming thereof
DE102020114860A1 (de) 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und verfahren zum bilden davon
DE102020128720B4 (de) * 2020-05-29 2023-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung und verfahren zum bilden einer speichervorrichtung
KR20220073269A (ko) 2020-11-26 2022-06-03 삼성전자주식회사 집적회로 소자
US11764259B2 (en) * 2021-07-23 2023-09-19 International Business Machines Corporation Vertical field-effect transistor with dielectric fin extension

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060960A1 (en) * 2013-09-04 2015-03-05 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
US20150069532A1 (en) * 2013-09-09 2015-03-12 Global Foundries Inc. Methods of forming finfet semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US20150076609A1 (en) * 2013-09-18 2015-03-19 Globalfoundries Inc. Methods of forming stressed layers on finfet semiconductor devices and the resulting devices
US20150228776A1 (en) * 2014-02-07 2015-08-13 Globalfoundries Inc. Methods of forming contacts to semiconductor devices using a bottom etch stop layer and the resulting devices
US20160056232A1 (en) * 2014-08-20 2016-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
TW201810659A (zh) * 2016-06-20 2018-03-16 三星電子股份有限公司 積體電路裝置及其製造方法
TW201812870A (zh) * 2016-06-30 2018-04-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US9985023B1 (en) * 2017-02-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
TW201830503A (zh) * 2016-11-29 2018-08-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201838180A (zh) * 2017-04-07 2018-10-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3549193B2 (ja) * 2000-03-31 2004-08-04 キヤノン販売株式会社 被成膜面の改質方法及び半導体装置の製造方法
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
US20080311711A1 (en) * 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
US8367560B2 (en) * 2007-06-15 2013-02-05 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method
US8022478B2 (en) 2008-02-19 2011-09-20 International Business Machines Corporation Method of forming a multi-fin multi-gate field effect transistor with tailored drive current
US8716786B2 (en) 2008-06-17 2014-05-06 Infineon Technologies Ag Semiconductor device having different fin widths
JP2010205908A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 半導体装置およびその製造方法
US8637941B2 (en) * 2010-11-11 2014-01-28 International Business Machines Corporation Self-aligned contact employing a dielectric metal oxide spacer
US8664729B2 (en) * 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
US8742457B2 (en) 2011-12-16 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuses on semiconductor fins
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) * 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9443962B2 (en) * 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9153478B2 (en) * 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US9466486B2 (en) * 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9129814B2 (en) * 2013-11-25 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9373641B2 (en) 2014-08-19 2016-06-21 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
US10763209B2 (en) 2014-08-19 2020-09-01 Intel Corporation MOS antifuse with void-accelerated breakdown
US9496402B2 (en) * 2014-10-17 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate with silicon sidewall spacers
KR102400375B1 (ko) 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10177240B2 (en) 2015-09-18 2019-01-08 International Business Machines Corporation FinFET device formed by a replacement metal-gate method including a gate cut-last step
KR102427326B1 (ko) * 2015-10-26 2022-08-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US20170148682A1 (en) 2015-11-19 2017-05-25 International Business Machines Corporation Finfet with post-rmg gate cut
US10256296B2 (en) * 2015-11-24 2019-04-09 International Business Machines Corporation Middle-of-line (MOL) capacitance reduction for self-aligned contact in gate stack
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10157777B2 (en) * 2016-05-12 2018-12-18 Globalfoundries Inc. Air gap over transistor gate and related method
CN115172453A (zh) 2016-08-08 2022-10-11 联华电子股份有限公司 半导体元件
US9786760B1 (en) * 2016-09-29 2017-10-10 International Business Machines Corporation Air gap and air spacer pinch off
US9929157B1 (en) 2016-12-22 2018-03-27 Globalfoundries Inc. Tall single-fin fin-type field effect transistor structures and methods
US10026824B1 (en) * 2017-01-18 2018-07-17 Globalfoundries Inc. Air-gap gate sidewall spacer and method
US10115825B1 (en) * 2017-04-28 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with asymmetric contact
KR102365108B1 (ko) * 2017-08-01 2022-02-18 삼성전자주식회사 집적회로 장치
US10720507B2 (en) * 2017-09-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacture
US11244898B2 (en) * 2018-06-29 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit interconnect structures with air gaps

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150060960A1 (en) * 2013-09-04 2015-03-05 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
US20150069532A1 (en) * 2013-09-09 2015-03-12 Global Foundries Inc. Methods of forming finfet semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
US20150076609A1 (en) * 2013-09-18 2015-03-19 Globalfoundries Inc. Methods of forming stressed layers on finfet semiconductor devices and the resulting devices
US20150228776A1 (en) * 2014-02-07 2015-08-13 Globalfoundries Inc. Methods of forming contacts to semiconductor devices using a bottom etch stop layer and the resulting devices
US20160056232A1 (en) * 2014-08-20 2016-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device structure including a fin-embedded isolation region and methods thereof
TW201810659A (zh) * 2016-06-20 2018-03-16 三星電子股份有限公司 積體電路裝置及其製造方法
TW201812870A (zh) * 2016-06-30 2018-04-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201830503A (zh) * 2016-11-29 2018-08-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US9985023B1 (en) * 2017-02-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
TW201838180A (zh) * 2017-04-07 2018-10-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
US11393724B2 (en) 2022-07-19
US20210166977A1 (en) 2021-06-03
TW202025483A (zh) 2020-07-01
KR20200050424A (ko) 2020-05-11
US11721590B2 (en) 2023-08-08
CN111128887A (zh) 2020-05-08
US20220344215A1 (en) 2022-10-27
US20230326804A1 (en) 2023-10-12
US10957604B2 (en) 2021-03-23
US20200135579A1 (en) 2020-04-30
DE102019124526B4 (de) 2023-11-09
DE102019124526A1 (de) 2020-04-30
KR102272125B1 (ko) 2021-07-06
CN111128887B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
TWI739187B (zh) 半導體裝置的形成方法
US11107813B2 (en) Semiconductor device and manufacturing method thereof
US10879374B2 (en) Semiconductor device and manufacturing method thereof
KR102183123B1 (ko) 반도체 디바이스 및 이의 제조 방법
KR101709395B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
TWI643252B (zh) 半導體裝置的形成方法
TW202002089A (zh) 半導體裝置及其製造方法
US11764301B2 (en) FinFET device and method of forming same
US9859276B2 (en) FinFET semiconductor device having fins with stronger structural strength
US11031298B2 (en) Semiconductor device and method
KR20170015061A (ko) 핀 구조물을 포함하는 반도체 디바이스 및 그 제조 방법
TWI801859B (zh) 半導體裝置及其形成方法
CN110797339B (zh) 半导体器件
CN112420517A (zh) 半导体装置的形成方法
TWI829000B (zh) 半導體裝置及其形成方法
TW201911376A (zh) 接觸插塞之形成方法
TW202020557A (zh) 製造半導體元件的方法
KR102473596B1 (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법
TWI795774B (zh) 填充結構及其製造方法
TW202135311A (zh) 半導體裝置、半導體結構及其形成方法
TW202205520A (zh) 半導體裝置
CN116779545A (zh) 外延下隔离结构
TW202131521A (zh) 半導體裝置
CN116525442A (zh) 半导体器件和制造半导体结构的方法