TWI736966B - 矽氧化物之蝕刻方法及蝕刻裝置 - Google Patents

矽氧化物之蝕刻方法及蝕刻裝置 Download PDF

Info

Publication number
TWI736966B
TWI736966B TW108131568A TW108131568A TWI736966B TW I736966 B TWI736966 B TW I736966B TW 108131568 A TW108131568 A TW 108131568A TW 108131568 A TW108131568 A TW 108131568A TW I736966 B TWI736966 B TW I736966B
Authority
TW
Taiwan
Prior art keywords
silicon oxide
organic amine
hydrogen fluoride
gas
amine compound
Prior art date
Application number
TW108131568A
Other languages
English (en)
Other versions
TW202022159A (zh
Inventor
鈴木聖唯
八尾章史
Original Assignee
日商中央硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商中央硝子股份有限公司 filed Critical 日商中央硝子股份有限公司
Publication of TW202022159A publication Critical patent/TW202022159A/zh
Application granted granted Critical
Publication of TWI736966B publication Critical patent/TWI736966B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之矽氧化物之乾式蝕刻方法之特徵在於：使氣體之氟化氫及氣體之有機胺化合物及/或氣體之有機胺化合物之氟化氫鹽不伴隨電漿狀態地與矽氧化物反應。

Description

矽氧化物之蝕刻方法及蝕刻裝置
本發明係關於一種對矽氧化物不伴隨電漿狀態地進行乾式蝕刻之方法及上述方法中所使用之蝕刻裝置。
半導體裝置之製造製程中，有對作為CVD(Chemical Vapor Deposition，化學氣相沈積)系氧化膜或熱氧化膜、自然氧化膜存在於半導體晶圓之表面之矽氧化膜進行蝕刻之步驟。作為此種矽氧化膜之蝕刻方法，進行使用藥液之濕式蝕刻、或利用反應性氣體電漿之電漿蝕刻。
然而，濕式蝕刻中，有於非蝕刻對象之構件容易產生因藥液所致之不良影響之問題。又，電漿蝕刻中，有對晶圓造成起因於電漿之電性損傷之問題。
針對該等問題，正在嘗試不使用電漿而進行乾式蝕刻之方法。例如，專利文獻1中揭示有將氣體之水添加至氟化氫氣體、專利文獻2中揭示有將氣體之甲醇添加至氟化氫氣體、專利文獻3中揭示有將氣體之乙酸添加至氟化氫氣體、專利文獻4中揭示有將氣體之異丙醇添加至氟化氫氣體，從而不使用電漿而對SiO2 進行乾式蝕刻之方法。
又，為了高速地對SiO2 進行蝕刻，正在研究使用含有氟化氫氣體與氨氣之混合氣體之方法。例如，專利文獻5中揭示有一種利用下述2階段進行蝕刻之方法：AFS(Ammonium fluorosilicate，氟矽酸銨)層生成步驟(Chemical Oxide Removal，COR處理)，其對基板上之矽氧化膜之表面供給含有HF(Hydrogen Fluoride，氟化氫)氣體及NH3 氣體之混合氣體，使矽氧化膜與混合氣體發生化學反應，使矽氧化膜變質為氟矽酸銨(AFS)，於基板之矽層上生成該反應產物層；及加熱步驟(Post Heat Treatment，PHT處理)，其不進行混合氣體之供給而將AFS層加熱，使其昇華或熱分解。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開平6-181188號公報 專利文獻2：日本專利特開平8-81788號公報 專利文獻3：日本專利特表平9-509531號公報 專利文獻4：日本專利特表2001-503571號公報 專利文獻5：日本專利特開2007-180418號公報(日本專利第4890025號公報)
[發明所欲解決之問題]
然而，專利文獻1～4中所記載之方法中，有SiO2 之蝕刻速度不充分等問題點。
專利文獻5中所記載之方法中，假如於僅進行COR處理之情形時，有AFS層以殘渣之形式殘留於矽氧化膜之表面之問題點。又，於COR處理中形成較厚之AFS層之情形時，為了於PHT處理中使AFS層完全地去除，需要加熱至超過200℃之溫度，亦擔心會對矽氧化膜以外之構件造成損傷。
進而，由於必須使PHT處理之處理溫度高於COR處理，故而有每當切換步驟時都必須對腔室進行加熱冷卻，或必須分步驟分配腔室之問題，成為生產性降低之主要原因。
本發明之目的在於提供一種不使用電漿且不產生殘渣，即便於200℃以下之低溫下，亦可以充分之速度對矽氧化物進行蝕刻之方法。 [解決問題之技術手段]
本發明人等經過潛心研究，結果發現即便使用有機胺化合物作為代替NH3 之鹼，矽氧化物亦與HF及有機胺化合物反應，進而，該反應之反應產物之昇華溫度與氟矽酸銨相比大幅度地降低，故而可於低溫下去除反應產物，從而完成本發明。
具體而言，本發明之乾式蝕刻方法係一種矽氧化物之乾式蝕刻方法，其特徵在於：使氣體之氟化氫及氣體之有機胺化合物及/或氣體之有機胺化合物之氟化氫鹽不伴隨電漿狀態地與矽氧化物反應。
所謂伴隨電漿狀態之蝕刻，係指向反應裝置之內部例如通入0.1～10 Torr左右之鹵素系氣體等，對外側之線圈或對向電極施加高頻電力而使反應裝置中產生低溫之氣體電漿，藉由可於其中產生之鹵素系之活性化學種對矽氧化物等進行蝕刻。 本發明之蝕刻方法中，由於使上述種類之氣體不伴隨電漿狀態地反應，故而不產生上述氣體電漿而對矽氧化物進行乾式蝕刻。
本發明之蝕刻裝置具備：處理容器，其具有載置具有矽氧化物膜之基板之載置部；氟化氫氣體供給部，其用以對上述處理容器供給含有氟化氫之處理氣體；有機胺化合物氣體供給部，其用以對上述處理容器供給含有有機胺化合物之處理氣體；真空排氣部，其用以將上述處理容器內減壓；及加熱部，其用以將上述載置部加熱；且自上述基板對上述矽氧化物膜進行蝕刻。 [發明之效果]
藉由本發明之乾式蝕刻方法，不伴隨電漿狀態且不產生殘渣，即便於200℃以下之低溫下，亦可以充分之速度對矽氧化物進行蝕刻。
由於本發明之蝕刻裝置如上所述般構成，故而藉由向搭載有具有矽氧化物之基板之處理容器經由氟化氫氣體供給部及有機胺化合物氣體供給部導入氟化氫氣體及有機胺化合物，利用真空排氣部調整壓力，利用加熱部將基板加熱，可不伴隨電漿且不產生殘渣而對矽氧化物進行蝕刻。
以下，對本發明詳細地進行說明，但以下所記載之構成要件之說明係本發明之實施形態之一例，本發明不受該等具體之內容限定。可於本發明之主旨之範圍內進行各種變化而實施。
本發明之乾式蝕刻方法之特徵在於：使氣體之氟化氫及氣體之有機胺化合物及/或氣體之有機胺化合物之氟化氫鹽不伴隨電漿狀態地與矽氧化物反應。 本發明之乾式蝕刻方法之具體之實施形態可分成2個實施形態。第1實施形態係將含有氟化氫及有機胺化合物之處理氣體供給至蝕刻裝置而進行蝕刻之方法，第2實施形態係將含有有機胺化合物之處理氣體與含有氟化氫之處理氣體分開供給至蝕刻裝置而進行蝕刻之方法。
[第1實施形態] 第1實施形態中，藉由將含有氟化氫及有機胺化合物之處理氣體(乾式蝕刻氣體)供給至蝕刻裝置，使其與矽氧化物接觸，從而對矽氧化物進行蝕刻。
若使含有氟化氫及有機胺化合物之處理氣體與矽氧化物接觸，則矽氧化物與氟化氫及有機胺化合物發生化學反應，轉化為六氟矽酸之有機胺鹽等反應產物。藉由與該反應產物生成之同時昇華變為氣體，或熱分解變為氣體，從而去除矽氧化物。再者，本發明中，所謂昇華，不僅指固體未發生熱分解而變為氣體，有時亦包括固體發生熱分解而變為氣體成分。
可將氟化氫氣體與有機胺化合物氣體作為處理氣體分別供給，並於蝕刻裝置內使其等混合，亦可將事前使氟化氫與有機胺化合物反應而獲得之有機胺之氟化氫鹽作為乾式蝕刻氣體供給至蝕刻裝置內。即便於將氟化氫氣體與有機胺化合物氣體分別供給，並於蝕刻裝置內使其等混合之情形時，亦於蝕刻裝置內至少一部分生成有機胺之氟化氫鹽。因此，蝕刻裝置內，可使氣體之氟化氫、氣體之有機胺化合物、及氣體之有機胺化合物之氟化氫鹽之3種成分共存而與矽氧化物接觸，亦可僅使氣體之有機胺化合物之氟化氫鹽與矽氧化物接觸，亦可僅使氣體之氟化氫及氣體之有機胺化合物與矽氧化物接觸。 結果不變的是以上任一情形時，均藉由與矽氧化物反應，而生成六氟矽酸之有機胺鹽。
處理氣體中所含有之氟化氫與有機胺化合物之混合比係將有機胺化合物之莫耳數除以氟化氫之莫耳數所得之值，較佳為0.001以上100以下，更佳為0.01以上10以下，尤佳為0.1以上5以下。
可使用下述通式(1)所表示之化合物作為有機胺化合物。 [化1]
Figure 02_image001
(通式(1)中，N係氮原子。R1 係碳數1～10之可具有環、雜原子、或鹵素原子之烴基。R2 、R3 係氫原子或碳數1～10之可具有環、雜原子、或鹵素原子之烴基。其中，烴基於碳數為3以上之情形時，亦可呈支鏈結構或環狀結構。烴基之雜原子係氮原子、氧原子、硫原子或磷原子。進而，於R1 與R2 同為碳數1以上之烴基之情形時，亦可R1 與R2 直接鍵結而呈環狀結構。進而，於R1 或R2 以雙鍵直接鍵結而呈環狀結構之情形時，亦可不存在R3 而形成芳香環。又，R1 、R2 及R3 可為相同之烴基，亦可為不同之烴基)。
作為R1 ，例如可列舉：甲基、乙基、丙基、丁基等，構成該等有機基之一部分之氫可被氟、氯等鹵素取代。作為R2 及R3 ，例如可列舉：氫原子、甲基、乙基、丙基、丁基等，構成該等有機基之一部分或全部之氫可被氟、氯等鹵素取代。上述通式(1)所表示之有機胺亦可為具有五員環結構或六員環結構之雜環式胺。
作為有機胺化合物之具體例，可列舉：單甲基胺、二甲基胺、三甲基胺、二甲基乙基胺、二乙基甲基胺、單乙基胺、二乙基胺、三乙基胺、單正丙基胺、二正丙基胺、單異丙基胺、二異丙基胺、單丁基胺、二丁基胺、單第三丁基胺、二第三丁基胺、吡咯啶、哌啶、哌𠯤、吡啶、吡𠯤等。又，作為其他具體例，可列舉將上述化合物之C-H鍵之一部分或全部設為C-F鍵之化合物(三氟甲基胺、1,1,1-三氟二甲基胺、全氟二甲基胺、2,2,2-三氟乙基胺、全氟乙基胺、雙(2,2,2-三氟乙基)胺、全氟二乙基胺、3-氟吡啶等。該等有機胺化合物就以下方面而言較佳：共軛酸之pKa為HF之3.2以上，可與氟化氫形成鹽，並且於20～100℃之溫度範圍內具有固定之蒸汽壓，進而於該溫度範圍內不會分解，且可以氣體之形式供給。
尤其是就容易獲取之方面等而言，作為上述有機胺化合物，較佳為單甲基胺、二甲基胺、三甲基胺、單乙基胺、單丙基胺、異丙基胺、1,1,1-三氟二甲基胺、2,2,2-三氟乙基胺、雙(2,2,2-三氟乙基)胺。
又，就矽氧化物之蝕刻速度較快之方面而言，作為上述有機胺化合物，較佳為二級胺及三級胺。作為二級胺之具體例，可列舉：二甲基胺、二乙基胺、二正丙基胺、二異丙基胺、二丁基胺、二第三丁基胺。作為三級胺之具體例，可列舉：三甲基胺、二甲基乙基胺、二乙基甲基胺、三乙基胺。
處理氣體亦可實質上僅包含氟化氫與有機胺化合物。又，處理氣體中可含有惰性氣體，亦可不含有惰性氣體。作為惰性氣體，可使用氬氣等稀有氣體或氮氣。處理氣體中所含有之惰性氣體之比率係將惰性氣體之莫耳數除以氟化氫之莫耳數所得之值，較佳為0以上100以下，更佳為10以下，尤佳為5以下。
處理氣體與矽氧化物之接觸溫度只要為使矽氧化物、氟化氫、及有機胺化合物之反應產物昇華或熱分解之溫度以上即可。但是，若考慮到生產性或對被處理基板之損傷，則接觸溫度較佳為200℃以下，更佳為150℃以下，尤佳為120℃以下。又，例如，接觸溫度較佳為20℃以上，更佳為50℃以上，尤佳為80℃以上。
處理氣體與矽氧化物接觸時之壓力無特別限定，較佳為0.1 Pa以上100 kPa以下，更佳為0.5 Pa以上50 kPa以下，尤佳為1 Pa以上10 kPa以下。
再者，處理氣體與矽氧化物之接觸中，溫度與壓力無需固定，亦可每固定時間地使溫度與壓力變化。例如，亦可設置每固定時間地升高溫度或降低壓力等之時間帶，促進反應產物之昇華。
又，如專利文獻5中所記載，亦可進行使處理氣體與矽氧化物接觸之COR步驟、及未進行處理氣體之供給而使反應產物昇華之PHT步驟。但是，本實施形態中，PHT步驟亦可為200℃以下。
又，矽氧化物亦可為形成於半導體基板上之矽氧化物膜。半導體基板通常為矽基板，於半導體基板上，除矽氧化物膜以外，矽膜、矽氮化物膜、金屬膜等亦可露出。
尤其是藉由對矽氧化物膜與矽氮化物膜之兩者露出之被處理基板使用本實施形態之蝕刻方法，可相對於矽氮化物膜選擇性地對矽氧化物膜進行蝕刻。矽氧化物/矽氮化物蝕刻選擇比較佳為2.5以上，更佳為5以上，更佳為8以上，尤佳為10以上。所謂矽氧化物/矽氮化物蝕刻選擇比，係指將矽氧化物膜之蝕刻速度除以矽氮化物膜之蝕刻速度所得之值。又，所謂蝕刻速度，係指將蝕刻前後之膜之厚度之變化除以蝕刻所需之時間所得之值。因此，矽氧化物/矽氮化物蝕刻選擇比越高，則相比於矽氮化物對矽氧化物進行蝕刻之比率越高。
於半導體基板上形成半導體裝置之情形時，可將本發明之乾式蝕刻方法應用於自SiO2 鄰接於SiN之結構選擇性地僅對SiO2 進行乾式蝕刻之步驟中。作為此種結構，有SiN膜覆蓋SiO2 膜之結構、或SiO2 膜與SiN膜依序積層之結構等。例如，三維記憶體之製造製程中，於半導體基板形成SiO2 與SiN之積層膜，於該積層膜形成貫通孔，自貫通孔對積層膜供給蝕刻氣體，應用本發明之乾式蝕刻方法，一面使SiN殘留一面選擇性地對SiO2 進行蝕刻，藉此可製造多個SiN層具有間隙且平行地排列之結構之半導體裝置。
本發明之半導體裝置之製造方法並非僅應用於上述半導體裝置之製造方法者，亦可應用於伴隨形成於基板上之矽氧化物膜之蝕刻之其他半導體裝置之製造方法。
[第2實施形態] 本發明之乾式蝕刻方法之第2實施形態係使含有有機胺化合物之處理氣體與含有氟化氫之處理氣體分開供給至蝕刻裝置而進行蝕刻之方法。即，第2實施形態中，於對矽氧化物將含有有機胺化合物之處理氣體供給至蝕刻裝置之步驟後，進行將含有氟化氫之處理氣體供給至蝕刻裝置之步驟。亦可於上述2步驟之間進行抽真空步驟。
作為上述有機胺化合物，可使用第1實施形態中所示之通式(1)所表示之化合物。
可認為若首先將有機胺導入至蝕刻裝置內，使矽氧化物與氣體之有機胺化合物接觸，則會於矽氧化物之表面吸附有機胺化合物。可認為若其後將氣體之氟化氫導入至蝕刻裝置內，使氟化氫與吸附有有機胺化合物之矽氧化物接觸，則所吸附之有機胺化合物會轉化為六氟矽酸之有機胺鹽等反應產物。因此，最終所生成之反應產物係與第1實施形態之情形時同樣之六氟矽酸之有機胺鹽，上述化合物於生成之同時昇華變為氣體，或發生熱分解變為氣體。
導入至蝕刻裝置內之氣體可實質上僅含有有機胺，亦可僅含有氟化氫。又，有機胺或氟化氫中可含有惰性氣體，亦可不含有惰性氣體。作為惰性氣體，可使用氬氣等稀有氣體或氮氣。處理氣體中所含有之惰性氣體之比率係將惰性氣體之莫耳數除以氟化氫或有機胺之莫耳數所得之值，較佳為0以上100以下，更佳為10以下，尤佳為5以下。
對矽氧化物分別供給處理氣體之步驟中，有機胺化合物與矽氧化物之接觸溫度較佳為200℃以下，更佳為150℃以下，尤佳為120℃以下。又，氟化氫與矽氧化物之接觸溫度較佳為200℃以下，更佳為150℃以下，尤佳為120℃以下。又，例如，各者之接觸溫度較佳為20℃以上，更佳為50℃以上，尤佳為80℃以上。有機胺化合物與矽氧化物之接觸溫度、與氟化氫與矽氧化物之接觸溫度可相同，亦可不同。
有機胺化合物與矽氧化物接觸時之壓力、氟化氫與矽氧化物接觸時之壓力較佳為0.1 Pa以上100 kPa以下，更佳為0.5 Pa以上50 kPa以下，尤佳為1 Pa以上10 kPa以下。
作為蝕刻之對象之矽氧化物之態樣亦較佳為與第1實施形態相同，藉由第2實施形態之蝕刻方法可相對於矽氮化物膜選擇性地對矽氧化物膜進行蝕刻。矽氧化物/矽氮化物蝕刻選擇比較佳為2.5以上，更佳為5以上，尤佳為10以上。
再者，亦可於供給含有氟化氫氣體之處理氣體之步驟後，進行供給含有有機胺化合物之處理氣體之步驟。進而，亦可使以下步驟交替地反覆進行：供給含有氟化氫氣體之處理氣體之步驟、與供給含有有機胺化合物之處理氣體之步驟。
[蝕刻裝置] 本實施形態之蝕刻方法可利用蝕刻裝置實施，該蝕刻裝置之特徵在於具備：處理容器，其具有載置具有氧化矽膜之被處理基板；氟化氫氣體供給部，其用以對上述處理容器供給含有氟化氫之處理氣體；有機胺化合物氣體供給部，其用以對上述處理容器供給含有有機胺化合物之處理氣體；真空排氣部，其用以將上述處理容器內減壓；及加熱部，其用以將上述載置部加熱。再者，蝕刻裝置中亦可視需要進而具備惰性氣體供給部，其用以對上述處理容器供給惰性氣體。
圖1係作為本發明之實施形態之蝕刻裝置之一例之反應裝置1之概略圖。 於構成反應裝置1之腔室(處理容器)2內設置有利用加熱器(加熱部)8加熱之載置台(載置部)3。又，於腔室2之周圍亦設置有加熱器(未圖示)，而可將腔室壁加熱。可自設置於腔室上部之氟化氫氣體供給部5a及有機胺化合物氣體供給部5b導入處理氣體，使處理氣體與設置於載置台3上之試樣(被處理基板)4接觸。腔室2內之氣體經由氣體排出管線6排出。腔室2亦可具備惰性氣體供給部5c，視需要供給惰性氣體。又，於氣體排出管線連接有未圖示之真空排氣泵(真空排氣部)，其可使腔室2內成為減壓環境，進而於腔室2設置有壓力計7。再者，亦可設置有機胺氟化氫鹽氣體供給部，代替氟化氫氣體供給部5a及有機胺化合物氣體供給部5b。
亦對本實施形態中之自試樣4(具有矽氧化物膜之基板)去除矽氧化物之情形時之操作簡單地進行說明。 於利用加熱器8將載置台3之溫度加熱至特定值後，以基於第1實施形態或第2實施形態之條件，自氟化氫氣體供給部5a及有機胺化合物氣體供給部向腔室2內導入處理氣體，使試樣4與處理氣體接觸。此時，反應產物於反應而生成之同時昇華，通過氣體排出管線6自腔室2去除。
進而，反應裝置1具備控制部。該控制部例如包含電腦，具備程式、記憶體、CPU(Central Processing Unit，中央處理單元)。程式以實施第1實施形態或第2實施形態中之一連串之動作之方式編入步驟群，根據程式，進行試樣4之溫度之調整、各氣體供給部之閥門之開閉、各氣體之流量之調整、腔室2內之壓力之調整等。該程式安裝於被存儲在電腦記憶媒體、例如光碟、硬碟、磁光碟、記憶卡等之控制部。
[本實施形態之效果] 藉由使用上述第1實施形態之乾式蝕刻方法或第2實施形態之乾式蝕刻方法，即便於200℃以下之低溫下亦可不使用電漿而對矽氧化物進行蝕刻。
第1實施形態之乾式蝕刻方法或第2實施形態之乾式蝕刻方法中，即便於200℃以下之低溫下，亦可不使源自反應產物層之形成之殘渣殘留於矽氧化物表面而進行蝕刻，故而亦可不進行用以使反應產物昇華之PHT處理，利用一個步驟對矽氧化物進行蝕刻。其結果為，可相較於使COR處理與PHT處理交替進行蝕刻之循環蝕刻而言，更高效率地對矽氧化物進行蝕刻。
第1實施形態之乾式蝕刻方法或第2實施形態之乾式蝕刻方法中，即便於未將基板加熱至超過200℃之高溫之情形時，亦可使用本方法對矽氧化物進行蝕刻，故而可應用於使用耐熱性較低之材料之基板。
第1實施形態之乾式蝕刻方法或第2實施形態之乾式蝕刻方法中，可相對於多晶矽選擇性地對矽氧化物進行蝕刻。本實施形態之蝕刻方法中，藉由使用有機胺化合物，可相較於使用氨之先前之方法而言，以更高之矽氧化物/矽氮化物蝕刻選擇比，對矽氧化物進行蝕刻。又，本實施形態之蝕刻方法中，與添加水或醇之情形相比，可更高速地對矽氧化物進行蝕刻。 [實施例]
以下將本發明之實施例與比較例一起列出，但本發明不受以下實施例限制。
實施例與比較例中，使用如圖1所示之反應裝置。又，作為試樣4，使用形成有多晶矽膜之矽晶圓A、形成有熱氧化膜之矽晶圓B、及形成有氮化矽膜之矽晶圓C。
[實施例1-1～1-11、比較例1-1～1-8] 首先，將晶圓A～C載置於腔室內之載置台上，將腔室內抽真空，其後將載置台之溫度設為下述表1中所示之特定之溫度。其後，對腔室內供給處理氣體，保持30秒鐘。其後，將腔室內抽真空至10 Pa以下，置換為惰性氣體後，取出晶圓A～C，測定各者之膜厚，對蝕刻量進行評價。又，利用光學顯微鏡對形成有熱氧化膜之矽晶圓B之蝕刻後之熱氧化膜之表面進行觀察，對表面之殘渣之有無進行評價。
下述表1中表示有上述蝕刻時之有機胺之種類、流量、HF之流量、蝕刻時之壓力、溫度、蝕刻時間及蝕刻後之評價結果。 再者，實施例1-1中，將HF氣體與三甲基胺氣體自不同之導入口同時供給至腔室內，使其等於腔室內混合，使混合而成之處理氣體與試樣接觸。又，實施例1-2中，將使三甲基胺之氟化氫鹽(NMe3 ・HF)氣化而成之氣體作為處理氣體供給至腔室內。實施例1-3、1-4、1-8、比較例1-1中，使用二甲基胺、二乙基胺、單甲基胺、氨，代替實施例1-1之三甲基胺，比較例1-2中，使用氟化銨(NH4 F)，代替實施例1-2之三甲基胺之氟化氫鹽。實施例1-5～1-7、1-9、比較例1-3中，使溫度變更。實施例1-10～1-11中，與實施例1-1相比，改變了三甲基胺與HF氣體之流量比。比較例1-4中，利用氬氣僅將HF稀釋後供給，比較例1-5中利用氬氣僅將三甲基胺稀釋後供給。又，比較例1-6～1-8中，供給使水、甲醇、異丙醇氣化而成之氣體，代替實施例1-1之三甲基胺。
[表1]
Figure 108131568-A0304-0001
結果為，實施例1-1～1-11中，可對矽氧化物進行蝕刻，於晶圓B之熱氧化膜之表面未殘留有殘渣，與之相對，比較例1-1～1-3中殘留有殘渣。對比較例1-1～1-3中殘留於熱氧化膜之表面之殘渣利用X射線光電子光譜法(XPS)進行評價，結果檢測出氟化銨(NH4 F)、氟化氫銨(NH4 F・HF)、六氟矽酸銨((NH4 )2 SiF6 )。
即，實施例1-1、1-2、1-5、1-10及1-11中，三甲基胺之氟化氫鹽(NMe3 ・HF)、或作為三甲基胺、HF、及矽氧化物之反應產物之(HNMe3 )2 SiF6 蒸汽壓較高，即便於60℃或100℃下亦充分地去除。又，二甲基胺、HF、及矽氧化物之反應產物、及二乙基胺、HF、及矽氧化物之反應產物之蒸汽壓亦高於六氟矽酸銨，於實施例1-3、1-4、1-5、1-6中，即便於60℃或100℃下亦可充分地去除。另一方面，比較例1-1～1-3中，六氟矽酸銨之蒸汽壓較低，於60℃或100℃下無法充分地去除，六氟矽酸銨等殘渣殘留於晶圓之熱氧化膜之表面。再者，比較例1-1～1-3中，若在與處理氣體接觸後，進行以超過200℃之溫度進行加熱處理，則可去除除殘留於晶圓之熱氧化膜之表面之殘渣。
如實施例1-8、1-9所示，即便使用單甲基胺，亦可無殘渣地對矽氧化物進行蝕刻。又，實施例1-1、1-3、1-5、1-6、1-8、1-9、比較例1-1、1-3中，若以相同溫度比較矽氧化物之蝕刻速度，則於使用作為一級胺之單甲基胺之情形時，與使用氨之情形相比，速度更快，但與使用作為二級胺之二甲基胺或作為三級胺之三甲基胺之情形相比，速度更慢。
僅使HF接觸之比較例1-4中，矽氧化物之蝕刻速度較慢，矽氧化物/矽氮化物蝕刻選擇比(SiO2 /SiN選擇比)較低。僅使有機胺化合物接觸之比較例5中，多晶矽、矽氧化物、及矽氮化物均未被蝕刻。又，比較例1-6～1-8中，雖將水、甲醇、異丙醇添加至HF氣體使用，但SiO2 之蝕刻速度較慢，SiO2 /SiN選擇比較低。
又，若以相同溫度進行比較，則實施例1-1～1-4與比較例1-1～1-2相比，實施例1-5～1-7與比較例1-3相比，各者之SiO2 蝕刻速度更快，SiO2 /SiN選擇比更高。進而，於100℃下與處理氣體接觸之實施例1-1～1-4及實施例1-10～1-11中，SiO2 /SiN選擇比超過8。
[實施例2-1～2-3、比較例2-1～2-2] 利用首先供給有機胺化合物，其後供給HF氣體之方法，進行蝕刻評價。 首先，將晶圓A～C載置於腔室內之載置台上，將腔室內抽真空至10 Pa以下，其後將載置台之溫度設為表2中所示之特定之溫度。其後，將含有胺之處理氣體供給至腔室內，於30 Torr(4 kPa)之壓力下保持30秒鐘。其後，將腔室內抽真空至0.1 kPa後，本次將含有HF氣體之處理氣體供給至腔室內，於30 Torr(4 kPa)之壓力下保持30秒鐘。其後，將腔室內抽真空至10 Pa以下，置換為惰性氣體後，取出晶圓A～C，測定各者之膜厚，對蝕刻量進行評價。又，利用光學顯微鏡對形成有熱氧化膜之矽晶圓B之蝕刻後之熱氧化膜之表面進行觀察，對表面之殘渣之有無進行評價。
表2中表示有所使用之胺之種類、溫度及蝕刻後之評價結果。 再者，比較例2-2中，未進行供給胺之步驟，而是僅進行了供給含有HF氣體之處理氣體之步驟。
[表2]
Figure 108131568-A0304-0002
如各實施例2-1～2-3所示，藉由於供給含有有機胺化合物之處理氣體後，供給含有氟化氫之處理氣體，可不產生殘渣而對矽氧化物進行蝕刻。
實施例2-1～2-3之矽氧化物之蝕刻速度與使用氨之比較例2-1相比更快。又，與使用作為一級胺之單甲基胺之情形相比，使用作為二級胺之二甲基胺、或作為三級胺之三甲基胺之情形時之矽氧化物之蝕刻速度更快。尤其是於使用作為三級胺之三甲基胺之情形時，SiO2 /SiN選擇比超過10。
1:反應裝置(蝕刻裝置) 2:腔室(處理容器) 3:載置台(載置部) 4:試樣(被處理基板) 5a:氟化氫氣體供給部 5b:有機胺化合物氣體供給部 5c:惰性氣體供給部 6:氣體排出管線 7:壓力計 8:加熱器(加熱部)
圖1係實施例、比較例中所使用之本發明之蝕刻裝置之概略圖。

Claims (9)

  1. 一種矽氧化物之乾式蝕刻方法，其特徵在於：使氣體之氟化氫及氣體之有機胺化合物及/或氣體之有機胺化合物之氟化氫鹽不伴隨電漿狀態地與矽氧化物反應，上述矽氧化物為50℃以上且200℃以下之溫度，上述有機胺化合物係下述通式(1)所表示之化合物且為二級胺或三級胺，
    Figure 108131568-A0305-02-0020-1
     (通式(1)中，N係氮原子；R1係碳數1~10之可具有環、雜原子、或鹵素原子之烴基；R2、R3係氫原子或碳數1~10之可具有環、雜原子、或鹵素原子之烴基；其中，烴基於碳數為3以上之情形時，亦可呈支鏈結構或環狀結構；烴基之雜原子係氮原子、氧原子、硫原子或磷原子；進而，於R1與R2同為碳數1以上之烴基之情形時，亦可R1與R2直接鍵結而呈環狀結構；進而，於R1或R2以雙鍵直接鍵結而呈環狀結構之情形時，亦可不存在R3而形成芳香環；又，R1、R2及R3可為相同之烴基，亦可為不同之烴基)，由上述反應生成之反應產物於生成之同時變為氣體，而去除上述矽氧化物。
  2. 如請求項1之乾式蝕刻方法，其中上述反應包括： 使含有氟化氫及有機胺化合物及/或有機胺化合物之氟化氫鹽之處理氣體與矽氧化物接觸之步驟。
  3. 如請求項2之乾式蝕刻方法，其中上述處理氣體中所含有之氟化氫與有機胺化合物之混合比係將有機胺化合物之莫耳數除以氟化氫之莫耳數所得之值，該值為0.001以上100以下。
  4. 如請求項1之乾式蝕刻方法，其中上述反應包括：使含有有機胺化合物之處理氣體與矽氧化物接觸之步驟；及使含有氟化氫之處理氣體與上述矽氧化物接觸之步驟。
  5. 如請求項1之乾式蝕刻方法，其中上述二級胺係選自由二甲基胺、二乙基胺、二正丙基胺、二異丙基胺、二丁基胺及二第三丁基胺所組成之群中之至少一種化合物。
  6. 如請求項1之乾式蝕刻方法，其中上述三級胺係選自由三甲基胺、二甲基乙基胺、二乙基甲基胺及三乙基胺所組成之群中之至少一種化合物。
  7. 如請求項1至6中任一項之乾式蝕刻方法，其中針對矽氧化物膜與矽氮化物膜之兩者露出之被處理基板，選擇性地對矽氧化物膜進行蝕刻。
  8. 如請求項7之乾式蝕刻方法，其中矽氧化物膜相對於矽氮化物膜之選擇比為2.5以上。
  9. 一種半導體裝置之製造方法，其特徵在於包括：針對具有矽氧化物膜之半導體基板，應用如請求項1至8中任一項之乾式蝕刻方法，對矽氧化物膜進行蝕刻之步驟。
TW108131568A 2018-09-13 2019-09-02 矽氧化物之蝕刻方法及蝕刻裝置 TWI736966B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018171060 2018-09-13
JP2018-171060 2018-09-13
JP2019-122643 2019-07-01
JP2019122643 2019-07-01

Publications (2)

Publication Number Publication Date
TW202022159A TW202022159A (zh) 2020-06-16
TWI736966B true TWI736966B (zh) 2021-08-21

Family

ID=69777037

Family Applications (3)

Application Number Title Priority Date Filing Date
TW112148546A TW202414569A (zh) 2018-09-13 2019-09-02 矽氧化物之蝕刻方法及蝕刻裝置
TW108131568A TWI736966B (zh) 2018-09-13 2019-09-02 矽氧化物之蝕刻方法及蝕刻裝置
TW110126667A TWI828998B (zh) 2018-09-13 2019-09-02 矽氧化物之蝕刻方法及蝕刻裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112148546A TW202414569A (zh) 2018-09-13 2019-09-02 矽氧化物之蝕刻方法及蝕刻裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110126667A TWI828998B (zh) 2018-09-13 2019-09-02 矽氧化物之蝕刻方法及蝕刻裝置

Country Status (6)

Country Link
US (2) US11715641B2 (zh)
JP (3) JP6700571B1 (zh)
KR (2) KR20220011212A (zh)
CN (1) CN112534550A (zh)
TW (3) TW202414569A (zh)
WO (1) WO2020054476A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6700571B1 (ja) * 2018-09-13 2020-05-27 セントラル硝子株式会社 シリコン酸化物のエッチング方法及びエッチング装置
CN113785382B (zh) * 2020-04-10 2023-10-27 株式会社日立高新技术 蚀刻方法
JP7472634B2 (ja) 2020-04-28 2024-04-23 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN115461843A (zh) * 2020-04-28 2022-12-09 中央硝子株式会社 组合物的供给方法、组合物以及干蚀刻方法
JP2021180281A (ja) * 2020-05-15 2021-11-18 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
TW202213495A (zh) * 2020-08-28 2022-04-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置
US11605544B2 (en) * 2020-09-18 2023-03-14 Applied Materials, Inc. Methods and systems for cleaning high aspect ratio structures
US11295960B1 (en) * 2021-03-09 2022-04-05 Hitachi High-Tech Corporation Etching method
WO2023168170A1 (en) * 2022-03-03 2023-09-07 Lam Research Corporation Selective precision etching of semiconductor materials
JP7398493B2 (ja) * 2022-03-18 2023-12-14 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256235A (ja) * 1988-12-27 1990-10-17 Toshiba Corp 表面処理方法
TW200731354A (en) * 2005-10-27 2007-08-16 Tokyo Electron Ltd Process method and recording medium
US20090275205A1 (en) * 2008-05-02 2009-11-05 Micron Technology, Inc. Methods of removing silicon oxide and gaseous mixtures for achieving same
TW201820459A (zh) * 2016-08-10 2018-06-01 日商東京威力科創股份有限公司 使用含硼氣體與氟化氫氣體之原子層蝕刻

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137532A (ja) 1990-04-23 1992-05-12 Toshiba Corp 表面処理方法及びその装置
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
DE69425821T2 (de) 1993-05-13 2001-04-05 Advanced Semiconductor Materials B.V., Bilthoven Verfahren zum Ätzen Silizium-Oxid-Schichten mit Mischungen von HF und Carbonsäure
US5439553A (en) 1994-03-30 1995-08-08 Penn State Research Foundation Controlled etching of oxides via gas phase reactions
US6065481A (en) 1997-03-26 2000-05-23 Fsi International, Inc. Direct vapor delivery of enabling chemical for enhanced HF etch process performance
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
JP4890025B2 (ja) 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
KR100870914B1 (ko) * 2008-06-03 2008-11-28 주식회사 테스 실리콘 산화막의 건식 식각 방법
US10177002B2 (en) 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon
CN107919277A (zh) * 2016-10-08 2018-04-17 北京北方华创微电子装备有限公司 去除晶片上的二氧化硅的方法及制造工艺
JP6700571B1 (ja) * 2018-09-13 2020-05-27 セントラル硝子株式会社 シリコン酸化物のエッチング方法及びエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256235A (ja) * 1988-12-27 1990-10-17 Toshiba Corp 表面処理方法
TW200731354A (en) * 2005-10-27 2007-08-16 Tokyo Electron Ltd Process method and recording medium
US20090275205A1 (en) * 2008-05-02 2009-11-05 Micron Technology, Inc. Methods of removing silicon oxide and gaseous mixtures for achieving same
TW201820459A (zh) * 2016-08-10 2018-06-01 日商東京威力科創股份有限公司 使用含硼氣體與氟化氫氣體之原子層蝕刻

Also Published As

Publication number Publication date
TW202414569A (zh) 2024-04-01
US20230274944A1 (en) 2023-08-31
TWI828998B (zh) 2024-01-11
KR20220011212A (ko) 2022-01-27
JP6700571B1 (ja) 2020-05-27
KR20210055078A (ko) 2021-05-14
WO2020054476A1 (ja) 2020-03-19
JPWO2020054476A1 (ja) 2020-10-22
TW202022159A (zh) 2020-06-16
JP2021005699A (ja) 2021-01-14
TW202205425A (zh) 2022-02-01
JP2023158220A (ja) 2023-10-26
JP7352809B2 (ja) 2023-09-29
US11715641B2 (en) 2023-08-01
KR102352038B1 (ko) 2022-01-17
CN112534550A (zh) 2021-03-19
US20210375634A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
TWI736966B (zh) 矽氧化物之蝕刻方法及蝕刻裝置
TWI591712B (zh) 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
US9768013B2 (en) Apparatus and method for selective deposition
KR102441239B1 (ko) 에칭 방법
JP2016058727A (ja) 自己整合コンタクト方式のための犠牲プレメタル誘電体
JPWO2007049510A1 (ja) 処理方法及び記録媒体
JP2023026624A (ja) 基板処理システム
US20220172956A1 (en) Dry etching method
KR101131730B1 (ko) 반도체 웨이퍼의 보호 방법 및 반도체 장치의 제조 방법
TW202140858A (zh) 乾式蝕刻方法、半導體裝置之製造方法及乾式蝕刻氣體組合物
TWI836499B (zh) 用於磊晶生長的整合濕式清潔
Rotondaro et al. Gas-Phase Wafer Cleaning Technology
JPH0917766A (ja) 基板の洗浄方法
Shamiryan et al. Influence of the top chamber window temperature on the STI etch process
JPH03280536A (ja) 表面処理方法