TWI734713B - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TWI734713B
TWI734713B TW105136216A TW105136216A TWI734713B TW I734713 B TWI734713 B TW I734713B TW 105136216 A TW105136216 A TW 105136216A TW 105136216 A TW105136216 A TW 105136216A TW I734713 B TWI734713 B TW I734713B
Authority
TW
Taiwan
Prior art keywords
frequency power
film
plasma
plasma etching
etching
Prior art date
Application number
TW105136216A
Other languages
English (en)
Other versions
TW201721738A (zh
Inventor
和田敏治
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201721738A publication Critical patent/TW201721738A/zh
Application granted granted Critical
Publication of TWI734713B publication Critical patent/TWI734713B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明之目的在於提高含金屬膜相對於Low-k膜之選擇比。 本發明提供一種電漿蝕刻方法，其具有蝕刻步驟，即，使用第1高頻電源所輸出的第1高頻電力自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿而以含金屬膜為遮罩對Low-k膜進行蝕刻，於上述蝕刻步驟中，間歇性地施加上述第1高頻電力。

Description

電漿蝕刻方法
本發明係關於一種電漿蝕刻方法。
自先前以來，作為實現半導體器件之微細化之技術，揭示有使用自對準通孔(SAV：Self-Aligned Via)方式之方法(例如，參照專利文獻1)。於使用SAV方式之方法中，藉由將抗蝕劑等之有機膜與由TiN等之含金屬膜形成之硬質遮罩作為遮罩進行電漿蝕刻，而例如於作為配線層間膜使用之Low-k膜形成孔。再者，所謂Low-k膜係指相對介電常數較SiO2 低之膜之總稱。 [先前技術文獻] [專利文獻] [專利文獻1]美國專利申請公開第2015/0206792號說明書
[發明所欲解決之問題] 然而，於上述方法中，於電漿蝕刻中含金屬膜相對於Low-k膜之選擇比並不充分。因此，若將有機膜及含金屬膜作為遮罩進行電漿蝕刻，則存在產生含金屬膜之一部分被腐蝕之所謂侵蝕(Enchroachment)之情形。 針對上述問題，於一態樣中，本發明之目的在於提高含金屬膜相對於Low-k膜之選擇比。 [解決問題之技術手段] 為了解決上述問題，根據一態樣提供一種電漿蝕刻方法，其具有蝕刻步驟，即，使用第1高頻電源所輸出之第1高頻電力自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿而以含金屬膜為遮罩對Low-k膜進行蝕刻，於上述蝕刻步驟中，間歇性地施加上述第1高頻電力。 [發明之效果] 根據一態樣，可提高含金屬膜相對於Low-k膜之選擇比。
以下，參照圖式對用以實施本發明之形態進行說明。再者，於本說明書及圖式中，對實質上相同之構成藉由標註相同之符號而省略重複之說明。 [電漿蝕刻裝置之整體構成] 首先，基於圖1對本發明之一實施形態之電漿蝕刻裝置進行說明。圖1係表示本實施形態之電漿蝕刻裝置之縱剖面之一例的圖。 本實施形態之電漿蝕刻裝置1係於腔室10內對向配置有載置台20與氣體簇射頭25之平行平板型之電漿蝕刻裝置(電容耦合型電漿蝕刻裝置)。載置台20具有保持作為基板之一例之半導體晶圓(以下，簡稱為「晶圓W」)之功能，並且作為下部電極而發揮功能。氣體簇射頭25具有將氣體以蔟射狀供給至腔室10內之功能，並且作為上部電極而發揮功能。 腔室10例如包含表面經氧化鋁膜處理(陽極氧化處理)之鋁，且為圓筒形。腔室10為處理室之一例。腔室10係電性地接地。載置台20設置於腔室10之底部，且載置晶圓W。 載置台20例如由鋁(A1)、鈦(Ti)、碳化矽(SiC)等形成。於載置台20之上表面設置有用以靜電吸附晶圓之靜電吸盤106。靜電吸盤106成為於絕緣體106b之間夾入有吸盤電極106a之構造。 於吸盤電極106a連接有直流電壓源112，自直流電壓源112對吸盤電極106a供給直流電壓。藉此，藉由庫倫力而將晶圓W吸附於靜電吸盤106。 載置台20係藉由支持體104而支持。於支持體104之內部形成有冷媒流路104a。於冷媒流路104a連接有冷媒入口配管104b及冷媒出口配管104c。自冷卻器107輸出之冷卻水或鹽水等冷卻媒體於冷媒入口配管104b、冷媒流路104a及冷媒出口配管104c中循環。藉此，載置台20及靜電吸盤106被冷卻。 導熱氣體供給源85使氦氣(He)或氬氣(Ar)等導熱氣體通過氣體供給線130而供給至靜電吸盤106上之晶圓W之背面。藉由該構成，而靜電吸盤106藉由於冷媒流路104a中循環之冷卻媒體與供給至晶圓W之背面之導熱氣體而控制溫度。其結果，可將晶圓控制為特定之溫度。 於載置台20連接有供給雙頻重疊電力之電力供給裝置30。電力供給裝置30具有：第1高頻電源32，其供給第1頻率之第1高頻電力HF(電漿產生用之高頻電力)；及第2高頻電源34，其供給較第1頻率低之第2頻率之第2高頻電力LF(偏壓電壓產生用之高頻電力)。第1高頻電源32經由第1匹配器33而電性地連接於載置台20。第2高頻電源34經由第2匹配器35而電性地連接於載置台20。第1高頻電源32例如將40 MHz之電漿產生用之第1高頻電力HF施加至載置台20。第2高頻電源34例如將13 MHz之偏壓電壓產生用之第2高頻電力LF施加至載置台20。再者，於本實施形態中，第1高頻電力HF被施加至載置台20，但亦可被施加至氣體簇射頭25。 第1匹配器33使負載阻抗匹配於第1高頻電源32之內部(或輸出)阻抗。第2匹配器35使負載阻抗匹配於第2高頻電源34之內部(或輸出)阻抗。第1匹配器33係於在腔室10內產生電漿時以使第1高頻電源32之內部阻抗與負載阻抗外觀上一致之方式而發揮功能。第2匹配器35係於在腔室10內產生電漿時以使第2高頻電源34之內部阻抗與負載阻抗外觀上一致之方式而發揮功能。 氣體簇射頭25例如由矽形成，且以隔著被覆其周緣部之屏蔽環40而堵塞腔室10之頂壁之開口的方式安裝。 於氣體簇射頭25經由低通濾波器51(LPF)而電性地連接有可變直流電源52。可變直流電源52係以負極成為氣體簇射頭25側之方式連接，對氣體簇射頭25施加負直流電壓。來自可變直流電源52之供電能夠藉由接通斷開開關53而接通、斷開。低通濾波器51係捕獲來自第1高頻電源32及第2高頻電源34之高頻者，且較佳為由LR濾波器或LC濾波器構成。再者，氣體簇射頭25亦可不與可變直流電源52電性地連接，而電性地接地。 於氣體簇射頭25形成有導入氣體之氣體導入口45。於氣體簇射頭25之內部設置有自氣體導入口45分支之中心側之擴散室50a及邊緣側之擴散室50b。自氣體供給源15輸出之氣體經由氣體導入口45而供給至擴散室50a、50b，於各擴散室50a、50b擴散並自多個氣體供給孔55向載置台20導入。 於腔室10之底面形成有排氣口60，藉由與排氣口60連接之排氣裝置65而將腔室10內排氣。藉此，可將腔室10內維持為特定之真空度。於腔室10之側壁設置有閘閥G。藉由閘閥G之開閉而自腔室10進行晶圓W之搬入及搬出。 於電漿蝕刻裝置1設置有控制裝置整體之動作之控制部100。控制部100具有CPU(Central Processing Unit，中央處理單元)105、ROM(Read Only Memory，唯讀記憶體)110及RAM(Random Access Memory，隨機存儲記憶體)115。CPU105依照存儲於該等記憶區域之各種程序而執行下述之電漿蝕刻等所期望之處理。於程序中記載有相對於製程條件之裝置之控制資訊即製程時間、壓力(氣體之排氣)、高頻電力或電壓、各種氣體流量、腔室內溫度(上部電極溫度、腔室之側壁溫度、靜電吸盤溫度等)、冷卻器107之溫度等。再者，表示該等程式或處理條件之程序亦可記憶於硬碟或半導體記憶體。又，程序亦能以收容於CD-ROM(Compact Disc-Read Only Memory，唯讀光碟)、DVD(Digital Versatile Disc，數位多功能光碟)等可移動性之能藉由電腦讀取之記憶媒體之狀態設定於記憶區域之特定位置。 於進行電漿蝕刻時，控制閘閥G之開閉而將晶圓W搬入至腔室10並載置於載置台20。藉由自直流電壓源112對吸盤電極106a供給直流電壓，而藉由庫倫力將晶圓W吸附、保持於靜電吸盤106。 繼而，將蝕刻氣體、第1高頻電力HF及第2高頻電力LF供給至腔室10內而產生電漿，藉由產生之電漿而對晶圓W實施電漿蝕刻。此時，亦可自可變直流電源52對氣體簇射頭25施加直流電壓。 於電漿蝕刻之後，自直流電壓源112對吸盤電極106a施加與晶圓W之吸附時正負相反之直流電壓而將晶圓W之電荷去靜電，將晶圓W自靜電吸盤106剝離。控制閘閥G之開閉，將晶圓W自腔室10搬出。 [電漿蝕刻方法] 於使用SAV方式之蝕刻方法中，於藉由包含氟碳化物之處理氣體之電漿而對Low-k膜進行蝕刻時，將有機膜及含金屬膜作為遮罩進行蝕刻，藉此於Low-k膜形成孔等。此處，氟碳化物為將甲烷或乙烷等碳氫化物之氫之一部分或全部以氟取代之化合物之總稱。 圖2(a)表示於進行電漿蝕刻之前之晶圓W之上所形成的積層膜之一例。如圖2(a)所示，積層膜具有作為蝕刻對象膜之Low-k膜201以及於Low-k膜201之上依序積層之四乙氧基矽烷202(TEOS)、TiN膜203、有機膜204(ODL)、氧化膜205及抗蝕劑206。TiN膜203為含金屬膜之一例。Low-k膜201例如為SiOCH膜。氧化膜205例如為矽抗反射膜(SiARC)等含矽膜。再者，亦可於晶圓W與Low-k膜201之間形成有基底膜。 於使用SAV方式對圖2(a)所示之樣品進行蝕刻之情形時，首先，如圖2(b)所示，將抗蝕劑206作為遮罩對氧化膜205及有機膜204進行蝕刻，且將抗蝕劑206去除。繼而，如圖2(c)所示，將有機膜204及TiN膜203作為遮罩對Low-k膜201進行蝕刻。 此時，於TiN膜203相對於Low-k膜201之選擇比並不充分之情形時，若將有機膜204及TiN膜203作為遮罩進行電漿蝕刻，則有產生TiN膜203之一部分被腐蝕之所謂侵蝕(encroachment)之虞。 圖3係說明侵蝕之圖，且係包含隔開特定之間隔S而排列之線L之圖案之概略俯視圖。如圖3所示，侵蝕於包含隔開特定之間隔S而排列之線L之圖案中係形成孔VH之前之線L之寬度L1與形成孔VH之後之線L之寬度L2的差，且由L1－L2決定。 以下，對在將TiN膜203作為遮罩之Low-k膜201之蝕刻中能夠提高TiN膜203相對於Low-k膜201之選擇比之第1實施形態及第2實施形態之電漿蝕刻方法進行說明。 ＜第1實施形態＞ 於第1實施形態中，於蝕刻步驟中，藉由間歇性地施加第1高頻電力HF而自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿而將TiN膜203作為遮罩對Low-k膜201進行蝕刻。藉此，提高TiN膜203相對於Low-k膜201之選擇比。其結果，可抑制侵蝕之產生。 圖4係說明第1實施形態中之高頻電力之波形之圖。 如圖4所示，於第1實施形態之電漿蝕刻方法中之蝕刻步驟中，藉由將第1高頻電力HF交替地重複接通、斷開而間歇性地施加第1高頻電力HF。又，藉由將第2高頻電力LF維持接通而連續性地施加第2高頻電力LF。即，第1高頻電力HF為脈衝波，第2高頻電力LF為連續波。再者，於第1實施形態中，將第2高頻電力LF以連續波之形式施加，但亦可不施加第2高頻電力LF。 此時，將施加高頻電力之時間(接通時間)設為「Ton」，將不施加高頻電力之時間(斷開時間)設為「Toff」。於該情形時，施加1/(Ton＋Toff)之頻率之第1高頻電力HF之脈衝波。又，脈衝波之工作比係接通時間Ton相對於接通時間Ton及斷開時間Toff之總時間之比率，即，由Ton/(Ton＋Toff)表示。 具體而言，根據下述所示之製程條件，將TiN膜203作為遮罩對Low-k膜201進行電漿蝕刻。於第1實施形態中，將第1高頻電力HF設為脈衝波，將工作比控制為30%、40%、50%、90%。製程條件如以下所述。 •下部電極(載置台)之溫度：10℃ •氣體：二氟甲烷(CH2 F2 )/氮(N2 ) •壓力：30 mTorr •第1高頻電力HF：300 W，脈衝波，頻率0.1 kHz •第2高頻電力LF：50 W，連續波 •來自可變直流電源之直流電壓：-450 V 此時，作為比較例，代替第1高頻電力HF而將第2高頻電力LF設為脈衝波，將工作比控制為20%、50%、90%。製程條件如以下所述。 •下部電極(載置台)之溫度：10℃ •氣體：CH2 F2 /N2 •壓力：30 mTorr •第1高頻電力HF：300 W，連續波 •第2高頻電力LF：50 W，脈衝波，頻率0.1 kHz •來自可變直流電源之直流電壓：-450 V 圖5係說明第1實施形態之電漿蝕刻之效果之圖。圖5表示將第1高頻電力HF之脈衝波之工作比控制為30%、40%、50%、90%時之相對於將第1高頻電力HF控制為連續波時的TiN膜203之侵蝕之改善率(%)。又，作為比較例，表示將第2高頻電力LF之脈衝波之工作比控制為20%、50%、90%時之相對於將第2高頻電力LF控制為連續波時的TiN膜203之侵蝕之改善率(%)。 再者，圖5中之「HF-脈衝」表示將第1高頻電力HF設為脈衝波、且將第2高頻電力LF設為連續波時之相對於均控制為連續波時的TiN膜203之侵蝕之改善率。又，圖5中之「LF-脈衝」表示將第1高頻電力HF設為連續波、且將第2高頻電力LF設為脈衝波時之相對於均控制為連續波時的TiN膜203之侵蝕之改善率。 如圖5所示，藉由將第1高頻電力HF設為脈衝波，可提高TiN膜203之侵蝕之改善率。即，藉由將第1高頻電力HF設為脈衝波，可抑制TiN膜203之侵蝕。又，藉由將第1高頻電力HF之脈衝波之工作比設為50%以下，可特別提高TiN膜203之侵蝕之改善率。 相對於此，於將第2高頻電力LF設為脈衝波之情形時，與將第1高頻電力HF設為脈衝波之情形時相比未觀察到侵蝕之改善。 然而，於藉由包含氟碳化物之處理氣體之電漿，將TiN膜203作為遮罩對Low-k膜201進行蝕刻而形成孔等之情形時，有產生根據孔之開口直徑之大小而蝕刻速度不同之所謂微負載效應之虞。其原因在於，於孔之開口直徑較小之情形時，與孔之開口直徑較大之情形相比，包含氟碳化物之處理氣體之電漿中之CF系自由基難以進入至孔之內部，而蝕刻速度變小。 以下，基於圖6具體地進行說明。圖6係說明微負載效應之圖。 例如，將圖6(a)所示之開口面積較小之孔(密集通孔)與圖6(b)所示之開口面積較大之孔(大通孔)進行比較。於該情形時，即便於以相同條件進行電漿蝕刻之情形時蝕刻速度亦不相同，開口面積較大之孔(開口直徑W2)之蝕刻深度D2較開口面積較小之孔(開口直徑W1)之蝕刻深度D1深。此時之微負載值(µ-Loading)係開口面積較大之孔之蝕刻深度D2相對於開口面積較小之孔之蝕刻深度D1之比率，即，由D2/D1表示。 又，例如，將圖6(a)所示之開口面積較小之孔與圖6(c)所示之保護環(GR)進行比較。於該情形時，即便於以相同條件進行電漿蝕刻之情形時蝕刻速度亦不同，保護環(開口直徑W3)之蝕刻深度D3較開口面積較小之孔(開口直徑W1)之蝕刻深度D1深。此時之微負載值係保護環之蝕刻深度D3相對於開口面積較小之孔之蝕刻深度D1之比率，即，由D3/D1表示。 如此，因與開口直徑之大小對應之蝕刻速度之差而引起蝕刻深度產生不均。 因此，於第1實施形態中，於蝕刻步驟中，藉由間歇性地施加第1高頻電力HF而自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿而將TiN膜203作為遮罩對Low-k膜201進行蝕刻。藉此，可抑制微負載效應，從而可於蝕刻對象膜以均等深度同時地形成開口直徑不同之孔。 具體而言，根據下述所示之製程條件，將具有不同之開口直徑之複數個開口部之TiN膜203作為遮罩對Low-k膜201進行電漿蝕刻。 •下部電極(載置台)之溫度：10℃ •氣體：CH2 F2 /N2 •壓力：30 mTorr •第1高頻電力HF：300 W，脈衝波，頻率0.1 kHz，工作比：30% •第2高頻電力LF：50 W，連續波 •來自可變直流電源之直流電壓：-450 V 此時，作為比較例，將第1高頻電力HF控制為連續波來代替脈衝波。製程條件如以下所述。 •下部電極(載置台)之溫度：10℃ •氣體：CH2 F2 /N2 •壓力：30 mTorr •第1高頻電力HF：300 W，連續波 •第2高頻電力LF：50 W，連續波 •來自可變直流電源之直流電壓：-450 V 圖7是說明第1實施形態之電漿蝕刻之效果的圖。圖7表示藉由將TiN膜203作為遮罩之Low-k膜201之蝕刻而形成開口面積較小之孔(密集通孔)、開口面積較大之孔(大通孔)及保護環(GR)時之微負載值(%)。 再者，圖7中之「HF-脈衝」表示將第1高頻電力HF設為脈衝波、將第2高頻電力LF設為連續波時之微負載值。又，圖7中之「CW」表示將第1高頻電力HF及第2高頻電力LF設為連續波時之微負載值。 如圖7所示，於第1高頻電力HF為脈衝波、第2高頻電力LF為連續波之情形時，與第1高頻電力HF及第2高頻電力LF為連續波之情形相比形成開口面積較大之孔時之微負載值成為接近100%之值。即，可使開口面積較小之孔之蝕刻深度與開口面積較大之孔之蝕刻深度之差變小。 又，如圖7所示，於第1高頻電力HF為脈衝波、第2高頻電力LF為連續波之情形時，與第1高頻電力HF及第2高頻電力LF為連續波之情形時相比形成保護環時之微負載值成為接近100%之值。即，可使開口面積較小之孔之蝕刻深度與保護環之蝕刻深度之差變小。 如此，藉由將第1高頻電力HF設為脈衝波，可抑制由孔之開口直徑之大小所引起之蝕刻深度之不均。其結果，可於蝕刻對象膜以均等深度同時地形成開口直徑不同之孔。 如以上所說明，於第1實施形態中，使用第1高頻電力HF自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿而將TiN膜203作為遮罩對Low-k膜201進行蝕刻。此時，間歇性地施加第1高頻電力HF。藉此，由於可提高TiN膜203相對於Low-k膜201之選擇比，故而可抑制侵蝕產生。又，根據第1實施形態之電漿蝕刻方法，可抑制微負載效應，從而可於蝕刻對象膜以均等深度同時地形成開口直徑不同之孔。 又，於第1實施形態中，亦可對氣體簇射頭25施加直流電壓。藉此，離子相對於氣體簇射頭25之表面之碰撞加速，撞擊出形成氣體簇射頭25之矽，於TiN膜203之表面沈積含矽沈積物。因此，TiN膜203之電漿耐性提高，TiN膜203相對於Low-k膜201之選擇比更加提高。 ＜第2實施形態＞ 其次，對第2實施形態之電漿蝕刻方法進行說明。於第1實施形態中，對間歇性地施加第1高頻電力HF之電漿蝕刻方法進行了說明。相對於此，於第2實施形態之電漿蝕刻方法中，間歇性地施加第1高頻電力HF，並且與第1高頻電力HF同步亦間歇性地施加第2高頻電力LF。 圖8係說明第2實施形態中之高頻電力之波形之圖。 如圖8所示，於第2實施形態之電漿蝕刻方法中之蝕刻步驟中，藉由將第1高頻電力HF交替地重複接通、斷開而間歇性地施加第1高頻電力HF。又，藉由與第1高頻電力HF同步地使第2高頻電力LF交替地重複接通、斷開而間歇性地施加第2高頻電力LF。 此時，將施加高頻電力之時間(接通時間)設為「Ton」，將不施加高頻電力之時間(斷開時間)設為Toff。於該情形時，施加1/(Ton＋Toff)之頻率之第1高頻電力HF及第2高頻電力LF之脈衝波。又，脈衝波之工作比係接通時間Ton相對於接通時間Ton及斷開時間Toff之總時間之比率，即，由Ton/(Ton＋Toff)表示。 具體而言，根據下述所示之製程條件，將TiN膜203作為遮罩對Low-k膜201進行電漿蝕刻。於第2實施形態中，將第1高頻電力HF及第2高頻電力LF設為脈衝波，將工作比控制為60%、90%。製程條件如以下所述。 •下部電極(載置台)之溫度：10℃ •氣體：CH2 F2 /N2 •壓力：30 mTorr •第1高頻電力HF：300 W，脈衝波，頻率5 kHz •第2高頻電力LF：50 W，脈衝波，頻率5 kHz •來自可變直流電源之直流電壓：-450 V 圖9係說明第2實施形態之電漿蝕刻之效果之圖。圖9表示將第1高頻電力HF及第2高頻電力LF之脈衝波之工作比控制為60%、90%時之相對於均控制為連續波時的TiN膜203之侵蝕之改善率(%)。又，表示相對於將第1實施形態中所說明之第1高頻電力HF設為脈衝波、且將工作比控制為30%、40%、50%、90%時之TiN膜203之侵蝕之改善率(%)。 再者，圖9中之「同步-脈衝」表示將第1高頻電力HF及第2高頻電力LF設為脈衝波時之相對於均控制為連續波時的TiN膜203之侵蝕之改善率。又，圖9中之「HF-脈衝」表示將第1高頻電力HF設為脈衝波、且將第2高頻電力LF設為連續波時之相對於均控制為連續波時的TiN膜203之侵蝕之改善率。 如圖9所示，於第1高頻電力HF及第2高頻電力LF為脈衝波之情形時，與第1高頻電力HF為脈衝波、第2高頻電力LF為連續波之情形相比可提高TiN膜203之侵蝕之改善率。即，藉由將第1高頻電力HF及第2高頻電力LF設為脈衝波，可較第1實施形態更加抑制TiN膜203之侵蝕。又，藉由將第1高頻電力HF之脈衝波之工作比設為90%以下，可特別提高TiN膜203之侵蝕之改善率。 與第1實施形態相同地，對微負載效應進行評估。 於第2實施形態中，藉由使第1高頻電力HF及第2高頻電力LF同步地間歇性施加而自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿而將TiN膜203作為遮罩對Low-k膜201進行蝕刻。藉此，可抑制微負載效應，從而可於蝕刻對象膜以均等深度同時形成開口直徑不同之孔。 具體而言，根據下述所示之製程條件，將具有不同之開口直徑之複數個開口部之TiN膜203作為遮罩對Low-k膜201進行電漿蝕刻。 •下部電極(載置台)之溫度：10℃ •氣體：CH2 F2 /N2 •壓力：30 mTorr •第1高頻電力HF：300 W，脈衝波，頻率5 kHz，工作比：60% •第2高頻電力LF：50 W，脈衝波，頻率5 kHz，工作比：60% •來自可變直流電源之直流電壓：-450 V 圖10係說明第2實施形態之電漿蝕刻之效果之圖。圖10表示藉由將TiN膜203作為遮罩之Low-k膜201之蝕刻，而形成開口面積較小之孔(密集通孔)、開口面積較大之孔(大通孔)及保護環(GR)時之微負載值(%)。 再者，圖10中之「同步-脈衝」表示將第1高頻電力HF及第2高頻電力LF設為脈衝波時之微負載值。又，圖10中之「HF-脈衝」表示將第1高頻電力HF設為脈衝波、將第2高頻電力LF設為連續波時之微負載值。 如圖10所示，於第1高頻電力HF及第2高頻電力LF為脈衝波之情形時，與第1高頻電力HF為脈衝波、第2高頻電力LF為連續波之情形相比形成開口面積較大之孔時之微負載值成為接近100%之值。即，可使開口面積較小之孔之蝕刻深度與開口面積較大之孔之蝕刻深度之差幾乎消失。 又，如圖10所示，於第1高頻電力HF及第2高頻電力LF為脈衝波之情形時，與第1高頻電力HF為脈衝波、第2高頻電力LF為連續波之情形相比形成保護環時之微負載值成為接近100%之值。即，可使開口面積較小之孔之蝕刻深度與保護環之蝕刻深度之差幾乎消失。 如以上所說明，於第2實施形態中，使用第1高頻電力HF及第2高頻電力LF自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿而將TiN膜203作為遮罩對Low-k膜201進行蝕刻。此時，間歇性地施加第1高頻電力HF及第2高頻電力LF。藉此，由於可提高TiN膜203相對於Low-k膜201之選擇比，故而可抑制侵蝕產生。又，根據第2實施形態之電漿蝕刻方法，可抑制微負載效應，從而可於蝕刻對象膜以均等深度同時地形成開口直徑不同之孔。 又，於第2實施形態中，亦可對氣體簇射頭25施加直流電壓。藉此，離子相對於氣體簇射頭25之表面之碰撞加速，撞擊出形成氣體簇射頭25之矽，於TiN膜203之表面沈積含矽沈積物。因此，TiN膜203之電漿耐性提高，TiN膜203相對於Low-k膜201之選擇比更加提高。 以上，根據上述實施形態對電漿蝕刻方法進行了說明，但本發明之電漿蝕刻方法並不限定於上述實施形態，能夠於本發明之範圍內進行各種變化及改良。 例如，本發明之電漿蝕刻方法中所使用之氣體種類選擇了CH2 F2 及N2 ，但並不限定於此。本發明之電漿蝕刻方法中所使用之氣體例如可使用氟甲烷(CH3 F)、三氟甲烷(CHF3 )來代替CH2 F2 。CHF3 、CH2 F2 及CH3 F均為包含氫氟碳化物之氣體之一例。 又，本發明之電漿蝕刻方法不僅能夠應用於電容耦合型電漿(CCP：Capacitively Coupled Plasma)裝置，而且亦能夠應用於其他電漿蝕刻裝置。作為其他電漿蝕刻裝置，亦可為電感耦合型電漿(ICP：Inductively Coupled Plasma)、使用放射狀線槽孔天線之電漿蝕刻裝置、螺旋波激發型電漿(HWP：Helicon Wave Plasma)裝置、電子迴旋共振電漿(ECR：Electron Cyclotron Resonance Plasma)裝置等。 又，藉由本發明之電漿蝕刻方法而處理之基板並不限定於晶圓，例如，亦可為平板顯示器(Flat Panel Display)用之大型基板、EL(Electro Luminescence，電致發光)元件或太陽電池用之基板。
1‧‧‧電漿蝕刻裝置10‧‧‧腔室15‧‧‧氣體供給源20‧‧‧載置台25‧‧‧氣體簇射頭30‧‧‧電力供給裝置32‧‧‧第1高頻電源33‧‧‧第1匹配器34‧‧‧第2高頻電源35‧‧‧第2匹配器40‧‧‧屏蔽環45‧‧‧氣體導入口50a、50b‧‧‧擴散室51‧‧‧低通濾波器52‧‧‧可變直流電源53‧‧‧接通斷開開關55‧‧‧氣體供給孔60‧‧‧排氣口65‧‧‧排氣裝置85‧‧‧導熱氣體供給源100‧‧‧控制部104‧‧‧支持體104a‧‧‧冷媒流路104b‧‧‧冷媒入口配管104c‧‧‧冷媒出口配管105‧‧‧CPU106‧‧‧靜電吸盤106a‧‧‧吸盤電極106b‧‧‧絕緣體107‧‧‧冷卻器110‧‧‧ROM115‧‧‧RAM130‧‧‧氣體供給線201‧‧‧Low-k膜202‧‧‧四乙氧基矽烷203‧‧‧TiN膜204‧‧‧有機膜205‧‧‧氧化膜206‧‧‧抗蝕劑D1‧‧‧蝕刻深度D2‧‧‧蝕刻深度D3‧‧‧蝕刻深度L‧‧‧線L1‧‧‧寬度L2‧‧‧寬度S‧‧‧間隔VH‧‧‧孔W‧‧‧晶圓W1‧‧‧開口直徑W2‧‧‧開口直徑W3‧‧‧開口直徑
圖1係表示本實施形態之電漿蝕刻裝置之縱剖面之一例的圖。 圖2(a)～(c)係說明使用SAV方式之蝕刻之圖。 圖3係說明侵蝕之圖。 圖4係說明第1實施形態中之高頻電力之波形之圖。 圖5係說明第1實施形態之電漿蝕刻之效果之圖(1)。 圖6(a)～(c)係說明微負載效應之圖。 圖7係說明第1實施形態之電漿蝕刻之效果之圖(2)。 圖8係說明第2實施形態中之高頻電力之波形之圖。 圖9係說明第2實施形態之電漿蝕刻之效果之圖(1)。 圖10係說明第2實施形態之電漿蝕刻之效果之圖(2)。

Claims (8)

  1. 一種電漿蝕刻方法，其具有蝕刻步驟，上述蝕刻步驟使用第1高頻電源所輸出之第1高頻電力自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿並將含金屬膜作為遮罩而對Low-k膜進行蝕刻，於上述蝕刻步驟中，間歇性地施加上述第1高頻電力，且於上述蝕刻步驟中，連續性地施加第2高頻電源所輸出之第2高頻電力，上述第2高頻電力之頻率較上述第1高頻電力低。
  2. 如請求項1之電漿蝕刻方法，其中間歇性地施加之上述第1高頻電力之工作比為50%以下。
  3. 一種電漿蝕刻方法，其具有蝕刻步驟，上述蝕刻步驟使用第1高頻電源所輸出之第1高頻電力自包含氟碳化物之處理氣體產生電漿，藉由所產生之電漿並將含金屬膜作為遮罩而對Low-k膜進行蝕刻，於上述蝕刻步驟中，間歇性地施加上述第1高頻電力，且於上述蝕刻步驟中，與上述第1高頻電力同步間歇性地施加第2高頻電源所輸出之第2高頻電力，上述第2高頻電力之頻率較上述第1高頻電力低。
  4. 如請求項3之電漿蝕刻方法，其中間歇性地施加之上述第1高頻電力及上述第2高頻電力之工作比為90%以下。
  5. 如請求項1至4中任一項之電漿蝕刻方法，其中上述包含氟碳化物之處理氣體包含CH2F2氣體。
  6. 如請求項1至4中任一項之電漿蝕刻方法，其中上述含金屬膜包含TiN膜。
  7. 如請求項5之電漿蝕刻方法，其中上述含金屬膜包含TiN膜。
  8. 一種電漿蝕刻方法，其係於處理室內對基板進行電漿蝕刻之方法，該處理室具有：上部電極，其藉由矽而形成；及下部電極，其與上述上部電極對向而配置，且載置基板；且上述電漿蝕刻方法具有蝕刻步驟，上述蝕刻步驟藉由施加第1高頻電源所輸出之第1高頻電力以及第2高頻電源所輸出之第2高頻電力而自包含氟碳化物之處理氣體產生電漿，且藉由所產生之電漿並將含金屬膜作為遮罩而對Low-k膜進行蝕刻，於上述蝕刻步驟中，一面對上述上部電極施加直流電壓，一面間歇性地施加上述第1高頻電力，於上述蝕刻步驟中，連續性地施加上述第2高頻電力，上述第2高頻電力之頻率較上述第1高頻電力低。
TW105136216A 2015-11-19 2016-11-08 電漿蝕刻方法 TWI734713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-226524 2015-11-19
JP2015226524A JP2017098323A (ja) 2015-11-19 2015-11-19 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
TW201721738A TW201721738A (zh) 2017-06-16
TWI734713B true TWI734713B (zh) 2021-08-01

Family

ID=58721029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136216A TWI734713B (zh) 2015-11-19 2016-11-08 電漿蝕刻方法

Country Status (4)

Country Link
US (1) US10128085B2 (zh)
JP (1) JP2017098323A (zh)
KR (1) KR102663567B1 (zh)
TW (1) TWI734713B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6833657B2 (ja) 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
WO2019096564A1 (en) * 2017-11-17 2019-05-23 Evatec Ag Rf power delivery to vacuum plasma processing
JP7190938B2 (ja) * 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7061981B2 (ja) * 2019-03-28 2022-05-02 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
US11348783B2 (en) * 2019-09-05 2022-05-31 Applied Materials, Inc. Methods and apparatus for dynamical control of radial uniformity with two-story microwave cavities
KR20220039392A (ko) 2020-09-22 2022-03-29 (주)녹십자웰빙 태반 유래 신규 펩타이드 및 이의 용도

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511431A (en) * 2003-08-25 2005-03-16 Sanyo Electric Co Plasma processing method, plasma etching method and manufacturing method of solid photographic element
TW201532141A (zh) * 2013-11-11 2015-08-16 Tokyo Electron Ltd 蝕刻後聚合物及硬遮罩移除之加強型移除用方法及硬體

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101214758B1 (ko) * 2010-02-26 2012-12-21 성균관대학교산학협력단 식각 방법
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
US9745658B2 (en) * 2013-11-25 2017-08-29 Lam Research Corporation Chamber undercoat preparation method for low temperature ALD films
US9728445B2 (en) 2014-01-22 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming conducting via and damascene structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511431A (en) * 2003-08-25 2005-03-16 Sanyo Electric Co Plasma processing method, plasma etching method and manufacturing method of solid photographic element
TW201532141A (zh) * 2013-11-11 2015-08-16 Tokyo Electron Ltd 蝕刻後聚合物及硬遮罩移除之加強型移除用方法及硬體

Also Published As

Publication number Publication date
JP2017098323A (ja) 2017-06-01
TW201721738A (zh) 2017-06-16
KR20170058863A (ko) 2017-05-29
US20170148610A1 (en) 2017-05-25
US10128085B2 (en) 2018-11-13
KR102663567B1 (ko) 2024-05-03

Similar Documents

Publication Publication Date Title
TWI734713B (zh) 電漿蝕刻方法
TWI731101B (zh) 蝕刻處理方法
US10707090B2 (en) Plasma etching method
EP3086359B1 (en) Etching method
TWI710021B (zh) 蝕刻處理方法
KR101912776B1 (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 그리고 컴퓨터 기억 매체
JP6833657B2 (ja) 基板をプラズマエッチングする方法
KR102515764B1 (ko) 에칭 처리 방법
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
US11798793B2 (en) Substrate processing method, component processing method, and substrate processing apparatus
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置