TWI732572B

TWI732572B - 記憶體裝置及其操作方法

Info

Publication number: TWI732572B
Application number: TW109117967A
Authority: TW
Inventors: 劉逸青; 羅棋
Original assignee: 旺宏電子股份有限公司
Priority date: 2020-05-29
Filing date: 2020-05-29
Publication date: 2021-07-01
Also published as: TW202145207A

Abstract

記憶體裝置，包括：記憶體陣列，包括複數個記憶體單元與複數條位元線；以及電流轉換電路，耦接至該記憶體陣列。其中，於執行運算操作時，記憶體陣列的該些記憶體單元產生相關於運算操作結果的源極電流。源極電流由電流轉換電路轉換成輸出數值，用以提供下一運算操作的輸入訊號。

Description

記憶體裝置及其操作方法

本發明是有關於一種記憶體裝置及其操作方法。

大數據(big data)、人工智慧(AI)和機器學習為目前市場焦點。AI運算上需要大量乘積累加運算(MAC，Multiply Accumulate)。近來，AI硬體需要高性能且低功率的MAC解決方案。記憶體內運算(in-memory computation)已為廣泛提出，因為可直接在記憶體陣列內執行MAC，減少資料搬移，以節省功率與延遲。

故而，如何實施記憶體內大量資料運算，對於大數據、AI、機器學習等領域亦為重要關鍵。

根據本案一實例，提出一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體單元與複數條位元線；以及一電流轉換電路，耦接至該記憶體陣列。其中，於執行一運算操作時，該記憶體陣列的該些記憶體單元產生相關於一運算操作結果的一源極電流。該源極電流由該電流轉換電路轉換成一輸出數值，用以提供一下一運算操作的一輸入訊號。

根據本案更一實例，提出一種記憶體裝置的操作方法，該記憶體裝置包括一記憶體陣列，該記憶體陣列包括複數個記憶體單元與複數條位元線，該操作方法包括：於執行一運算操作時，該記憶體陣列的該些記憶體單元產生相關於一運算操作結果的一源極電流；以及將該源極電流轉換成一輸出數值，用以提供一下一運算操作的一輸入訊號。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100:記憶體裝置

110:記憶體陣列

130:電流轉換電路

ISL、ISL1、ISL2:源極電流

OUT_DC:輸出數值

WL0~WLN:字元線

BL1~BL2:位元線

SSL1~SSL2:串選擇線

SL1~SL2:源極線

T:記憶體單元

BK1~BK2:區塊

130A、130B、130C:電流轉換電路

A1~A3:操作放大器

MP11~MP13、MN11~MN12、MP21~MP23、MN21~MN28_P、MP31、MN31~MN33:電晶體

IREF1、IREF2:參考電流源

VREF:參考電壓

N11~N12、N3:節點

OUT1~OUT2:輸出端

VDD:操作電壓

I11~I12、I21~I22、I3:電流

410:控制邏輯電路

OUT_DC:輸出數值

EN0~ENP:致能信號

VB1:偏壓電壓

RL:電阻

510:類比數位轉換器

VB2:偏壓電壓

305、405、505:電壓調整電路

第1圖繪示依照本案一實施例的記憶體裝置之功能方塊圖。

第2圖繪示依照本發明一實施例的記憶體陣列之源端感應示意圖。

第3圖繪示依照本發明一實施例的電流轉換電路示意圖。

第4圖繪示依照本發明另一實施例的電流轉換電路示意圖。

第5圖繪示依照本發明又一實施例的電流轉換電路示意圖。

本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。

第1圖繪示依照本案一實施例的記憶體裝置之功能方塊圖。如第1圖所示，依照本案一實施例的記憶體裝置100包括：記憶體陣列110與電流轉換電路130。

記憶體陣列110耦接至電流轉換電路130。當於人工智慧運算中執行乘積累加運算(MAC，Multiply Accumulate)時，記憶體陣列110會產生相關於乘積累加運算結果的一源極電流ISL。電流轉換電路130會將源極電流ISL轉換成輸出數值OUT_DC，該輸出數值OUT_DC代表乘積累加運算結果。輸出數值OUT_DC可以當成下一運算操作的輸入訊號。例如，以單個記憶體裝置100當成一級運算單元的話，則該記憶體裝置100執行乘積累加運算所得的輸出數值OUT_DC可以輸入至下一級運算單元(亦即另一個記憶體裝置100)，以繼續進行AI運算。

第2圖繪示依照本發明一實施例的記憶體陣列之源極端感應示意圖。第2圖以記憶體陣列為三維(3D)記憶體陣列為例做說明，但當知本案並不受限於此。

如第2圖所示，記憶體陣列110包括：複數個字元線WL0~WLN(N為正整數)，複數條位元線(以BL1~BL2為例)，複數條串選擇線(以SSL1~SSL2為例)，複數條源極線SL1~SL2，以及複數個記憶體單元T。該些記憶體單元T形成於字元線與位元線之交叉處。記憶體陣列110包括複數個區塊(BK1，BK2，...)。

底下說明以位元線電壓當成輸入，而將與字元線耦接的記憶體單元T的電導(cell conductance,GCELL)當成權重，來進行乘積累加運算的例子。其中，記憶體單元T所產生的電流ICELL可為位元線電壓VBL與記憶體單元的權重(例如但不受限於為電導GCELL)的乘積(ICELL=VBL * GCELL)。但當知本案並不受限於此。

當具有複數個記憶體單元T時，源極線SL1或SL2耦接至該些記憶體單元T的源極，該些記憶體單元T所產生的電流會經由該些條源極線SL1~SL2輸出加總成為源極電流ISL。

更進一步說明，以第2圖為例，區塊BK1可包含耦接至字元線WL1的至少一組記憶體單元串，以及串選擇線SSL1。該記憶體單元串具有複數個相互耦接的記憶體單元T。於進行乘積累加運算時，在區塊BK1內的串選擇線SSL1被開啟。當字元線WL1被選擇時，與字元線WL1耦接的該些記憶體單元T將被導通，其中，字元線WL1上的該些記憶體單元T的權重可分別為W1與W2，而位元線BL1具有位元線電壓VBL1，位元線BL2具有位元線電壓VBL2，當進行乘積累加運算時，與字元線WL1耦接的該些記憶體單元T所產生的源極電流ISL1便可如下表示： ISL1=VBL1*W1+VBL2*W2。如果輸入與權重皆以邏輯位準表示，邏輯1為高位準，邏輯0為低位準，舉例而言，當VBL1=1，VBL2=0，W1=1，W2=1，則ISL1=1*1+0*1=1。

再更進一步說明，仍以第2圖為例，區塊BK1具有複數組記憶體單元串，該些記憶體單元串相互耦接在一起，並且分別與對應的字元線(WL1~WLN)耦接。於進行乘積累加運算時，在區塊BK1內的串選擇線SSL1被選擇開啟。當有字元線WL1~WLN被選擇時，該些記憶體單元T將被導通，當進行乘積累加運算時，位元線電壓VBL1與VBL2與該些記憶體單元T的個別權重相乘加總，因而產生對應於區塊BK1的源極電流ISL1。同樣的，區塊BK2也具有複數組記憶體單元串，該些記憶體單元串相互耦接在一起，並且也分別與對應的字元線(WL1~WLN)耦接。於進行乘積累加運算時，在區塊BK2內的串選擇線SSL2被開啟時，同樣可產生對應於區塊BK2的源極電流ISL2。此時記憶體陣列110所輸出的源極電流ISL=ISL1+ISL2。

因此，該些記憶體單元可經由前述方式被感應以產生源極電流ISL。亦即，記憶體陣列110所輸出的源極電流ISL為複數個區塊內的該些記憶體單元所產生的源極電流之總和。

第3圖繪示依照本發明一實施例的電流轉換電路示意圖。電流轉換電路130A包括：電壓調整電路305、電晶體MP12~MP13、MN11~MN12，以及參考電流源IREF1。其中，電壓調整電路305可以是操作放大器A1與電晶體MP11所組成。

操作放大器A1的兩輸入端分別耦接至參考電壓VREF與電晶體MP11的源極。操作放大器A1的輸出端則耦接至電晶體MP11的閘極。操作放大器A1與電晶體MP11用以提供穩定的電壓。詳言之，透過操作放大器A1的負回授機制，可使得電晶體MP11的源極電壓接近參考電壓VREF。由於電晶體MP11為導通，故而，使得電晶體MP11的汲極電壓也接近參考電壓VREF，亦即，節點N11的電壓可接近於參考電壓VREF，如此可使得源極電流ISL能穩定。

電晶體MP11具有一源極接收源極電流ISL；一閘極，耦接至操作放大器A1的輸出端；以及一汲極，耦接至節點N11。

電晶體MN11具有一源極與一閘極，耦接至節點N11；以及一汲極，耦接至參考電壓VSS，該參考電壓可以是一接地電壓。

電晶體MN12具有一源極，耦接至一輸出端OUT1；一閘極，耦接至電晶體MN11的閘極；以及一汲極，耦接至參考電壓VSS。電晶體MN11與MN12形成一第一電流鏡，以鏡射源極電流ISL以產生電流I11。

電晶體MP12具有一源極，耦接至一操作電壓VDD；一閘極，耦接至電晶體MP13的閘極(亦即，節點N12)；以及一汲極，耦接至輸出端OUT1。

電晶體MP13具有一源極，耦接至一操作電壓VDD；一閘極，耦接至電晶體MP12的閘極(亦即，節點N12)與參考電流源IREF1；以及一汲極，耦接至參考電流源IREF1。

電晶體MP12與MP13形成一第二電流鏡，以鏡射參考電流IREF1以產生電流I12。

以下將說明電流轉換電路130A的操作。

透過電晶體MP11與操作放大器A1，可使得節點N11的節點電壓約等於參考電壓VREF。透過由電晶體MN11與MN12所形成的第一電流鏡，可以在電晶體MN12的電流路徑上形成電流I11，其中，I11=ISL。

相似地，透過由電晶體MP12與MP13所形成的第二電流鏡，可以在電晶體MP12的電流路徑上形成電流I12，其中，I12=IREF1。

因此，輸出端OUT1的電位可由電晶體MP12的上拉強度(pull up strength)與電晶體MN12的下拉強度(pull down strength)來決定。故而，如果電流I11(=源極電流ISL)大於電流I12(=參考電流IREF1)，則OUT1所輸出的數值可為高位準，例如邏輯1；反之，如果電流I11(=源極電流ISL)小於電流I12(=參考電流IREF1)，則OUT1所輸出的數值可為低位準，例如邏輯0。在本案實施例中，參考電流IREF1的值是可以視需要而進行調整。例如，在一例中，參考電流IREF1的值可設定為數值M，而在另一例中，參考電流IREF1的值可設定數值M的倍數，例如但不限於2*M。

亦即，透過第3圖的電流轉換電路130A可以得到乘積累加運算結果(OUT1)，在第3圖中，OUT1即為輸出數值OUT_DC。

第4圖繪示依照本發明另一實施例的電流轉換電路示意圖。電流轉換電路130B包括：電壓調整電壓405、電晶體MP22~MP23、MN21~MN28_P(P為正整數)，參考電流源IREF2，以及控制邏輯電路410。其中，電壓調整電路405可以是操作放大器A2與電晶體MP21所組成。

操作放大器A2、電晶體MP21~MP23、MN21與MN22的操作相同或相似於第3圖的操作放大器A1、電晶體MP11~MP13、MN11與MN12，故其操作細節在此省略。

控制邏輯電路410，在本實施例中，舉例而言，可以是逐次逼近型暫存器邏輯(SAR,Successive Approximation Register Logic)電路，控制邏輯電路410可以輸出致能信號(或稱為控制信號)EN0~ENP給電晶體MN26_0~MN26_P。電晶體MN25與MN26_0~MN26_P當成開關電晶體(亦可稱為開關電晶體群組)，用以控制參考電流 IREF1的數值。其中，I22=IREF1。另，電晶體MN25的閘極接收偏壓電壓VB1，而偏壓電壓VB1使得電晶體MN25正常下為導通。致能信號EN0~ENP則控制電晶體MN26_0~MN26_P為導通或關閉。控制邏輯電路410根據電流I22與I21(亦即源極電流ISL，I21=ISL)而逐回合地產生該些致能信號EN0~ENP，該些致能信號EN0~ENP用以控制該開關電晶體群組，以決定參考電流IREF1的數值。

參考電流源IREF2會流經電晶體MN24。電晶體MN24、MN27與MN28_0~MN28_P形成複數個電流鏡(亦可稱為電流鏡群組)。舉例而言，若電晶體MN24尺寸的寬長比為1，電晶體MN27尺寸的寬長比可為0.5，而電晶體MN28_0~MN28_P尺寸的寬長比可分別為2⁰、2¹、...、2^P。也就是說，流經電晶體MN27的電流為0.5*IREF2；如果電晶體MN26_0為導通，則流經電晶體MN28_0的電流為2⁰*IREF2；如果電晶體MN26_1為導通，則流經電晶體MN28_1的電流為2¹*IREF2；其餘可依此類推。

以下將說明電流轉換電路130B的操作。

透過電晶體MP21、操作放大器A2、電晶體MN21與MN22，可以在電晶體MN22的電流路徑上形成電流I21，其中，I21=ISL。亦即，透過由電晶體MN21與MN22所形成的第三電流鏡來鏡射源極電流ISL以產生電流I21。

相似地，透過由電晶體MP22與MP23所形成的電流鏡，可以在電晶體MP22的電流路徑上形成電流I22，其中，電流I22可為電晶體MN27與MN28_0~MN28_P的電流總和。亦即，透過由MP22與MP23所形成的第四電流鏡來鏡射參考電流IREF1以產生電流I22。

如果電流I21(=源極電流ISL)大於電流I22，則OUT2所輸出的數值可為高位準，例如邏輯1；反之，如果電流I21(=源極電流ISL)小於電流I22，則OUT2所輸出的數值可為低位準，例如邏輯0。

透過逐回合地控制致能信號EN0~ENP，控制邏輯電路410可使得電流I22逐漸逼近源極電流ISL。當電流I22最逼近源極電流ISL時，控制邏輯電路410可以輸出該些致能信號EN0~ENP。

亦即，透過第4圖的電流轉換電路130B可以在電晶體MP23的電流路徑上產生參考電流IREF1。亦即，第4圖的電晶體MN24、參考電流源IREF2、控制邏輯電路410、電晶體MN25、電晶體MN26_0~MN26_P、電晶體MN27、電晶體MN28_0~MN28_P可用以產生第3圖的參考電流IREF1。

第5圖繪示依照本發明又一實施例的電流轉換電路示意圖。電流轉換電路130C包括：電壓調整電路505、電晶體MN31~MN33、電阻RL與類比數位轉換器(ADC)510。其中，電壓調整電路505可以是操作放大器A3與電晶體MP31所組成。第5圖的電流轉換電路130C可以得到Q位元解析度的乘積累加運算結果OUT_DC，其中，Q為正整數，其代表類比數位轉換器(ADC)510的解析度。

操作放大器A3、電晶體MP31、MN31與MN32的操作相同或相似於第3圖的操作放大器A1、電晶體MP11、MN11與MN12，故其操作細節在此省略。

電晶體MN33具有一源極，耦接電阻RL；一閘極，接收偏壓電壓VB2；以及一汲極，耦接至電晶體MN32的汲極。偏壓電壓VB2使得電晶體MN33在正常狀態下為導通。

以下將說明電流轉換電路130C的操作。

透過電晶體MP31、操作放大器A3、電晶體MN31與MN32，可以在電晶體MN32的電流路徑上形成電流I3，其中，I3=ISL。亦即，透過由電晶體MN31與MN32所形成的第五電流鏡來鏡射源極電流ISL以產生電流I3。

由於電流I3亦流經電阻RL，故而，節點N3的節點電壓為VDD-RL*I3，並將節點N3電壓傳送到ADC510電路。節點N3的電壓相關於源極電流ISL的電流值，ADC 510可將節點N3的電壓，轉換成乘積累加運算結果OUT_DC。

本案實施例應用源極端感應(source side sensing)來執行乘積累加運算。記憶體單元電流代表輸入(例如但不受限於，位元線電壓)與權重(例如但不受限於，記憶體單元電導)的乘積。多個記憶體單元的個別源極耦接至共同節點，則該些記憶體單元的個別記憶體單元源極電流可被加總，以達成乘積累加運算的目的。所得到的乘積累加運算結果可以輸入給其他級的乘積累加運算，或是輸入到控制器(未示出)以當成特定資訊或特定圖樣(pattern)辨識，進而可以應用於AI、大數據、機器學習等需要大量資訊運算的領域。

在本案實施例中，記憶體裝置例如為3D NAND快閃記憶體裝置，但本案並不受限於此，本案亦可應用至其他類型的記憶體，此皆在本案精神範圍內。

在上例中，以位元線電壓當成輸入而記憶體單元電導當成權重，輸入乘上權重得到記憶體單元電流為例做說明，但當知本案並不受限於此。在本案其他可能實施例中，可以控制記憶體單元電流的任意參數組合也可以當成輸入或權重，例加，輸入可以是字元線電壓，而權重可以是記憶體單元的臨界電壓等，此皆在本案精神範圍內。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:記憶體裝置

110:記憶體陣列

130:電流轉換電路

ISL:源極電流

OUT_DC:輸出數值

Claims

一種記憶體裝置，包括：一記憶體陣列，包括複數個記憶體單元與複數條位元線；以及一電流轉換電路，耦接至該記憶體陣列，其中，於執行一乘積累加運算操作時，該記憶體陣列的該些記憶體單元產生相關於一乘積累加運算操作結果的一源極電流，以及該源極電流由該電流轉換電路轉換成一輸出數值，用以提供一下一運算操作的一輸入訊號；以及其中，該電流轉換電路包括：一電壓調整電路，耦接至該記憶體陣列，用以接收該源極電流。
如請求項1所述之記憶體裝置，其中，該電流轉換電路更包括：一第一電流鏡，耦接至該電壓調整電路，鏡射該源極電流以產生一第一電流；一第一參考電流源，產生一第一參考電流；以及一第二電流鏡，耦接至該第一電流鏡與該第一參考電流源，鏡射該第一參考電流以產生一第二電流；其中，依據該第一電流與該第二電流以產生該輸出數值。
如請求項1所述之記憶體裝置，其中，該電流轉換電路更包括：一第三電流鏡，耦接至該電壓調整電路，鏡射該源極電流以產生一第三電流；一第二參考電流源，產生一第二參考電流；一第四電流鏡，耦接至該第三電流鏡；一開關電晶體群組，耦接至該第四電流鏡；以及一電流鏡群組，耦接至該開關電晶體群組與該第二參考電流源，用以鏡射該第二參考電流以產生一第四電流；其中，該開關電晶體群組用以決定該第四電流；以及依據該第三電流與該第四電流以決定該輸出數值。
如請求項3所述之記憶體裝置，其中，該電流轉換電路更包括一控制邏輯電路，耦接至該開關電晶體群組，該控制邏輯電路根據該第四電流與該源極電流而逐回合地產生複數個致能信號，該些致能信號用以控制該開關電晶體群組。
如請求項4所述之記憶體裝置，其中，該控制邏輯電路為一逐次逼近型暫存器邏輯電路。
如請求項1所述之記憶體裝置，其中，該電流轉換電路更包括：一第五電流鏡，耦接至該電壓調整電路，鏡射該源極電流以產生一第五電流；以及一類比數位轉換器，將相關於該第五電流的一節點電壓轉換成該輸出數值。
如請求項1所述之記憶體裝置，其中，該源極電流為複數個權重與複數個輸入的乘積之和。
如請求項7所述之記憶體裝置，其中，該權重包括：一記憶體單元電導或一記憶體單元臨界電壓，而該些輸入包括一位元線電壓或一字元線電壓。
一種記憶體裝置的操作方法，該記憶體裝置包括一記憶體陣列與一電流轉換電路，該記憶體陣列包括複數個記憶體單元與複數條位元線，該操作方法包括：於執行一乘積累加運算操作時，該記憶體陣列的該些記憶體單元產生相關於一乘積累加運算操作結果的一源極電流；以及將該源極電流轉換成一輸出數值，用以提供一下一運算操作的一輸入訊號；其中，該電流轉換電路包括：一電壓調整電路，耦接至該記憶體陣列，用以接收該源極電流。
如請求項9所述之記憶體裝置的操作方法，其中，該源極電流為複數個權重與複數個輸入的乘積之和；該權重包括：一記憶體單元電導或一記憶體單元臨界電壓；以及該些輸入包括一位元線電壓或一字元線電壓。