TWI723248B - 一種同步序列的發送方法、同步檢測方法及裝置 - Google Patents

一種同步序列的發送方法、同步檢測方法及裝置 Download PDF

Info

Publication number
TWI723248B
TWI723248B TW107104651A TW107104651A TWI723248B TW I723248 B TWI723248 B TW I723248B TW 107104651 A TW107104651 A TW 107104651A TW 107104651 A TW107104651 A TW 107104651A TW I723248 B TWI723248 B TW I723248B
Authority
TW
Taiwan
Prior art keywords
sequence
synchronization
synchronization sequence
target
points
Prior art date
Application number
TW107104651A
Other languages
English (en)
Other versions
TW201935883A (zh
Inventor
趙錚
任斌
方政 鄭
馬文平
孫韶輝
潘學明
Original Assignee
大陸商電信科學技術研究院有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商電信科學技術研究院有限公司 filed Critical 大陸商電信科學技術研究院有限公司
Priority to TW107104651A priority Critical patent/TWI723248B/zh
Publication of TW201935883A publication Critical patent/TW201935883A/zh
Application granted granted Critical
Publication of TWI723248B publication Critical patent/TWI723248B/zh

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本發明提供一種同步序列的發送方法、同步檢測方法及裝置，該發送方法包括：設置具有良好的自相關特性的目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為子同步序列，該子同步序列具有良好的自相關特性且該子同步序列之間具有良好的互相關特性；將該目標同步序列發送給終端。

Description

一種同步序列的發送方法、同步檢測方法及裝置
本發明屬於通信技術領域，特別是指一種同步序列的發送方法、同步檢測方法及裝置。
在5G系統中，由於要支援多波束系統，同步序列具有較長的週期，為了降低同步檢測的延遲，需要同步檢測盡可能提高一次檢測的精度；為此，同步序列應盡可能長，從頻域看，同步序列的頻寬應儘量寬。在5G通信中，使用者的系統頻寬會從180k到80M，在同一頻段中，不同的用戶會有不同的工作頻寬。為了保證一次檢測的性能，以及支援不同頻寬的使用者，需要同步序列能夠工作在不同頻寬下，即在頻域，對同步序列進行截取，同步序列仍能具有較好的自相關、互相關特性。
此外，當用戶在高速移動時，為了保證同步檢測精度，同步信號應具有較高的載波間隔，但在總頻寬不變的情況下，較高的載波間隔降低了同步序列的長度。因此，需要設計同步序列支援不同的載波間隔。
而現有長期演進(Long Term Evolution，LTE)系統中的同步序列不支援頻寬截取後仍用作同步序列，也不支援不同載波間隔的同步序列。
本發明的目的在於提供一種同步序列的發送方法、同步檢測方法及裝置，解決了相關技術的同步序列的序列長度和頻寬寬度互相限制，導致檢測精度低的問題。
為了達到上述目的，本發明實施例提供一種同步序列的發送方法，包括：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；將該目標同步序列發送給終端。
可選地，該設置目標同步序列的步驟，包括：獲取一參考同步序列；按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列。
可選地，若該參考同步序列為廣義啁啾樣序列，且ZC序列的序列長度為偶數時，該按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列的步驟，包括：分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到目標同步序列。
可選地，該分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到目標同步序列的步驟，包括：分別抽取該參考同步序列的偶數序列點和奇數序列點； 將該偶數序列點劃分為多個第一短序列，並將該奇數序列點劃分為多個第二短序列；其中，該第一短序列中包含多個連續的偶數序列點，該第二短序列中包含多個連續的奇數序列點；將該多個第一短序列和該多個第二短序列按照預設順序排列，得到目標同步序列。
可選地，該將該多個第一短序列和該多個第二短序列按照預設順序排列，得到目標同步序列的步驟，包括：將該第一短序列和該第二短序列交替放置，得到目標同步序列。
可選地，若該參考同步序列的序列長度除以4得到的結果為偶數時，則該多個第一短序列為ZC序列；若該參考同步序列的序列長度除以4得到的結果為奇數時，則該多個第二短序列為ZC序列。
可選地，若該參考同步序列為ZC序列，且該ZC序列的序列長度為奇數，且序列長度等於N的平方；該按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列的步驟，包括：從該參考同步序列的第0個序列點開始，在連續的每N個序列點中抽取一個目標序列點；將抽取的該目標序列點連續放置於該參考同步序列的預設位置，得到目標同步序列；其中，N為大於或者等於3的整數。
可選地，該預設位置為從N的整數倍開始的位置。
可選地，若該ZC序列的序列長度是X的整數倍，則在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的X分之一段 的序列，且該子同步序列為ZC序列；其中，X為大於或者等於2的整數。
可選地，若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，該按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列的步驟，包括：分別截取該參考同步序列的偶數序列點和奇數序列點；將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到重排序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到重排序列；將該重排序列分別映射到頻域的各個子載波上，並經過逆傅裡葉變換之後得到目標同步序列。
可選地，該在該目標同步序列的頻域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列和/或該目標序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
本發明實施例還提供一種同步檢測方法，包括：接收基地台發送的目標同步序列；根據該目標同步序列進行同步檢測。
可選地，該根據該目標同步序列進行同步檢測的步驟，包括：在該目標同步序列的時域或者頻域上截取一段序列作為同步序列；根據截取到的同步序列進行同步檢測。
可選地，若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數時，在該目標同步序列的時域或者頻域上截取到的同步序列為該目標同步序列包含的一個或多個第一短序列和/或一個或多個第二短序列；其中，該第一短序列中包含多個序列點，該第二短序列中包含多個序列點。
可選地，該根據該目標同步序列進行同步檢測的步驟，包括：利用預設同步序列對該目標同步序列進行相關處理；根據相關處理得到的相關峰的個數，確定基地台發送目標同步序列的子載波間隔；根據該子載波間隔和截取到的同步序列進行同步檢測。
可選地，若該目標同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方時，在該目標同步序列的時域上截取到的同步序列為該目標同步序列的X分之一段的序列，且該截取到的同步序列為ZC序列；其中，該ZC序列的序列長度是X的整數倍，X為大於或者等於2的整數。
可選地，該根據截取到的同步序列進行同步檢測的步驟，包括：對該截取到的同步序列求p次冪，得到待檢測序列；其中，p為大於或者等於2的整數；根據該待檢測序列進行同步檢測。
本發明實施例還提供一種同步序列的發送裝置，包括： 序列設置模組，用於設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；序列發送模組，用於將該目標同步序列發送給終端。
可選地，該序列設置模組包括：參考獲取模組，用於獲取一參考同步序列；重排模組，用於按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列。
可選地，該重排模組包括：第一重排子模組，用於若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到目標同步序列。
可選地，該第一重排子模組包括：第一抽取單元，用於分別抽取該參考同步序列的偶數序列點和奇數序列點；第一劃分單元，用於將該偶數序列點劃分為多個第一短序列，並將該奇數序列點劃分為多個第二短序列；其中，該第一短序列中包含多個連續的偶數序列點，該第二短序列中包含多個連續的奇數序列點；重排單元，用於將該多個第一短序列和該多個第二短序列按照預設順序排列，得到目標同步序列。
可選地，該重排單元包括：重排子單元，用於將該第一短序列和該第二短序列交替放置，得到目標同步序列。
可選地，若該參考同步序列的序列長度除以4得到的結果為偶數時，則該多個第一短序列為ZC序列；若該參考同步序列的序列長度除以4得到的結果為奇數時，則該多個第二短序列為ZC序列。
可選地，該重排模組包括：抽取子模組，用於若該參考同步序列為ZC序列，且該ZC序列的序列長度為奇數，且序列長度等於N的平方時，從該參考同步序列的第0個序列點開始，在連續的每N個序列點中抽取一個目標序列點；第二重排子模組，用於將抽取的該目標序列點連續放置於該參考同步序列的預設位置，得到目標同步序列；其中，N為大於或者等於3的整數。
可選地，該預設位置為從N的整數倍開始的位置。
可選地，若該ZC序列的序列長度是X的整數倍，則在該目標同步序列的時域上截取到的同步序列為該目標同步序列的X分之一段的序列，且該截取到的同步序列為ZC序列；其中，X為大於或者等於2的整數。
可選地，該重排模組包括：第二截取子模組，用於若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，分別截取該參考同步序列的偶數序列點和奇數序列點；第三重排子模組，用於將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到重排序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到重排序列；頻域映射子模組，用於將該重排序列分別映射到頻域的各個子載波上， 並經過逆傅裡葉變換之後得到目標同步序列。
可選地，該在該目標同步序列的頻域上截取到的同步序列為該目標同步序列的第一個四分之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列和/或該目標序列的第四個四分之一段的序列，且該截取到的同步序列為ZC序列。
本發明實施例還提供一種同步檢測裝置，包括：序列接收模組，用於收基地台發送的目標同步序列；檢測模組，用於根據該目標同步序列進行同步檢測。
可選地，該檢測模組包括：截取子模組，用於在該目標同步序列的時域或者頻域上截取一段序列作為同步序列；檢測子模組，用於根據截取到的同步序列進行同步檢測。
可選地，若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數時，在該目標同步序列的時域或者頻域上截取到的同步序列為該目標同步序列包含的一個或多個第一短序列和/或一個或多個第二短序列；其中，該第一短序列中包含多個序列點，該第二短序列中包含多個序列點。
可選地，該檢測模組包括：相關處理子模組，用於利用預設同步序列對該目標同步序列進行相關處理；間隔確定子模組，用於根據相關處理得到的相關峰的個數，確定基地 台發送目標同步序列的子載波間隔；同步檢測子模組，用於根據該子載波間隔和截取到的同步序列進行同步檢測。
可選地，若該目標同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方時，在該目標同步序列的時域上截取到的同步序列為該目標同步序列的X分之一段的序列，且截取到的同步序列為ZC序列；其中，該ZC序列的序列長度是X的整數倍，X為大於或者等於2的整數。
可選地，該檢測子模組包括：預處理模組，用於對截取到的同步序列求p次冪，得到待檢測序列；其中，p為大於或者等於2的整數；檢測單元，用於根據該待檢測序列進行同步檢測。
本發明實施例還提供一種同步序列的發送裝置，包括：處理器、記憶體和收發機，其中：該處理器用於讀取記憶體中的程式，執行下列過程：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；通過該收發機將該目標同步序列發送給終端，該收發機用於接收和發送資料，該記憶體能夠存儲處理器在執行操作時所使用的資料。
本發明實施例還提供一種同步檢測裝置，包括：處理器、記憶體和收發機，其中： 該處理器用於讀取記憶體中的程式，執行下列過程：通過該收發機接收基地台發送的目標同步序列；根據該目標同步序列進行同步檢測，該收發機用於接收和發送資料，該記憶體能夠存儲處理器在執行操作時所使用的資料。
本發明的上述技術方案至少具有如下優點：本發明實施例的同步序列的發送方法、同步檢測方法及裝置中，基地台側預先設置具有良好的自相關特性的目標同步序列，在該目標同步序列時域上或者頻域上截取得到的序列仍可用作同步序列，且截取得到的子同步序列具有良好的自相關特性和良好的互相關特性；則針對不同頻寬的終端或者不同載波間隔的終端，基地台側發送相同的目標同步序列之後，終端可根據自身需求截取相應的子同步序列來進行同步檢測，不僅保證了同步檢測精度，且提高了目標同步序列的應用範圍。
11~12、21~22‧‧‧步驟
100‧‧‧處理器
110‧‧‧收發機
120‧‧‧記憶體
31‧‧‧序列設置模組
32‧‧‧序列發送模組
51‧‧‧序列接收模組
52‧‧‧檢測模組
為了更清楚地說明本發明實施例的技術方案，下面將對本發明實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出進步性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
圖1表示本發明的一些實施例中提供的一種同步序列的發送方法的步驟流程圖； 圖2表示本發明的一些實施例中提供的一種同步檢測方法的步驟流程圖；圖3表示本發明的一些實施例中提供的一種同步序列的發送裝置的結構示意圖；圖4表示本發明的一些實施例中提供的另一種同步序列的發送裝置以及一種同步檢測裝置的結構示意圖；以及圖5表示本發明的一些實施例中提供的另一種同步檢測裝置的結構示意圖。
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出進步性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
如圖1所示，本發明的一些實施例中提供一種同步序列的發送方法，包括：步驟11，設置具有良好的自相關特性的目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為子同步序列，該子同步序列具有良好的自相關特性且該子同步序列之間具有良好的互相關特性；步驟12，將該目標同步序列發送給終端。
本發明的上述參照圖1描述的實施例應用於基地台側，基地台側設置目標同步序列，該目標同步序列具有良好的子相關特性和互相關特性。且若在目標同步序列的時域或者頻域上按照預設規則截取得到的一段序列或多段序列也可用作同步序列，稱為子同步序列，該子同步序列也具有良好的自相關特性和互相關特性。
具體地，針對不同頻寬的終端或者不同載波間隔的終端，基地台側發送相同的目標同步序列之後，終端可根據自身需求截取相應的子同步序列來進行同步檢測。
進一步地，本發明的上述參照圖1描述的實施例中的步驟11包括：步驟111，獲取一具有良好的自相關特性的參考同步序列；步驟112，按照預設規則對該參考同步序列的多個序列點進行重排，得到具有良好的自相關特性的目標同步序列。
具體地，該預設規則可根據參考同步序列的特性來具體設置；具體地，若目標同步序列為對載波間隔不敏感的同步序列，則在目標同步序列的時域上截取到的至少一段序列為子同步序列；而若目標同步序列為對頻寬不敏感的同步序列，則在目標同步序列的頻域上截取到的至少一段序列為子同步序列。
下面分別對時域上的子同步序列以及頻域上的子同步序列進行分別說明：首先，針對在該目標同步序列的時域上截取到的序列為子同步序列的情況進行描述：具體分為兩種情況：第一種該參考同步序列為ZC序列，且該ZC序列 的序列長度為偶數，第二種該參考同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方；其中，ZC(Zadoff-Chu)序列的中文名稱為：廣義啁啾樣序列。
第一種情況時，若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，步驟112包括：步驟1123，分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到具有良好的自相關特性的目標同步序列。
進一步的步驟1123包括：步驟11231，分別抽取該參考同步序列的偶數序列點和奇數序列點；步驟11232，將該偶數序列點劃分為多個第一短序列，並將該奇數序列點劃分為多個第二短序列；其中，該第一短序列中包含多個連續的偶數序列點，該第二短序列中包含多個連續的奇數序列點；步驟11233，將該多個第一短序列和該多個第二短序列按照預設順序排列，得到具有良好的自相關特性的目標同步序列。
且步驟11233包括：將該第一短序列和該第二短序列交替放置，得到具有良好的自相關特性的目標同步序列。
例如，當參考同步序列的序列長度為4的整數倍時，步驟11232具體為：將該偶數序列點劃分為2個第一短序列，分別為短序列1和短序列2；將該奇數序列點劃分為2個第二短序列，分別為短序列3和短序列4。其中，短序列1為參考同步序列的偶數序列點前半段，短序列2為參考同步序列的偶數序列點後半段；短序列3為參考同步序列的奇數序列點 前半段，短序列4為參考同步序列的奇數序列點後半段。
將該第一短序列和該第二短序列交替放置具體指在重排後的目標序列中，在短序列1和2之間為短序列3或4，在短序列3和4之間為短序列1或2；例如：目標同步序列為[短序列1，短序列3，短序列2，短序列4]，或[短序列1，短序列4，短序列2，短序列3]，或[短序列2，短序列3，短序列1，短序列4]，[短序列2，短序列4，短序列1，短序列3]，同理也可以將奇數點構成的短序列放置在第一個短序列位置，這裡就不一一列舉。
需要說明的是，將第一短序列和第二短序列交替放置的方法僅為本發明的一較佳實施例，其他放置順序同樣適用於本發明。例如多個第一短序列連續放置，之後再連續多個第二短序列；或者，多個第二短序列連續放置，之後再連續放置多個第一短序列。簡言之，將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到具有良好的自相關特性的目標同步序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到具有良好的自相關特性的目標同步序列。
進一步地，本發明的上述實施例中若該參考同步序列的序列長度除以4得到的結果為偶數時，則該多個第一短序列為ZC序列；若該參考同步序列的序列長度除以4得到的結果為奇數時，則該多個第二短序列為ZC序列。
具體地，即當該參考同步序列長度為的偶數，如果參考同步序列的四分之一長為偶數，則短序列1和短序列2為ZC序列；如果參考同 步序列的四分之一長為奇數，則短序列3和短序列4為ZC序列。
若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，步驟112還包括：步驟1121，分別截取該參考同步序列的偶數序列點和奇數序列點；步驟1122，將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到具有良好的自相關特性的目標同步序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到具有良好的自相關特性的目標同步序列。
例如，參考同步序列包括{序列點1、序列點2、序列點3、序列點4、序列點5、序列點6、序列點7、序列點8}，則目標同步序列為{序列點2、序列點4、序列點6、序列點8、序列點1、序列點3、序列點5、序列點7}；或者目標同步序列為{序列點1、序列點3、序列點5、序列點7、序列點2、序列點4、序列點6、序列點8}。
進一步地，當該目標同步序列的前半段為參考同步序列的偶數序列點，該目標同步序列的後半段為參考同步序列的奇數序列點時，即目標同步序列為{序列點2、序列點4、序列點6、序列點8、序列點1、序列點3、序列點5、序列點7}時；若該ZC序列的序列長度除以4得到的結果為偶數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列和/或該目標同步序列的第二個四分之一段的序列，且該子同步序列為ZC序列；即子同步序列為{序列點2、序列點4}或者，子同步序列為{序列點6、序列點8}。
若該ZC序列的序列長度除以4得到的結果為奇數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第三個四分之一段的序列和/或該目標同步序列的第四個四分之一段的序列，且該子同步序列為ZC序列；不一一舉例。
或者，當該目標同步序列的前半段為參考同步序列的奇數序列點，該目標同步序列的後半段為參考同步序列的偶數序列點時，即目標同步序列為{序列點1、序列點3、序列點5、序列點7、序列點2、序列點4、序列點6、序列點8}時；若該ZC序列的序列長度除以4得到的結果為奇數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列和/或該目標同步序列的第二個四分之一段的序列，且該子同步序列為ZC序列；不一一舉例。
若該ZC序列的序列長度除以4得到的結果為偶數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第三個四分之一段的序列和/或該目標同步序列的第四個四分之一段的序列，且該子同步序列為ZC序列；即子同步序列為{序列點2、序列點4}或者，子同步序列為{序列點6、序列點8}。
具體證明如下：設偶ZC序列為：
Figure 107104651-A0202-12-0016-1
該序列具有如下特性： 當Nzc/4仍是偶數時，z(n)的前一半的偶數點仍然是一個ZC序列。
證明：令n=2m,m=0,1,…,Nzc/4，有下式：
Figure 107104651-A0202-12-0017-2
 則當Nzc/4仍是偶數時，z 1(m)是一個ZC序列。
當Nzc/4仍是偶數時，z(n)的後一半的偶數點仍然是一個ZC序列。
證明：令n=2m,m=0,1,…,Nzc/4，有下式：
Figure 107104651-A0202-12-0017-3
 當Nzc/4仍是偶數時，z 2(m)是一個ZC序列。
當Nzc/4是奇數時，z(n)的前一半的奇數點仍然是一個ZC序列。
證明：令n=2m,m=0,1,…,Nzc/4，有下式：
Figure 107104651-A0202-12-0017-4
 當Nzc/4是奇數時，z 3(m)是一個ZC序列，其中。
當Nzc/4是奇數時，z(n)的後一半的奇數點仍然是一個ZC序列。
證明：令n=2m,m=0,1,…,Nzc/4，有下式：
Figure 107104651-A0202-12-0018-5
 當Nzc/4是奇數時，z 4(m)是一個ZC序列，其中
Figure 107104651-A0202-12-0018-6
第二種情況：若該參考同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方時，步驟112包括：步驟1123，從該參考同步序列的第0個序列點開始，在連續的每N個序列點中抽取一個目標序列點；步驟1124，將抽取的該目標序列點連續放置於該參考同步序列的預設位置，得到具有良好的自相關特性的目標同步序列；其中，N為大於或者等於3的整數。
且該預設位置為從N的整數倍開始的位置。
例如，參考同步序列包括{序列點1、序列點2、序列點3、序列點4、序列點5、序列點6、序列點7、序列點8、序列點9}，設N等於3；則目標同步序列為{序列點1、序列點4、序列點7、序列點2、序列點5、序列點8、序列點3、序列點6、序列點9}。
進一步地，若該ZC序列的序列長度是X的整數倍，則在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的X分之一段的序列，且該子同步序列為ZC序列；其中，X為大於或者等於2的整數。
例如，設X等於3，目標同步序列為{序列點1、序列點3、 序列點4、序列點6、序列點2、序列點7、序列點8、序列點9、序列點5}，則目標同步序列的序列長度為9，則9為3的整數倍，故子同步序列為目標同步序列的3分之一段的序列，即{序列點1、序列點3、序列點4}、或者{序列點6、序列點2、序列點7}、或者{序列點8、序列點9、序列點5}。
進一步地，針對在該目標同步序列的頻域上截取到的序列為子同步序列的情況進行描述，該種情況下，該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數，步驟112包括：步驟1125，分別截取該參考同步序列的偶數序列點和奇數序列點；步驟1126，將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到重排序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到重排序列；步驟1127，將該重排序列分別映射到頻域的各個子載波上，並經過逆傅裡葉變換之後得到具有良好的自相關特性的目標同步序列。
具體地，該在該目標同步序列的頻域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列和/或該目標序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
同樣的可根據偶ZC序列的公式證明各個載波上的子ZC序列也可用作同步序列，即具有良好的自相關特性和互相關特性。在此不具體描述。
綜上，本發明的上述參照圖1描述的實施例中，基地台側預先設置具有良好的自相關特性的目標同步序列，該目標同步序列對載波間 隔和系統頻寬不敏感，可以滿足不同系統頻寬和載波間隔使用者的需求；具體地，在該目標同步序列時域上或者頻域上截取得到的序列仍可用作同步序列，且截取得到的子同步序列具有良好的自相關特性和良好的互相關特性；則針對不同頻寬的終端或者不同載波間隔的終端，基地台側發送相同的目標同步序列之後，終端可根據自身需求截取相應的子同步序列來進行同步檢測，不僅保證了同步檢測精度，且提高了目標同步序列的應用範圍。
如圖2所示，本發明的一些實施例中提供一種同步檢測方法，包括：步驟21，接收基地台發送的具有良好的自相關特性的目標同步序列；步驟22，根據該目標同步序列進行同步檢測。
本發明的上述參照圖2描述的實施例應用於終端側，即終端側接收基地台發送的目標同步序列，並根據自身需求以及接收到的目標同步序列進行同步檢測，實現同步定時。
具體地，本發明的上述參照圖2描述的實施例中的步驟22包括：步驟221，在該目標同步序列的時域或者頻域上截取一段序列作為子同步序列，該子同步序列具有良好的自相關特性；該目標同步序列對載波間隔和系統頻寬不敏感，可以滿足不同系統頻寬和載波間隔使用者的需求；簡言之，終端在該目標同步序列的頻域或時域進行截取後得到的子序列仍可用作同步序列。
步驟222，根據該子同步序列進行同步檢測。
若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數時，在該目標同步序列的時域或者頻域上截取到的子同步序列為該目標同步序列包含的一個或多個第一短序列和/或一個或多個第二短序列；其中，該第一短序列中包含多個序列點，該第二短序列中包含多個序列點。
需要說明的是，具體的第一短序列包括幾個序列點以及第二短序列包含幾個序列點還需根據參考同步序列的序列長度是幾的整數倍來確定，在此不作具體限定。
具體地，若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數，且ZC序列的序列長度為4的整數倍時，在該目標同步序列的時域或者頻域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列或者該目標同步序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
需要說明的是，具體的第幾個四分之一段的序列能夠作為子同步序列還需根據目標同步序列的序列長度除以4的結果是奇數還是偶數，以及目標同步序列的特性來確定。具體地，目標同步序列的特性可由基地台側來指示，在此不作具體限定。
相應的，步驟22包括：步驟223，利用預設同步序列對該目標同步序列進行相關處理；步驟224，根據相關處理得到的相關峰的個數，確定基地台發送目標同步序列的子載波間隔； 步驟225，根據該子載波間隔和該子同步序列進行同步檢測。
具體地，當接收端不知道基地台(即發射端)採用的子載波間隔時，可根據對同步序列進行相關得到的相關峰的個數判斷子載波間隔。
以目標同步序列為[短序列1，短序列3，短序列2，短序列4]舉例說明。當子載波間隔為15kHz時，發送目標同步序列為[短序列1，短序列3，短序列2，短序列4]，當子載波間隔為30kHz時，發送的目標同步序列為[短序列1，短序列3]，當子載波間隔為60kHz時，發送的目標同步序列為[短序列1]。
接收端使用者進行檢測時，根據相關峰的個數可以判斷發送端子載波間隔。比如發送端子載波間隔為15kHz，用戶採用60kHz的預設同步序列[短序列1]作為本地序列進行相關，會檢測到兩個峰；如果發送端子載波間隔為60kHz，用戶採用60kHz的預設同步序列[短序列1]進行相關，會檢測到1個峰；如果發送端子載波間隔為30kHz，用戶採用60kHz的預設同步序列[短序列1]進行相關，用戶也只檢測到1個峰，但如果用戶採用[短序列3]進行相關，用戶也會檢測出一個峰值，但對於發送端子載波間隔為30kHz情況，採用短序列3，不會有峰值，由此就可判斷發送端子載波間隔，從而進一步進行同步檢測。
或者，若該目標同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方時， 在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的X分之一段的序列，且該子同步序列為ZC序列；其中，該ZC序列的序列 長度是X的整數倍，X為大於或者等於2的整數。例如序列長度為15，X為3，則子同步序列為目標同步序列的任意3分之一的序列。
具體地，本發明的上述實施例中，終端根據該子同步序列進行同步檢測的步驟，包括：對該子同步序列求p次冪，得到待檢測序列；即對子同步序列進行預處理；其中，p為大於或者等於2的整數；根據該待檢測序列進行同步檢測；即對預處理後的信號進行同步檢測。
可選地，接收處理包括預處理和同步檢測兩部分，同步檢測為現有演算法，這裡不做描述。對目標同步序列進行檢測時採用如下預處理演算法：設接收到信號為y(n)n=0,1,2,3……，令：y 1(2m)=y(4m),y 1(2m+1)=0，y 2(2m+1)=y(4m+3),y 2(2m)=0，
Figure 107104651-A0202-12-0023-7
；其中，r(m)是用來進行同步相關檢測 的。
綜上，本發明的上述參照圖2描述的實施例中，終端側接收目標同步序列之後，根據自身需求截取相應的子同步序列來進行同步檢測，不僅保證了同步檢測精度，且提高了目標同步序列的應用範圍；具體地，該目標同步序列對載波間隔和系統頻寬不敏感，可以滿足不同系統頻寬和載波間隔使用者的需求。
如圖3所示，本發明的一些實施例中提供一種同步序列的發送裝置，包括： 序列設置模組31，用於設置具有良好的自相關特性的目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為子同步序列，該子同步序列具有良好的自相關特性且該子同步序列之間具有良好的互相關特性；序列發送模組32，用於將該目標同步序列發送給終端。
具體地，本發明的上述參照圖3描述的實施例中該序列設置模組包括：參考獲取模組，用於獲取一具有良好的自相關特性的參考同步序列；重排模組，用於按照預設規則對該參考同步序列的多個序列點進行重排，得到具有良好的自相關特性的目標同步序列。
具體地，本發明的上述參照圖3描述的實施例中該重排模組包括：第一重排子模組，用於若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到具有良好的自相關特性的目標同步序列。
具體地，本發明的上述參照圖3描述的實施例中該第一重排子模組包括：第一抽取單元，用於分別抽取該參考同步序列的偶數序列點和奇數序列點；第一劃分單元，用於將該偶數序列點劃分為多個第一短序列，並將該奇數序列點劃分為多個第二短序列；其中，該第一短序列中包含多個連續的偶數序列點，該第二短序列中包含多個連續的奇數序列點； 重排單元，用於將該多個第一短序列和該多個第二短序列按照預設順序排列，得到具有良好的自相關特性的目標同步序列。
具體地，本發明的上述參照圖3描述的實施例中，該重排單元包括：重排子單元，用於將該第一短序列和該第二短序列交替放置，得到具有良好的自相關特性的目標同步序列。
具體地，本發明的上述參照圖3描述的實施例中，若該參考同步序列的序列長度除以4得到的結果為偶數時，則該多個第一短序列為ZC序列；若該參考同步序列的序列長度除以4得到的結果為奇數時，則該多個第二短序列為ZC序列。
具體地，本發明的上述參照圖3描述的實施例中該重排模組包括：第一截取子模組，用於若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，分別截取該參考同步序列的偶數序列點和奇數序列點；第一重排子模組，用於將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到具有良好的自相關特性的目標同步序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到具有良好的自相關特性的目標同步序列。
具體地，本發明的上述參照圖3描述的實施例中當該目標同步序列的前半段為參考同步序列的偶數序列點，該目標同步序列的後半段為參考同步序列的奇數序列點時， 若該ZC序列的序列長度除以4得到的結果為偶數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列和/或該目標同步序列的第二個四分之一段的序列，且該子同步序列為ZC序列；若該ZC序列的序列長度除以4得到的結果為奇數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第三個四分之一段的序列和/或該目標同步序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
具體地，本發明的上述參照圖3描述的實施例中當該目標同步序列的前半段為參考同步序列的奇數序列點，該目標同步序列的後半段為參考同步序列的偶數序列點時，若該ZC序列的序列長度除以4得到的結果為奇數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列和/或該目標同步序列的第二個四分之一段的序列，且該子同步序列為ZC序列；若該ZC序列的序列長度除以4得到的結果為偶數時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的第三個四分之一段的序列和/或該目標同步序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
具體地，本發明的上述參照圖3描述的實施例中該重排模組包括：抽取子模組，用於若該參考同步序列為ZC序列，且該ZC序列的序列 長度為奇數且序列長度等於N的平方時，從該參考同步序列的第0個序列點開始，在連續的每N個序列點中抽取一個目標序列點；第二重排子模組，用於將抽取的該目標序列點連續放置於該參考同步序列的預設位置，得到具有良好的自相關特性的目標同步序列；其中，N為大於或者等於3的整數。
具體地，本發明的上述參照圖3描述的實施例中該預設位置為從N的整數倍開始的位置。
具體地，本發明的上述參照圖3描述的實施例中若該ZC序列的序列長度是X的整數倍，則在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的X分之一段的序列，且該子同步序列為ZC序列；其中，X為大於或者等於2的整數。
其中，該重排模組包括：第二截取子模組，用於若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，分別截取該參考同步序列的偶數序列點和奇數序列點；第三重排子模組，用於將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到重排序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到重排序列；頻域映射子模組，用於將該重排序列分別映射到頻域的各個子載波上，並經過逆傅裡葉變換之後得到具有良好的自相關特性的目標同步序列。
具體地，本發明的上述參照圖3描述的實施例中，該在該目標同步序列的頻域上截取到的子同步序列為該目標同步序列的第一個四分 之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列和/或該目標序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
綜上，本發明的上述參照圖3描述的實施例中，基地台側預先設置具有良好的自相關特性的目標同步序列，該目標同步序列對載波間隔和系統頻寬不敏感，可以滿足不同系統頻寬和載波間隔使用者的需求；具體地，在該目標同步序列時域上或者頻域上截取得到的序列仍可用作同步序列，且截取得到的子同步序列具有良好的自相關特性和良好的互相關特性；則針對不同頻寬的終端或者不同載波間隔的終端，基地台側發送相同的目標同步序列之後，終端可根據自身需求截取相應的子同步序列來進行同步檢測，不僅保證了同步檢測精度，且提高了目標同步序列的應用範圍。
需要說明的是，本發明的上述參照圖3描述的實施例提供的同步序列的發送裝置是能夠執行上述參照圖1描述的實施例提供的同步序列的發送方法的發送裝置，則上述同步序列的發送方法的所有實施例均適用於該發送裝置，且均能達到相同或相似的有益效果。
如圖4所示，本發明的一些實施例中還提供另一種同步序列的發送裝置，該同步序列的發送裝置包括：處理器100；通過匯流排介面與該處理器100相連接的記憶體120，以及通過匯流排介面與處理器100相連接的收發機110；該記憶體用於存儲該處理器在執行操作時所使用的程式和資料；通過該收發機110發送控制命令等；當處理器調用並執行該記憶體中所存儲的程式和資料時，實現如下的功能模組： 序列設置模組，用於設置具有良好的自相關特性的目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為子同步序列，該子同步序列具有良好的自相關特性且該子同步序列之間具有良好的互相關特性；序列發送模組，用於將該目標同步序列發送給終端。
其中，在圖4中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器100代表的一個或多個處理器和記憶體120代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起。匯流排介面提供介面。收發機110可以是多個元件，即包括發送機和收發機，提供用於在傳輸介質上與各種其他裝置通信的單元。處理器100負責管理匯流排架構和通常的處理，記憶體120可以存儲處理器100在執行操作時所使用的資料。
處理器100負責管理匯流排架構和通常的處理，記憶體920可以存儲處理器100在執行操作時所使用的資料。
需要說明的是，本發明的上述參照圖4描述的實施例提供的同步序列的發送裝置是能夠執行上述參照圖1描述的實施例提供的同步序列的發送方法的發送裝置，則上述同步序列的發送方法的所有實施例均適用於該發送裝置，且均能達到相同或相似的有益效果。
如圖5所示，本發明的一些實施例中還提供一種同步檢測裝置，包括：序列接收模組51，用於接收基地台發送的具有良好的自相關特性的目標同步序列； 檢測模組52，用於根據該目標同步序列進行同步檢測。
具體地，本發明的上述參照圖5描述的實施例中該檢測模組包括：截取子模組，用於在該目標同步序列的時域或者頻域上截取一段序列作為子同步序列，該子同步序列具有良好的自相關特性；檢測子模組，用於根據該子同步序列進行同步檢測。
具體地，本發明的上述參照圖5描述的實施例中，若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數時，在該目標同步序列的時域或者頻域上截取到的子同步序列為該目標同步序列包含的一個或多個第一短序列和/或一個或多個第二短序列；其中，該第一短序列中包含多個序列點，該第二短序列中包含多個序列點。
具體地，本發明的上述參照圖5描述的實施例中，該檢測模組包括：相關處理子模組，用於利用預設同步序列對該目標同步序列進行相關處理；間隔確定子模組，用於根據相關處理得到的相關峰的個數，確定基地台發送目標同步序列的子載波間隔；同步檢測子模組，用於根據該子載波間隔和該子同步序列進行同步檢測。
具體地，本發明的上述參照圖5描述的實施例中若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數時，在該目標同步序列的時域或者頻域上截取到的子同步序列為該目標同 步序列的第一個四分之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列或者該目標同步序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
具體地，本發明的上述參照圖5描述的實施例中若該目標同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方時，在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的X分之一段的序列，且該子同步序列為ZC序列；其中，該ZC序列的序列長度是X的整數倍，X為大於或者等於2的整數。
具體地，本發明的上述參照圖5描述的實施例中該檢測子模組包括：預處理模組，用於對該子同步序列求p次冪，得到待檢測序列；p為大於或者等於2的整數；檢測單元，用於根據該待檢測序列進行同步檢測。
綜上，本發明的上述參照圖5描述的實施例中，終端側接收目標同步序列之後，根據自身需求截取相應的子同步序列來進行同步檢測，不僅保證了同步檢測精度，且提高了目標同步序列的應用範圍；具體地，該目標同步序列對載波間隔和系統頻寬不敏感，可以滿足不同系統頻寬和載波間隔使用者的需求。
需要說明的是，本發明的上述參照圖5描述的實施例提供的同步檢測裝置的能夠執行上述參照圖2描述的實施例提供的同步檢測方法的同步檢測裝置，則上述同步檢測方法的所有實施例均適用於該同步檢測 裝置，且均能達到相同或相似的有益效果。
如圖4所示，本發明的一些實施例中還提供另一種同步檢測裝置，該同步檢測裝置包括：處理器100；通過匯流排介面與該處理器100相連接的記憶體120，以及通過匯流排介面與處理器100相連接的收發機110；該記憶體用於存儲該處理器在執行操作時所使用的程式和資料；通過該收發機110發送控制命令等；當處理器調用並執行該記憶體中所存儲的程式和資料時，實現如下的功能模組：序列接收模組，用於接收基地台發送的具有良好的自相關特性的目標同步序列；檢測模組，用於根據該目標同步序列進行同步檢測。
其中，在圖4中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器100代表的一個或多個處理器和記憶體120代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起。匯流排介面提供介面。收發機110可以是多個元件，即包括發送機和收發機，提供用於在傳輸介質上與各種其他裝置通信的單元。處理器100負責管理匯流排架構和通常的處理，記憶體120可以存儲處理器100在執行操作時所使用的資料。
處理器100負責管理匯流排架構和通常的處理，記憶體920可以存儲處理器100在執行操作時所使用的資料。
需要說明的是，本發明的上述參照圖4描述的實施例提供的同步檢測裝置的能夠執行上述參照圖2描述的實施例提供的同步檢測方法的同步檢測裝置，則上述同步檢測方法的所有實施例均適用於該同步檢測 裝置，且均能達到相同或相似的有益效果。
以上所述是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
11-12‧‧‧步驟

Claims (12)

  1. 一種同步序列的發送方法，包括：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；將該目標同步序列發送給終端；其中，該設置目標同步序列的步驟，包括：獲取一參考同步序列；按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列，其中，若該參考同步序列為廣義啁啾樣(Zadoff-Chu，ZC)序列，且ZC序列的序列長度為偶數時，該按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列的步驟，包括：分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到目標同步序列，其中，該分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到目標同步序列的步驟，包括：分別抽取該參考同步序列的偶數序列點和奇數序列點；將該偶數序列點劃分為多個第一短序列，並將該奇數序列點劃分為多個第二短序列；其中，該第一短序列中包含多個連續的偶數序列點，該第二短序列中包含多個連續的奇數序列點；將該多個第一短序列和該多個第二短序列按照預設順序排列，得到目標同步序列，其中，該將該多個第一短序列和該多個第二短序列按照預設順序排列，得到目標同步序列的步驟，包括：將該第一短序列和該第二短序列交替放置，得到目標同步序列。
  2. 如請求項1所述的同步序列的發送方法，其中，若該參考同步序列的序列長度除以4得到的結果為偶數時，則該多個第一短序列為ZC序列；若該參考同步序列的序列長度除以4得到的結果為奇數時，則該多個第二短序列為ZC序列。
  3. 一種同步序列的發送方法，包括：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；將該目標同步序列發送給終端；其中，該設置目標同步序列的步驟，包括：獲取一參考同步序列；按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列，其中，若該參考同步序列為ZC序列，且該ZC序列的序列長度為奇數，且序列長度等於N的平方；該按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列的步驟，包括：從該參考同步序列的第0個序列點開始，在連續的每N個序列點中抽取一個目標序列點；將抽取的該目標序列點連續放置於該參考同步序列的預設位置，得到目標同步序列；其中，N為大於或者等於3的整數，其中，該預設位置為從N的整數倍開始的位置，其中，若該ZC序列的序列長度是X的整數倍，則在該目標同步序列的時域上截取到的子同步序列為該目標同步序列的X分之一段的序列，且該子同步序列為ZC序列；其中，X為大於或者等於2的整數。
  4. 一種同步序列的發送方法，包括：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列； 將該目標同步序列發送給終端；其中，該設置目標同步序列的步驟，包括：獲取一參考同步序列；按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列，其中，若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，該按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列的步驟，包括：分別截取該參考同步序列的偶數序列點和奇數序列點；將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到重排序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到重排序列；將該重排序列分別映射到頻域的各個子載波上，並經過逆傅裡葉變換之後得到目標同步序列，其中，該在該目標同步序列的頻域上截取到的子同步序列為該目標同步序列的第一個四分之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列和/或該目標序列的第四個四分之一段的序列，且該子同步序列為ZC序列。
  5. 一種同步檢測方法，包括：接收基地台發送的目標同步序列；根據該目標同步序列進行同步檢測；其中，該根據該目標同步序列進行同步檢測的步驟，包括：在該目標同步序列的時域或者頻域上截取一段序列作為同步序列；根據截取到的同步序列進行同步檢測，其中，若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數時，在該目標同步序列的時域或者頻域上截取到的同步序列為該目標同步序列包含的一個或多個第一短序列和/或一個或多個第二短序列；其中，該 第一短序列中包含多個序列點，該第二短序列中包含多個序列點，其中，該根據該目標同步序列進行同步檢測的步驟，包括：利用預設同步序列對該目標同步序列進行相關處理；根據相關處理得到的相關峰的個數，確定基地台發送目標同步序列的子載波間隔；根據該子載波間隔和截取到的同步序列進行同步檢測。
  6. 一種同步檢測方法，包括：接收基地台發送的目標同步序列；根據該目標同步序列進行同步檢測；其中，該根據該目標同步序列進行同步檢測的步驟，包括：在該目標同步序列的時域或者頻域上截取一段序列作為同步序列；根據截取到的同步序列進行同步檢測，其中，若該目標同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方時，在該目標同步序列的時域上截取到的同步序列為該目標同步序列的X分之一段的序列，且該截取到的同步序列為ZC序列；其中，該ZC序列的序列長度是X的整數倍，X為大於或者等於2的整數，其中，該根據截取到的同步序列進行同步檢測的步驟，包括：對該截取到的同步序列求p次冪，得到待檢測序列；其中，p為大於或者等於2的整數；根據該待檢測序列進行同步檢測。
  7. 一種同步序列的發送裝置，包括：處理器、記憶體和收發機，其中：該處理器用於讀取記憶體中的程式，執行下列過程：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；通過該收發機將該目標同步序列發送給終端，該收發機用於接收和發送資料，該記憶體能夠存儲處理器在執行操作時 所使用的資料；其中，該處理器讀取記憶體中的程式以進一步執行下列過程：獲取一參考同步序列；按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列，其中，該處理器讀取記憶體中的程式以進一步執行下列過程：若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，分別等間隔的抽取該參考同步序列的序列點，將抽取出的序列點連續放置得到目標同步序列，其中，該處理器讀取記憶體中的程式以進一步執行下列過程：分別抽取該參考同步序列的偶數序列點和奇數序列點；將該偶數序列點劃分為多個第一短序列，並將該奇數序列點劃分為多個第二短序列；其中，該第一短序列中包含多個連續的偶數序列點，該第二短序列中包含多個連續的奇數序列點；將該多個第一短序列和該多個第二短序列按照預設順序排列，得到目標同步序列，其中，該處理器讀取記憶體中的程式以進一步執行下列過程：將該第一短序列和該第二短序列交替放置，得到目標同步序列。
  8. 如請求項7所述的同步序列的發送裝置，其中，若該參考同步序列的序列長度除以4得到的結果為偶數時，則該多個第一短序列為ZC序列；若該參考同步序列的序列長度除以4得到的結果為奇數時，則該多個第二短序列為ZC序列。
  9. 一種同步序列的發送裝置，包括：處理器、記憶體和收發機，其中：該處理器用於讀取記憶體中的程式，執行下列過程：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；通過該收發機將該目標同步序列發送給終端， 該收發機用於接收和發送資料，該記憶體能夠存儲處理器在執行操作時所使用的資料；其中，該處理器讀取記憶體中的程式以進一步執行下列過程：獲取一參考同步序列；按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列，其中，該處理器讀取記憶體中的程式以進一步執行下列過程：若該參考同步序列為ZC序列，且該ZC序列的序列長度為奇數，且序列長度等於N的平方時，從該參考同步序列的第0個序列點開始，在連續的每N個序列點中抽取一個目標序列點；將抽取的該目標序列點連續放置於該參考同步序列的預設位置，得到目標同步序列；其中，N為大於或者等於3的整數，其中，該預設位置為從N的整數倍開始的位置，其中，若該ZC序列的序列長度是X的整數倍，則在該目標同步序列的時域上截取到的同步序列為該目標同步序列的X分之一段的序列，且該截取到的同步序列為ZC序列；其中，X為大於或者等於2的整數。
  10. 一種同步序列的發送裝置，包括：處理器、記憶體和收發機，其中：該處理器用於讀取記憶體中的程式，執行下列過程：設置目標同步序列；其中，在該目標同步序列的時域或者頻域上截取到的至少一段序列為同步序列；通過該收發機將該目標同步序列發送給終端，該收發機用於接收和發送資料，該記憶體能夠存儲處理器在執行操作時所使用的資料；其中，該處理器讀取記憶體中的程式以進一步執行下列過程：獲取一參考同步序列；按照預設規則對該參考同步序列的多個序列點進行重排，得到目標同步序列， 其中，該處理器讀取記憶體中的程式以進一步執行下列過程：若該參考同步序列為ZC序列，且該ZC序列的序列長度為偶數時，分別截取該參考同步序列的偶數序列點和奇數序列點；將該參考同步序列的偶數序列點放置於該參考同步序列的奇數序列點之前，得到重排序列；或者將該參考同步序列的奇數序列點放置於該參考同步序列的偶數序列點之前，得到重排序列；將該重排序列分別映射到頻域的各個子載波上，並經過逆傅裡葉變換之後得到目標同步序列，其中，該在該目標同步序列的頻域上截取到的同步序列為該目標同步序列的第一個四分之一段的序列、該目標同步序列的第二個四分之一段的序列、該目標同步序列的第三個四分之一段的序列和/或該目標序列的第四個四分之一段的序列，且該截取到的同步序列為ZC序列。
  11. 一種同步檢測裝置，包括：處理器、記憶體和收發機，其中：該處理器用於讀取記憶體中的程式，執行下列過程：通過該收發機接收基地台發送的目標同步序列；根據該目標同步序列進行同步檢測，該收發機用於接收和發送資料，該記憶體能夠存儲處理器在執行操作時所使用的資料；其中，所該處理器讀取記憶體中的程式以進一步執行下列過程：在該目標同步序列的時域或者頻域上截取一段序列作為同步序列；根據截取到的同步序列進行同步檢測，其中，若該目標同步序列為ZC序列，且該ZC序列的序列長度為偶數時，在該目標同步序列的時域或者頻域上截取到的同步序列為該目標同步序列包含的一個或多個第一短序列和/或一個或多個第二短序列；其中，該第一短序列中包含多個序列點，該第二短序列中包含多個序列點，其中，該處理器讀取記憶體中的程式以進一步執行下列過程：利用預設同步序列對該目標同步序列進行相關處理； 根據相關處理得到的相關峰的個數，確定基地台發送目標同步序列的子載波間隔；根據該子載波間隔和截取到的同步序列進行同步檢測。
  12. 一種同步檢測裝置，包括：處理器、記憶體和收發機，其中：該處理器用於讀取記憶體中的程式，執行下列過程：通過該收發機接收基地台發送的目標同步序列；根據該目標同步序列進行同步檢測，該收發機用於接收和發送資料，該記憶體能夠存儲處理器在執行操作時所使用的資料；其中，所該處理器讀取記憶體中的程式以進一步執行下列過程：在該目標同步序列的時域或者頻域上截取一段序列作為同步序列；根據截取到的同步序列進行同步檢測，其中，若該目標同步序列為ZC序列，且該ZC序列的序列長度為奇數且序列長度等於N的平方時，在該目標同步序列的時域上截取到的同步序列為該目標同步序列的X分之一段的序列，且截取到的同步序列為ZC序列；其中，該ZC序列的序列長度是X的整數倍，X為大於或者等於2的整數，其中，該處理器讀取記憶體中的程式以進一步執行下列過程：對截取到的同步序列求p次冪，得到待檢測序列；其中，p為大於或者等於2的整數；根據該待檢測序列進行同步檢測。
TW107104651A 2018-02-09 2018-02-09 一種同步序列的發送方法、同步檢測方法及裝置 TWI723248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107104651A TWI723248B (zh) 2018-02-09 2018-02-09 一種同步序列的發送方法、同步檢測方法及裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107104651A TWI723248B (zh) 2018-02-09 2018-02-09 一種同步序列的發送方法、同步檢測方法及裝置

Publications (2)

Publication Number Publication Date
TW201935883A TW201935883A (zh) 2019-09-01
TWI723248B true TWI723248B (zh) 2021-04-01

Family

ID=68618539

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107104651A TWI723248B (zh) 2018-02-09 2018-02-09 一種同步序列的發送方法、同步檢測方法及裝置

Country Status (1)

Country Link
TW (1) TWI723248B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913594A (en) * 2007-06-25 2009-03-16 Qualcomm Inc Method and apparatus for using an unique index set for PSC sequence in a wireless communication system
WO2011095010A1 (zh) * 2010-02-05 2011-08-11 中兴通讯股份有限公司 一种lte***中主同步信号检测与序列生成方法及装置
CN103475616A (zh) * 2013-08-26 2013-12-25 北京握奇数据***有限公司 一种并行帧同步检测方法及***
CN103763297A (zh) * 2006-12-19 2014-04-30 Lg电子株式会社 发送同步信号的方法和基站、接收同步信号的方法和终端
TW201521485A (zh) * 2013-11-01 2015-06-01 China Academy Of Telecomm Tech Ｄ２ｄ信號的傳輸方法和裝置
CN105049394A (zh) * 2015-06-24 2015-11-11 山东航天电子技术研究所 一种基于克服大频偏同步序列的同步检测方法
CN105264784A (zh) * 2014-03-17 2016-01-20 华为技术有限公司 同步方法、接收端及发送端
CN105519212A (zh) * 2014-08-19 2016-04-20 华为技术有限公司 同步信号发送方法、接收方法以及相关装置
US20160112973A1 (en) * 2013-04-08 2016-04-21 Southeast University Main Synchronization Sequence Design Method for Global Covering Multi-Beam Satellite LTE

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103763297A (zh) * 2006-12-19 2014-04-30 Lg电子株式会社 发送同步信号的方法和基站、接收同步信号的方法和终端
TW200913594A (en) * 2007-06-25 2009-03-16 Qualcomm Inc Method and apparatus for using an unique index set for PSC sequence in a wireless communication system
WO2011095010A1 (zh) * 2010-02-05 2011-08-11 中兴通讯股份有限公司 一种lte***中主同步信号检测与序列生成方法及装置
US20160112973A1 (en) * 2013-04-08 2016-04-21 Southeast University Main Synchronization Sequence Design Method for Global Covering Multi-Beam Satellite LTE
CN103475616A (zh) * 2013-08-26 2013-12-25 北京握奇数据***有限公司 一种并行帧同步检测方法及***
TW201521485A (zh) * 2013-11-01 2015-06-01 China Academy Of Telecomm Tech Ｄ２ｄ信號的傳輸方法和裝置
CN105264784A (zh) * 2014-03-17 2016-01-20 华为技术有限公司 同步方法、接收端及发送端
CN105519212A (zh) * 2014-08-19 2016-04-20 华为技术有限公司 同步信号发送方法、接收方法以及相关装置
CN105049394A (zh) * 2015-06-24 2015-11-11 山东航天电子技术研究所 一种基于克服大频偏同步序列的同步检测方法

Also Published As

Publication number Publication date
TW201935883A (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
CN107370699B (zh) 一种NB-IoT小区搜索***
KR101817290B1 (ko) Lte 통신 시스템의 물리 랜덤 액세스 채널 프리앰블 감지 방법 및 장치
EP2987370B1 (en) Secondary cell synchronization for carrier aggregation
CN101641925B (zh) 在考虑了频率偏移的情况下设定循环移位的方法
CN101295999B (zh) 一种随机接入前导的检测方法
CN101507347B (zh) 随机接入信道中接入突发的检测
KR101080906B1 (ko) 기준 신호 생성 장치 및 이를 이용한 프리앰블 시퀀스 검출 장치
JP2020519162A (ja) アップリンク同期タイミング偏差を決定するための方法および装置
CN102130883A (zh) 一种用于td-lte***时频同步的方法
KR101231512B1 (ko) 무선통신시스템의 셀 탐색에서 주파수 오프셋에 강한 심볼 동기 획득 장치 및 방법
CN104618289A (zh) 用于主同步信号检测的方法及装置
JP2011193476A (ja) 伝播ラウンドトリップ遅延を推定するための方法及び通信システム
WO2018177160A1 (zh) 一种估计定时位置的方法及装置
US9276693B2 (en) Apparatus and method for transmitting synchronization signal
CN108289070B (zh) 一种同步序列的发送方法、同步检测方法及装置
KR100620455B1 (ko) 직교주파수 분할 다중화 방식 시스템의 셀 탐색 장치 및 그방법
EP3618530A1 (en) Resource mapping method for demodulation reference signal and base station
CN101594168B (zh) 一种随机接入信道的前导码检测方法、装置及设备
CN102104951A (zh) 定时偏移估计方法及装置
CN102647382A (zh) 整数倍频偏估计方法及装置
CN106507467A (zh) 一种非实时lte上行链路数据定时同步的方法
CN102026231A (zh) 一种用于无线通信***的随机接入检测方法
TWI723248B (zh) 一種同步序列的發送方法、同步檢測方法及裝置
CN101388871B (zh) 一种基于正交频分复用***的同步新方法及***
CN109151986A (zh) Tdd-lte同步方法、装置、***、设备及存储介质