TWI717491B - 用於製造用以形成三維單片積體電路之結構的方法 - Google Patents

用於製造用以形成三維單片積體電路之結構的方法 Download PDF

Info

Publication number
TWI717491B
TWI717491B TW106111032A TW106111032A TWI717491B TW I717491 B TWI717491 B TW I717491B TW 106111032 A TW106111032 A TW 106111032A TW 106111032 A TW106111032 A TW 106111032A TW I717491 B TWI717491 B TW I717491B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon
composition
thickness
Prior art date
Application number
TW106111032A
Other languages
English (en)
Other versions
TW201802881A (zh
Inventor
克里斯多夫 菲古特
路多維克 艾卡諾特
碧煙 阮
瓦特 史瓦然貝區
丹尼爾 戴爾普瑞特
優娜特 拉杜
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201802881A publication Critical patent/TW201802881A/zh
Application granted granted Critical
Publication of TWI717491B publication Critical patent/TWI717491B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fuses (AREA)

Abstract

本發明係關於一種用於製造包含第一基板及半導體層之結構的方法，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該半導體層在該第一基板上延伸，該方法之特徵在於其包含以下步驟： (a)在該第一基板上提供第一結合金屬層， (b)提供第二基板，其依次包含： -半導體基底基板， -多個半導體外延層之堆疊，Six Ge1-x 層，其中0≤x≤1，該Six Ge1-x 層位於該堆疊的與該基底基板相對之表面處， -第二結合金屬層， (c)經由該第一結合金屬層及該第二結合金屬層來結合該第一基板及該第二基板，該結合步驟在低於或等於400℃之溫度下實施， (d)移除該第二基板之一部分從而在該第一基板上轉移該Six Ge1-x 層，該移除包含相對於該Six Ge1-x 層至少選擇性地化學蝕刻該第二基板之層。

Description

用於製造用以形成三維單片積體電路之結構的方法
發明領域 本發明係關於用於製造用以形成單片積體電路之結構的方法，以及意欲用於實行該方法之結構及基板。
發明背景 鑒於增加密度及減小電子組件之大小，三維(3D)單片積體電路尤其有前途，因為它們特別避免該等組件之未對準問題。
此類電路之製造涉及將半導體層轉移至已包含例如電晶體的至少一個電氣組件之基板上。
然而，當該組件可能在經受高於400℃之溫度時受損時，此種轉移為有爭議的。
實際上，迄今為止不存在使具有良好晶體品質之半導體層能夠轉移且僅涉及可在低於400℃之溫度下實行之步驟的方法。
因此，第一選項將為藉由將半導體層直接沉積至包含至少一個電子組件之基板上來形成半導體層。然而，在低於400℃之溫度下進行的此種沉積導致獲得不具有後續形成其他電子組件所需之晶體品質的多晶或非晶層。
另一選項將為使用Smart CutTM 方法，該方法對於將半導體層自施體基板轉移至受體基板而言係熟知的。此方法涉及藉由植入諸如氫及/或氦之原子種類來在施體基板中形成弱化區。然而，此植入在轉移層中產生缺陷，該等缺陷迄今為止僅可藉由在高於500℃之溫度下退火來處置。
所謂的BSOI (結合的絕緣體上矽)及BESOI (結合且回蝕的絕緣體上矽)技術可預期用來將矽層自結合的體基板轉移至包含至少一個電子組件之基板。然而，若所用溫度未超過400℃，則此等技術既不能使極薄層形成又不能使令人滿意的結合能量實現。
發明概要 因此，本發明之一目的在於設計用於製造包含第一基板及半導體層之結構的方法，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該半導體層在該第一基板上延伸，該方法使半導體層能夠具有期望應用所需的性質，且該方法在不使用高於400℃之溫度的情況下，提供半導體層與待獲得之第一基板之間的良好黏附。
根據本發明，提供用於製造包含第一基板及半導體層之結構的方法，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該半導體層在該第一基板上延伸，該方法特徵在於包含以下步驟： (a)在被稱為受體基板之第一基板上提供第一結合金屬層， (b)提供被稱為施體基板之第二基板，其依次包含： -半導體基底基板， -多個半導體外延層之堆疊，Six Ge1-x 層，其中0≤x≤1，該Six Ge1-x 層位於該堆疊的與基底基板相對之表面處， -第二結合金屬層， (c)經由第一及第二結合金屬層來結合第一基板及第二基板，該結合步驟在低於或等於400℃之溫度下實施， (d)移除第二基板之一部分從而在第一基板上轉移Six Ge1-x 層，該移除包含相對於Six Ge1-x 層至少選擇性地化學蝕刻第二基板之層。
因此，Six Ge1-x 層具有極佳晶體品質及高於鬆弛單晶矽層之電荷載體遷移率。因此，對於製造用於高效能及/或低功率應用之三維單片積體電路而言，所形成結構為最佳。
另一方面，金屬-金屬結合甚至在不超過400℃之溫度下提供強結合能量，此能量大體上高於在此種溫度下進行的電介質-電介質結合所提供之能量。此外，不同於電介質-電介質介面，金屬-金屬界面具有不被可能用於選擇性地蝕刻第二基板之至少一個層的氫氟酸溶液侵蝕的優點。
在本文中，「層A在層B上」型或「層B下伏於層A」型片語未必隱含層A及層B具有共有界面；它們實際上可由一或多個中間層分開。另一方面，片語「層A直接在層B上」意味層A及層B彼此接觸。
根據一實施例，第二基板包含介於Six Ge1-x 層與第二結合金屬層之間的電介質層。
該電介質層之厚度有利地介於10 nm與20 nm之間。
根據一實施例，基底基板為矽基板。
根據較佳實施例，堆疊自基底基板依次包含： -在其厚度上具有逐漸變化組成之矽-鍺層， -在其厚度上具有恆定組成之矽-鍺層， -Siy Ge1-y 層，其中0≤y≤1且y不同於x，該Siy Ge1-y 層具有與在其厚度上具有恆定組成之矽-鍺層(212)不同的組成，從而構成朝向Six Ge1-x 層之蝕刻障壁層， -Six Ge1-x 層。
尤其有利地： -在與基底基板相對之該層的表面處，在其厚度上具有逐漸變化組成之矽-鍺層的組成為Si0.8 Ge0.2 ， -在其厚度上具有恆定組成之矽-鍺層的組成為Si0.8 Ge0.2 ，該層之厚度介於0.5 μm與2 μm之間， -蝕刻障壁層之組成選自Si及Si0.6 Ge0.4 ，該層之厚度介於10 nm與50 nm之間， -Six Ge1-x 層之組成選自Si0.8 Ge0.2 、Si及Ge，該層之厚度介於5 nm及50 nm之間。
第一及第二結合金屬層可包含鈦、鎳、銅及/或鎢。
根據一實施例，步驟(b)包含以下連續步驟： -外延生長在其厚度上具有漸變組成之矽-鍺層， -外延生長在其厚度上具有恆定組成之矽-鍺層， -拋光具有恆定組成之矽-鍺層， -在拋光矽-鍺層上外延生長Siy Ge1-y 層，其中0≤y≤1且y不同於x，該Siy Ge1-y 層具有與在其厚度上具有恆定組成之矽-鍺層不同的組成， -在Siy Ge1-y 層上外延生長Six Ge1-x 層， -沉積第二結合金屬層。
根據一實施例，在外延生長Six Ge1-x 層之步驟與沉積第二結合金屬層之步驟之間，步驟(b)包含沉積電介質層之步驟。
在沉積電介質層之步驟之後，步驟(b)可包含對該層之緻密化退火。
尤其有利地，步驟(b)進一步包含在電介質層與第二結合金屬層之間形成二元或三元金屬合金層。
根據一實施例，步驟(d)包含藉由拋光來移出(withdrawing)基底基板之厚度的一部分，繼之以選擇性地蝕刻該基底基板之剩餘部分。
尤其有利地，蝕刻基底基板利用TMAH、KOH及/或HF:HNO3 溶液來進行。
另一方面，移除基底基板可繼之以藉助於SC1溶液及/或HF:H2 O2 :CH3 COOH溶液來選擇性地蝕刻具有恆定組成及漸變組成之矽-鍺層。
另一目的係關於用於製造三維單片積體電路之方法，該方法包含實行上述方法。
更精確而言，用於製造三維單片積體電路之此方法包含： -藉助於上述方法來製造包含第一基板及Six Ge1-x 層之結構，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該Six Ge1-x 層在該第一基板上延伸， -在Six Ge1-x 層中或Six Ge1-x 層上製造至少一個其他電子組件。
該方法的顯著之處在於，在該結構上實行之所有步驟均在低於或等於400℃之溫度下進行。
另一目的係關於可能由上述方法獲得之結構。
該結構包含第一基板及半導體層，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該半導體層在該第一基板上延伸，且該結構之特徵在於該半導體層為Six Ge1-x 層，其中0≤x≤1，且該結構在該第一基板與該半導體層之間包含金屬層。
根據一實施例，該結構進一步包含介於金屬層與半導體層之間的電介質層。
有利地，該結構在金屬層與電介質層之間包含二元或三元金屬合金層。
該至少一個電子組件可包含電晶體、記憶體、光偵測器、二極體、雷射、開關、放大器及/或濾波器。
另一目的係關於意欲用於上述方法中之施體基板。
此施體基板依次包含： -半導體基底基板， -多個半導體外延層之堆疊，Six Ge1-x 層，其中0≤x≤1，該Six Ge1-x 層位於該堆疊的與基底基板相對之表面處， -結合金屬層。
根據一實施例，施體基板進一步包含介於Six Ge1-x 層與金屬層之間的電介質層。
該電介質層可具有介於10 nm與20 nm之間的厚度。
根據一實施例，基底基板為矽基板。
根據一較佳實施例，堆疊自基底基板依次包含： -在其厚度上具有逐漸變化組成之矽-鍺層， -在其厚度上具有恆定組成之矽-鍺層， -Siy Ge1-y 層，其中0≤y≤1且y不同於x，該Siy Ge1-y 層具有與在其厚度上具有恆定組成之矽-鍺層不同的組成，從而構成朝向Six Ge1-x 層之蝕刻障壁層， -Six Ge1-x 層。
較佳實施例之詳細說明 圖1A至1C例示出施體基板之各種替代方案。
一般而言，施體基板依次包含： -基底基板20， -多個半導體外延層之堆疊21，堆疊21中之Six Ge1-x 層210，其中0≤x≤1，該Six Ge1-x 層位於該堆疊的與基底基板20相對之表面處，意欲將該層轉移至另一基板以形成最終結構， -結合金屬層22。
基底基板20具有半導體材料或不同半導體材料之堆疊。根據一特定實施例，基底基板具有體單晶矽。
在圖1A至1C中，將堆疊21表示為四個層213、212、211及210。然而，熟習此項技術者可在不脫離本發明之範疇的情況下改變層之數目及其組成，只要下伏於層210之層構成蝕刻障壁層即可。換言之，可能相對於層210對堆疊層中之至少一者實行選擇性蝕刻。
有利地，堆疊層為矽、鍺及/或矽-鍺層。可能使用GaP，因為此材料具有接近於矽之晶格參數。熟習此項技術者能夠視層210所要的性質來選擇每一層之組成(該組成可視情況在厚度上恆定或漸變)。
根據較佳實施例，藉由在基底基板20上外延所形成之層213為在其厚度上具有逐漸變化組成之SiGe層，以使得該層(亦即，在與基底基板20相對之表面處)之最終組成為例如Si0.8 Ge0.2 。
具有與層213之最終組成(在此實例中，亦即，Si0.8 Ge0.2 )同樣組成的矽-鍺層212藉由在該層213上外延來形成。層212之組成在其厚度上恆定。層212為厚的，亦即通常具有介於0.5 μm與2 μm之間的厚度。尤其有利地，在繼續外延之前執行對層212之表面的拋光。
具有與層212之材料不同的材料之層211 (例如若層212具有Si0.8 Ge0.2 ，則層211具有矽或Si0.6 Ge0.4 )藉由在層212上外延來形成。層211之厚度為約10 nm至50 nm。層211為朝向下伏層212、213之蝕刻障壁層。熟習此項技術者能夠選擇層211之組成來提供足夠的蝕刻選擇性，以使得蝕刻基底基板及/或層212、213不侵蝕上覆層210。
層210藉由在層211上外延來形成。意欲將層210轉移至另一基板上以形成最終結構，如下文將要解釋的。層210具有與構成蝕刻障壁層211之材料不同的材料。例如，層210具有組成Six Ge1-x ，其中0≤x≤1，該層之材料可能取決於朝向下伏層211之晶格參數差異而受限。例如，層210可具有Si0.8 Ge0.2 、矽或鍺。層210之厚度通常介於5 nm與50 nm之間。
金屬層22可由以下材料中之一者形成：鎳、銅、鎢、鈦。該層一般藉由以下技術中之一者來沉積：物理蒸氣沉積(PVD)、電沉積、化學蒸氣沉積(CVD)。金屬層22之厚度通常介於10 nm與1000 nm之間。
在圖1A之實施例中，將金屬層22直接沉積至層210上。
在圖1B之實施例中，在沉積金屬層22之前，將電介質層23沉積至層210上。此種電介質層對於需要埋入式氧化物之背閘極型應用尤其令人感興趣。該電介質層有利地具有極低的厚度(通常介於10 nm與20 nm之間)。此種薄層因此不藉由可能的HF蝕刻來改變，因為對於此厚度範圍而言邊緣侵蝕表面低。電介質層23一般藉由以下技術中之一者來沉積：電漿增強化學蒸氣沉積(PECVD)、原子層沉積(ALD)、低壓化學蒸氣沉積(LPCVD)、PVD。沉積該電介質層可繼之以緻密化退火。
在圖1C之實施例中，在沉積金屬層22之前，將二元或三元金屬合金層24沉積至電介質層23上。層24具有促進金屬層22黏附至電介質層23上之優點。
因此形成之施體基板可結合至被稱為受體基板之另一基板，該受體基板包含可能受高於400℃之溫度損壞的至少一個電子組件。
此種電子組件可例如為電晶體、記憶體、光偵測器、二極體、雷射、開關、放大器、濾波器或此等組件之組合。
圖2例示出受體基板1之一實施例。
該基板1包含例如具有體矽之基底基板20，該基底基板支撐含有多個電晶體10之電介質層13。該等電晶體屬於FinFET (鰭片場效電晶體)型，其具有非平面結構。
為將受體基板結合至施體基板，結合金屬層11有利地形成於意欲形成結合界面之受體基板1的表面上。該結合金屬層11可由以下材料中之一者製成：鎳、鈦、鎢、銅。
然後，如圖3中所例示，施體基板及受體基板經由結合層22及11來結合。在此圖解中，施體基板為圖1A之基板，但它可自然地為圖1B或圖1C之基板。
此種金屬-金屬結合可在低溫下，亦即在低於400℃之溫度下進行，而提供高結合能量。因此，結合步驟不損壞電子組件10。
另一方面，若背閘極功能在最終結構中為必需的，則金屬層11、22可實現此功能。
參考圖4，藉由實行至少一個蝕刻步驟來將層210自施體基板轉移至受體基板，從而將層210自基板2之下伏層拆離。該蝕刻朝向層210必須為選擇性的，以免損壞層210。
首先，可實行對基底基板20之機械拋光(亦被稱為「研磨」)。此拋光可包括第一粗拋光步驟，該第一粗拋光步驟繼之以細拋光步驟。因此，可移出大多數基底基板20直至剩餘幾微米厚度。
其次，基底基板20之剩餘部分可藉由乾式拋光或化學蝕刻來移除。在矽基板的情況下，蝕刻組成物有利地為TMAH、KOH或HF:HNO3 。
第三，層213及212可藉由乾式蝕刻或化學蝕刻來移出。在矽-鍺層的情況下，蝕刻組成物可為組成物SC1 (NH4 OH:H2 O2 :H2 O)或HF:H2 O2 :CH3 COOH。
可能地，若蝕刻選擇性容許，則層211亦可藉由蝕刻來移出。另外，該層211可藉由乾式拋光來移出。
任擇地，不同的上述蝕刻步驟可藉由組合不同蝕刻組成物來實行。熟習此項技術者能夠視待蝕刻之材料來定義適合的組成物。
自圖4中所表示之結構看，可在Six Ge1-x 層210中或在Six Ge1-x 層210上製造至少一個其他電子組件(未例示)。
最後，方才所描述之實例無疑僅為特定的且決不限制關於本發明之應用領域的說明。
1‧‧‧第一基板 10‧‧‧電子組件 11‧‧‧第一結合金屬層 12、20‧‧‧基底基板 13、23‧‧‧電介質層 2‧‧‧第二基板 21‧‧‧堆疊 210‧‧‧SixGe1-x層 211‧‧‧SiyGe1-y層 212、213‧‧‧矽-鍺層 22‧‧‧第二結合金屬層 24‧‧‧金屬合金層
本發明之其他特性及優點將自參考隨附圖式之以下詳細說明中顯現，在該等隨附圖式中： -圖1A至1C為根據本發明之各種實施例的施體基板之截面圖， -圖2為包含至少一個電子組件之受體基板的截面圖， -圖3及4例示出用於製造根據本發明之一實施例之結構的方法之連續步驟。
要闡明的是，為圖式之易讀性起見，所例示的不同元件未必按比例表示。一圖式到另一圖式中同樣的參考符號指示同樣的元件或提供相同功能之元件。
10‧‧‧電子組件
11‧‧‧第一結合金屬層
12、20‧‧‧基底基板
13‧‧‧電介質層
21‧‧‧堆疊
210‧‧‧SixGe1-x層
211‧‧‧SiyGe1-y層
212、213‧‧‧矽-鍺層
22‧‧‧第二結合金屬層

Claims (22)

  1. 一種用於製造包含一第一基板及一半導體層之一結構的方法，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該半導體層在該第一基板上延伸，該方法之特徵在於其包含以下步驟：(a)在該第一基板上提供一第一結合金屬層，(b)提供一第二基板，其依次包含：-一半導體基底基板，-多個半導體外延層之一堆疊，一SixGe1-x層，其中0
    Figure 106111032-A0305-02-0016-1
    x
    Figure 106111032-A0305-02-0016-2
    1，該SixGe1-x層位於該堆疊的與該基底基板相對之表面處，-一第二結合金屬層，(c)經由該第一結合金屬層及該第二結合金屬層來結合該第一基板及該第二基板，該結合步驟在低於或等於400℃之溫度下實施，(d)移除該第二基板之一部分從而在該第一基板上轉移該SixGe1-x層，該移除包含相對於該SixGe1-x層至少選擇性地化學蝕刻該第二基板之一層。
  2. 如請求項1之方法，其中該第二基板包含介於該SixGe1-x層與該第二結合金屬層之間的一電介質層。
  3. 如請求項2之方法，其中該電介質層之厚度介於10nm與20nm之間。
  4. 如請求項1之方法，其中該基底基板為一 矽基板。
  5. 如請求項1或2之方法，其中該堆疊自該基底基板依次包含：-一在其厚度上具有逐漸變化組成之矽-鍺層，-一在其厚度上具有恆定組成之矽-鍺層，-一SiyGe1-y層，其中0
    Figure 106111032-A0305-02-0017-3
    y
    Figure 106111032-A0305-02-0017-4
    1且y不同於x，該SiyGe1-y層具有與該在其厚度上具有恆定組成之矽-鍺層不同的組成，從而構成朝向該SixGe1-x層之一蝕刻障壁層，-該SixGe1-x層。
  6. 如請求項5之方法，其中：-在該在其厚度上具有逐漸變化組成之矽-鍺層相對於該基底基板之表面處，該層的組成為Si0.8Ge0.2，-該在其厚度上具有恆定組成之矽-鍺層的組成為Si0.8Ge0.2，該層之厚度介於0.5μm與2μm之間，-該蝕刻障壁層之組成選自Si及Si0.6Ge0.4，該層之厚度介於10nm與50nm之間，-該SixGe1-x層之組成選自Si0.8Ge0.2、Si及Ge，該層之厚度介於5nm及50nm之間。
  7. 如請求項1或2之方法，其中該第一結合金屬層及該第二結合金屬層包含鈦、鎳、銅及/或鎢。
  8. 如請求項1或2之方法，其中步驟(b)包含以下依次步驟：-外延生長一具有漸變組成之矽-鍺層，-外延生長一具有恆定組成之矽-鍺層， -拋光該具有恆定組成之矽-鍺層，-在該經拋光之矽-鍺層上外延生長一SiyGe1-y層，其中0
    Figure 106111032-A0305-02-0018-5
    y
    Figure 106111032-A0305-02-0018-6
    1且y不同於x，該SiyGe1-y層具有與該在其厚度上具有恆定組成之矽-鍺層不同的組成，-在該SiyGe1-y層上外延生長該SixGe1-x層，-沉積該第二結合金屬層。
  9. 如請求項8之方法，其中在外延生長該SixGe1-x層之該步驟與沉積該第二結合金屬層之該步驟之間，步驟(b)包含沉積一電介質層之一步驟。
  10. 如請求項9之方法，其中在沉積該電介質層之該步驟之後，步驟(b)包含對該層之一緻密化退火。
  11. 如請求項9之方法，其中步驟(b)進一步包含在該電介質層與該第二結合金屬層之間形成一個二元或三元金屬合金層。
  12. 如請求項1或2之方法，其中步驟(d)包含藉由拋光來移出(withdrawing)該基底基板之厚度的一部分，繼之以選擇性地蝕刻該基底基板之剩餘部分。
  13. 如請求項12之方法，其中蝕刻該基底基板利用一TMAH、KOH及/或HF：HNO3溶液來進行。
  14. 如請求項12之方法，其中移除該基底基板繼之以藉助於一SC1溶液及/或一HF：H2O2：CH3COOH溶液來選擇性地蝕刻該等具有恆定組成及漸變組成之矽-鍺層。
  15. 一種用於製造三維單片積體電路之方法， 其特徵在於其包含：-藉助於如請求項1至14中任一項之方法來製造包含一第一基板及一SixGe1-x層之一結構，該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，該SixGe1-x層在該第一基板上延伸，-在該SixGe1-x層中或該SixGe1-x層上製造至少一個其他電子組件，其中，在該結構上實行之所有該等步驟均在低於或等於400℃之溫度下進行。
  16. 一種包含一第一基板及一半導體層之結構：-該第一基板包含可能受高於400℃之溫度損壞的至少一個電子組件，及-該半導體層在該第一基板上延伸，該結構之特徵在於該半導體層為一SixGe1-x層，其中0
    Figure 106111032-A0305-02-0019-7
    x
    Figure 106111032-A0305-02-0019-8
    1，且該結構在該第一基板之至少一個電子組件與該半導體層之間依次包含：-一金屬層，-一個二元或三元金屬合金層，及-一電介質層。
  17. 如請求項16之結構，其中該至少一個電子組件包含一電晶體、一記憶體、一光偵測器、一個二極體、一雷射、一開關、一放大器及/或一濾波器。
  18. 一種用於實行如請求項1至14中任一項之 方法的基板，該基板之特徵在於其依次包含：-一半導體基底基板，-多個半導體外延層之一堆疊，一SixGe1-x層，其中0
    Figure 106111032-A0305-02-0020-9
    x
    Figure 106111032-A0305-02-0020-10
    1，該SixGe1-x層位於該堆疊的與該基底基板相對之該表面處，-一結合金屬層。
  19. 如請求項18之基板，其進一步包含介於該SixGe1-x層與該金屬層之間的一電介質層。
  20. 如請求項19之基板，其中該電介質層具有介於10nm與20nm之間的厚度。
  21. 如請求項18至20中任一項之基板，其中該基底基板為一矽基板。
  22. 如請求項18至20中任一項之基板，其中該堆疊自該基底基板依次包含：-一在其厚度上具有逐漸變化組成之矽-鍺層，-一在其厚度上具有恆定組成之矽-鍺層，-一SiyGe1-y層，其中0
    Figure 106111032-A0305-02-0020-11
    y
    Figure 106111032-A0305-02-0020-12
    1且y不同於x，該SiyGe1-y層具有與該在其厚度上具有恆定組成之矽-鍺層不同的組成，從而構成朝向該SixGe1-x層之一蝕刻障壁層，-該SixGe1-x層。
TW106111032A 2016-03-31 2017-03-31 用於製造用以形成三維單片積體電路之結構的方法 TWI717491B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1652768A FR3049761B1 (fr) 2016-03-31 2016-03-31 Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
FR1652768 2016-03-31
??1652768 2016-03-31

Publications (2)

Publication Number Publication Date
TW201802881A TW201802881A (zh) 2018-01-16
TWI717491B true TWI717491B (zh) 2021-02-01

Family

ID=58009868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111032A TWI717491B (zh) 2016-03-31 2017-03-31 用於製造用以形成三維單片積體電路之結構的方法

Country Status (8)

Country Link
US (1) US11205702B2 (zh)
EP (1) EP3437121B1 (zh)
KR (1) KR102323616B1 (zh)
CN (1) CN109075036B (zh)
FR (1) FR3049761B1 (zh)
SG (1) SG11201808193SA (zh)
TW (1) TWI717491B (zh)
WO (1) WO2017167976A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102607828B1 (ko) * 2021-05-28 2023-11-29 아주대학교산학협력단 모놀리식 3차원 집적 회로 및 이의 제조 방법
KR102596333B1 (ko) 2021-11-16 2023-10-31 재단법인대구경북과학기술원 모놀리식 3차원 집적 구조, 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128868A1 (en) 2004-12-24 2008-06-05 Tracit Technologies Method of Transferring a Circuit Onto a Ground Plane
TW201143123A (en) 2010-02-05 2011-12-01 Ibm Layer transfer using boron-doped SiGe layer
TW201539725A (zh) 2014-03-28 2015-10-16 Taiwan Semiconductor Mfg Co Ltd 積體電路結構

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414276A (en) * 1993-10-18 1995-05-09 The Regents Of The University Of California Transistors using crystalline silicon devices on glass
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
KR100442105B1 (ko) * 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
KR101003542B1 (ko) * 2008-10-14 2010-12-30 이상윤 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원반도체 장치
FR2864336B1 (fr) 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
US20050280081A1 (en) * 2004-06-16 2005-12-22 Massachusetts Institute Of Technology Semiconductor devices having bonded interfaces and methods for making the same
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
GB2467934B (en) 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Photovoltaic cell
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
US8742476B1 (en) * 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8405201B2 (en) * 2009-11-09 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure
CN109390215B (zh) * 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
CN103348473B (zh) 2010-12-24 2016-04-06 斯兰纳半导体美国股份有限公司 用于半导体装置的富陷阱层
CN103208472B (zh) * 2012-01-12 2016-03-02 稳懋半导体股份有限公司 具有三维元件的复合物半导体集成电路
SG11201407282XA (en) * 2012-07-31 2015-01-29 Univ Nanyang Tech Semiconductor device and method for forming the same
KR20140113151A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법
FR3006236B1 (fr) * 2013-06-03 2016-07-29 Commissariat Energie Atomique Procede de collage metallique direct

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128868A1 (en) 2004-12-24 2008-06-05 Tracit Technologies Method of Transferring a Circuit Onto a Ground Plane
TW201143123A (en) 2010-02-05 2011-12-01 Ibm Layer transfer using boron-doped SiGe layer
TW201539725A (zh) 2014-03-28 2015-10-16 Taiwan Semiconductor Mfg Co Ltd 積體電路結構

Also Published As

Publication number Publication date
CN109075036A (zh) 2018-12-21
FR3049761B1 (fr) 2018-10-05
SG11201808193SA (en) 2018-10-30
US20200295138A1 (en) 2020-09-17
TW201802881A (zh) 2018-01-16
KR102323616B1 (ko) 2021-11-08
EP3437121A1 (en) 2019-02-06
WO2017167976A1 (en) 2017-10-05
EP3437121B1 (en) 2022-05-11
US11205702B2 (en) 2021-12-21
CN109075036B (zh) 2023-07-28
FR3049761A1 (fr) 2017-10-06
KR20180132091A (ko) 2018-12-11

Similar Documents

Publication Publication Date Title
TWI793755B (zh) 用於功率及rf應用的工程基板結構
CN105990375B (zh) Goi衬底上的光电子和cmos集成
US20200280298A1 (en) Heterostructure and method of fabrication
US10930576B2 (en) Gallium-nitride based devices implementing an engineered substrate structure
US20050082526A1 (en) Techniques for layer transfer processing
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
TWI787859B (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
CN114156181A (zh) 用于功率器件的氮化镓外延结构
KR20190118186A (ko) 가공된 기판에 통합된 무선 주파수 디바이스
KR20080040638A (ko) 무 전위의 변형 결정질 막의 제조 방법
US7695564B1 (en) Thermal management substrate
TWI717491B (zh) 用於製造用以形成三維單片積體電路之結構的方法
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
CN110752218A (zh) 一种多层soi及其制备方法
US10427937B2 (en) Method for producing a multilayer MEMS component, and corresponding multilayer MEMS component
KR101841359B1 (ko) 모놀리틱 3차원 반도체 구조물 및 이의 제조방법
KR20140129116A (ko) 결정질 반도체 재료의 박층 제공방법 및 관련 구조 및 장치
CN113314394B (zh) 一种半导体衬底及半导体结构的制备方法