TWI715364B - 電壓調節方法及相應裝置 - Google Patents

電壓調節方法及相應裝置 Download PDF

Info

Publication number
TWI715364B
TWI715364B TW108146897A TW108146897A TWI715364B TW I715364 B TWI715364 B TW I715364B TW 108146897 A TW108146897 A TW 108146897A TW 108146897 A TW108146897 A TW 108146897A TW I715364 B TWI715364 B TW I715364B
Authority
TW
Taiwan
Prior art keywords
input voltage
drop
voltage
threshold
circuit
Prior art date
Application number
TW108146897A
Other languages
English (en)
Other versions
TW202101910A (zh
Inventor
李基 楊
羅爾夫 雷格奎斯特
休 湯瑪斯 梅爾
Original Assignee
新加坡商 聯發科技（新加坡）私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商 聯發科技（新加坡）私人有限公司 filed Critical 新加坡商 聯發科技（新加坡）私人有限公司
Application granted granted Critical
Publication of TWI715364B publication Critical patent/TWI715364B/zh
Publication of TW202101910A publication Critical patent/TW202101910A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本發明揭露了一種電壓調節方法及相應裝置。電壓調節方法包括通過第一機制和不同於該第一機制的第二機制來感測處理電路的輸入電壓；以及通過以下方式調節該輸入電壓：使用第一機制調節該輸入電壓的第一下降；以及使用第二機制調節該輸入電壓在第一下降之後的隨後下降。本發明的電壓調節方法及相應裝置可以減輕電壓下降。

Description

電壓調節方法及相應裝置
本公開總體上涉及移動通信，並且更具體地，涉及雙閾值時脈控制(dual threshold clock control，簡寫為DTCC)。
除非本文另外指出，否則本節中描述的方法不是後面列出的申請專利範圍的現有技術，並且不被包括在本節中而被承認為現有技術。
常規地，在諸如晶片上系統(SoC)的電子設備中使用功率管理集體電路(PMIC)進行功率管理。使用PMIC進行環回(loopback)的遙感響應時間通常為0.5微秒(μs)或更長。但是，在高頻應用中，這種響應時間趨於過長，因此，PMIC將無法抑制高頻應用中的電壓下降(droop)。
為解決以上問題，特提供以下技術方案。
根據本發明的第一方面，揭露了一種示範性的電壓調節方法，包括：通過第一機制和不同於該第一機制的第二機制來感測處理電路的輸入電壓；以及通過以下方式調節該輸入電壓：使用該第一機制調節該輸入電壓的第一下降；以及使用該第二機制調節該輸入電壓在該第一下降之後的隨後下降。
根據本發明的第二方面，揭露了一種示範性的電壓調節裝置，包括：雙閾值時脈控制電路，包括第一機制和第二機制，該雙閾值時脈控制電路能夠：感測處理電路的輸入電壓；使用該第一機制調節該輸入電壓的第一下降； 以及使用該第二機制調節該輸入電壓在該第一下降之後的隨後下降。
在閱讀了在各種圖表和圖形中所圖示的優選實施例的下述詳細說明書之後，本發明的這些和其他目的對本領域普通技術人員來說無疑將變得明顯。
貫穿下述的說明書和申請專利範圍而使用了某些術語，其涉及特定的元件。如本領域技術人員將理解的那樣，電子裝備製造商可能透過不同的名稱提及元件。本文檔並不打算在那些名稱不同但不是在功能上不同的元件之間進行區分。在下述的說明書中並且在申請專利範圍中，術語"包含"和"包括"以開放的方式進行使用，並且因此應被解釋成意味著“包括，但不限於……”。同樣，術語"結合"旨在意味著或者間接的或者直接的電連接。因此，如果一個裝置結合至另一裝置，則此連接可透過直接的電連接，或者透過藉由其他裝置和連接的間接的電連接。
本公開的目的是提供一種解決方案、方式、概念和/或技術，以防止或以其他方式減輕第一下降和隨後的下降（例如，第二下降甚至第三下降）或直流（direct-current，簡寫為DC）下降。 在根據本公開的提出的方案下，可以利用離散時間紋波相關校正（discrete-time ripple correlation correction，簡寫為DRCC）的組合來防止或以其他方式減輕第一下降，並且可以使用電源電壓掃描（supply voltage scanning）來防止或以其他方式減輕隨後的下降，以便同時受益於DRCC和電源電壓掃描。
第1圖示出了根據本公開的實施方式的雙閾值時脈控制的示例場景100。 在方案100中，DRCC和電源電壓掃描的組合被用於提供雙閾值時脈控制，以防止或減輕所關注的電壓的下降（例如，保護到處理電路的輸入電壓）。
DRCC的技術涉及相對於被感測/監視和調節的電壓（例如，到處理電路的被保護的輸入電壓）的電壓電平的高速採樣和增量電壓的跟踪。當感測到所監視的電壓電平的下降時，DRCC發送時脈門控信號（clock gating signal）（在第1圖中標記為“ DRCC時脈分頻（clock divide）”）以抖動（dither）所關注電壓的時脈頻率。即，DRCC時脈將進入處理電路的時脈頻率分頻以降低功耗。
參照第1圖，在方案100中，DRCC監視並跟踪（作為增量）比所關注的電壓（例如，到處理電路的電源電壓DVDD）低的增量電壓，作為DRCC閾值（雙閾值時脈控制的第一閾值電壓）。當所關注的電壓下降到第一下降區域中的DRCC閾值以下時，DRCC時脈將進入處理電路的時脈頻率分頻，以降低功耗，從而防止進一步的電壓下降。也就是說，由於環路變換（loop transform），電壓回彈。假設DRCC閾值跟踪電源電壓DVDD，則不會為DC下降區域中的後續下降觸發DRCC。
DRCC以短的響應時間（例如，2〜3納秒（ns））快速起作用，並且因此適合於感測和調節通常主要由di / dt，以及由晶片晶圓的電容以及晶片封裝的電感引起的電壓的第一下降（由於初始負載造成的電壓諧振（voltage tanking））。 當DRCC低通濾波所關注的電壓（例如DVDD）以跟踪低通濾波電壓時，DRCC的檢測閾值可能約為低通濾波電壓的3％。 有利地，將不需要負載線補償。 但是，由於低通濾波，DRCC可能適用於在相對較高的頻率範圍內而不是在中或低頻範圍內感測和調節電壓下降。 這是因為中頻或低頻範圍內的電壓變化可能是DRCC的直流電壓，因此DRCC無法檢測到。
電源電壓掃描的技術可以涉及用類比數位轉換器（ADC）對所感測到的電壓進行數位化，並進行編碼以進行後處理，以基於數位化的輸入電壓確定封裝了處理電路的晶片內部的最小電壓。因此，電源電壓掃描的技術可以被視為晶圓上（on-die）監視電壓比較器。當感測到所監視的電壓電平中的後續下降（例如，由封裝的片上電容器之間的電感之間的負載瞬變引起的紋波）時，電源電壓掃描還可發送時脈門控信號（在第1圖中標記為“ SESv6時脈分頻”）以抖動所關注電壓的時脈頻率。也就是說，當所關注的電壓下降到電源電壓掃描閾值（其為雙閾值時脈控制的第二閾值電壓）以下時，電源電壓掃描可能會使所關注電壓的時脈頻率抖動。即，電源電壓掃描可以對進入處理電路的時脈頻率進行時脈分頻，以降低功耗。
參照第1圖，在場景100中，電源電壓掃描監視所關注的電壓（例如，到處理電路的電源電壓DVDD）。 當所關注的電壓下降到DC下降區域中的電源電壓掃描閾值（在第1圖中標記為“ SESV6閾值”）以下時，電源電壓掃描可以發送信號（在第1圖中標記為“ SESV6時脈分頻”） 通過時脈分頻進入處理電路的時脈頻率以降低功耗，從而防止進一步的電壓下降。 這將使所得的電壓（resultant voltage）保持高於第二閾值電壓，並且不再下降。
電源電壓掃描的響應時間（例如2〜10微秒（µs））可能比DRCC的響應時間長，因此可能適用於由印刷電路板（PCB）的電容確定的第二下降（甚至第三下降），其中印刷電路板上安裝有處理電路，並且具有PMIC受限的帶寬響應。 檢測閾值或電源電壓掃描閾值（其為雙閾值時脈控制的第二閾值電壓）可以是絕對電壓電平（例如，為PMIC設置（PMIC setting）的7％至8％），其可以基於帶隙（bandgap）。 有利地，電源電壓感測可以補充DRCC，因為根據本公開的電源電壓感測可以適合於感測和調節中低頻範圍內的電壓下降。
在第1圖中，深色實線表示根據本公開的沒有雙閾值時脈控制保護的輸入電壓（例如，到處理電路的電源電壓DVDD）。沒有保護，輸入電壓將遭受第一下降（例如，由於di / dt）和一個或多個隨後下降（例如，由於波紋）。利用根據本公開的雙閾值時脈控制的保護，可以調節輸入電壓以防止或減輕下降。特別地，通過利用雙閾值時脈控制來調節輸入電壓，可以得到由虛線表示的所得的電壓。如第1圖所示，所得的電壓的第一下降不會像沒有保護時那樣跌到DRCC閾值（或第一閾值電壓）以下。此外，第二下降可以被減輕或以其他方式最小化，使得合成電壓可以保持在SESV6閾值（或第二閾值電壓）附近並高於SESV6閾值（或第二閾值電壓）。
第2圖說明根據本發明的實施方案的用於雙閾值時脈控制的實例DTCC電路200。 DTCC電路200可以包括電源電壓掃描電路210，積體時脈門控（integrated clock gating，簡寫為ICG）電路220和DRCC電路230。如上所述，DRCC電路230可以形成第一機制，並且執行相應的功能。如上所述，電源電壓掃描電路210和ICG電路220可以一起形成第二機制，並執行相應的功能。
如第2圖（A）所示， DRCC電路230和電源電壓掃描電路210可以耦合以從振盪器時脈電路（oscillator clock circuit，簡寫為OCC）接收時脈信號（在第2圖中標記為“ Clk”）。此外，DRCC電路230和電源電壓掃描電路210可以耦合（未示出）以感測處理電路的輸入電壓（例如電源電壓DVDD）。處理電路可以是例如但不限於中央處理單元（CPU）、圖形處理單元（GPU）或視覺處理單元（VPU）。值得注意的是，儘管第2圖中的DTCC電路200被描述為與處理電路分離並且耦合到處理電路，但是在各種實施方式中，DTCC電路200可以是處理電路的組成部分（例如，在晶圓上）並且被封裝在單個晶片內。
在根據本公開的提出的方案下，DTCC電路200可能能夠通過執行多個操作來進行雙閾值時脈控制。例如，DTCC電路200可以感測處理電路的輸入電壓，並且DTCC電路200可以調節輸入電壓以防止或減輕電壓下降。在一些實施方案中，DTCC電路200可使用第一機制（例如，DRCC電路230）來調節輸入電壓的第一下降。另外，DTCC電路200可以使用第二機制（例如，電源電壓掃描電路210和ICG電路220）來調節輸入電壓在第一下降之後的後續下降。
在一些實施方式中，在調節輸入電壓的第一下降時，DTCC電路200可能能夠在第一頻率範圍（例如，高頻範圍）中調節輸入電壓的第一下降。此外，在調節輸入電壓的後續下降時，DTCC電路200能夠在低於第一頻率範圍的第二頻率範圍（例如，中低頻範圍）中調節輸入電壓的後續下降。
在一些實施方式中，DTCC電路200可能能夠響應於輸入電壓的第一下降降至低於第一閾值電壓（例如，第1圖中的DRCC閾值），調節輸入電壓的第一下降。另外，在調節輸入電壓的後續下降時，DTCC電路200能夠響應於輸入電壓的後續下降降至低於第一閾值電壓的第二閾值電壓（例如，第1圖中的SESV6閾值）以下而調節輸入電壓的後續下降。
在一些實施方式中，在調節輸入電壓的第一下降時，DRCC電路230可能能夠執行許多操作。例如，DRCC電路230可以對輸入電壓進行低通濾波並跟踪經低通濾波的輸入電壓。此外，DRCC電路230可以響應於低通濾波後的輸入電壓下降到第一閾值電壓以下來抖動輸入電壓的時脈頻率。
在一些實施方式中，在調節輸入電壓的第二下降時，電源電壓掃描電路210可以執行許多操作。例如，電源電壓掃描電路210可以能夠數位化輸入電壓。在輸入電壓下降到低於第二閾值電壓（第二閾值電壓低於第一閾值電壓）的情況下，電源電壓掃描電路210能夠基於數位化的輸入電壓確定要施加到輸入電壓的時脈門控量（amount of clock gating）。而且，電源電壓掃描電路210可以能夠使用ICG電路220來抖動輸入電壓的時脈頻率。
在一些實施方式中，在使用ICG電路220來抖動輸入電壓的時脈頻率時，電源電壓掃描電路210能夠向ICG電路220提供使能信號（例如，下降時脈使能信號，第2圖中標記為 “ DrpClkEn”）。此外，ICG電路220可以將多個型樣（pattern）之一應用於使能信號。在一些實施方式中，在應用各個型樣時，ICG電路220可以能夠在每個時脈週期從左到右依次應用二進位值串的各個型樣。
第3圖示出了根據本公開的實施方式的DTCC電路200所利用的表300。 在一些實施方式中，在施加多個型樣中的一個時，ICG電路220可以能夠應用多個型樣中的對應型樣，其中該對應型樣與施加到輸入電壓的時脈頻率的時脈門控量相對應。 即，電源電壓掃描電路210可以首先確定要由ICG電路220施加的時脈門控的數量，然後生成具有一系列與時脈門控的數量相對應的二進位值的型樣的下降時脈使能信號。 例如，當電源電壓掃描電路210確定執行50％時脈門控時，在下降時脈使能信號中的下降使能型樣可以是“ 01”（例如，通過對與“ 0”相對應的時脈週期進行時脈門控，並對與“ 1”相對應的時脈週期不進行時脈門控）。作為另一示例，當電源電壓掃描電路210確定執行25％的時脈門控時，在下降時脈使能信號中的下降使能型樣可以是“ 0111”（例如，通過對與“ 0”相對應的時脈週期進行時脈門控，並對與“ 1”相對應的時脈週期不進行時脈門控）。 作為另一示例，當電源電壓掃描電路210確定執行75％的時脈門控時，在下降時脈使能信號中的下降使能型樣可以是“ 0001”（例如，通過對與“ 0”相對應的時脈週期進行時脈門控，並對與“ 1”相對應的時脈週期不進行時脈門控）。 在每種情況下，ICG電路220可以在每個時脈週期從左到右依次施加二進位值串的各個型樣。 例如，對於50％的時脈門控，ICG電路220可以首先施加“ 0”（例如，時脈門控使能），然後施加“ 1”（例如，時脈門控被禁止）。
返回第2圖的部分（B），在一些實現中，第一機制（例如，DRCC電路230）的響應時間可以小於10納秒（ns）。 此外，在調節輸入電壓的第一下降時，當輸入電壓的下降頻率大於100MHz時，第一機制可以能夠調節輸入電壓的第一下降。
同樣如第2圖的部分（B）所示，在一些實現中，第二機制（例如，電源電壓掃描電路210和ICG電路230）的響應時間可以在10ns與500ns之間。 此外，在調節輸入電壓的第二下降時，第二機制可以能夠在輸入電壓的下降頻率在2MHz至100MHz之間時調節輸入電壓的第二下降。 相比之下，使用PMIC進行遙感的響應時間可能為5 µs，而對PMIC有效的下降頻率約為2 MHz。
第4圖示出了根據本公開的實施方式的示例裝置400。 裝置400可以是例如但不限於封裝晶片或晶片組形式的SoC設備。 備選地，裝置400可以是其中可以實現根據本公開的雙閾值時脈控制的不同類型的電子裝置。
在第4圖所示的示例中，裝置400可以包括多CPU系統，該多CPU系統具有由CPU 0〜CPU n表示的一個或多個CPU，其中n是大於或等於1的正整數。CPU 0〜CPU n中的每個可以配備有DTCC電路200以提供雙閾值時脈控制，以防止或減輕電壓下降。另外地或可替代地，裝置400可以包括GPU和/或VPU。 GPU和VPU中的每一個可以配備有DTCC電路200以提供雙閾值時脈控制，以防止或減輕電壓下降。另外地或替代地，裝置400可以包括DTCC電路200，該DTCC電路200提供雙閾值時脈控制，以防止或減輕裝置400的一個或多個其他電路（未示出）中的電壓下降。上面關於第1圖〜第3圖描述的雙閾值時脈控制的功能和特徵適用於裝置400中的DTCC電路200。相應地，為了簡潔起見，未提供裝置400中的DTCC電路200的詳細描述，以避免冗餘。
第5圖示出了根據本公開的實施方式的示例過程500。過程500可以是根據本公開的關於雙閾值時脈控制的各種過程、場景、方案、解決方式、概念和技術或其組合的部分或全部的示例實現。過程500可以表示DTCC電路200和/或裝置400的特徵的實現的一個方面。過程500可以包括一個或多個操作、動作或功能，如框510和520以及子框522和524中的一個或多個所示。儘管被示為離散的塊，但是根據期望的實現，過程500的各個塊可以被劃分為附加的塊、被組合為更少的塊或被消除。此外，過程500的框可以按照第5圖所示的順序或以其他順序執行。此外，過程500的一個或多個框可以重複一次或多次。過程500可以由DTCC電路200和/或裝置400實現。僅出於說明性目的而非限制，下面在DTCC電路200的上下文中描述過程500。過程500可以在框510處開始。
在510處，過程500可以包括DTCC電路200利用第一機制（例如，DRCC電路230）和與第一機制不同的第二機制（例如，電源電壓掃描電路210）來感測處理電路的輸入電壓 。過程500可以從510進行到520。
在520處，過程500可以涉及由子塊522和524表示的DTCC電路200調節輸入電壓。
在522處，過程500可以涉及DRCC電路230調節輸入電壓的第一下降。過程500可以從522進行到524。
在524處，過程500可涉及電源電壓掃描電路210使用第二機制調節在第一下降之後的輸入電壓的隨後下降。
在一些實施方案中，在調節輸入電壓的第一下降時，過程500可涉及DRCC電路230在第一頻率範圍（例如，> 100 MHz）中調節輸入電壓的第一下降。另外，在調節輸入電壓的隨後下降時，過程500可以包括電源電壓掃描電路210在低於第一頻率範圍的第二頻率範圍（例如2〜100MHz）中調節輸入電壓的隨後下降。
在一些實施方案中，在調節輸入電壓的第一下降時，過程500可涉及DRCC電路230響應於輸入電壓的第一下降降至第一閾值電壓以下而調節輸入電壓的第一下降。此外，在調節輸入電壓的隨後下降時，過程500可以包括電源電壓掃描電路210響應於輸入電壓的隨後下降下降到低於第二閾值電壓（其低於第一閾值電壓）而調節輸入電壓的隨後下降。
在一些實施方式中，在調節輸入電壓的第一下降時，過程500可以涉及DRCC電路230執行許多操作。例如，過程500可以涉及DRCC電路230對輸入電壓進行低通濾波。另外，過程500可以涉及DRCC電路230跟踪低通濾波後的輸入電壓。此外，過程500可以包括DRCC電路230響應於低通濾波後的輸入電壓下降到第一閾值電壓以下而使輸入電壓的時脈頻率抖動。例如，DRCC電路230可以根據表300對時脈頻率進行分頻。
在一些實施方式中，在調節輸入電壓的第二下降時，過程500可以涉及電源電壓掃描電路210執行許多操作。例如，過程500可以涉及電源電壓掃描電路210將輸入電壓數位化。在輸入電壓降到低於第一閾值電壓的第二閾值電壓以下的情況下，過程500可以包括電源電壓掃描電路210基於數位化的輸入電壓確定要施加到輸入電壓的時脈門控量。此外，過程500可能涉及電源電壓掃描電路210使用ICG電路220來抖動輸入電壓的時脈頻率。
在一些實施方案中，在使用ICG電路220來抖動輸入電壓的時脈頻率時，過程500可涉及電源電壓掃描電路210向ICG電路220提供使能信號。另外，過程500可涉及ICG電路220施加多個型樣（例如，表300中的下降使能型樣）中的一個型樣到使能信號。在一些實施方式中，在施加多個型樣中的一個時，過程500可以涉及ICG電路220應用多個型樣中的對應型樣，其中該對應型樣與施加到輸入電壓的時脈頻率的時脈門控量相對應。在一些實施方式中，在應用各個型樣時，過程500可以涉及ICG電路220在每個時脈週期從左到右依次應用二進位值串的各個型樣。
在一些實現中，第一機制（例如，DRCC電路230）的響應時間可以小於10ns。在一些實施方式中，在使用第一機制調節輸入電壓的第一下降時，過程500可以包括DRCC電路230在輸入電壓的下降頻率大於100MHz時調節輸入電壓的第一下降。
在一些實施方式中，第二機制（例如，電源電壓掃描電路210）的響應時間可以在10ns與500ns之間。 在一些實施方式中，在使用第二機制來調節輸入電壓的第二下降時，過程500可以包括當輸入電壓的下降頻率在2MHz與100MHz之間時，電源電壓掃描電路210調節輸入電壓的第二下降。
在一些實施方式中，處理電路包括CPU、GPU或VPU。
文中描述的主題有時示出了包含在其它不同部件內的或與其它不同部件連接的不同部件。應當理解：這樣描繪的架構僅僅是示例性的，並且，實際上可以實施實現相同功能的許多其它架構。在概念意義上，實現相同功能的部件的任何布置是有效地“相關聯的”，以使得實現期望的功能。因此，文中被組合以獲得特定功能的任意兩個部件可以被視爲彼此“相關聯的”，以實現期望的功能，而不管架構或中間部件如何。類似地，這樣相關聯的任意兩個部件還可以被視爲彼此“可操作地連接的”或“可操作地耦接的”，以實現期望的功能，並且，能夠這樣相關聯的任意兩個部件還可以被視爲彼此“操作上可耦接的”，以實現期望的功能。“操作上可耦接的”的具體示例包含但不限於：實體地可聯結和/或實體地相互、作用的部件、和/或無線地可相互作用和/或無線地相互作用的部件、和/或邏輯地相互作用的和/或邏輯地可相互作用的部件。
此外，關於文中基本上任何複數和/或單數術語的使用，只要對於上下文和/或應用是合適的，所屬技術領域具有通常知識者可以將複數變換成單數，和/或將單數變換成複數。
所屬技術領域具有通常知識者將會理解，通常，文中所使用的術語，特別是在所附申請專利範圍(例如，所附申請專利範圍中的主體）中所使用的術語通常意在作爲“開放性”術語(例如，術語“包含”應當被解釋爲“包含但不限幹”，術語“具有”應當被解釋爲“至少具有”，術語“包含”應當被解釋爲“包含但不限幹”等)。所屬技術領域具有通常知識者還將理解，如果意在所介紹的申請專利範圍陳述對象的具體數目，則這樣的意圖將會明確地陳述在申請專利範圍中，在缺乏這樣的陳述的情況下，不存在這樣的意圖。例如，爲了幫助理解，所附申請專利範圍可以包含使用介紹性短語“至少一個”和“一個或更多個”來介紹申請專利範圍陳述對象。然而，這樣的短語的使用不應當被解釋爲：用不定冠詞“一個（a或an)”的申請專利範圍陳述對象的介紹將包含這樣介紹的申請專利範圍陳述對象的任何申請專利範圍限制爲只包含一個這樣的陳述對象的發明，即使在同一申請專利範圍包含介紹性短語“一個或更多個”或“至少一個”以及諸如“一個（a)”或“一個(an)”之類的不定冠詞的情況下(例如，“一個（a)”和/或“一個（an)”應當通常被解釋爲意味著“至少一個”或“一個或更多個”）也如此；上述對以定冠詞來介紹申請專利範圍陳述對象的情況同樣適用。另外，即使明確地陳述了介紹的申請專利範圍陳述對象的具體數目，但所屬技術領域具有通常知識者也會認識到：這樣的陳述通常應當被解釋爲意味著至少所陳述的數目（例如，僅有“兩個陳述對象”而沒有其他修飾語的陳述通常意味著至少兩個陳述對象，或兩個或更多個陳述對象)。此外，在使用類似於“A、B和C中的至少一個等”的慣用語的情況下，通常這樣的結構意在所屬技術領域具有通常知識者所理解的該慣用語的含義(例如，“具有A、B和C中的至少一個的系統”將包含但不限於具有單獨的A、單獨的B、單獨的C、A和B —起、A和C 一起、B和C 一起和/或A、B和C 一起的系統等)。在使用類似於“A、B或C中的至少一個等”的慣用語的情況下，通常這樣的結構意在所屬技術領域具有通常知識者所理解的該慣用語的含義(例如，“具有A、B或C中的至少一個的系統”將包含但不限於具有單獨的A、單獨的B、單獨的C、A和B —起、A和C 一起、B和C 一起和/或A、B和C 一起的系統等)。所屬技術領域具有通常知識者將進一歩理解，不管在說明書、申請專利範圍中還是在附圖中，表示兩個或更多個可替換的術語的幾乎任意析取詞和/或短語應當理解成考慮包含術語中的一個、術語中的任一個或所有兩個術語的可能性。例如，短語“A或B”應當被理解成包含“A”、“B”、或“A和B”的可能性。
儘管已經在文中使用不同的方法、設備以及系統來描述和示出了一些示例性的技術，但是所屬技術領域具有通常知識者應當理解的是：可以在不脫離所要求保護的主題的情況下進行各種其它修改以及進行等同物替換。此外，在不脫離文中描述的中心構思的情況下，可以進行許多修改以使特定的情況適應於所要求保護的主題的教導。因此，意在所要求保護的主題不限制於所公開的特定示例，而且這樣的要求保護的主題還可以包含落在所附申請專利範圍的範圍內的所有實施及它們的等同物。
100：場景 200：DTCC電路 210：電源電壓掃描電路 220：積體時脈門控電路 230：DRCC電路 300：表 400：裝置 500：過程 510~524：步驟
第1圖示出了根據本公開的實施方式的雙閾值時脈控制的示例場景。 第2圖說明根據本發明的實施方案的用於雙閾值時脈控制的實例DTCC電路。 第3圖示出了根據本公開的實施方式的DTCC電路所利用的表。 第4圖示出了根據本公開的實施方式的示例裝置。 第5圖示出了根據本公開的實施方式的示例過程。
500:過程
510~524:步驟

Claims (20)

  1. 一種電壓調節方法，包括：通過第一機制和不同於該第一機制的第二機制來感測處理電路的輸入電壓；以及通過以下方式調節該輸入電壓：使用該第一機制調節該輸入電壓的第一下降；以及使用該第二機制調節該輸入電壓在該第一下降之後的隨後下降，其中該第一調節機制與該第二調節機制適用不同的頻率範圍。
  2. 如申請專利範圍第1項所述之電壓調節方法，其中，調節該輸入電壓的該第一下降包括在第一頻率範圍內調節該輸入電壓的該第一下降，並且其中，調節該輸入電壓的該隨後下降包括在低於該第一頻率範圍的第二頻率範圍內調節該輸入電壓的該隨後下降。
  3. 如申請專利範圍第1項所述之電壓調節方法，其中，調節該輸入電壓的該第一下降包括響應於該輸入電壓的該第一下降降至低於第一閾值電壓來調節該輸入電壓的該第一下降，並且其中，調節該輸入電壓的該後續下降包括響應於該輸入電壓的該後續下降降至低於第二閾值電壓而調節該輸入電壓的該後續下降，其中該第二閾值電壓低於該第一閾值電壓。
  4. 如申請專利範圍第1項所述之電壓調節方法，其中，使用該第一機制來調節該輸入電壓的該第一下降包括：低通濾波該輸入電壓；跟踪低通濾波後的輸入電壓；響應於該低通濾波後的輸入電壓下降到第一閾值電壓以下，抖動該輸入電壓的時脈頻率。
  5. 如申請專利範圍第4項所述之電壓調節方法，其中，使用該第二 機制來調節該輸入電壓的該第二下降包括：數位化該輸入電壓；基於數位化的輸入電壓，確定響應於該輸入電壓下降到低於該第一閾值電壓的第二閾值電壓以下而施加到該輸入電壓的時脈門控量；以及使用積體時脈門控電路來抖動該輸入電壓的該時脈頻率。
  6. 如申請專利範圍第5項所述之電壓調節方法，其中，使用該積體時脈門控電路對該輸入電壓的該時脈頻率進行抖動包括：向該積體時脈門控電路提供使能信號；以及由該積體時脈門控電路將多個型樣之一應用於該使能信號，其中，應用該多個型樣之一包括：應用該多個型樣中的相應型樣，其中該相應型樣與應用到該輸入電壓的該時脈頻率的時脈門控量相對應。
  7. 如申請專利範圍第6項所述之電壓調節方法，其中，應用該相應型樣包括在每個時脈週期從左到右依次應用二進位值串的該相應型樣。
  8. 如申請專利範圍第1項所述之電壓調節方法，其中，該第一機制的響應時間小於10納秒，並且其中，使用該第一機制來調節該輸入電壓的該第一下降包括：當該輸入電壓的下降頻率大於100MHz時，調節該輸入電壓的該第一下降。
  9. 如申請專利範圍第1項所述之電壓調節方法，其中，該第二機制的響應時間在10納秒至500納秒之間，並且其中，使用該第二機制對該輸入電壓的該第二下降進行調節包括：當該輸入電壓的下降頻率在2MHz至100MHz之間時，調節該輸入電壓的該第二下降。
  10. 如申請專利範圍第1項所述之電壓調節方法，其中，該處理電路包括中央處理單元、圖形處理單元或視覺處理單元。
  11. 一種電壓調節裝置，包括： 雙閾值時脈控制電路，包括第一機制和第二機制，該雙閾值時脈控制電路能夠：感測處理電路的輸入電壓；使用該第一機制調節該輸入電壓的第一下降；以及使用該第二機制調節該輸入電壓在該第一下降之後的隨後下降，其中該第一調節機制與該第二調節機制適用不同的頻率範圍。
  12. 如申請專利範圍第11項所述之電壓調節裝置，其中，在調節該輸入電壓的該第一下降時，該雙閾值時脈控制電路能夠在第一頻率範圍內調節該輸入電壓的該第一下降，並且其中，在調節該輸入電壓的該隨後下降時，該雙閾值時脈控制電路能夠在低於該第一頻率範圍的第二頻率範圍內調節該輸入電壓的該隨後下降。
  13. 如申請專利範圍第11項所述之電壓調節裝置，其中，在調節該輸入電壓的該第一下降時，該雙閾值時脈控制電路能夠響應於該輸入電壓的該第一下降降至低於第一閾值電壓來調節該輸入電壓的該第一下降，其中，在調節該輸入電壓的該隨後下降時，該雙閾值時脈控制電路能夠響應於該輸入電壓的該後續下降降至低於第二閾值電壓而調節該輸入電壓的該後續下降，其中該第二閾值電壓低於該第一閾值電壓。
  14. 如申請專利範圍第11項所述之電壓調節裝置，其中，在調節該輸入電壓的該第一下降時，該第一機制能夠：低通濾波該輸入電壓；跟踪低通濾波後的輸入電壓；響應於該低通濾波後的輸入電壓下降到第一閾值電壓以下，抖動該輸入電壓的時脈頻率。
  15. 如申請專利範圍第14項所述之電壓調節裝置，其中，在調節該 輸入電壓的該後續下降時，該第二機制能夠：數位化該輸入電壓；基於數位化的輸入電壓，確定響應於該輸入電壓下降到低於該第一閾值電壓的第二閾值電壓以下而施加到該輸入電壓的時脈門控量；以及使用積體時脈門控電路來抖動該輸入電壓的該時脈頻率。
  16. 如申請專利範圍第15項所述之電壓調節裝置，其中，在使用該積體時脈門控電路抖動該輸入電壓的該時脈頻率時，該第二機制能夠：向該積體時脈門控電路提供使能信號；以及由該積體時脈門控電路將多個型樣之一應用於該使能信號，其中，應用該多個型樣之一包括：該積體時脈門控電路能夠應用該多個型樣中的相應型樣，其中該相應型樣與應用到該輸入電壓的該時脈頻率的時脈門控量相對應。
  17. 如申請專利範圍第16項所述之電壓調節裝置，其中，在應用該相應型樣時，該積體時脈門控電路能夠在每個時脈週期從左到右依次應用二進位值串的該相應型樣。
  18. 如申請專利範圍第11項所述之電壓調節裝置，其中，該第一機制的響應時間小於10納秒，並且其中，在調節該輸入電壓的該第一下降時，該第一機制能夠在當該輸入電壓的下降頻率大於100MHz時，調節該輸入電壓的該第一下降。
  19. 如申請專利範圍第11項所述之電壓調節裝置，該第二機制的響應時間在10納秒至500納秒之間，並且其中，在調節該輸入電壓的該第二下降時，該第二機制能夠在當該輸入電壓的下降頻率在2MHz至100MHz之間時，調節該輸入電壓的該第二下降。
  20. 如申請專利範圍第11項所述之電壓調節裝置，還包括： 該處理電路，其中，該處理電路包括中央處理單元、圖形處理單元或視覺處理單元。
TW108146897A 2019-06-24 2019-12-20 電壓調節方法及相應裝置 TWI715364B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/449,752 2019-06-24
US16/449,752 US10732701B1 (en) 2019-06-24 2019-06-24 Method and apparatus of dual threshold clock control

Publications (2)

Publication Number Publication Date
TWI715364B true TWI715364B (zh) 2021-01-01
TW202101910A TW202101910A (zh) 2021-01-01

Family

ID=71838853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146897A TWI715364B (zh) 2019-06-24 2019-12-20 電壓調節方法及相應裝置

Country Status (3)

Country Link
US (1) US10732701B1 (zh)
CN (1) CN112134556B (zh)
TW (1) TWI715364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615230B2 (en) * 2020-12-17 2023-03-28 Advanced Micro Devices, Inc. Wide range clock monitor system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200821790A (en) * 2006-04-18 2008-05-16 Atmel Corp Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
CN103151943A (zh) * 2013-03-30 2013-06-12 深圳市富满电子有限公司 开关电源的双阈值控制***及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244770A (ja) * 1996-03-11 1997-09-19 Ricoh Co Ltd 電子機器の電圧低下制御装置
US6882238B2 (en) * 2003-03-21 2005-04-19 Intel Corporation Method and apparatus for detecting on-die voltage variations
TWI419467B (zh) * 2009-09-25 2013-12-11 Novatek Microelectronics Corp 頻率產生裝置
US8947157B2 (en) * 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US9748838B2 (en) * 2013-03-04 2017-08-29 Nanyang Technological University Method of operating a controller for a power converter, and a corresponding controller
US10020931B2 (en) * 2013-03-07 2018-07-10 Intel Corporation Apparatus for dynamically adapting a clock generator with respect to changes in power supply
US8933737B1 (en) * 2013-06-28 2015-01-13 Stmicroelectronics International N.V. System and method for variable frequency clock generation
CN105518564B (zh) * 2014-02-21 2017-12-01 联发科技（新加坡）私人有限公司 Cpu过流保护方法及装置
US9634676B2 (en) * 2015-07-01 2017-04-25 Qualcomm Incorporated Circuits and methods providing clock frequency adjustment in response to supply voltage changes
US10114437B2 (en) * 2015-07-29 2018-10-30 Mediatek Inc. Portable device and calibration method thereof
US9915968B2 (en) * 2016-04-19 2018-03-13 Qualcomm Incorporated Systems and methods for adaptive clock design
US10423182B2 (en) * 2017-04-04 2019-09-24 Intel Corporation Self-referenced droop detector circuitry
US10409317B2 (en) * 2017-06-05 2019-09-10 Qualcomm Incorporated Apparatus and methods for reducing clock-ungating induced voltage droop
US10855222B2 (en) * 2018-06-29 2020-12-01 Advanced Micro Devices, Inc. Clock synthesizer with integrated voltage droop detection and clock stretching
US11487341B2 (en) * 2018-08-09 2022-11-01 Nvidia Corporation Techniques for configuring a processor to execute instructions efficiently

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200821790A (en) * 2006-04-18 2008-05-16 Atmel Corp Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
CN103151943A (zh) * 2013-03-30 2013-06-12 深圳市富满电子有限公司 开关电源的双阈值控制***及方法

Also Published As

Publication number Publication date
US10732701B1 (en) 2020-08-04
CN112134556A (zh) 2020-12-25
TW202101910A (zh) 2021-01-01
CN112134556B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
JP6669930B2 (ja) 電圧降下を検出するためのシステム、方法、および集積回路
US11048284B2 (en) Self-referenced droop detector circuitry
TWI551051B (zh) 用於軟起動具有預充電輸出之電源轉換器之系統及方法
US10122265B1 (en) Reducing electromagnetic interference in switching regulators
US8060766B2 (en) Microprocessor performance and power optimization through inductive voltage droop monitoring and correction
US11650233B2 (en) Fast response load current sensing apparatus and method
US20210028686A1 (en) Fault protection method used in multiphase switching converters with daisy chain configuration
US8135976B2 (en) Modulated clock, an IC including the modulated clock and a method of providing a modulated clock signal for power control
EP3851933A1 (en) Non-linear clamp strength tuning method and apparatus
US20090108878A1 (en) High-frequency clock detection circuit
TWI715364B (zh) 電壓調節方法及相應裝置
KR20150116816A (ko) 펄스 폭 변조 로드 공유 버스
CN109062391B (zh) 一种上电时序控制电路及电子设备
CN106533154A (zh) 改进的dc‑dc转换器的负载瞬变和抖动
CN113901447A (zh) 集成电路中的电压毛刺检测
EP2840746B1 (en) DC Restoration For Synchronization Signals
US9157948B2 (en) Semiconductor device and fault diagnosis system
TWI538372B (zh) Buck DC converter and its fast response circuit
DE112020002809T5 (de) Einrichtung und verfahren zum aufrechterhalten stabiler taktung
US11194359B2 (en) Clock monitoring circuit and integrated circuit including the same
CN104184441B (zh) 时脉数据恢复电路
JP2006238315A (ja) 電子回路装置のｅｍｉ対策方法及び回路
US7893713B2 (en) Mixed signal integrated circuit
US7629837B2 (en) Noise reduction for switched capacitor assemblies
CN109683693B (zh) 一种输出时序自适应控制的计算机电源