TWI707409B - 可進行局部電磁屏蔽的晶片封裝方法 - Google Patents
可進行局部電磁屏蔽的晶片封裝方法 Download PDFInfo
- Publication number
- TWI707409B TWI707409B TW108127108A TW108127108A TWI707409B TW I707409 B TWI707409 B TW I707409B TW 108127108 A TW108127108 A TW 108127108A TW 108127108 A TW108127108 A TW 108127108A TW I707409 B TWI707409 B TW I707409B
- Authority
- TW
- Taiwan
- Prior art keywords
- area
- wafers
- electromagnetic shielding
- chips
- polymer
- Prior art date
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本發明可進行局部電磁屏蔽的晶片封裝方法以框條式基板作業為主,在不需要在封膠體上進行隔離屏蔽下,利用聚合物對非屏蔽區進行第二次封膠作業以緊密結合覆蓋於非屏蔽區上。在電磁屏蔽塗裝後移除二次封膠的封膠體並進行晶片切割作業,使電磁屏蔽塗裝作業不會洩漏遮蔽非屏蔽區,並可節省大量的遮蔽治具的使用。
Description
本發明有關一種晶片封裝方法,尤指一種以二次封膠製程進行部份顆粒的電磁屏蔽的晶片封裝方法。
現行的晶片封裝過程中,在前端進行了黏晶處理(SMT/die bond/wide bond)之後,接著在具有多個晶片的框條(strip)上對晶片進行封膠(molding)包覆起來,而針對有些不需要全部包覆起來的晶片產品,例如天線、某些特定通訊的模組如藍牙、5G晶片…等區域,則必須進行局部封膠以露出這些特定的晶片區域。
目前先前技術的作法是在局部封膠之後,依序在封膠體上進行隔離屏蔽(compartment shielding),將框條上的多個晶片切割(singulation)成單顆晶片,針對不需進行電磁屏蔽塗裝(EMI coating)的區域以特製的治具(蓋子)暫時將該區域覆蓋起來,進行電磁屏蔽塗裝後移除蓋子,即完成封裝的成品。
然而上述先前技術的作法產生下列幾個問題:
1.即使特製的治具(蓋子)大小與所欲覆蓋的區域相當,仍具有一定的公差,實務上無法完全密合覆蓋,在進行電磁屏蔽塗裝時仍可能使塗裝洩漏至這些露出的區域。
2.每一個封裝晶片/元件都需要用到一個治具(蓋子),產生大量製程中的額外成本。
3.治具本身的尺寸必須與晶片區域一致,因此往往難以使用既有的治具而必須重新製造。
4.重複使用的治具也有污染、磨損、回沾、使用壽命的問題。
本發明的實施例即提供了一種新的封裝方法,以解決上述問題。
於本發明的實施例中,於一框條式基板上具有複數個晶片,每一個晶片分別具有彼此相鄰的一第一區以及一第二區,其中可進行局部電磁屏蔽的晶片封裝方法包含步驟:對該框條式基板上的該複數個晶片的該第一區進行第一次封膠;以聚合物對該複數個晶片的該第二區進行第二次封膠;於該複數個晶片上進行電磁屏蔽塗裝以覆蓋該第一區以及該第二區;去除該複數個晶片的該第二區上的聚合物,使電磁屏蔽塗裝僅覆蓋該第一區;以及對該框條式基板上的該複數個晶片進行切割。
根據本發明的實施例,其中該方法另包含步驟:於該複數個晶片進行鑽板以露出該複數個晶片的側面。
根據本發明的實施例,其中於該複數個晶片上進行電磁屏蔽塗裝係同時覆蓋該複數個晶片的正面以及側面。
根據本發明的實施例,其中該方法係以環氧樹脂複合物對該複數個晶片的該第一區進行第一次封膠。
根據本發明的實施例,其中以聚合物對該複數個晶片的該第二區進行第二次封膠係以熱壓、立銑(mold chase)的方式於該第二區上施以聚合物以進行第二次封膠。
根據本發明的實施例,其中該方法係以膠材對該複數個晶片的該第二區進行第二次封膠。
根據本發明的實施例,其中每一個晶片的該第二區係包含通訊模組如天線、藍牙模組或5G模組。
透過本發明所揭露的方法,以框條作業為主,將覆蓋黏著的製程移至早期步驟,以聚合物取代習知的蓋子,並於電磁屏蔽塗裝後移除聚合物,才進行晶片的切割。本發明的二次封膠聚合物可以緊密結合覆蓋晶片的一部分,不會有習知治具的公差問題,且省去了使用蓋子作治具的成本。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。此外,「耦接」或「連接」一詞在此係包含任何直接及間接的電氣或結構連接手段。因此,若文中描述一第一裝置耦接/連接於一第二裝置,則代表該第一裝置可直接電氣/結構連接於該第二裝置,或透過其他裝置或連接手段間接地電氣/結構連接至該第二裝置。
請參考第1圖,第1圖為本發明一種可進行局部電磁屏蔽的晶片封裝方法的流程圖,在前端進行了黏晶處理(SMT/die bond/wide bond)之後,於框條式(strip)基板上進行後續的檢測與封裝,其中每一個框條式基板上均具有複數個晶片。第1圖的方法100包含了下列步驟:
步驟110: 對框條式基板上的複數個晶片的第一區進行第一次封膠;
步驟120: 以聚合物對複數個晶片的第二區進行第二次封膠;
步驟130: 於複數個晶片上進行鑽板以露出複數個晶片的側面;
步驟140: 於複數個晶片上進行電磁屏蔽塗裝以覆蓋該第一區以及該第二區;
步驟150: 去除複數個晶片的該第二區上的聚合物,使電磁屏蔽塗裝僅覆蓋該第一區;
步驟160: 對框條式基板上的複數個晶片進行切割。
請一併參考第2圖至第7圖,其為以本發明的方法100對一框條式基板上的複數個晶片進行局部電磁屏蔽封裝的各階段的示意圖。框條式基板10具有複數個晶片20,每一個晶片20分為第一區21以及封裝後不進行電磁屏蔽而需露出第二區22,此處的第二區22包含例如天線、某些特定通訊的模組如藍牙、5G晶片…等,因此在封裝完成後需露出此特定的晶片區域不進行電磁屏蔽。在進行了黏晶處理(SMT/die bond/wide bond)之後,如步驟110以及第2圖所示,對複數個晶片20的第一區21進行第一次封膠(molding),以將封膠體30覆蓋於第一區21上,於一實施例中,以環氧樹脂複合物作為封膠體30對第一區21進行第一次封膠。
請參考步驟120以及第3圖。在進行晶片切割(singulation)前,先以膠材一類的聚合物作為封膠體40對晶片20的第二區22進行第二次封膠(second molding),以對第二區22進行暫時性的覆蓋包覆。於本發明的實施例中,第二次封膠覆蓋的方式可以以熱壓、立銑(mold chase)的方式進行,但不以此為限。
在第二次封膠完成後,如步驟130以及第4圖所示,在兩次的封膠作業完成後,接著以機鑽或雷射切削的方式對框條式基板10上的晶片20周圍進行鑽板(routing)挖溝11,以露出晶片20的側面(如第8圖所示的側面24),供後續電磁屏蔽塗裝時可以處理到晶片20的側面24。
如步驟140以及第5圖所示,接著在晶片20上進行電磁屏蔽塗裝(EMI coating)以覆蓋晶片20的第一區21以及第二區22,由於前面步驟130進行了鑽板作業,因此在步驟140中的電磁屏蔽塗裝時可同時覆蓋晶片20的正面23以及側面24(如第8圖所示)。
接著在步驟150以及第6圖中,去除步驟120在第二區22上第二次封膠的聚合物封膠體40(以及其上的電磁屏蔽塗裝),以露出晶片20的第二區22。
最後於步驟160以及第7圖中,對框條式基板10上的複數個晶片20進行晶片切割(singulation),並且切割的單顆封裝晶片20如第8圖的晶片20側面示意圖所示,其第一區21由第一次封膠以及電磁屏蔽塗裝所包覆,而第二區22則露出且不被電磁屏蔽塗裝洩漏遮蔽。
本發明的實施例中所揭露的局部電磁屏蔽的晶片封裝方法以框條式基板作業為主,在不需要在封膠體上進行隔離屏蔽下,利用聚合物對非屏蔽區進行第二次封膠作業以緊密結合覆蓋於非屏蔽區上。在電磁屏蔽塗裝後移除二次封膠的封膠體並進行晶片切割作業,使電磁屏蔽塗裝作業不會洩漏遮蔽非屏蔽區,並可節省大量的遮蔽治具的使用。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10:框條式基板
11:溝
20:晶片
21:第一區
22:第二區
23:正面
24:側面
30,40:封膠體
50:電磁塗層
100:方法
110~160:步驟
第1圖為本發明一種可進行局部電磁屏蔽的晶片封裝方法的流程圖。
第2圖至第7圖為以本發明的方法對一框條式基板上的複數個晶片進行局部電磁屏蔽封裝的各階段的示意圖。
第8圖為利用本發明的方法所封裝後的晶片側面示意圖。
100:方法
110~160:步驟
Claims (7)
- 一種可進行局部電磁屏蔽的晶片封裝方法,其中於一框條式基板上具有複數個晶片,每一個晶片分別具有彼此相鄰的一第一區以及一第二區,該方法包含步驟: 對該框條式基板上的該複數個晶片的該第一區進行第一次封膠; 以聚合物對該複數個晶片的該第二區進行第二次封膠; 於該複數個晶片上進行電磁屏蔽塗裝以覆蓋該第一區以及該第二區; 去除該複數個晶片的該第二區上的聚合物,使電磁屏蔽塗裝僅覆蓋該第一區;以及 對該框條式基板上的該複數個晶片進行切割。
- 如請求項1所述的方法,另包含步驟:於該複數個晶片進行鑽板以露出該複數個晶片的側面。
- 如請求項2所述的方法,其中於該複數個晶片上進行電磁屏蔽塗裝係同時覆蓋該複數個晶片的正面以及側面。
- 如請求項1所述的方法,其係以環氧樹脂複合物對該複數個晶片的該第一區進行第一次封膠。
- 如請求項1所述的方法,其中以聚合物對該複數個晶片的該第二區進行第二次封膠係以熱壓、立銑(mold chase)的方式於該第二區上施以聚合物以進行第二次封膠。
- 如請求項1所述的方法,其係以膠材對該複數個晶片的該第二區進行第二次封膠。
- 如請求項1所述的方法,其中每一個晶片的該第二區係包含通訊模組如天線、藍牙模組或5G模組。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108127108A TWI707409B (zh) | 2019-07-31 | 2019-07-31 | 可進行局部電磁屏蔽的晶片封裝方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108127108A TWI707409B (zh) | 2019-07-31 | 2019-07-31 | 可進行局部電磁屏蔽的晶片封裝方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI707409B true TWI707409B (zh) | 2020-10-11 |
TW202107576A TW202107576A (zh) | 2021-02-16 |
Family
ID=74091732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108127108A TWI707409B (zh) | 2019-07-31 | 2019-07-31 | 可進行局部電磁屏蔽的晶片封裝方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI707409B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201719772A (zh) * | 2015-09-10 | 2017-06-01 | 日月光半導體製造股份有限公司 | 半導體封裝裝置及其製造方法 |
TW201740612A (zh) * | 2016-04-19 | 2017-11-16 | 天工方案公司 | 射頻模組的選擇性遮蔽 |
-
2019
- 2019-07-31 TW TW108127108A patent/TWI707409B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201719772A (zh) * | 2015-09-10 | 2017-06-01 | 日月光半導體製造股份有限公司 | 半導體封裝裝置及其製造方法 |
TW201740612A (zh) * | 2016-04-19 | 2017-11-16 | 天工方案公司 | 射頻模組的選擇性遮蔽 |
Also Published As
Publication number | Publication date |
---|---|
TW202107576A (zh) | 2021-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7790506B2 (en) | Method of manufacturing semiconductor devices encapsulated in chip size packages | |
US20050056919A1 (en) | Packaged microelectronic devices with interconnecting units and methods for manufacturing and using the interconnecting units | |
TW200518354A (en) | Device package and methods for the fabrication and testing thereof | |
KR20080031246A (ko) | 반도체 장치 | |
WO2013019499A2 (en) | Dicing before grinding after coating | |
CN105706215B (zh) | 半导体元件的制造方法和半导体元件 | |
US20110316152A1 (en) | Manufacturing method of semiconductor packages and a semiconductor package | |
US20120252142A1 (en) | Singulation and Strip Testing of No-Lead Integrated Circuit Packages Without Tape Frame | |
JP2007048876A (ja) | 半導体装置の製造方法 | |
TWI707409B (zh) | 可進行局部電磁屏蔽的晶片封裝方法 | |
US10304716B1 (en) | Package structure and manufacturing method thereof | |
US11329013B2 (en) | Interconnected substrate arrays containing electrostatic discharge protection grids and associated microelectronic packages | |
JP2003174046A (ja) | 半導体パッケージおよびその製造方法 | |
KR100878409B1 (ko) | 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법 | |
US9171786B1 (en) | Integrated circuit with recess for die attachment | |
CN109346416A (zh) | 一种芯片封装方法 | |
KR100289403B1 (ko) | 반도체패키지제조방법 | |
TW201436128A (zh) | 散熱結構、半導體封裝件及其製法 | |
US8853058B2 (en) | Method of making surface mount stacked semiconductor devices | |
US20040194803A1 (en) | Cleaning of an electronic device | |
US20220344231A1 (en) | Flip chip package unit and associated packaging method | |
US20230380072A1 (en) | Tape and manufacturing method thereof | |
KR100257405B1 (ko) | 마이크로 비지에이 패키지 제조방법 | |
KR100271180B1 (ko) | F-bga 반도체패키지의 제조방법 및 몰드금형 구조 | |
US8552544B2 (en) | Package structure |