TWI705480B - 於載體基板上製造裝置的方法及載體基板上的裝置 - Google Patents

於載體基板上製造裝置的方法及載體基板上的裝置 Download PDF

Info

Publication number
TWI705480B
TWI705480B TW106102530A TW106102530A TWI705480B TW I705480 B TWI705480 B TW I705480B TW 106102530 A TW106102530 A TW 106102530A TW 106102530 A TW106102530 A TW 106102530A TW I705480 B TWI705480 B TW I705480B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
layers
buffer
device layer
Prior art date
Application number
TW106102530A
Other languages
English (en)
Other versions
TW201737305A (zh
Inventor
光雄 李
張利
樹仁 蔡
永堅 李
尤金 費茲拉德
全勝 陳
Original Assignee
麻省理工學院
南洋理工大學
新加坡國立大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 麻省理工學院, 南洋理工大學, 新加坡國立大學 filed Critical 麻省理工學院
Publication of TW201737305A publication Critical patent/TW201737305A/zh
Application granted granted Critical
Publication of TWI705480B publication Critical patent/TWI705480B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種於載體基板上製造裝置的方法，及載體基板上的裝置，其中該方 法包含：提供第一基板；形成一或複數個裝置層於第一基板上；結合第二基板於該裝置層與第一基板相對的一面；以及，移除第一基板。

Description

於載體基板上製造裝置的方法及載體基板上的裝置
本發明廣泛地相關於一種於載體基板上製造裝置的方法及載體基板上的裝置。
隨著III族氮化物材料(如：氮化鎵、氮化鋁、氮化銦及它們之合金)在50、100、150、200mm或是更大尺寸晶圓上使用之成長，經常發現，儘管應變工程緩衝已謹慎地改善了由熱不匹配導致的拉伸應變，晶圓在進一步的加工處理時仍是相當脆弱的。當矽基氮化鎵晶圓處理步驟中有熱處理程序(如退火、高溫膜沉積/蝕刻等等)和機械處理程序(如化學機械拋光、晶圓接合等)時，經常有極高的機率會導致矽基氮化鎵晶圓發生脆化而脆裂成大片段。
舉例來說，其中值得注意的是，直徑200mm、厚725μm矽基氮化鎵晶圓會發生脆裂，主要是因為在基板退火步驟時(例如在低溫氮化鋁(LT-AlN)沉積前)，滑移線形成於矽基板中。而前述據信其主因是在200mm矽基板中有垂直和放射狀的溫度差異。在低溫氮化鋁形成前，如果局部應力超過在退火溫度(1050℃)的降伏強度，則將發生矽結晶滑移。在金屬有機化學氣相沉積(MOCVD)形成過程中，矽基板上有兩個可能的主要應力源。它們分別是晶圓和其基座接觸點間的接觸應力，並且而熱應力 之主要成因是因為溫度在垂直和放射狀上分布不均所導致的。滑移線起於晶圓的邊緣並朝向晶圓的中心延伸。在200mm矽晶圓的生長程序期間對加熱器區設定的最佳化，以縮小橫跨晶圓的放射狀溫度差和晶圓脆裂，是降低滑移形成和晶圓脆性的一個關鍵方法，但是要將整個晶圓的垂直溫度差異完全消除是不可能的，因為熱只供給於晶圓的背面。因此，由於在矽磊晶上成長III族氮化物需要高的生長溫度，晶圓的脆裂在幾乎所有的情況中仍舊是一個待解決的問題。
本發明之實施例尋求解決上述問題中的至少一個。
依據本發明的第一態樣，提供一方法，用以在載體基板上製造裝置，該方法包含：提供第一基板；在第一基板上形成一或複數個裝置層；於裝置層與第一基板相對的一面結合一第二基板；以及，移除第一基板。
依據本發明的第二態樣，提供一裝置，包含：一載體基板、一個或複數個形成於第一基板上的裝置層；其中，裝置層形成於不同於該載體基板的基板上。
600:流程圖
602、604、606、608:步驟
102:二氧化矽層
103:晶圓
104、114、118:矽基板
106a、106b:氮化鋁
107:氮化鋁鎵層(80%鋁)
108:氮化鋁鎵層(40%鋁)
109:氮化鋁鎵層(20%鋁)
110:u型氮化鎵層
112:氮化鎵裝置層
114:矽晶圓
116:保護層
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下為特舉數個較佳實施例，並配合所附圖式，做詳細說明如下：圖1(a)、圖1(b)為步驟揭示氮化鎵/矽(GaN/Si)取代矽(111)基板之一實施例的示意圖。
圖2為掃描電子顯微鏡圖，揭示在第一次接合並將矽(111)移除後矽(100)基板上的氮化鎵及其緩衝層剖面結構。
圖3為掃描電子顯微鏡圖揭示絕缘体上氮化镓(GaN-OI)，揭示在移除氮化鋁層、氮化鋁鎵緩衝層及部分氮化鎵層後的剖面結構。
圖4揭示在一實施例的不同步驟移除緩衝層/氮化鎵層時，5階層化的氮化鋁鎵應變工程中氮化鎵的晶格常數實驗分析結果的示意圖。
圖5為揭示在不同步驟移除緩衝層/氮化鎵層時，5漸變層的氮化鋁鎵應變工程中晶圓的彎曲結果之一實施例的示意圖。
圖6為揭示在載體基板上製造裝置之一實施例的流程示意圖。
在形成漸變氮化鋁鎵層的實施例中，例如三層鋁含量分別為80%、50%、20%的漸變氮化鋁鎵層(從例如矽(111)基板開始)在1050℃的温度下成長於矽基氮化鋁結構的頂側。本發明之實施例在矽基氮化鎵異質磊晶中使用了應力補償方法。而其基本的構想為藉由使用氮化鋁鎵材料系統中平面晶格的不匹配，在磊晶生成時導入壓縮應變，以抵消當溫度從生成溫度冷卻至室溫時產生的熱不匹配所導致的大拉伸應變。漸變氮化鋁鎵應力改善乃基於基本應力工程原理而被詳細探討。雖然藉由採用自晶圓曲率變化中將熱傳導變化解耦的成型基座，而降低725μm厚、直徑200mm矽晶圓在應變工程中的困難，本發明之實施例中採用氮化鋁鎵(Al0.2Ga0.8N)層之厚度調整及較佳地配合氮化矽之原位遮罩而改變矽基氮化鎵晶圓的最終彎曲度。通常來說，增加氮化鋁鎵(Al0.2Ga0.8N)層厚度和線差排密度(TDD)會產生具有更多凸起之晶圓，通常品質也同時獲得改善。然而，螺旋與邊緣線差排(TD)之組成隨著氮化鋁鎵(Al0.2Ga0.8N)層的厚度一起改變。 通常，可以於1000℃中，利用80nm的氮化鎵之後***的氮化矽原位遮罩層，來沉積1.2μm的氮化鎵。在氮化矽原位遮罩的例子中，其使氮化鎵的 壓縮應變自氮化鋁鎵(Al0.2Ga0.8N)層中解耦，因而使氮化鎵的壓縮性較小。 線差排密度單調地改善了氮化矽之覆蓋率。在一實施例中，藉由最小化725μm厚、200mm直徑矽晶圓之線差排密度(TDD)氮化鋁鎵(Al0.2Ga0.8N)層厚度與氮化矽原位遮罩期之組合，有利的於725μm厚、200mm直徑的矽晶圓上生產出具有最小TDD的無彎曲之晶圓。
值得注意的是，在各式實施例中，其他例如鋁含量為50%與80%之氮化鋁鎵緩衝層也可以有效地協助應變工程。然而，可預期的是，根據實施範例中所揭示的階層化緩衝層系統，其中是以具最少例如鋁含量(也就是20%和0%的鋁於氮化鋁鎵中)的階層化緩衝層給予了系統最大的壓縮應變，因此對於彎曲控制也具有最大的效應。
本發明之實施例提供了把一具有滑線的起始基板，例如：矽(111)基板，用一新且無滑線的基板，例如：矽(100)基板來取代的方法。藉由此方法，也可將已經使用於應變工程中的厚緩衝層移除，並且即使當緩衝層用於應變工程時，也可在矽上形成一薄裝置層結構。另外，可藉由調整最終氮化鎵的厚度來調整例如氮化鎵的應力。附加地或可選擇性地，矽(100)基板還可具有易在CMOS半導體工廠中被接受並處理的優勢。
圖1(a)與圖1(b)均揭示基板取代序列步驟之一實施例的示意圖。 在此實施例中，雖然已使用上述之用以控制應變的漸變層方法，然而，在不同實施例中可以使用不同應變工程方法在矽(111)基板上形成一起始氮化鎵層，包含例如一個或多個氮化鎵裝置層。
如圖1(a)所示，在實際磊晶生成之前一矽(111)基板104首先在原位被退火以移除氧化物。然後，一20nm厚的低溫(LT)氮化鋁成核層106a在980℃中形成。接著，升高溫度以生成一高溫(HT)-氮化鋁成核層106b，並在溫度升高期間保持氮化鋁前驅物流(於溫度升高期間發生10nm的氮化鋁沉 積)。在210nm厚氮化鋁(106a/b)形成之後，漸變氮化鋁鎵(AlxGa1-xN)層(250nm厚、80%之鋁層107；310nm厚、40%鋁層108；和440nm厚、20%鋁層109)接著形成，以將壓縮應變導入，用以抵消依序生長複數個氮化鎵層在生長過程之後冷卻晶圓時所產生的拉伸應力。一般而言，利用氮化矽遮罩層111形成的0.5至幾微米的u型氮化鎵(u-GaN)層110的步驟是在形成裝置層112的步驟之前。
在此實施例中值得注意的是，在此領域通常技術者所熟知的典型例子中，磊晶為鎵極性(Ga-polar)/金屬極性(metal-polar)。然而，在不同的實施例中也可為氮極性(N-polar)磊晶。上述之「鎵極性/金屬極性」與「氮極性」意指為晶圓頂部(可接觸)表面的原子排列，並且，極性與排列通常被保存在各種材料層中。參考圖1(a)，在本實施例中，由於氮化鎵裝置層112頂部(可接觸)表面的極性為鎵極性，因此該晶圓被認為具有一鎵極性表面，並且相對應地，氮化鎵裝置層112的底部會具有一氮極性。由於各分層均具有極性，因此值得注意的是相鄰氮化鎵層110的頂部會再具有一鎵極性表面，而同時氮化鎵110的底部會具有一氮極性。在不同實施例中，一起始生長/晶圓具有一氮極性表面，反之亦然。
參考圖1(b)的步驟一，在這個範例實施例中，接著將二氧化矽102沉積於晶圓103(也就是矽(111)基板104、氮化鋁層(106 a/b)、三階層化氮化鋁鎵緩衝層107~109(鋁含量依序分別為80%、50%及20%)、在某些實施例中作為緩衝層的具有氮化矽遮罩層的氮化鎵層110(圖未揭示)、然後是氮化鎵裝置層112)上，然後將其在高溫(~600℃中持續數小時)與充滿氮氣的環境中緻密化。二氧化矽層102可用四氮化三矽、三氧化二鋁、氮化鋁、氮化硼和其他實施例中的介電質(或一不同介電質的組合物，例如二氧化矽與四氮化三矽的組合物)替代，以改善熱導率及接合強度。為了 達成順利接合，該晶圓表面的均方根(RMS)粗糙度較佳為小於1nm。因此，在實施例中，晶圓103於介電質沉積之後使用化學機械研磨法(CMP)拋光，並且隨後透過濕式清潔法(RCA)清潔。另一矽(100)基板/晶圓114被用來作為一施體(donor)晶圓。
於接合之前，兩晶圓(也就是經過介電層沉積後的晶圓103，與矽(100)基板114)均以電漿曝光(例如：氧分子、氮分子、氫分子、以及氬等等)處理數秒鐘，隨後用去離子水清洗後並甩乾。上述電漿曝光可以增加介電質(例如二氧化矽層102)的表面親水性，而清洗步驟則使高密度之羥基團鍵結在晶圓之表面，以啟始晶圓接合。在接合之後(在本範例實施例中為藉由氫原子間之凡得瓦耳力)，將晶圓對103/114退火在300℃下、大氣氮氣的環境中持續3小時的條件下，以進一步增強結合強度。另外值得注意的是上述的接合可在任一合理矽(111)晶圓103的起始彎曲度下被完成，例如：絕對彎曲度小於150μm並且最終晶圓彎曲度將會如後續詳述的被最佳化，通常小於50μm的最終晶圓彎曲度可以提高後續製造過程之產率。
參考圖1(b)中步驟二，將矽(111)基板104進行研磨(在本實施例中為研磨至50μm)。隨後，在矽(100)供體晶圓112的背面沉積(例如螺旋佈塗)一布魯爾科技(Brewer Science)的保護層116(此保護層能存在酸性環境中)以作為將矽從矽(111)基板104移除程序中的一保護層。在本範例實施例中，藉由將結合的晶圓浸入HNA蝕刻液(例如，氟化氫：硝酸：醋酸的體積比為1：1.5：3.75，注意可透過改變上述之比例，以達成不同所需的蝕刻程度)以去除剩餘的矽(111)。因為氮化鋁相對於矽在HNA蝕刻液中具有較高之選擇性，故氮化鋁層106在本範例實施例中被作為一蝕刻停止層。於室溫下進行蝕刻至矽完全去除，而上述過程是否完成，可藉由觀察蝕刻液中 發泡狀態是否停止來判定。最後透過丙酮去除保護層，而得到圖1中步驟三所示的結構。
選擇性地，氮化鋁層106、三階層化氮化鋁鎵緩衝層107~109及氮化鎵層可藉由電感耦合式乾蝕刻系統(ICP-RIE)或化學機械研磨法(CMP)移除。值得注意的是當通常在整個過程結束時，整組層狀結構至少須保留裝置層112。然而，由於彎曲度或應變的需求，可能還需一些，或不需要，緩衝層。藉由上述可得一如圖1(b)中步驟四所示具有氮極性的氮化鎵裝置層112。而這是因為晶圓在中間步驟二中已經被垂直反轉，因此在步驟一中之氮化鎵裝置層112的鎵極性頂部(可接觸)表面現在(在步驟四中)是底部層(結合至二氧化矽層102)，並且因此新的頂部(可接觸)表面是先前鄰接氮化鎵層110(在步驟一中)的氮化鎵裝置層112的氮極性表面。為了達到較佳的產率，在這樣的實施例中，可較佳地具有一合適的蝕刻停止層(圖未揭示)以用於步驟四後續程序的電感耦合式乾蝕刻或化學機械研磨處理在適當的深度停止，以產生所需的氮極性表面。
為了在本實施例接下的步驟中實現一從步驟四獲得一具有鎵極性表面的氮化鎵層112，沉積二氧化矽層117(或其他介電質層或介電質組合物層)於如圖1(b)中步驟四所示的一矽晶圓上並緻密化。隨後利用化學機械研磨法平滑化二氧化矽薄膜117以利接合。於化學機械研磨之後，如圖1之步驟五所示，晶圓藉由濕式清潔法清潔並結合至另一矽(100)處理基板118。 上述接合程序類似於如前述圖1(b)中的步驟一。於結合之後，利用如前述的研磨程序以去除如前述步驟二中的矽(111)基板104，並且利用氫氧化四甲基銨(TMAH)蝕刻去除矽(100)基板114，而產生如圖1(b)之步驟六中所揭示之具有鎵極性表面的氮化鎵層112之晶圓。
再次值得注意的是，如果希望在步驟四中蝕刻結束時獲得鎵極性表面，即不經過如前所述的第二次接合步驟，則達成上述目的的方法將為，根據不同實施例，成長具有氮極性頂部(可接觸)表面之氮化鎵裝置層112的反轉裝置磊晶結構(與圖1(a)相比)，以取代氮化鎵裝置層112的鎵極性頂部(可接觸)表面。上述有效地反轉氮化鎵裸露表面(步驟四中的層狀結構112)的極性成為於該點上的鎵極性，因此不需要步驟五(第二次接合步驟)及步驟六來在如此的實施例中得到鎵極性裝置層。為了達到良好生產產率，在如此的實施例中再一次較佳地可提供一合適的蝕刻停止層，以使步驟四中電感耦合式乾蝕刻或化學機械研磨處理停止在適當的深度，以得到所需的鎵極性表面。
圖2為揭示於圖1中步驟三的結構影像的掃描電子顯微鏡(SEM)剖面圖，即在第一次接合和去除矽(111)基板104之後的結構。
圖3為揭示於圖1中步驟四的結構影像的掃描電子顯微鏡剖面圖，即透過電感耦合式乾蝕刻去除氮化鋁106、氮化鋁鎵緩衝層107~109、氮化鎵層110以及氮化鎵層112的一部分之後的結構。
圖4揭示了根據範例實施例中5階層化氮化鋁鎵層在應變工程中於不同步驟中移除緩衝層/氮化鎵(即不同“頂部”層暴露於晶圓周圍環境)後氮化鎵晶格常數分析的實驗結果。
由圖4顯示的結果可知，藉由控制氮化鎵最終厚度(樣品B的tB與樣品C的tC的比較)，以更薄的氮化鎵，提升氮化鎵的應力，從0.14GPa到0.3GPa或甚至達到更高。高拉伸應變的氮化鎵層可以例如用來增加電子移動能力，並且因此改善高電子移動性電晶體(HEMT)的效能。因為在實施例中使用矽(100)供體基板代替易碎的矽(111)基板，所以氮化鎵層的高拉伸應變不會導致晶圓破裂。
圖5揭示了實施例中於不同步驟下移除緩衝層/氮化鎵層時5階層化的氮化鋁鎵層應變工程中的晶片彎曲度分析實驗結果。如圖5所示，將移除氮化鋁、氮化鋁鎵緩衝層、u型氮化鎵以及部分n型氮化鎵(n-GaN)層後的最終晶圓的彎曲度(-20μm，符號500)與晶圓所有階層包含緩衝層的彎曲度(-30μm，符號502)相比，其彎曲度變小了。值得注意的是，如圖5中所示的n型氮化鎵層包含裝置層，而該層甚至有部分可被去除，例如裝置層不需要之部分。另外，圖5也揭示了啟始氮化鎵層/緩衝層/矽層(與圖4中樣品A相比)的彎曲度為-30μm，而在去除氮化鋁緩衝層後，彎曲度增加至-110μm，隨後再去除由氮化鋁、氮化鋁鎵1層、氮化鋁鎵2層及氮化鋁鎵3層組成的緩衝層後，其彎曲度減為-85μm。最後，在移除所有緩衝層之後，氮化鎵層/二氧化矽層/矽層的彎曲度(與圖4中樣品C比較)減至-20μm。
圖6為一流程圖600，根據一實施例揭示用以在載體基板上製造一裝置的方法。於步驟602中，提供一第一基板。於步驟604中，一或複數個裝置層形成於第一基板上。於步驟606中，一第二基板被接合至至少一裝置層與第一基板相對的一面。於步驟608中，移除第一基板。
裝置層可以因為該第二基板結合並移除第一基板的步驟而導致其極性反轉。
形成裝置層的步驟可以包含在形成裝置層於複數個緩衝層上之前，形成具有不同組成之複數個緩衝層。形成緩衝層的步驟可以包含形成氮化矽遮罩層。複數個緩衝層及/或裝置層可藉由磊晶生長形成。該方法還可另外包含移除至少一部份之緩衝層。該方法還可另外包含移除一部份之裝置層。該方法還可另外包含提供一蝕刻停止層以及使用此蝕刻停止層獲得所期望的裝置層極性並提高產率。
該方法還可另外包含結合一第三基板至至少一部分的裝置層的相對於結合第二基板一側的一面，並且移除第二基板。裝置層可因結合至第三基板訂並且移除第二基板而導致其極型反轉。該方法還可另外包含提供一蝕刻停止層，並且利用蝕刻停止層在高產率下獲得所期望的裝置層極性。
在一實施例中，一裝置包含一載體基板和載體基板上的一或複數個裝置層；其中，裝置層形是成於不同於載體基板的另一基板。
載體基板上裝置層的極性可與不同基板上裝置層的極性可為相反。
載體基板上裝置層的極性與不同基板上裝置層的極性可為相同。
上述裝置還可包含使用於生長形成裝置層過程中的至少一部分緩衝層，並於形成裝置層與載體基板相對的一面時使用此至少一部分緩衝層。上述裝置還包含使用於形成裝置層過程中具有不同組成的一或複數個緩衝層，並於形成裝置層與載體基板相對的一面時使用一或複數個緩衝層。緩衝層可包含一氮化矽遮罩層。裝置層及/或部份之緩衝層及/或至少一緩衝層可暴露於環境中。裝置層和/或部分緩衝層及/或至少一緩衝層可藉由磊晶生長形成。
本發明之實施例具有以下至少一項或多項的特性/優點：
(i)漸變層(例如生長80%、50%與20%之鋁含量的3個階層化氮化鋁鎵層，以於磊晶形成過程中增加壓縮應變)。雖然在上述說明中以3階漸變和5階漸變的氮化鋁鎵層作為實施例，但是其他不同數量的漸變層也是可能的，通常約有1~10層的漸變層。這是有利的，因為在生長程序結束時，由生長溫度冷卻至室溫的冷卻過程，將拉伸應力將被導入。因此，較佳地壓縮應變和拉伸應力將彼此互相補償，並且使晶圓彎曲度變化量降至最低。而後續之步驟，例如晶圓的接合和光蝕刻等等，較佳地可藉由調整漸變階層的分佈(即：階層之數量、每階層的厚度，每階層的合金組成)而達成，但 其中須注意的是緩衝層中所需的最佳應變分佈會因最後裝置異質結構與厚度而呈顯著變化。
(ii)氮化矽原位遮罩用來將壓縮應變解耦，並且使氮化鎵層於氮化矽原位遮罩後相對地減少壓縮應變。
(iii)以矽(100)晶圓取代易脆矽(111)基板。
(iv)氮化鎵與最後裝置層的壓力可藉由控制最終氮化鎵的厚度來調整。高拉伸應變的氮化鎵層可提高電子的移動能力，因而改善高電子移動性電晶體之性能。
(v)薄裝置(HEMT或LED)層可藉由移除厚緩衝層以得較佳裝置執行效能(於HEMT或LED裝置之中有較佳散熱能力)而達成。
(vi)可獲得氮極性氮化鎵或鎵極性氮化鎵。
(vii)相較於矽(111)基板，矽(100)晶圓更容易被晶圓廠接受及處理。
雖然本發明已以實施例揭露如上，但是並非用以限定本發明。 任何該領域中具有通常知識者，在不脫離本發明之精神和範圍內，當然可作些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
舉例來說，在本發明之不同實施例可應用至其他裝置層，包含其他半導體材料系統。例如，在具有鍺與砷化鎵緩衝之矽上異質磊晶之磷化銦鎵(例如發光二極體(LED)裝置)的內部熱拉伸錯置會導致晶圓產生大的凹弓彎曲。在上述實施例中，用以取代原本矽基板並且移除鍺與砷化鎵緩衝的方法也可被應用至增進晶圓的穩定性。
此外，雖然在本範例實施例中敘述了用於應變工程/控制的漸變結構的使用，但是本發明還可被應用至不同實施例中具有不同型態的應變工程(如超晶格緩衝器等)之晶圓。
600:流程圖
602、604、606及608:步驟

Claims (19)

  1. 一種於載體基板上製造裝置之方法，該方法包含：提供一第一基板；藉由磊晶形成具有不同組成的複數個緩衝層於該第一基板上；形成一或複數個裝置層於複數個緩衝層上；結合一第二基板於該裝置層與該第一基板相對的一面；移除該第一基板；以及藉由移除至少一部份該緩衝層以減少該緩衝層的厚度來調整該一或複數個裝置層中的應變。
  2. 如申請專利範圍第1項所述之方法，其中，該第二基板結合至該裝置層並移除該第一基板的步驟導致該裝置層之一極性發生反轉。
  3. 如申請專利範圍第1或2項所述之方法，其中，形成該複數緩衝層的步驟包含形成氮化矽遮罩。
  4. 如申請專利範圍第1~3項之任一項所述之方法，更包含移除至少一部分該緩衝層的步驟。
  5. 如申請專利範圍第4項所述之方法，更包含移除一部分該裝置層的步驟。
  6. 如申請專利範圍第4項所述之方法，更包含提供一蝕刻停止層，並且利用該蝕刻停止層以達成該裝置層之一期望極性及高產率。
  7. 如申請專利範圍第1~2項之任一項所述之方法，更包含結合一第三基板於至少一部分該裝置層相對該第二基板的一面，並且移除該第二基板。
  8. 如申請專利範圍第7項所述之方法，其中，該裝置層之該極性，因與該第三基板結合並移除該第二基板的步驟，而導致發生反轉。
  9. 如申請專利範圍第7項所述之方法，更包含：提供另一蝕刻停止層，並且利用該另一蝕刻停止層在高良率下達成該裝置層之一期望極性。
  10. 一載體基板上的裝置，其包含：一載體基板；以及一或複數個裝置層，位於該載體基板上；其中具有不同組成的複數個緩衝層磊晶形成於一基板上，該一或複數個裝置層形成於該具有不同組成的複數個緩衝層上，且該基板不同於該載體基板；以及其中一個或多個裝置層中的應變是藉由移除至少一部分該緩衝層以減少緩衝層的厚度來調整。
  11. 如申請專利範圍第10項所述之裝置，其中，該載體基板上該裝置層的極性與該基板上複數個裝置層的極性相反。
  12. 如申請專利範圍第10項所述之裝置，其中，該載體基板上該裝置層的極性與該基板上複數個裝置層的極性相同。
  13. 如申請專利範圍第10~12項之任一項所述之裝置，更包含一緩衝層的至少一部分，在該裝置層成長時使用於該裝置層上與該載體基板相對的一面。
  14. 如申請專利範圍第13項所述之裝置，更包含具有不同組成的複數個緩衝層，在該裝置層成長時使用於該裝置層上與該載體基板相對的一面。
  15. 如申請專利範圍第13項所述之裝置，其中，該複數個緩衝層包含一氮化矽遮罩。
  16. 如申請專利範圍第13項所述之裝置，其中，該裝置層、該至少一部分緩衝層或該複數緩衝層之一或更多為裸露於周遭環境。
  17. 如申請專利範圍第13項所述之裝置，其中，該裝置層及/或該至少一部分緩衝層及/或該複數緩衝層由磊晶生長形成。
  18. 一種於載體基板上製造裝置之方法，該方法包含：提供一第一基板；形成一或複數個裝置層於複數個緩衝層上；結合一第二基板於該裝置層與該第一基板相對的一面；以及移除該第一基板；其中該第二基板結合至該裝置層並移除該第一基板的步驟導致該裝置層之一極性發生反轉。
  19. 一載體基板上的裝置，其包含：一載體基板；以及一或複數個裝置層，位於該載體基板上；其中該裝置層形成於一基板上，且該基板不同於該載體基板；以及其中該第二基板結合至該裝置層並移除該第一基板的步驟導致該裝置層之一極性發生反轉。
TW106102530A 2016-01-20 2017-01-20 於載體基板上製造裝置的方法及載體基板上的裝置 TWI705480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662280861P 2016-01-20 2016-01-20
US62/280,861 2016-01-20

Publications (2)

Publication Number Publication Date
TW201737305A TW201737305A (zh) 2017-10-16
TWI705480B true TWI705480B (zh) 2020-09-21

Family

ID=59362815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102530A TWI705480B (zh) 2016-01-20 2017-01-20 於載體基板上製造裝置的方法及載體基板上的裝置

Country Status (8)

Country Link
US (1) US10672608B2 (zh)
EP (1) EP3405970A4 (zh)
JP (1) JP7201141B2 (zh)
KR (1) KR20180114904A (zh)
CN (1) CN108780734A (zh)
SG (2) SG11201806030SA (zh)
TW (1) TWI705480B (zh)
WO (1) WO2017127026A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7165858B2 (ja) * 2020-06-30 2022-11-07 日亜化学工業株式会社 発光素子の製造方法
DE102020121750B3 (de) 2020-08-19 2022-01-27 Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts Verfahren zum Wachsen einer Halbleiteranordnung und Halbleiteranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453394A (en) * 1992-01-31 1995-09-26 Canon Kabushiki Kaisha Process for preparing semiconductor substrate by bringing first and second substrates in contact
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940089B2 (en) * 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
FR2842350B1 (fr) * 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
CN102246291B (zh) * 2008-12-19 2015-12-16 硅绝缘体技术有限公司 应变改造复合半导体基片和其形成方法
JP5454283B2 (ja) * 2010-03-26 2014-03-26 沖電気工業株式会社 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
CN107004639B (zh) 2014-07-08 2021-02-05 麻省理工学院 衬底制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453394A (en) * 1992-01-31 1995-09-26 Canon Kabushiki Kaisha Process for preparing semiconductor substrate by bringing first and second substrates in contact
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate

Also Published As

Publication number Publication date
EP3405970A1 (en) 2018-11-28
JP2019507496A (ja) 2019-03-14
JP7201141B2 (ja) 2023-01-10
US20190051516A1 (en) 2019-02-14
US10672608B2 (en) 2020-06-02
CN108780734A (zh) 2018-11-09
SG10201914065UA (en) 2020-03-30
KR20180114904A (ko) 2018-10-19
WO2017127026A1 (en) 2017-07-27
TW201737305A (zh) 2017-10-16
SG11201806030SA (en) 2018-08-30
EP3405970A4 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
JP6602976B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
KR20090093887A (ko) 단결정 박막을 갖는 기판의 제조 방법
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
TWI705480B (zh) 於載體基板上製造裝置的方法及載體基板上的裝置
CN113994032A (zh) 电子器件用基板及其制造方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
CN112585305B (zh) GaN层叠基板的制造方法
US20130171811A1 (en) Method for manufacturing compound semiconductor
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
TWI834703B (zh) ＧａＮ層合基板的製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
CN117613079A (zh) 一种GaN HEMT器件结构及其制备方法