TWI704659B - 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 - Google Patents
背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 Download PDFInfo
- Publication number
- TWI704659B TWI704659B TW108137992A TW108137992A TWI704659B TW I704659 B TWI704659 B TW I704659B TW 108137992 A TW108137992 A TW 108137992A TW 108137992 A TW108137992 A TW 108137992A TW I704659 B TWI704659 B TW I704659B
- Authority
- TW
- Taiwan
- Prior art keywords
- containing metal
- layer
- copper
- metal layer
- film structure
- Prior art date
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
本揭露內容的實施例提供一種背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法。背晶薄膜結構包含含鈦金屬層、擴散阻障層以及含銅金屬接合結構。含鈦金屬層形成於晶片上,擴散阻障層形成於含鈦金屬層上,含銅金屬接合結構形成於擴散阻障層之上。
Description
本揭露內容是有關於薄膜結構及其製造方法,且特別是有關於背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法。
在電子裝置中,影響電能轉換效率最重要的元件之一即是功率模組。電子裝置對於功率模組的可靠性要求極高,因而功率模組的封裝技術及其材料的選用也具有相當高的難度。一般而言,功率模組封裝體包含將功率積體電路晶片進行背晶金屬化(backside metallization)之後,固定在陶瓷基板上,然後才進行晶片上銲墊與基板上銲墊的連線。
然而,習知的封裝技術具有許多缺點,例如功率積體電路晶片與陶瓷基板的接合性不佳,導致功率模組封裝體的可靠性不足以及良率不佳的種種問題。因此,功率模組的封裝技術仍面臨許多新的挑戰。
本揭露內容的一些實施例提供背晶薄膜結構,背晶薄膜結構包含含鈦金屬層、擴散阻障層以及含銅金屬接合結構。含鈦金屬層形成於晶片上,擴散阻障層形成於含鈦金屬層上,含銅金屬接合結構形成於擴散阻障層之上。
本揭露內容的一些實施例提供功率模組封裝體,功率模組封裝體包含功率晶片、背晶薄膜結構、載板、載板反應金屬層以及封裝接合結構。背晶薄膜結構包含含鈦金屬層、擴散阻障層以及含銅金屬接合結構。含鈦金屬層形成於晶片上,擴散阻障層形成於含鈦金屬層上,含銅金屬接合結構形成於擴散阻障層之上。載板反應金屬層形成於載板上。封裝接合結構設置於含銅金屬接合結構與載板反應金屬層之間,以將功率晶片組裝於載板上。
本揭露內容的一些實施例提供背晶薄膜結構的製造方法,此方法包含在晶片上形成含鈦金屬層;在含鈦金屬層上形成擴散阻障層;以及在擴散阻障層上形成含銅金屬接合結構。
本揭露內容的一些實施例提供功率模組封裝體的製造方法,此方法包含提供功率晶片;在功率晶片上形成背晶薄膜結構,其包含:在功率晶片上形成含鈦金屬層,在含鈦金屬層上形成擴散阻障層,及在擴散阻障層上形成含銅金屬接合結構;提供載板;在載板上形成載板反應金屬層;以及藉由含錫封裝材料接合背晶薄膜結構與載板反應金屬層,以將功率晶片組裝於載板上。
本揭露內容的背晶薄膜結構可應用於多種類型的電子裝置,為讓本揭露內容之特徵和優點能更明顯易懂,下文特舉出應用於功率模組封裝體之實施例,並配合所附圖式,作詳細說明如下。
以下的揭露內容提供了許多的實施例或範例,用於實施所提供的半導體結構之不同元件。各元件和其配置的具體範例描述如下,以簡化本揭露內容之實施例之說明。當然,這些僅僅是範例,並非用以限定本揭露內容之實施例。舉例而言,敘述中若提及第一元件形成在第二元件之上,可能包含第一和第二元件直接接觸的實施例,也可能包含額外的元件形成在第一和第二元件之間,使得它們不直接接觸的實施例。此外,同樣或相似的元件標號可能會在本揭露內容實施例之不同的範例中重複使用。如此重複是為了簡明和清楚,而非用以表示所討論的不同實施例之間的關係。
以下描述實施例的一些變化。在不同圖式和說明的實施例中,相似的元件符號被用來標示相似的元件。可以理解的是,在方法的前、中、後可以提供額外的步驟,且一些所敘述的步驟可在所述方法的其他實施例被取代或刪除。
此外,其中可能用到與空間相關用詞,例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞,這些空間相關用詞是為了便於描述圖示中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係,這些空間相關用詞包含使用中或操作中的裝置之不同方位,以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位),則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
除非另外定義,在此使用的全部用語(包含技術及科學用語)具有與本揭露內容所屬之一般技藝者所通常理解的相同涵義。能理解的是,除非在本揭露內容的實施例有特別定義,這些用語,例如在通常使用的字典中定義的用語,應被解讀成具有與相關技術及本揭露內容的背景或上下文一致的意思,而不應以理想化或過度正式的方式解讀。
本揭露內容的全文關於「純金屬」 (例如:純銅、純銀、純鎳)的敘述,係指在設計上期望為不含其他元素、化合物等雜質,但在實際冶煉、精煉、鍍膜等過程中卻難以完全除去上述雜質而達成數學上或理論上100%的純金屬,而當上述雜質含量的範圍落於對應的標準或規格所訂定的允許範圍內,就可視為「純金屬」。本揭露內容所屬技術領域中具有通常知識者應當瞭解依據不同的性質、條件、需求等等,上述對應的標準或規格會有所不同,故下文中並未列出特定的標準或規格。
以下所揭露之不同實施例可能重複使用相同的參考符號及/或標記。這些重複是為了簡化與清晰的目的,並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
第1A至1D圖是根據本揭露內容的一些實施例,說明形成背晶薄膜結構在各個不同階段的剖面示意圖。
請參照第1A圖,在晶片100上形成含鈦金屬層110。
在一些實施例中,晶片100可以是任意一種半導體晶片,例如可以是功率模組中的金氧半導體電晶體(MOSFET)晶片或絕緣閘雙及電晶體(insulated gate bipolar transistor,IGBT)晶片。在一些實施例中,晶片100具有含矽的基底(未繪示),含鈦金屬層110形成於晶片100的含矽的表面上。
在一些實施例中,含鈦金屬層110可包含鈦(Ti)層、鈦鎢(TiW)合金層、或具有三層結構的鈦-鈦鎢-鈦複合層(未繪示於第1A圖)。含鈦金屬層110可以用於增進後續金屬膜層與矽表面的接合性。
在一些實施例中,含鈦金屬層110的厚度例如是0.001微米至1微米。在一些實施例中,含鈦金屬層110的厚度例如是0.1微米至0.8微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
在一些實施例中,可以藉由蒸鍍、濺鍍、電鍍、或沉積(例如,化學氣相沉積或物理氣相沉積)的方式將含鈦金屬層110形成在晶片100的含矽表面上。舉例而言,如第1A圖所示,在一些實施例中,可以藉由蒸鍍或濺鍍的方式在晶片100上形成鈦層或鈦鎢(TiW)合金層,而形成具有單層結構的含鈦金屬層110。在一些其他實施例中,可以藉由蒸鍍或濺鍍的方式在晶片100上依次形成鈦層、鈦鎢層、及鈦層,而形成具有三層結構的鈦-鈦鎢-鈦複合層(未繪示於第1A圖)。
接著,請參照第1B圖,在含鈦金屬層110上形成擴散阻障層120。在一些實施例中,擴散阻障層120可包含鎳。在一些實施例中,擴散阻障層120例如是純鎳層。擴散阻障層120可以用來避免後續形成的金屬層朝晶片100方向擴散,或者用來避免含鈦金屬層110朝向後續形成的金屬層擴散。
在一些實施例中,擴散阻障層120的厚度例如是0.1微米至10微米。在一些實施例中,擴散阻障層120的厚度例如是0.1微米至1微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
在一些實施例中,可以藉由蒸鍍、濺鍍、電鍍、或沉積(例如,化學氣相沉積或物理氣相沉積)的方式將擴散阻障層120形成在含鈦金屬層110上。舉例而言,如第1B圖所示,在一些實施例中,可以藉由蒸鍍或濺鍍的方式在含鈦金屬層110上形成鎳層(例如是單層的純鎳層),而形成具有單層結構的擴散阻障層120。
然後,請參照第1C圖,在擴散阻障層120上形成含銅金屬接合結構130。在一些實施例中,含銅金屬接合結構130可以是單層的純銅層,藉由在擴散阻障層120上形成單層的銅層而製成。
在一些實施例中,含銅金屬接合結構130的厚度例如是0.01微米至3微米。在一些實施例中,含銅金屬接合結構130的厚度例如是0.1微米至1.5微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
在一些實施例中,可以藉由蒸鍍、濺鍍、電鍍、或沉積(例如,化學氣相沉積或物理氣相沉積)的方式將含銅金屬接合結構130形成在擴散阻障層120上。在一些實施例中,在擴散阻障層120上形成含銅金屬接合結構130的步驟可包含在擴散阻障層120上形成單層的純銅層。
根據本揭露內容的一些實施例,利用蒸鍍的方式形成含銅金屬接合結構130,可以具有沉積速率快、且製造成本低的優點。
在一些實施例中,擴散阻障層120和含銅金屬接合結構130之間可選擇性地額外形成一固溶合金層(未繪示於圖中)。此固溶合金層可形成於擴散阻障層120和含銅金屬接合結構130之間且直接接觸擴散阻障層120和含銅金屬接合結構130。在一些實施例中,擴散阻障層120包含鎳(例如是純鎳層),此固溶合金層例如是由擴散阻障層120的鎳與含銅金屬接合結構130的銅固溶所形成的鎳銅合金層。
至此,如第1C圖所示,形成包含含鈦金屬層110、擴散阻障層120及含銅金屬接合結構130的背晶薄膜結構10。
根據本揭露內容之實施例,含銅金屬接合結構130作為用於在後續的封裝接合製程中與其他基板接合的反應金屬層,和傳統的含銀接合層相比,含銅金屬接合結構130可降低接合處的電阻值,使接合後的封裝體元件具有較佳的電性特性。並且,和傳統的含銀接合層相比,採用含銅金屬接合結構130更可進一步降低製造成本。
再者,在一些實施例中,擴散阻障層120例如是由純鎳製成,由於鎳和銀不發生固溶,因此在鎳和銀接合的介面處容易形成間隙(gap),導致增加介面處的電阻值。相對而言,根據本揭露內容之一些實施例,鎳和銅之間會發生固溶,因此可增進兩者之間的相容性與接合強度,因此不易在介面處形成間隙,且擴散阻障層120與含銅金屬接合結構130之間也較不易發生脫層的現象,因而使得背晶薄膜結構10具有較佳的電性特性以及結構穩定性。
接著,請參照第1D圖,在含銅金屬接合結構130上形成抗氧化保護層310。在一些實施例中,如第1D圖所示,抗氧化保護層310覆蓋含銅金屬接合結構130的整個接合表面。
至此,如第1D圖所示,形成包含含鈦金屬層110、擴散阻障層120、含銅金屬接合結構130及抗氧化保護層310的背晶薄膜結構10A。根據本揭露內容之一些實施例,抗氧化保護層310形成在含銅金屬接合結構130的接合表面上,因而可以保護下方的含銅金屬接合結構130的接合表面不受到氧化,進而使得背晶薄膜結構10A可以良好地與後續的基板接合。
在一些實施例中,抗氧化保護層310可包含有機保護層。在一些實施例中,抗氧化保護層310例如是有機保護層,形成於含銅金屬接合結構130上。根據本揭露內容之一些實施例,有機保護層可以保護下方的含銅金屬接合結構130的接合表面不受到氧化,更具有可降低製造成本的優點。
在一些實施例中,可以藉由沉積、塗佈、浸泡、或對含銅金屬接合結構130的表面進行化學表面修飾的方式,將有機保護層形成在含銅金屬接合結構130上。
在一些實施例中,有機保護層例如是有機保焊膜(organic solderability preservative,OSP)。在一些實施例中,例如可藉由脫脂、微蝕、酸洗、表面錯合物生成、及烘乾之連續的製程,在含銅金屬接合結構130的接合表面上形成有機銅錯合物之有機保焊膜。在一些實施例中,有機保焊膜的材料可包含松香類(rosin)樹脂、活性樹脂(active resin)、唑類(azole)樹脂。在一些實施例中,唑類樹脂例如包含苯駢三氯唑(BENZOTRIAZOLE,BTA)、烷基咪唑(ALKYLIMIDAZOLE,AI) 、烷基苯咪唑(ALKYLBENZIMIDZOLE,ABI)。唑類樹脂有機保護層有助於提升背晶薄膜結構與焊錫材料(例如其中的助焊劑)之間的相容性,因而可提升封裝結構的整體接合強度與結構穩定性。
在一些實施例中,有機保護層的厚度例如是0.05微米至2微米。在一些實施例中,有機保護層的厚度例如是0.1微米至1微米。在一些實施例中,有機保護層的厚度例如是0.2微米至0.5微米。根據本揭露內容之一些實施例,當有機保護層的厚度小於0.05微米時,有可能會導致降低抗氧化的效果;而當有機保護層的厚度過大時,則可能會導致在背晶薄膜結構和後續接合的基板之間殘留過多的有機成分,可能會導致封裝結構的電阻的提升。
在一些實施例中,抗氧化保護層310可包含含錫金屬層。在一些實施例中,抗氧化保護層310例如是含錫金屬層。在一些實施例中,抗氧化保護層310例如是純錫層,形成於含銅金屬接合結構130上。根據本揭露內容之一些實施例,含錫金屬層(例如是純錫層)可以保護下方的含銅金屬接合結構130的接合表面不受到氧化。
在一些實施例中,可以藉由蒸鍍、濺鍍、電鍍、或沉積(例如,化學氣相沉積或物理氣相沉積)的方式將含錫金屬層(或純錫層)形成在含銅金屬接合結構130上。根據本揭露內容之一些實施例,含錫金屬層(或純錫層)可以增加後續焊錫步驟的潤濕性。
在一些實施例中,含錫金屬層的厚度例如是大於0.1微米。在一些實施例中,含錫金屬層的厚度例如是0.15微米至10微米。在一些實施例中,含錫金屬層的厚度例如是1微米至4微米。但此厚度可依照實際應用而適應性調整,本揭露內容並不限於此。
在一些實施例中,抗氧化保護層310可包含含金金屬層。在一些實施例中,抗氧化保護層310例如是含金金屬層。在一些實施例中,抗氧化保護層310例如是純金層,形成於含銅金屬接合結構130上。根據本揭露內容之一些實施例,含金金屬層(例如是純金層)可以保護下方的含銅金屬接合結構130的接合表面不受到氧化。
在一些實施例中,可以藉由蒸鍍、濺鍍、電鍍、或沉積(例如,化學氣相沉積或物理氣相沉積)的方式將含金金屬層(或純金層)形成在含銅金屬接合結構130上。根據本揭露內容之一些實施例,含金金屬層(或純金層)可以增加後續焊錫步驟的潤濕性。
在一些實施例中,含金金屬層的厚度例如是0.001微米至0.3微米。在一些實施例中,含金金屬層的厚度例如是0.001微米至0.1微米。在一些實施例中,含金金屬層的厚度例如是0.001微米至0.05微米。根據本揭露內容之一些實施例,含金金屬層的厚度等於或小於0.3微米,較佳等於或小於0.1微米,可以避免在後續焊錫步驟中的焊錫材料中形成太大顆粒的AuSn
4析出物,因而可以避免析出物太大造成的接點脆化及結構脆化,進而可以使得形成的封裝結構更穩定,且提升封裝結構的接合強度。
第2A至2B圖是根據本揭露內容的一些實施例,說明形成功率模組封裝體在各個不同階段的剖面示意圖。本實施例中與前述實施例相同或相似的元件係沿用同樣或相似的元件標號,且相同或相似元件的相關說明請參考前述,在此不再贅述。需注意的是,本實施例是以第1C圖的背晶薄膜結構10作為範例說明,但並非限定於此。
請參照第2A圖,提供晶片100。在一些實施例中,晶片100例如是功率晶片。舉例而言,晶片100可以是金氧半導體電晶體(MOSFET)或絕緣閘雙及電晶體(IGBT)晶片。
然後,請參照第2A圖,在晶片100上形成背晶薄膜結構10。在一些實施例中,形成背晶薄膜結構10的步驟包含在晶片10上形成含鈦金屬層110、在含鈦金屬層110上形成擴散阻障層120、及在擴散阻障層120上形成含銅金屬接合結構130。上述步驟及元件的相關細節如前所述,在此不再重述。
並且,請參照第2A圖,提供載板200。在一些實施例中,載板200可以是適於與晶片100接合的任意基板,例如是陶瓷基板、印刷電路板、銅基板、矽中介層(interposer)、導線架(lead frame)、或另一個晶片。
然後,請參照第2A圖,在載板200上形成載板反應金屬層210。在一些實施例中,載板反應金屬層210可包含高熔點金屬,例如鎳、銅或銀。
然後,請參照第2B圖,藉由含錫封裝材料170A接合背晶薄膜結構10與載板反應金屬層210,以將晶片100組裝於載板200上。在一些實施例中,可使用含錫或銦封裝材料170A並經由焊接方式將背晶薄膜結構10的含銅金屬接合結構130與載板反應金屬層210接合。
在一些實施例中,含錫或銦封裝材料170A可包含錫或銦以及一或多種添加金屬,添加金屬可包含金、銅、銀、鉍、錫、銦、鋅、銻、或上述的任意組合。在一些實施例中,含錫或銦封裝材料170A例如是無鉛銲錫。
根據本揭露內容的一些實施例,含銅金屬接合結構130包含銅,可以和擴散阻障層120的鎳產生固溶,因而具有良好的界面結合力,避免習知銀金屬接合結構與鎳(擴散阻障層120)的原子鍵結力不佳,導致界面剝離破壞,因此根據本揭露內容之實施例,含銅金屬接合結構130所製造的功率模組封裝體20具有良好的可靠性。
再者,如前所述,含銅金屬接合結構130包含銅,不僅可以為功率模組提供良好的界面接合性與高可靠性,並且針對具有高操作溫度(例如可能高於450°C)的功率元件,更可以提供優異的散熱效果,而可以避免因為過高操作溫度使得功率元件的效能降低的狀況,進而可以提高功率元件的效能與使用壽命。
至此,如第2B圖所示,形成功率模組封裝體20。功率模組封裝體20包含晶片100、載板200、載板反應金屬層210、背晶薄膜結構10及封裝接合結構170,載板反應金屬層210形成於載板200上,背晶薄膜結構10包含含鈦金屬層110、擴散阻障層120及含銅金屬接合結構130。
在一些實施例中,如第2B圖所示,封裝接合結構170設置於含銅金屬接合結構130與載板反應金屬層210之間、且封裝接合結構170直接接觸並接合含銅金屬接合結構130與載板反應金屬層210,而將背晶薄膜結構10上的晶片100組裝在載板200上。
在一些其他實施例中,封裝接合結構170和含銅金屬接合結構130之間更可選擇性地形成一個額外的介金屬層(Intermetallics,未繪示於圖中),此介金屬層例如是由封裝接合結構170中的錫或銦和含銅金屬接合結構130中的銅所形成的銅錫或銅銦介金屬層。在一些實施例中,此銅錫或銅銦介金屬層可包含Cu
3Sn、Cu
6Sn
5、Cu
7In
3、或上述的組合。
在一些其他實施例中,封裝接合結構170的錫或銦和載板反應金屬層210的鎳、銅或銀之間更可選擇性地形成一個額外的鎳錫、鎳銦、銅錫、銅銦、銀錫、或銀銦介金屬層(Intermetallics,未繪示於圖中),此介金屬層例如是由封裝接合結構170中的錫或銦和含銅金屬接合結構130中的銅所形成的銅錫或銅銦介金屬層。在一些實施例中,此銅錫或銅銦介金屬層可包含Cu
3Sn、Cu
6Sn
5、Cu
7In
3、或上述的組合;此介金屬層例如是由封裝接合結構170中的錫或銦和含銅金屬接合結構130中的銅所形成的銅錫或銅銦介金屬層。在一些實施例中,此銅錫或銅銦介金屬層可包含Cu
3Sn、Cu
6Sn
5、Cu
7In
3、或上述的組合;此介金屬層亦可由封裝接合結構170中的錫或銦和含鎳金屬接合結構130中的鎳所形成的鎳錫或鎳銦介金屬層。在一些實施例中,此鎳錫或鎳銦介金屬層可包含Ni
3Sn
4、Ni
2In、NiIn
3、或上述的組合;此介金屬層亦可由封裝接合結構170中的錫或銦和含銀金屬接合結構130中的銀所形成的銀錫或銀銦介金屬層。在一些實施例中,此銀錫或銀銦介金屬層可包含Ag
3Sn、Ag
2In、Ag
3In、或上述的組合。
第3圖是根據本揭露內容的一些實施例,說明形成功率模組封裝體的剖面示意圖。請同時參照第2A~2B圖與第3圖。本實施例中與前述實施例相同或相似的元件係沿用同樣或相似的元件標號,且相同或相似元件的相關說明請參考前述,在此不再贅述。需注意的是,本實施例是以第1D圖的背晶薄膜結構10A作為範例說明,但並非限定於此。
請參照第2A圖,提供晶片100。並且,請參照第2A圖,提供載板200以及在載板200上形成載板反應金屬層210。
然後,請參照第3圖,在晶片100上形成背晶薄膜結構10A。在一些實施例中,形成背晶薄膜結構10A的步驟包含在晶片10上形成含鈦金屬層110、在含鈦金屬層110上形成擴散阻障層120、在擴散阻障層120上形成含銅金屬接合結構130、及在含銅金屬接合結構130上形成抗氧化保護層310。上述步驟及元件的相關細節如前所述,在此不再重述。
然後,請同時參照第3圖和第2B圖,藉由含錫或銦封裝材料170A接合背晶薄膜結構10A與載板反應金屬層210,以將晶片100組裝於載板200上。在一些實施例中,可使用含錫或銦封裝材料170A並經由焊接方式將覆蓋抗氧化保護層310的含銅金屬接合結構130與載板反應金屬層210接合。
至此,則形成如第2B圖所示的功率模組封裝體20,其包含晶片100、載板200、載板反應金屬層210、含鈦金屬層110、擴散阻障層120、含銅金屬接合結構130、以及封裝接合結構170。
在一些實施例中,藉由含錫或銦封裝材料170A接合背晶薄膜結構10A與載板反應金屬層210時,含錫或銦封裝材料170A接觸抗氧化保護層310與載板反應金屬層210,在製作完成的功率模組封裝體20中,封裝接合結構170和含銅金屬接合結構130之間實質上不具有完整的抗氧化保護層310。
在一些實施例中,當抗氧化保護層310是有機保護層時,由於封裝接合的製程溫度較高,有機保護層在接合含銅金屬接合結構130及載板反應金屬層210的過程中會實質上分解。因此,如第2B圖所示,製作完成的功率模組封裝體20中,封裝接合結構170和含銅金屬接合結構130之間實質上不具有完整的有機抗氧化保護層310。
在一些實施例中,當抗氧化保護層310是含金的金屬層時(例如是純金層),含金金屬層(或純金層)可能會在接合含銅金屬接合結構130及載板反應金屬層210的過程中熔化,而溶入用於接合的含錫封裝材料170A中,形成如第2B圖所示的封裝接合結構170,使得封裝接合結構170包含錫和金。
在一些實施例中,封裝接合結構170中的金含量例如是小於0.1微米。在一些實施例中,封裝接合結構170中的金含量例如是小於0.01微米。
在一些實施例中,含金金屬層(例如是純金層)的厚度例如是0.001微米至0.3微米,則在製作完成的功率模組封裝體20中,如第2B圖所示,封裝接合結構170和含銅金屬接合結構130之間實質上不具有完整的含金(例如是純金)抗氧化保護層310。
在一些實施例中,當抗氧化保護層310是含錫金屬層時(例如是純錫層),含錫金屬層可能會在接合含銅金屬接合結構130及載板反應金屬層210的過程中熔化,而溶入用於接合的含錫封裝材料170A中,形成如第2B圖所示的封裝接合結構170。
前述內文概述了許多實施例的特徵部件,使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露內容的實施例。本技術領域中具有通常知識者應可理解,且可輕易地以本揭露內容的實施例為基礎來設計或修飾其他製程及結構,並以此達到相同的目的及/或達到與在此介紹的實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露內容的實施例的發明精神與範圍。在不背離本揭露內容的實施例的發明精神與範圍之前提下,可對本揭露內容的實施例進行各種改變、置換或修改,因此本揭露內容的保護範圍當視後附之申請專利範圍所界定者為準。另外,雖然本揭露內容已以數個較佳實施例揭露如上,然其並非用以限定本揭露內容,且並非所有優點都已於此詳加說明。
本揭露內容的每一個請求項可為個別的實施例,且本揭露內容的範圍包含本揭露內容的每一個請求項及每一個實施例的彼此之任意結合。
10、10A:背晶薄膜結構;
20:功率模組封裝體;
100:晶片;
110:含鈦金屬層;
120:擴散阻障層;
130:含銅金屬接合結構;
170:封裝接合結構;
170A:含錫封裝材料;
200:載板;
210:載板反應金屬層;
310:抗氧化保護層。
為讓本揭露內容之特徵和優點能更明顯易懂,下文特舉不同實施例,並配合所附圖式作詳細說明如下:
第1A至1D圖是根據本揭露內容的一些實施例,說明形成背晶薄膜結構在各個不同階段的剖面示意圖。
第2A至2B圖是根據本揭露內容的一些實施例,說明形成功率模組封裝體在各個不同階段的剖面示意圖。
第3圖是根據本揭露內容的一些實施例,說明形成功率模組封裝體的剖面示意圖。
10:背晶薄膜結構
100:晶片
110:含鈦金屬層
120:擴散阻障層
130:含銅金屬接合結構
Claims (14)
- 一種背晶薄膜結構,包括:一含鈦金屬層,形成於一晶片上;一擴散阻障層,形成於該含鈦金屬層上;一含銅金屬接合結構,形成於該擴散阻障層之上;以及一抗氧化保護層,形成於該含銅金屬接合結構上。
- 如申請專利範圍第1項所述之背晶薄膜結構,其中該抗氧化保護層包括:一有機保護層,形成於該含銅金屬接合結構上。
- 如申請專利範圍第2項所述之背晶薄膜結構,其中該有機保護層的厚度為0.1微米至1微米。
- 如申請專利範圍第1項所述之背晶薄膜結構,其中該抗氧化保護層包括:一含錫金屬層,形成於該含銅金屬接合結構上。
- 如申請專利範圍第4項所述之背晶薄膜結構,其中該含錫金屬層的厚度為大於0.1微米。
- 如申請專利範圍第1項所述之背晶薄膜結構,其中該抗氧化保護層包括:一含金金屬層,形成於該含銅金屬接合結構上。
- 如申請專利範圍第6項所述之背晶薄膜結構,其中該含金金屬層的厚度為0.001微米至0.3微米。
- 一種功率模組封裝體,包括: 一功率晶片;一背晶薄膜結構,包括:一含鈦金屬層,形成於該功率晶片上;一擴散阻障層,形成於該含鈦金屬層上;一含銅金屬接合結構,形成於該擴散阻障層之上;及一抗氧化保護層,形成於該含銅金屬接合結構上;一載板;一載板反應金屬層,形成於該載板上;以及一封裝接合結構,設置於該含銅金屬接合結構與該載板反應金屬層之間,以將該功率晶片組裝於該載板上。
- 如申請專利範圍第8項所述之功率模組封裝體,其中該封裝接合結構包括錫和金。
- 一種背晶薄膜結構的製造方法,包括:在一晶片上形成一含鈦金屬層;在該含鈦金屬層上形成一擴散阻障層;在該擴散阻障層上形成一含銅金屬接合結構;以及在該含銅金屬接合結構上形成一抗氧化保護層。
- 如申請專利範圍第10項所述之背晶薄膜結構的製造方法,其中在該擴散阻障層上形成該含銅金屬接合結構包括:在該擴散阻障層上形成一銅層。
- 一種功率模組封裝體的製造方法,包括:提供一功率晶片; 在該功率晶片上形成一背晶薄膜結構,包含:在該功率晶片上形成一含鈦金屬層;在該含鈦金屬層上形成一擴散阻障層;在該擴散阻障層上形成一含銅金屬接合結構;及在該含銅金屬接合結構上形成一抗氧化保護層;提供一載板;在該載板上形成一載板反應金屬層;以及藉由一含錫封裝材料接合該背晶薄膜結構與該載板反應金屬層,以將該功率晶片組裝於該載板上。
- 如申請專利範圍第12項所述之功率模組封裝體的製造方法,其中藉由該含錫封裝材料接合該背晶薄膜結構與該載板反應金屬層時,該含錫封裝材料接觸該抗氧化保護層與該載板反應金屬層。
- 如申請專利範圍第12項所述之功率模組封裝體的製造方法,其中該抗氧化保護層包括一有機保焊膜(organic solderability preservative,OSP)、一錫層、或一金層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108137992A TWI704659B (zh) | 2019-10-22 | 2019-10-22 | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108137992A TWI704659B (zh) | 2019-10-22 | 2019-10-22 | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI704659B true TWI704659B (zh) | 2020-09-11 |
TW202117965A TW202117965A (zh) | 2021-05-01 |
Family
ID=73644187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108137992A TWI704659B (zh) | 2019-10-22 | 2019-10-22 | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI704659B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200501285A (en) * | 2003-06-16 | 2005-01-01 | Via Tech Inc | Flip-chip bonding process |
US20150333012A1 (en) * | 2014-05-16 | 2015-11-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a copper layer using physical vapor deposition |
US20160049377A1 (en) * | 2014-08-12 | 2016-02-18 | Tae-Hyeong Kim | Semiconductor devices and package substrates having pillars and semiconductor packages and package stack structures having the same |
TW201639098A (zh) * | 2013-04-01 | 2016-11-01 | 英特爾股份有限公司 | 混合碳-金屬互連結構 |
US20170179058A1 (en) * | 2015-12-16 | 2017-06-22 | Lite-On Semiconductor Corporation | Bump structure having first portion of copper and second portion of pure tin covering the first portion, and interconnect structure using the same |
TW201729311A (zh) * | 2015-11-21 | 2017-08-16 | 英特爾公司 | 具有密閉型通孔之金屬化堆疊 |
TWM582236U (zh) * | 2019-05-10 | 2019-08-11 | 樂鑫材料科技股份有限公司 | 功率模組封裝體 |
-
2019
- 2019-10-22 TW TW108137992A patent/TWI704659B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200501285A (en) * | 2003-06-16 | 2005-01-01 | Via Tech Inc | Flip-chip bonding process |
TW201639098A (zh) * | 2013-04-01 | 2016-11-01 | 英特爾股份有限公司 | 混合碳-金屬互連結構 |
US20150333012A1 (en) * | 2014-05-16 | 2015-11-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a copper layer using physical vapor deposition |
US20160049377A1 (en) * | 2014-08-12 | 2016-02-18 | Tae-Hyeong Kim | Semiconductor devices and package substrates having pillars and semiconductor packages and package stack structures having the same |
TW201729311A (zh) * | 2015-11-21 | 2017-08-16 | 英特爾公司 | 具有密閉型通孔之金屬化堆疊 |
US20170179058A1 (en) * | 2015-12-16 | 2017-06-22 | Lite-On Semiconductor Corporation | Bump structure having first portion of copper and second portion of pure tin covering the first portion, and interconnect structure using the same |
TWM582236U (zh) * | 2019-05-10 | 2019-08-11 | 樂鑫材料科技股份有限公司 | 功率模組封裝體 |
Also Published As
Publication number | Publication date |
---|---|
TW202117965A (zh) | 2021-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10930614B2 (en) | Chip arrangements | |
TWI233684B (en) | Electronic device | |
KR100384501B1 (ko) | 반도체장치 및 그 제조방법 | |
US20080136019A1 (en) | Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications | |
CN109755208B (zh) | 一种接合材料、半导体装置及其制造方法 | |
CN105390473A (zh) | 集成电路装置及封装组件 | |
JP2001308129A (ja) | 鉛フリーバンプの形成方法 | |
KR20030081172A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2008500181A (ja) | はんだの組成物、及びはんだ接続部を製造する方法 | |
US6727587B2 (en) | Connection device and method for producing the same | |
CN106206518A (zh) | 焊料金属化堆叠以及其形成方法 | |
JP6187226B2 (ja) | 電子装置の製造方法 | |
WO2010047010A1 (ja) | 半導体装置及びその製造方法 | |
TWI704659B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法 | |
TWM582236U (zh) | 功率模組封裝體 | |
CN104465573B (zh) | 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构 | |
WO2008050251A1 (en) | Backside wafer contact structure and method of forming the same | |
US6891274B2 (en) | Under-bump-metallurgy layer for improving adhesion | |
JP2007123577A (ja) | 半導体装置 | |
TWI703646B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法 | |
TWI734115B (zh) | 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法 | |
JP2000349111A (ja) | はんだ接合用電極 | |
US20210217718A1 (en) | Solder-metal-solder stack for electronic interconnect | |
JP2017092341A (ja) | 電極構造、接合方法及び半導体装置 | |
TWI555125B (zh) | 功率模組封裝體的製造方法 |