TWI704653B - 以包括化合物半導體裝置整合在封裝體上之晶粒間組織上的高頻通訊裝置所設計之微電子裝置 - Google Patents

以包括化合物半導體裝置整合在封裝體上之晶粒間組織上的高頻通訊裝置所設計之微電子裝置 Download PDF

Info

Publication number
TWI704653B
TWI704653B TW105137823A TW105137823A TWI704653B TW I704653 B TWI704653 B TW I704653B TW 105137823 A TW105137823 A TW 105137823A TW 105137823 A TW105137823 A TW 105137823A TW I704653 B TWI704653 B TW I704653B
Authority
TW
Taiwan
Prior art keywords
die
substrate
component
overmolded
coupled
Prior art date
Application number
TW105137823A
Other languages
English (en)
Other versions
TW201733043A (zh
Inventor
泰勒斯弗 坎嘉因
吉爾吉斯 C. 道吉亞米斯
維傑伊 K. 納爾
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201733043A publication Critical patent/TW201733043A/zh
Application granted granted Critical
Publication of TWI704653B publication Critical patent/TWI704653B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的實施例係包括一包括一經包覆成型(overmolded)的組件之微電子裝置，該經包覆成型的組件係具有一附有一以矽為基礎的基材之第一晶粒。一第二晶粒係耦接至第一晶粒，其中第二晶粒在一不同基材中以化合物半導體材料形成。一基材係耦接至第一晶粒。基材係包括一用於以近似4GHz或更高的頻率發送及接收通訊之天線單元。

Description

以包括化合物半導體裝置整合在封裝體上之晶粒間組織上的高頻通訊裝置所設計之微電子裝置
本發明的實施例係概括有關半導體裝置的製造。特別地，本發明的實施例係有關具有整合在封裝體上之一中間晶粒組織上的包括超小收發器晶粒的高頻通訊裝置之微電子裝置。
發明背景
未來的無線產品係目標針對遠高於現在所用的較低GHz範圍之操作頻率。例如，5G(第5代行動網路或第5代無線系統)通訊預期以大於或等於15GHz的頻率運作。並且，現今的WiGig(無線千兆聯盟)產品係以60GHz運作。 包括車用雷達及醫學成像等其他應用係利用位於公釐波頻率(例如30GHz-300GHz)的無線通訊技術。對於這些無線應用，所設計的RF(射頻)電路係需要高品質被動匹配網路，藉以容納預定頻帶(其中發生通訊)的傳輸，且亦需要高功率效率放大器以及低損失、功率合成器/開關。
依據本發明之一實施例，係特地提出一種微電子裝置，其包含：一經包覆成型(overmolded)的組件，其包括一具有一以矽為主的基材之第一晶粒；一被耦接至該第一晶粒之第二晶粒；該第二晶粒係在一不同基材中以化合物半導體材料形成；及一基材，其被耦接至該第一晶粒，該基材係包括一天線單元，用於在近似4GHz或更高的一頻率發送及接收通訊。
100,200,300,400,500,600,700:微電子裝置
110,130,132,136,210,230,232,236,310,330,332,336,410,412,430,432,436,510,530,532,536,610,630,632,636,710,730,732,736:晶粒
112,212,312,412,712:組件
120,220,320,322,420,422,520,522,620,622,720,722:經包覆成型的組件
121,221,321,421,521,621,721:模材料
126,127,160-169,260-270,326,327,360-369,440-443,444-447,448-449,526,527,542-549,551,558,559,640-649,726,727,760-763,764-767,768-769,790-793:電性連接件
150,250,350,450,550,650,750:基材
152,252,352,452,552,652,752,920:天線單元
153-155,253-255,353-355,453-455,553-555,653-655,753-755:傳導層
158,258,358,458,559,658,758:介電層
222:中介件基材
230,330,430,630,730:IPD
260-263,264-265,267-268,269-270,680-685,687-689,691-693:銲料球或凸塊
281,282:連接件
323,423,523,623,723:重疊模
460-463,660-663:次級互連
464-469,792:穿模連接件
470-473:穿基材或晶粒連接件
480-493:凸塊或銲料球
540:再分佈層
541,697:再分佈層/排佈層
664-669:電性穿模連接件
694-695:電性穿基材連接件
770-774:區
780,781:穿矽連接件
900:運算裝置
902:板
904:處理器
906:通訊晶片
910,911:DRAM
912:ROM
914:晶片組
915:功率放大器
916:圖形處理器
922:觸控螢幕控制器
924:羅盤
926:全球定位系統(GPS)裝置
930:觸控螢幕顯示器
932:電池
950:攝影機
圖1係繪示根據一實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中；圖2係繪示根據一實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中；圖3係繪示根據一實施例將不同組件共同整合在一具有多重之經包覆成型的組件之微電子裝置(例如一晶粒組織架構)中；圖4係繪示根據另一實施例將不同組件共同整合在一具有多重之經包覆成型的組件之微電子裝置(例如一晶粒組織架構)中；圖5係繪示根據一實施例將不同組件共同整合在一具有多重之經包覆成型的組件之微電子裝置(例如一晶粒組織架構)中；圖6係繪示根據一實施例將不同組件共同整合在一具有多重之經包覆成型的組件之微電子裝置(例如 一晶粒組織架構)中；圖7係繪示根據一替代性實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中；圖8係繪示根據一實施例之一運算裝置900。
發明的詳細說明
本文係描述以包括封裝體上的一中間晶粒組織中之化合物半導體裝置的高頻通訊裝置所設計之微電子裝置。在下列描述中，將利用熟悉該技藝者所常用的用語來描述繪示性實行方式的不同態樣，以將其工作的實質內容傳達予其他熟悉該技藝者。然而，熟悉該技藝者將瞭解：本發明可僅以部分所描述態樣作實行。為了說明用，係提出特定的數字、材料及組態以供徹底瞭解繪示性實行方式。然而，熟悉該技藝者將瞭解：本發明可以在不具有特定細節下實行。在其他案例中，係省略或簡化熟知的形貌體以免模糊繪示性實行方式。
不同操作將依次以一最有助於瞭解本發明的方式被描述成多重的離散操作，然而，描述次序不應被詮釋成意指這些操作必具有次序因變性。特別來說，這些操作不需以所提出次序進行。
對於公釐(例如1-10mm，任何mm波)波通訊系統的高頻(例如5G、WiGig)無線應用，所設計的RF電路(例如低雜訊放大器、混合器、功率放大器等)係需要 高品質的被動匹配網路，藉以容納其中發生通訊的預定頻帶之傳輸，且亦需要高效率功率放大器、及低損失、功率合成器/開關等。係可利用用於大於15GHz操作的CMOS技術，但具有減小的功率放大器效率且具有低品質被動件，主要是由於所採用之典型具有損耗性的矽基材所致。 CMOS電路傳統上係被整合在矽晶圓上，其中基材電阻率(resistivity)位於毫歐姆-公分(milli Ohm-cm)至數個Ohm-cm的範圍中。這係導致低品質因子被動組件，高功率損失，降低的傳輸範圍，一較低的系統效能，及由於過多所產生熱量之增高的熱性需求。在一範例中，高散熱係由於在一相陣列配置(phased array arrangement)中必須利用多重的功率放大器達成所欲的輸出功率及傳輸範圍之事實所致。由於用於蜂巢式網路(例如4G、LTE、LTE-Adv)的典型傳輸範圍比起連接性(connectivity)(例如WiFi、WiGig)所需要者更大數倍，這將在5G系統上益加更為嚴格。
本設計係包括高頻組件(例如5G收發器)並對於一通訊系統的關鍵部份(例如GaAs、GaN、玻璃上被動件(Passives-on-Glass)等)利用非CMOS技術(例如非矽基材)。藉由一最佳系統隔化(partitioning)，需要高效率及高品質因子的關鍵部份係可以另一技術製造(例如化合物半導體材料、族III-V材料)。這些部份有可能處於裝置級(例如GaN/GaAs上的電晶體)抑或電路級(例如III-V晶粒整合一功率放大器、一低雜訊放大器等)。全通訊系統 將以一中間晶粒組織方式被形成，如本發明的實施例中所討論。
本設計技術係容許將以不同技術製造的晶粒及/或裝置及/或基材共同整合在相同封裝體上，以供效能增強以及放鬆熱性要求。封裝體有可能包括天線單元，以供與其他無線系統之通訊。
一改良經高度整合電路的電性效能之途徑係包括利用以聚合物為基礎的有機材料抑或低溫共同燒製式陶瓷將被動組件實行在一傳統封裝體基材上。另一途徑係包括使用被整合在短迴路(例如，由於無電晶體所致之較少個半導體處理操作、等)矽或玻璃基材上之被動件。 此技術已知稱為整合式被動裝置(IPD)技術且不包括主動裝置。IPD係在一半導體製造環境中被製造，而導致極高精確度被動件。因此，對於下一代的無線通訊，在系統級將被動組件隔化係變得很重要。
在低到中電阻率半導體基材上所實行之數位及類比電路係可與族III-V裝置及晶片外被動電路作組合，以傳達優良的效能。藉由被動/晶粒隔化，上述CMOS晶粒的尺寸可變成超小(例如對於長度及寬度維度為1至3mm)。對於一其中中間晶粒或晶粒至晶粒連接對於降低形狀因子(form factor)很重要同時藉由移除中間晶粒寄生電感來改良電性效能之系統而言，這係構成一重大挑戰。此寄生電感係可與現今及未來mm波電路所使用的典型電感性組件(例如電感器、變壓器)之電感(例如0.1pH 至400pH)相比較。
在一實施例中，本設計係為一5G(第5代行動網路或第5代無線系統)架構，其具有被共同整合在具有低頻電路及整合式被動裝置(IPD)的相同封裝體上之一以非CMOS為基礎的收發器建造區塊(諸如以族III-V為基礎的裝置或晶粒)，以供效能增強及熱性要求放鬆。在此配置中，晶粒係組裝於一包括一超小主要晶粒(例如CMOS晶粒)及可能的其他組件(例如IPD、濾器、族III-V晶粒等)之經包覆成型的組件頂上。經包覆成型的組件隨後係連接至一封裝體基材。封裝體基材可具有直接整合在其上之天線。5G架構係以一高頻率(例如至少20GHz、至少25GHz、至少28GHz、至少30GHz等)運作，並亦可對於端點具有近似1-50十億位元(gigabit)每秒(Gbps)連接。
在一範例中，本設計架構係包括一非CMOS收發器建造區塊(例如族III-V晶粒)，或者整合式被動裝置或晶粒(IPD)係初始地組裝於一包括一具有低頻電路(例如小於30GHz的頻率、小於20GHz的頻率)的CMOS晶粒之經包覆成型的組件上、且然後與一天線封裝體作整合。此設計架構係導致效能增強、微型化、及熱性要求放鬆。在此架構中，組件可使用多元製造途徑作組裝(例如以晶圓級作組裝)。一最終通訊模組係可利用整合式天線。
此5G架構的設計係以對於特定組件(例如開關、功率放大器)及整合式被動裝置或晶粒(IPD)使用化合 物半導體材料以供更好品質的被動件為基礎，來提供用於高頻收發器之最佳化的效能。對於整合在封裝體上而言，電容器及電感器數值在mm波頻率係為太低。IPD直接組裝在一SoC晶粒上係移除了寄生電感及電容，其在mm波頻率會很顯著。一通訊模組在mm波頻率的實行方式亦能夠將天線單元整合在封裝體上作為收發器模組。一單晶粒的包覆成型係能夠使所有RF組件位於一封裝體的一側上。跡線層或再分佈層係能夠對於功率輸送及控制信號使用較少的互連。本設計係可包括，穿模互連，穿模連接，穿基材連接，或從一第一基材或第一晶粒至一第二基材或晶粒以供將高頻(例如至少25GHz)RF信號垂直地傳遞至第二基材或第二晶粒(例如第二基材或晶粒垂直地對準於第一基材或第一晶粒)之導孔，其導致一用於RF信號的較短路徑以及因此較少路徑損失。本設計亦由於具有一被設計用於天線或天線組件的第一基材及一被設計用於較高頻組件的第二基材而導致降低的成本。可利用模中電路之收發器組件的功能性測試係與將其初始地組裝於封裝體上的需求呈現解耦。此外，一包含具有或不具有封裝體上的天線之RFIC之無線5G模組係可以一分離的模組被設計及銷售。諸如阻抗匹配電路、諧波濾器、耦接器、功率合成器/分配器等的功能性區塊係可以IPD被實行。IPD概括利用晶圓製造廠(fab)技術(例如薄膜沉積、蝕刻、光微影術處理)被製造。
圖1繪示根據一實施例將不同組件共同整合 在一微電子裝置(例如一晶粒組織架構)中。微電子裝置100(例如一晶粒組織架構100)係包括一經包覆成型的組件120及一基材150。經包覆成型的組件120係包括一重疊模，重疊模係部份地圍繞一晶粒110(例如，具有以矽為基礎的基材之晶粒，具有以至少一基帶單元及一以矽為基礎的基材所形成的至少一收發器單元之CMOS電路，CMOS晶粒)的CMOS電路，以及組件112(例如IPD112，濾器112，族III-V晶粒，矽晶絕緣體(SOI)晶粒等)。模材料121可為一低損失非傳導介電材料，且屏蔽物可由一傳導材料製成。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或有機材料所形成的一晶粒132之電路或裝置(例如，個別電晶體、電晶體的群組)係以電性連接件160-163被耦接至晶粒110。一具有以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或矽晶絕緣體材料(例如具有開關的SOI材料)或有機材料所形成的晶粒136之電路或裝置係以電性連接件168-169被耦接至組件112。IPD 130係可以電性連接件164-167為基礎運作作為晶粒110與組件112之間的一橋。基材150係包括一具有至少一天線之天線單元152，以供發送及接收高頻通訊(例如5G，WiGig，至少25GHz，至少28GHz，至少30GHz)。基材150可選用性包括不同組件(例如開關，形成於化合物半導體材料中的開關，任何類型的裝置或電路，濾器，合成器等)。諸如傳統表面安裝 被動件等的額外組件亦可被安裝至封裝體。基材150係包括天線單元152的傳導層153-155。在此範例中，電性連接件126及127係將晶粒110及組件112耦接至天線單元152。基材150包括一或多個介電層158以供傳導層153-155之間的隔離。
在一實施例中，若晶粒110或組件112及一被晶粒110或組件112支撐的最高組件(例如化合物半導體晶粒132及136，IPD 130)之總高度大於一特定高度(例如大於100微米)，則需要一中介件基材或柱(例如連接件126、127)以供將基材組裝於這些組件上方。若晶粒110或組件112及最高組件(例如化合物半導體晶粒132及136，IPD 130)之總高度小於一特定高度(例如100微米)，則可使用凸塊而非中介件基材或柱。
相較於圖1的基材150之層數、厚度、長度及寬度維度而言，基材150可具有一不同的層數、厚度、長度及寬度維度。在一範例中，相較於可具有高密度互連(HDI)及阻抗控制式互連之其他組件而言，用以主要地主導一封裝區域之基材的組件係在一分離的較低成本及較低電路密度基材150中被隔化。一基材可以低溫陶瓷材料、液晶聚合物、有機材料、玻璃等形成。HDI PCB技術係可包括比傳統PCB具有更高的電路密度之盲及/或經埋設的導孔程序以及可能的微導孔。
在一實施例中，裝置100係為一包括至少一CMOS晶粒110之無線模組，至少一CMOS晶粒110係運 作作為基帶、收發器、或兩者的一組合。晶片外被動組件係整合在一半絕緣或全絕緣半導體基材上，以達成數位、類比、及RF功能性。尚且，族III-V電路係使用於RF前端功能的一實質部分。晶粒係直接地抑或經由一可具有電性傳導跡線的模製化合物而互連在一起。整體中間晶粒組織係附接一併入有一或多個天線之封裝體組織(例如基材150)，以支援低GHz及mm波頻率的通訊。其他離散晶粒或被動組件係包括亦可被附接至封裝體基材之晶體及連接件。
在一範例中，晶粒110可具有介於從近似200x200微米至3x3公釐的範圍之維度。晶粒110的維度係小於組件112以及晶粒110頂上所附接的晶粒之組合的維度。在一實施例中，天線單元152設置於微電子裝置100上盡可能靠近功率放大器(例如，晶粒132或136的功率放大器)，以盡量減少路徑損失。圖1的基材150已經自微電子裝置100的其他基材及組件呈現解耦及分離，以由於用於基材的較低成本材料而降低裝置100的成本。在一範例中，用以饋給天線單元152之RF信號係從晶粒132及136中的至少一者傳遞經過晶粒110或組件112且然後經過連接件126及127至天線單元152。
圖2繪示根據一實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中。相較於微電子裝置100，微電子裝置200係包括類似組件，差異在於電性連接件126及127已被一中介件基材222的連接所取代。 微電子裝置200(例如一晶粒組織架構200)係包括一經包覆成型的組件220及一基材250。經包覆成型的組件220係包括一重疊模，重疊模係部份地圍繞一晶粒210(例如具有以矽為基礎的基材之晶粒，具有至少一基帶單元及以一以矽為基礎的基材所形成之至少一收發器單元之CMOS電路，CMOS晶粒)的CMOS電路以及組件212(例如IPD 212，濾器212，族III-V晶粒，矽晶絕緣體(SOI)晶粒等)。模材料221可為一低損失非傳導介電材料，且屏蔽物可由一傳導材料製成。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或有機材料所形成之一晶粒232的電路或裝置(例如個別電晶體，電晶體的群組)係以電性連接件260-263耦接至晶粒210。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或矽晶絕緣體材料(例如具有開關的SOI材料)或有機材料所形成之一晶粒236的電路或裝置係以電性連接件269-270耦接至組件212。IPD 230係可以電性連接件264-267為基礎運作作為晶粒210與組件212之間的一橋。基材250係包括一具有至少一天線的天線單元252，以供發送及接收高頻通訊(例如5G，WiGig，至少25GHz，至少28GHz，至少30GHz)。基材250可選用性包括不同組件(例如開關，形成於化合物半導體材料中的開關，任何類型的裝置或電路，濾器，合成器等)。額外組件、諸如傳統的表面安裝被動件亦可被安裝至封裝體。 基材250係包括中介件基材222的傳導層253-255。在此範例中，中介件基材222的電性連接件226及227係將晶粒210及組件212耦接至天線單元252。基材250係包括一或多個介電層258，以供傳導層253-255之間的隔離。
在一實施例中，若晶粒210或組件212以及一被晶粒210或組件212所支撐的最高組件(例如化合物半導體晶粒232及236、IPD 230)之一總高度大於一特定高度(例如大於100微米)，則需要一中介件基材或柱(例如連接件226、227)以供將基材組裝於這些組件上方。若晶粒210或組件212以及最高組件(例如化合物半導體晶粒232及236，IPD 230)之總高度小於一特定高度(例如100微米)，則可使用凸塊而非中介件基材或柱。
相較於圖2的基材250之層數、厚度、長度及寬度維度而言，基材250可具有一不同的層數、厚度、長度及寬度維度。在一範例中，相較於可具有高密度互連(HDI)及阻抗控制式互連之其他組件而言，用以主要地主導一封裝區域之基材的組件係在一分離的較低成本及較低電路密度基材250中被隔化。一基材可以低溫陶瓷材料、液晶聚合物、有機材料、玻璃等形成。HDI PCB技術係可包括比傳統PCB具有更高的電路密度之盲及/或經埋設的導孔程序以及可能的微導孔。
在一範例中，中介件基材222具有提供RF晶粒(例如晶粒232、236)的屏蔽之一有用功能。中介件基材之經接地的深導孔係可提供屏蔽，而中介件基材的其 他組件則可提供一用於微電子裝置200之電源供應器。
在一實施例中，高功率、高效率功率放大器、開關、及/或合成器係以化合物半導體材料被形成於晶粒232及236上，晶粒232及236直接以銲料球或凸塊260-263及269-270被組裝於CMOS矽晶粒210或組件212上。IPD 230以一類似方式以銲料球或凸塊264-265及267-268被組裝且附接至晶粒210的一相同側。可以多元的製造處理技術(例如以晶圓級組裝在矽晶粒210上)進行此程序。在一範例中，晶粒210可具有介於從近似200x200微米至1x1公釐的範圍之維度。包括晶粒210、230、232及236的此多晶粒或多晶片模組係可隨後被覆晶在一高密度互連封裝體(例如中介件基材222)上，其以周邊地極導孔提供功率分佈暨RF電路的屏蔽。
在一實施例中，天線單元252係設置於微電子裝置200上盡可能靠近功率放大器(例如晶粒232或236的功率放大器)以盡量減少路徑損失。圖2的基材250已自微電子裝置200的其他基材及組件呈現解耦且分離，以由於供基材用的較低成本材料而降低裝置200的成本。在一範例中，用以饋給天線單元252之RF信號係從晶粒232及236中的至少一者傳遞經過銲料球或凸塊至晶粒210的一上傳導層且然後經過中介件基材222的導孔至天線單元252。中介件基材亦利用連接件281及282被耦接至其他組件及基材。
圖3繪示根據一實施例將不同組件共同整合 在一微電子裝置(例如一晶粒組織架構)中。微電子裝置100(例如一晶粒組織架構100)係包括一經包覆成型的組件320、及經包覆成型的組件322、及一基材350。經包覆成型的組件320係包括一重疊模，重疊模係部份地圍繞一晶粒310(例如具有以矽為基礎的基材之晶粒，具有至少一基帶單元及以一以矽為基礎的基材所形成之至少一收發器單元之CMOS電路，CMOS晶粒)的CMOS電路，以及組件312(例如IPD 312，濾器312，族III-V晶粒，SOI晶粒等)。模材料321可為一低損失非傳導介電材料，且屏蔽物可由一傳導材料製成。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或有機材料所形成之一晶粒332的電路或裝置(例如個別電晶體，電晶體的群組)係以電性連接件360-363(例如銲料球，凸塊等)耦接至晶粒310。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或SOI或有機材料所形成之一晶粒336的電路或裝置係以電性連接件368-369耦接至組件312。IPD 330(或其他組件)係可以電性連接件364-367為基礎運作作為晶粒310與組件312之間的一橋。經包覆成型的組件322係包括一重疊模323(或模材料)，重疊模323(或模材料)係部份或完全地圍繞晶粒330、332及336。
基材350係包括一具有至少一天線的天線單元352，以供發送及接收高頻通訊(例如5G，WiGig，至 少25GHz，至少28GHz，至少30GHz)。基材350可選用性包括不同組件(例如開關，形成於化合物半導體材料中的開關，任何類型的裝置或電路，濾器，合成器等)。額外組件、諸如傳統的表面安裝被動件亦可被安裝至封裝體。基材350係包括天線單元352的傳導層353-355。在此範例中，電性連接件326及327係將晶粒310及組件312耦接至天線單元352。基材350係包括一或多個介電層358，以供傳導層353-355之間的隔離。
相較於圖3的基材350之層數、厚度、長度及寬度維度而言，基材350可具有一不同的層數、厚度、長度及寬度維度。在一範例中，相較於可具有高密度互連(HDI)及阻抗控制式互連之其他組件而言，用以主要地主導一封裝區域之基材的組件係在一分離的較低成本及較低電路密度基材350中被隔化。一基材可以低溫陶瓷材料、液晶聚合物、有機材料、玻璃等形成。HDI PCB技術係可包括比傳統PCB具有更高的電路密度之盲及/或經埋設的導孔程序以及可能的微導孔。
在一實施例中，裝置300係為一包括至少一CMOS晶粒310之無線模組，至少一CMOS晶粒310係運作作為基帶、收發器、或兩者的一組合。晶片外被動組件係整合在一半絕緣或全絕緣半導體基材上，以達成數位、類比、及RF功能性。尚且，族III-V及或SOI電路係使用於RF前端功能的一實質部分。晶粒係直接地抑或經由一可具有電性傳導跡線的模製化合物而互連在一起。整體中 間晶粒組織係附接一併入有一或多個天線之封裝體組織(例如基材350)，以支援低GHz及mm波頻率的通訊。其他離散晶粒或被動組件係包括亦可被附接至封裝體基材之晶體及連接件。
在一範例中，晶粒310可具有介於從近似200x200微米至3x3公釐的範圍之維度。晶粒310的維度係小於組件312及晶粒310頂上所附接的晶粒之組合的維度。在一實施例中，天線單元352設置於微電子裝置300上盡可能靠近功率放大器(例如，晶粒132或136的功率放大器)，以盡量減少路徑損失。圖3的基材350已經自微電子裝置300的其他基材及組件呈現解耦及分離，以由於用於基材的較低成本材料而降低裝置300的成本。在一範例中，用以饋給天線單元352之RF信號係從晶粒332及336中的至少一者傳遞經過晶粒310或組件312且然後經過連接件326及327至天線單元352。
圖4繪示根據一實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中。微電子裝置400(例如一晶粒組織架構400)係包括一經包覆成型的組件420、經包覆成型的組件422、及一基材450。經包覆成型的組件420係包括一重疊模，重疊模係部份或完全地圍繞一晶粒410(例如具有以矽為基礎的基材之晶粒，具有至少一基帶單元及以一以矽為基礎的基材所形成之至少一收發器單元之CMOS電路，CMOS晶粒)的CMOS電路，以及組件412(例如IPD 412，濾器412，SOI晶粒等)。模 材料421可為一低損失非傳導介電材料，且屏蔽物可由一傳導材料製成。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或有機材料所形成之一晶粒432的電路或裝置(例如個別電晶體，電晶體的群組)係以電性連接件440-443耦接至晶粒410。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或SOI或有機材料所形成之一晶粒436的電路或裝置係以電性連接件448-449耦接至組件412。IPD 430(或其他組件)係可以電性連接件444-447為基礎運作作為晶粒410與組件412之間的一橋。經包覆成型的組件422係包括一重疊模423，重疊模423係部份或完全地圍繞晶粒430、432及436。
基材450係包括一具有至少一天線的天線單元452，以供發送及接收高頻通訊(例如5G，WiGig，至少25GHz，至少28GHz，至少30GHz)。基材450可選用性包括不同組件(例如開關，形成於化合物半導體材料中的開關，任何類型的裝置或電路，濾器，合成器等)。額外組件、諸如傳統的表面安裝被動件亦可被安裝至封裝體。基材450係包括天線單元452的傳導層453-455。在此範例中，電性穿模連接件468及469係將晶粒410及組件412耦接至天線單元452。基材450係包括一或多個介電層458，以供傳導層453-455之間的隔離。
相較於圖4的基材450之層數、厚度、長度 及寬度維度而言，基材450可具有一不同的層數、厚度、長度及寬度維度。在一範例中，相較於可具有高密度互連(HDI)及阻抗控制式互連之其他組件而言，用以主要地主導一封裝區域之基材的組件係在一分離的較低成本及較低電路密度基材450中被隔化。一基材可以低溫陶瓷材料、液晶聚合物、有機材料、玻璃等形成。HDI PCB技術係可包括比傳統PCB具有更高的電路密度之盲及/或經埋設的導孔程序以及可能的微導孔。
在一實施例中，裝置400係為一包括至少一CMOS晶粒410之無線模組，至少一CMOS晶粒410係運作作為基帶、收發器、或兩者的一組合。晶片外被動組件係整合在一半絕緣或全絕緣半導體基材上，以達成數位、類比、及RF功能性。尚且，族III-V電路係使用於RF前端功能的一實質部分。晶粒係直接地抑或經由一可具有電性傳導跡線的模製化合物而互連在一起。整體中間晶粒組織係附接一併入有一或多個天線之封裝體組織(例如基材450)，以支援低GHz及mm波頻率的通訊。其他離散晶粒或被動組件係包括亦可被附接至封裝體基材之晶體及連接件。
在一範例中，晶粒410可具有介於從近似200x200微米至3x3公釐的範圍之維度。晶粒410的維度係小於組件412及晶粒410頂上所附接的晶粒之組合的維度。在一實施例中，天線單元452設置於微電子裝置400上盡可能靠近功率放大器(例如，晶粒432或436的功率放 大器)，以盡量減少路徑損失。圖4的基材450已經自微電子裝置400的其他基材及組件呈現解耦及分離，以由於用於基材的較低成本材料而降低裝置400的成本。在一範例中，用以饋給天線單元452之RF信號係從晶粒432及436中的至少一者傳遞經過晶粒410或組件412且然後經過連接件468或469至天線單元452。經包覆成型的組件係包括與凸塊或銲料球480-493相聯結之穿模連接件464-469。 晶粒410及412係包括穿基材或晶粒連接件470-473。次級互連460-463係提供基材450與其他組件或基材之間的電性連接。
圖5繪示根據一實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中。微電子裝置500(例如一晶粒組織架構500)係包括一經包覆成型的組件520、經包覆成型的組件522、及一基材550。經包覆成型的組件520係包括一重疊模，重疊模係部份地圍繞一晶粒510(例如具有以矽為基礎的基材之晶粒，具有至少一基帶單元及以一以矽為基礎的基材所形成之至少一收發器單元之CMOS電路，CMOS晶粒)的CMOS電路，以及組件512(例如IPD 512，濾器512，族III-V晶粒等)。模材料521可為一低損失非傳導介電材料，且屏蔽物可由一傳導材料製成。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或有機材料所形成之一晶粒532的電路或裝置(例如個別電晶體，電晶體的群組)係以電性連接件542-545(例如銲料 球、凸塊等)耦接至晶粒510。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或SOI或有機材料所形成之一晶粒536的電路或裝置係以電性連接件551及559耦接至再分佈層541。 IPD 550(或其他組件)係包括電性連接件546-549，以供利用再分佈層541(或排佈層541)將信號排佈至晶粒510或基材550。經包覆成型的組件522係包括一重疊模523，重疊模523係部份或完全地圍繞晶粒530、532及536。
基材550係包括一具有至少一天線的天線單元552，以供發送及接收高頻通訊(例如5G，WiGig，至少25GHz，至少28GHz，至少30GHz)。基材550可選用性包括不同組件(例如開關，形成於化合物半導體材料中的開關，任何類型的裝置或電路，濾器，合成器等)。額外組件、諸如傳統的表面安裝被動件亦可被安裝至封裝體。基材550係包括天線單元552的傳導層553-555。在此範例中，電性連接件526及527以及再分佈層540及541係將晶粒510耦接至天線單元552。基材550係包括一或多個介電層559，以供傳導層553-555之間的隔離。
相較於圖5的基材550之層數、厚度、長度及寬度維度而言，基材550可具有一不同的層數、厚度、長度及寬度維度。在一範例中，相較於可具有高密度互連(HDI)及阻抗控制式互連之其他組件而言，用以主要地主導一封裝區域之基材的組件係在一分離的較低成本及較低電路密度基材550中被隔化。一基材可以低溫陶瓷材料、 液晶聚合物、有機材料、玻璃等形成。HDI PCB技術係可包括比傳統PCB具有更高的電路密度之盲及/或經埋設的導孔程序以及可能的微導孔。
在一實施例中，裝置500係為一包括至少一CMOS晶粒510之無線模組，至少一CMOS晶粒510係運作作為基帶、收發器、或兩者的一組合。晶片外被動組件係整合在一半絕緣或全絕緣半導體基材上，以達成數位、類比、及RF功能性。尚且，族III-V電路係使用於RF前端功能的一實質部分。晶粒係直接地抑或經由一可具有電性傳導跡線的模製化合物而互連在一起。整體中間晶粒組織係附接一併入有一或多個天線之封裝體組織(例如基材550)，以支援低GHz及mm波頻率的通訊。其他離散晶粒或被動組件係包括亦可被附接至封裝體基材之晶體及連接件。
在一範例中，晶粒510可具有介於從近似200x200微米至3x3公釐的範圍之維度。晶粒510的維度係小於晶粒510頂上所附接的晶粒之組合的維度。在一實施例中，天線單元552設置於微電子裝置500上盡可能靠近功率放大器(例如，晶粒532或536的功率放大器)，以盡量減少路徑損失。
圖6繪示根據一實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中。微電子裝置600(例如一晶粒組織架構600)係包括一經包覆成型的組件620、經包覆成型的組件622、及一基材650。經包覆成 型的組件620係包括一重疊模(例如模621)，重疊模(例如模621)係部份或完全地圍繞一晶粒610(例如具有以矽為基礎的基材之晶粒，具有至少一基帶單元及以一以矽為基礎的基材所形成之至少一收發器單元之CMOS電路，CMOS晶粒)的CMOS電路。模材料621可為一低損失非傳導介電材料，且屏蔽物可由一傳導材料製成。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或有機材料所形成之一晶粒632的電路或裝置(例如個別電晶體，電晶體的群組)係以電性連接件640-643耦接至晶粒610。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或SOI或有機材料所形成之一晶粒636的電路或裝置係以電性連接件648及649耦接至再分佈層697。IPD 630(或其他組件)係包括電性連接件644-645，以供將信號排佈至晶粒610及電性連接件646-647，以供將信號排佈至再分佈層697(或排佈層697)。經包覆成型的組件622係包括一重疊模623，重疊模623係部份或完全地圍繞晶粒630、632及636。
基材650係包括一具有至少一天線的天線單元652，以供發送及接收高頻通訊(例如5G，WiGig，至少25GHz，至少28GHz，至少30GHz)。基材650可選用性包括不同組件(例如開關，形成於化合物半導體材料中的開關，任何類型的裝置或電路，濾器，合成器等)。額外組件、諸如傳統的表面安裝被動件亦可被安裝至封裝 體。基材650係包括天線單元652的傳導層653-655。
在此範例中，經包覆成型的組件620及622係包括電性穿模連接件664-669、電性穿基材連接件694-695、及相聯結的銲料球或凸塊680-685、687-689、及691-693，以供將信號從經包覆成型的組件排佈至基材650。基材650係包括一或多個介電層658以供傳導層653-655之間的隔離。次級互連660-663係提供基材650與其他組件或基材之間的電性連接。
相較於圖6的基材650之層數、厚度、長度及寬度維度而言，基材650可具有一不同的層數、厚度、長度及寬度維度。在一範例中，相較於可具有高密度互連(HDI)及阻抗控制式互連之其他組件而言，用以主要地主導一封裝區域之基材的組件係在一分離的較低成本及較低電路密度基材650中被隔化。一基材可以低溫陶瓷材料、液晶聚合物、有機材料、玻璃等形成。HDI PCB技術係可包括比傳統PCB具有更高的電路密度之盲及/或經埋設的導孔程序以及可能的微導孔。
在一實施例中，裝置600係為一包括至少一CMOS晶粒610之無線模組，至少一CMOS晶粒610係運作作為基帶、收發器、或兩者的一組合。晶片外被動組件係整合在一半絕緣或全絕緣半導體基材上，以達成數位、類比、及RF功能性。尚且，族III-V電路係使用於RF前端功能的一實質部分。晶粒係直接地抑或經由一可具有電性傳導跡線的模製化合物而互連在一起。整體中間晶粒組織 係附接一併入有一或多個天線之封裝體組織(例如基材650)，以支援低GHz及mm波頻率的通訊。其他離散晶粒或被動組件係包括亦可被附接至封裝體基材之晶體及連接件。
在一範例中，晶粒610可具有介於從近似200x200微米至3x3公釐的範圍之維度。晶粒610的維度係小於晶粒610頂上所附接的晶粒之組合的維度。在一實施例中，天線單元652設置於微電子裝置600上盡可能靠近功率放大器(例如，晶粒632或636的功率放大器)，以盡量減少路徑損失。
在一實施例中，裝置300、400、500及600係包括一下經包覆成型的組件中之一CMOS以矽為基礎的晶粒以及一上經包覆成型的組件中之族III-V晶粒。在一替代性實施例中，裝置300、400、500及600係可作修改以包括設置於一上經包覆成型的組件中之一CMOS以矽為基礎的晶粒，且族III-V晶粒係設置於一下經包覆成型的組件中。圖7繪示此替代性實施例的一範例。
圖7繪示根據一替代性實施例將不同組件共同整合在一微電子裝置(例如一晶粒組織架構)中。微電子裝置700(例如一晶粒組織架構700)係包括一經包覆成型的組件720、一經包覆成型的組件722、及一基材750。經包覆成型的組件720係包括一重疊模，重疊模係部份地圍繞一晶粒710(例如具有以矽為基礎的基材之晶粒，具有至少一基帶單元及以一以矽為基礎的基材所形成之至少一 收發器單元之CMOS電路，CMOS晶粒)的CMOS電路以及選用性組件712(例如IPD 712，濾器712，族III-V晶粒，SOI晶粒等)。模材料721可為一低損失非傳導介電材料，且屏蔽物可由一傳導材料製成。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或有機材料所形成之一晶粒732的電路或裝置(例如個別電晶體，電晶體的群組)係以電性連接件760-763耦接至晶粒710。以化合物半導體材料(例如族III-V材料、砷化鎵(GaAs)、氮化鎵(GaN)、化合物半導體晶粒等)或SOI或有機材料所形成之一晶粒736的電路或裝置係以電性連接件768-769耦接至組件712。IPD 730(或其他組件)係可以電性連接件764-767為基礎運作作為晶粒710與組件712之間的一橋。經包覆成型的組件722係包括一重疊模723，重疊模723係部份或完全地圍繞晶粒732、730及736。
基材750係包括一具有至少一天線的天線單元752，以供發送及接收高頻通訊(例如5G，WiGig，至少25GHz，至少28GHz，至少30GHz)。基材750可選用性包括不同組件(例如開關，形成於化合物半導體材料中的開關，任何類型的裝置或電路，濾器，合成器等)。額外組件、諸如傳統的表面安裝被動件亦可被安裝至封裝體。基材750係包括天線單元752的傳導層753-755。在此範例中，電性連接件726及727以及選用性穿矽連接件780及781將晶粒710及組件712耦接至基材750及天線單 元752。基材750係包括一或多個介電層758以供傳導層753-755之間的隔離。在另一範例中，裝置700不包括穿矽連接件780及781。電性連接件790-793(例如凸塊、銲料球、柱、導孔、傳導層等)、包括穿模連接件792係將晶粒710、組件712、晶粒732及晶粒736電性耦接至基材750及天線單元752。區770-774係代表分別具有晶粒710、組件712(例如被動組件)、晶粒732、晶粒730及晶粒736的主動電路之主動區或區域。這些晶粒及組件係面對面作組裝，以降低寄生互連長度。
在一範例中，圖1至6的晶粒及組件亦面對面作組裝，以降低寄生互連長度。例如，在圖1中，組件112及晶粒110、130、132、136的主動區係緊鄰於電性連接件160-169。在另一範例中，圖2中，組件212及晶粒210、230、232、236的主動區係緊鄰於電性連接件260-270。在另一範例中，圖3中，組件312及晶粒310、330、332、336的主動區係緊鄰於電性連接件360-369。 在另一範例中，圖4中，組件412及晶粒410、430、432、436的主動區係緊鄰於電性連接件449-449。在另一範例中，圖5中，晶粒510、530、532及536的主動區係緊鄰於電性連接件542-549、551及558。在另一範例中，圖6中，晶粒610、630、632及636的主動區係緊鄰於電性連接件640-649。
相較於圖7的基材750之層數、厚度、長度及寬度維度而言，基材750可具有一不同的層數、厚度、 長度及寬度維度。在一實施例中，裝置700係為一包括至少一CMOS晶粒710之無線模組，至少一CMOS晶粒710係運作作為基帶、收發器、或兩者的一組合。晶片外被動組件係整合在一半絕緣或全絕緣半導體基材上，以達成數位、類比、及RF功能性。尚且，族III-V電路係使用於RF前端功能的一實質部分。晶粒係直接地抑或經由一可具有電性傳導跡線的模製化合物而互連在一起。整體中間晶粒組織係附接一併入有一或多個天線之封裝體組織(例如基材750)，以支援低GHz及mm波頻率的通訊。其他離散晶粒或被動組件係包括亦可被附接至封裝體基材之晶體及連接件。
在一範例中，晶粒710可具有介於從近似200x200微米至3x3公釐的範圍之維度。晶粒710的維度係小於組件712及晶粒710下方所附接的晶粒之組合的維度。
將瞭解：在一晶片上系統(system on a chip)實施例中，晶粒可包括一處理器、記憶體、通訊電路及類似物。雖然顯示一單晶粒，可具有零、一或數個晶粒被包括在晶圓的相同區中。
在一實施例中，微電子裝置可為利用一體塊矽或一矽晶絕緣體下層結構所形成之一晶性基材。在其他實行方式中，微電子裝置係可使用可與或可不與矽作組合的替代性材料所形成，其包括但不限於：鍺，銻化銦，碲化鉛，砷化銦，磷化銦，砷化鎵，砷化鎵銦，銻化鎵， 或者族III-V或族IV材料的其他組合。雖然此處描述可用以形成基材的材料之數個範例，可作為一供一半導體裝置建造於其上的基礎之任何材料係皆落在本發明的實施例之範疇內。
圖8繪示根據本發明的一實施例之一運算裝置900。運算裝置900係容置一板902。板902可包括一數量的組件，包括但不限於至少一處理器904及至少一通訊晶片906。至少一處理器904物理性及電性耦接至板902。 在部分實行方式中，至少一通訊晶片906亦物理性及電性耦接至板902。在進一步的實行方式中，通訊晶片906係為處理器904的部份。在一範例中，通訊晶片906(例如微電子裝置100、200、300、400、500、600等)包括一天線單元920。
依據其應用而定，運算裝置900係可包括可被或可不被物理性及電性耦接至板902之其他組件。這些其他組件係包括但不限於：依電性記憶體(例如DRAM 910、911)，非依電性記憶體(例如ROM 912)，快閃記憶體，一圖形處理器916，一數位信號處理器，一加密處理器，一晶片組914，一天線單元920，一顯示器，一觸控螢幕顯示器930，一觸控螢幕控制器922，一電池932，一音訊編解碼器，一視訊編解碼器，一功率放大器915，一全球定位系統(GPS)裝置926，一羅盤924，一陀螺儀，一揚聲器，一攝影機950，及一大量儲存裝置(諸如硬碟機、光碟(CD)、數位多媒體碟(DVD)等等)。
通訊晶片906能夠作前往及來自運算裝置900轉移資料之無線通訊。“無線”用語及其衍生物係可用來描述電路、裝置、系統、方法、技術、通訊通路等，其係可利用經過一非固體媒體之經調變的電磁輻射來通訊資料。該用語並非意指相關裝置不含任何導線，但在部分實施例中，其有可能不含。通訊晶片906可實行一數目的無線標準或協定中之任一者，包括但不限於：Wi-Fi(IEEE 802.11家族)，WiMAX(IEEE 802.16家族)，WiGig，IEEE 802.20，長程演化(LTE)，Ev-DO，HSPA+，HSDPA+，HSUPA+，EDGE，GSM，GPRS，CDMA，TDMA，DECT，藍牙，其衍生物，暨標示成3G、4G、5G及以上的任何其他無線協定。運算裝置900可包括複數個通訊晶片906。例如，一第一通訊晶片906可專用於較短程無線通訊諸如Wi-Fi、WiGig及藍牙，且一第二通訊晶片906可專用於較長程無線通訊諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE，Ev-DO、5G及其他。
運算裝置900的至少一處理器904係包括一被封裝於至少一處理器904內之積體電路晶粒。在本發明的部分實行方式中，處理器的積體電路晶粒係包括一或多個裝置，諸如根據本發明的實施例之實行方式的微電子裝置(例如微電子裝置100、200、300、400、500、600等)。“處理器”用語係可指從暫存器及/或記憶體處理電子資料將該電子資料轉變成可被儲存於暫存器及/或記憶體中的其他電子資料之任何裝置或一裝置的任何部分。
通訊晶片906亦包括一被封裝在通訊晶片906內之積體電路晶粒。根據本發明的實施例之另一實行方式，通訊晶片的積體電路晶粒係包括一或多個微電子裝置(例如微電子裝置100、200、300、400、500、600等)。
下列範例係有關進一步的實施例。範例1係為一微電子裝置，其包括一具有一以矽為主的基材之第一晶粒、一被耦接至該第一晶粒之第二晶粒，第二晶粒係在一不同基材中以化合物半導體材料形成。一基材係耦接至第一晶粒。基材係包括一天線單元，用於在近似4GHz或更高的一頻率發送及接收通訊。
在範例2中，範例1的標的物係可選用地包括被耦接到至少一晶粒(例如第一晶粒)之至少一整合式被動晶粒(IPD)。IPD可包括用於被動匹配網路之被動件。
在範例3中，範例1至2中的任一者之標的物係可選用地包括： 至少一IPD，其設置於該經包覆成型的組件內。
在範例4中，範例1至3中的任一者之標的物係可選用地包括： 至少一IPD，其係電氣耦接至第一晶粒及另一設置於該經包覆成型的組件內之組件。
在範例5中，範例1至4中的任一者之標的物係可選用地包括： 一第三晶粒，其被耦接至另一組件。第三晶粒具有至 少一被形成於化合物半導體材料中之開關。
在範例6中，範例1至5中的任一者之標的物係可選用地包括： 一中介件基材，以提供第一晶粒與基材之間的一間隔並電性耦接第一晶粒及基材。
在範例7中，範例1至6中的任一者之標的物係可選用地包括中介件基材，其包含一用於屏蔽第二晶粒的RF信號之屏蔽件以及一電源供應器。
在範例8中，範例1至6中的任一者之標的物係可選用地包括含有一用於5G通訊的5G封裝體架構之微電子裝置。
範例9係為一微電子裝置，其包括一具有一以矽為主的基材之第一晶粒之第一經包覆成型的組件，一包括一被耦接至第一晶粒的第二晶粒之第二經包覆成型的組件，其中第二晶粒係在一不同基材中以化合物半導體材料形成。一基材係耦接至第一晶粒及第二晶粒中的至少一者。基材亦包括一天線單元，用於在近似15GHz或更高的一頻率發送及接收通訊。
在範例10中，範例9的標的物係可選用地包括被耦接到至少一晶粒之至少一整合式被動晶粒(IPD)。 IPD包括用於被動匹配網路之被動件。
在範例11中，範例9及10中的任一項之標的物係可選用地包括被設置於第一經包覆成型的組件內之至少一IPD。
在範例12中，範例9至10中的任一者之標的物係可選用地包括被設置於第二經包覆成型的組件內且電氣耦接至第一晶粒及另一被設置於第一經包覆成型的組件內之組件之至少一IPD。
在範例13中，範例9至12中的任一者之標的物係可選用地包括： 一第三晶粒，其被耦接至另一組件。第三晶粒包括至少一被形成於化合物半導體材料中之開關。
在範例14中，範例9至13中的任一者之標的物係可選用地包括： 微電子裝置係為一用於5G通訊之5G封裝體架構。
範例15係為一運算裝置，其包含至少一處理器以處理資料以及一被耦接到至少一處理器之通訊模組或晶片。通訊模組或晶片包含一包括一具有一以矽為主的基材之第一晶粒之第一經包覆成型的組件以及一包括一耦接至第一晶粒的第二晶粒之第二經包覆成型的組件。第二晶粒以化合物半導體材料形成。一基材係耦接至第一晶粒及第二晶粒中的至少一者。基材係包括一用於以一近似15GHz或更高的頻率發送及接收通訊之天線單元。
在範例16中，範例15之標的物係可選用地包括被耦接到至少一晶粒之至少一整合式被動晶粒(IPD)。IPD包括用於被動匹配網路之被動件。
在範例17中，範例15至16中的任一者之標的物係可選用地包括被設置於第一經包覆成型的組件內之 至少一IPD。
在範例18中，範例15至16中的任一者之標的物係可選用地包括被設置於第二經包覆成型的組件內且電氣耦接至第一晶粒及另一被設置於第一經包覆成型的組件內之組件之至少一IPD。
在範例19中，範例15至18中的任一者之標的物係可選用地包括一再分佈層其用於將第一及第二晶粒電氣耦接至基材，第二經包覆成型的組件之複數個穿模連接件，第一經包覆成型的組件之複數個穿模連接件，及第一晶粒的至少一穿基材連接件。
在範例20中，範例15至19中的任一者之標的物係可選用地包括：一記憶體、一顯示器模組及一輸入模組，該等記憶體、顯示器模組及輸入模組係在一晶片晶片組平台上以及彼此間呈現操作性通訊。
100:微電子裝置
110,130,132,136:晶粒
112:組件
120:經包覆成型的組件
121:模材料
126,127,160-169:電性連接件
150:基材
152:天線單元
153-155:傳導層
158:介電層

Claims (20)

  1. 一種微電子裝置，其包含：一經包覆成型(overmolded)的組件，其包括一具有一以矽為主的基材之第一晶粒；一被耦接至該第一晶粒之第二晶粒；該第二晶粒係在一不同基材中以化合物半導體材料形成；及一基材，其被耦接至該第一晶粒，該基材包括一天線單元，用於在近似4GHz或更高的一頻率發送及接收通訊，其中，該第二晶粒係在該經包覆成型的組件與該基材之間。
  2. 如請求項1之微電子裝置，其進一步包含：至少一被耦接到至少一晶粒之整合式被動晶粒(IPD)，該IPD包括用於被動匹配網路之被動件。
  3. 如請求項2之微電子裝置，其中該至少一IPD係設置於該經包覆成型的組件內。
  4. 如請求項2之微電子裝置，其中該至少一IPD係電氣耦接至該第一晶粒及另一設置於該經包覆成型的組件內之組件。
  5. 如請求項4之微電子裝置，其進一步包含：一第三晶粒，其被耦接至該另一組件，該第三晶粒具有至少一以化合物半導體材料所形成之開關。
  6. 如請求項1之微電子裝置，其進一步包 含：一中介件基材，用以提供該第一晶粒與該基材之間的一間隔，且用以電氣耦接該第一晶粒及該基材。
  7. 如請求項6之微電子裝置，其中該中介件基材包含一用於屏蔽該第二晶粒的RF信號之屏蔽件以及一電源。
  8. 如請求項1之微電子裝置，其中該微電子裝置包含一用於5G通訊及以上之5G封裝體架構。
  9. 一種微電子裝置，其包含：一第一經包覆成型的組件，其包括一具有一以矽為主的基材之第一晶粒；一第二經包覆成型的組件，其包括一被耦接至該第一晶粒之第二晶粒；該第二晶粒係在一不同基材中以化合物半導體材料形成；及一基材，其被耦接至該第一晶粒及該第二晶粒中的至少一者，該基材包括一天線單元，用於在近似15GHz或更高的一頻率發送及接收通訊，其中該第一經包覆成型的組件及該第二經包覆成型的組件之一者係在該基材與該第一經包覆成型的組件及該第二經包覆成型的組件之另外一者之間。
  10. 如請求項9之微電子裝置，其進一步包含：至少一被耦接到至少一晶粒之整合式被動晶粒(IPD)，該IPD包括用於被動匹配網路之被動件。
  11. 如請求項10之微電子裝置，其中該至少一IPD係設置於該第一經包覆成型的組件內。
  12. 如請求項10之微電子裝置，其中該至少一IPD係設置於該第二經包覆成型的組件內且電氣耦接至該第一晶粒及另一被設置於該第一經包覆成型的組件內之組件。
  13. 如請求項12之微電子裝置，其進一步包含：一第三晶粒，其被耦接至該另一組件，該第三晶粒具有至少一以化合物半導體材料所形成之開關。
  14. 如請求項9之微電子裝置，其中該微電子裝置包含一用於5G通訊之5G封裝體架構。
  15. 一種運算裝置，其包含：至少一處理器，以處理資料；及一被耦接到該至少一處理器之通訊模組或晶片，該通訊模組或晶片包含，一第一經包覆成型的組件，其包括一具有一以矽為主的基材之第一晶粒；一第二經包覆成型的組件，其包括一耦接至該第一晶粒之第二晶粒；該第二晶粒以化合物半導體材料形成；及一基材，其被耦接至該第一晶粒及該第二晶粒中的至少一者，該基材係包括一用於以一近似15GHz或更高的一頻率發送及接收通訊之天線單元，其中該第一經包覆 成型的組件及該第二經包覆成型的組件之一者係在該基材與該第一經包覆成型的組件及該第二經包覆成型的組件之另外一者之間。
  16. 如請求項15之運算裝置，其進一步包含：被耦接到至少一晶粒之至少一整合式被動晶粒(IPD)，該IPD包括用於被動匹配網路之被動件。
  17. 如請求項16之運算裝置，其中該至少一IPD係設置於該第一經包覆成型的組件內。
  18. 如請求項16之運算裝置，其中該至少一IPD係設置於該第二經包覆成型的組件內且電氣耦接至該第一晶粒及另一被設置於該第一經包覆成型的組件內之組件。
  19. 如請求項15之運算裝置，其進一步包含：一再分佈層，其用於將該等第一及第二晶粒電氣耦接至該基材；該第二經包覆成型的組件之複數個穿模連接件；該第一經包覆成型的組件之複數個穿模連接件；及該第一晶粒的至少一穿基材連接件。
  20. 如請求項15之運算裝置，其進一步包含：一記憶體、一顯示器模組及一輸入模組，該等記憶體、顯示器模組及輸入模組係在一晶片晶片組平台上以及彼此間呈現操作性通訊。
TW105137823A 2015-12-22 2016-11-18 以包括化合物半導體裝置整合在封裝體上之晶粒間組織上的高頻通訊裝置所設計之微電子裝置 TWI704653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/000486 WO2017111865A1 (en) 2015-12-22 2015-12-22 Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
WOPCT/US15/00486 2015-12-22

Publications (2)

Publication Number Publication Date
TW201733043A TW201733043A (zh) 2017-09-16
TWI704653B true TWI704653B (zh) 2020-09-11

Family

ID=59091081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137823A TWI704653B (zh) 2015-12-22 2016-11-18 以包括化合物半導體裝置整合在封裝體上之晶粒間組織上的高頻通訊裝置所設計之微電子裝置

Country Status (4)

Country Link
US (1) US10410983B2 (zh)
EP (1) EP3394889B1 (zh)
TW (1) TWI704653B (zh)
WO (1) WO2017111865A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050013B2 (en) 2015-12-29 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US10475750B2 (en) * 2016-04-02 2019-11-12 Intel Corporation Systems, methods, and apparatuses for implementing an organic stiffener with an EMI shield for RF integration
US11050155B2 (en) * 2016-12-14 2021-06-29 Intel Corporation Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
WO2018186065A1 (ja) * 2017-04-03 2018-10-11 株式会社村田製作所 高周波モジュール
US11223116B2 (en) * 2018-06-29 2022-01-11 Qualcomm Incorporated Glass ceramic antenna package
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
TWI693679B (zh) * 2018-08-07 2020-05-11 矽品精密工業股份有限公司 電子封裝件
JP6760553B1 (ja) * 2019-01-22 2020-09-23 株式会社村田製作所 アンテナモジュールおよび通信装置
KR20200099261A (ko) * 2019-02-14 2020-08-24 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
US20230197698A1 (en) * 2021-12-17 2023-06-22 Wolfspeed, Inc. Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
US20230268637A1 (en) * 2022-02-24 2023-08-24 Qualcomm Incorporated Antenna modules employing three-dimensional (3d) build-up on mold package to support efficient integration of radio-frequency (rf) circuitry, and related fabrication methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059854A1 (en) * 2008-09-05 2010-03-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an IPD over a High-Resistivity Encapsulant Separated from other IPDS and Baseband Circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002056417A2 (en) * 2001-01-11 2002-07-18 Motorola, Inc. Tunable structure utilizing a compliant substrate
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
WO2003030254A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained
KR100543729B1 (ko) 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
WO2010014619A2 (en) * 2008-07-28 2010-02-04 Integrity Engineering, Inc. Improvements to flexographic proofing tools and methods
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8217272B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8759950B2 (en) * 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9704809B2 (en) * 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
US9252077B2 (en) 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059854A1 (en) * 2008-09-05 2010-03-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an IPD over a High-Resistivity Encapsulant Separated from other IPDS and Baseband Circuit

Also Published As

Publication number Publication date
EP3394889A4 (en) 2019-12-04
EP3394889A1 (en) 2018-10-31
WO2017111865A1 (en) 2017-06-29
US20180323159A1 (en) 2018-11-08
US10410983B2 (en) 2019-09-10
TW201733043A (zh) 2017-09-16
EP3394889B1 (en) 2023-09-06

Similar Documents

Publication Publication Date Title
TWI704653B (zh) 以包括化合物半導體裝置整合在封裝體上之晶粒間組織上的高頻通訊裝置所設計之微電子裝置
TWI712144B (zh) 以包括化合物半導體裝置整合在封裝體上之晶粒組織上的高頻通訊裝置所設計之微電子裝置
US11367708B2 (en) Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
US11387200B2 (en) Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
TWI780087B (zh) 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置
US20200412858A1 (en) Microelectronic devices designed with integrated antennas on a substrate
US20220246554A1 (en) Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
TW201824638A (zh) 利用具有用於高頻通訊系統的分布式堆疊天線的柔性封裝基板設計之微電子裝置
US20120280380A1 (en) High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US20230344131A1 (en) Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
TW201731238A (zh) 以具有可操縱波束形成能力的高頻通訊模組所設計之微電子裝置
US20210091017A1 (en) Package comprising discrete antenna device
JP2011097526A (ja) ミリ波無線装置
TW202336980A (zh) 天線封裝