TWI703552B

TWI703552B - 顯示面板

Info

Publication number: TWI703552B
Application number: TW108111413A
Authority: TW
Inventors: 王澄光
Original assignee: 友達光電股份有限公司
Priority date: 2019-03-29
Filing date: 2019-03-29
Publication date: 2020-09-01
Also published as: TW202036523A

Abstract

一種顯示面板具有顯示區與鄰接顯示區的非顯示區。顯示區具有多個第一區與多個第二區。部分這些第一區鄰接這些第二區，而第二區鄰接非顯示區。顯示面板包括多條掃描線、多個正規閘極驅動陣列與多個分離式閘極驅動陣列。這些掃描線配置於這些第一與第二區內。這些正規閘極驅動陣列配置於這些第一區內，而這些掃描線對應這些正規閘極驅動陣列。這些分離式閘極驅動陣列包括多個電子元件，而部分這些掃描線對應這些分離式閘極驅動陣列。在同一個分離式閘極驅動陣列中，至少一個電子元件配置於非顯示區內，其他電子元件配置於一個第二區內。

Description

顯示面板

本發明是有關於一種顯示面板，且特別是有關於一種具有閘極驅動陣列（gate driver on array，GOA）的顯示面板。

閘極驅動陣列（GOA）是一種直接在主動元件陣列基板上所製成的閘極驅動電路，其可取代傳統的閘極驅動晶片。目前已有閘極驅動陣列製作於顯示面板的顯示區內，以滿足現有窄邊框的需求，也有利於增加顯示區的面積。另外，目前有的顯示面板的顯示區具有自由形狀（freeform）。例如，有的智慧手機會在其顯示面板上設置開孔，以裝設影像感測器與攝影鏡頭，讓智慧手機具備自拍功能，其中顯示面板的顯示區圍繞此開孔。

由於閘極驅動陣列無法製作在開孔內，因此鄰近開孔處的部分顯示區內的閘極驅動陣列會被省略，以至於上述具有開孔的顯示面板所具有的閘極驅動陣列的數量可能不足，導致部分畫素單元因這些閘極驅動陣列所提供的驅動電壓不夠而造成灰階異常，從而發生亮暗紋（mura），降低畫面品質。

本發明提供一種顯示面板，其包括分布在顯示區與非顯示區的分離式閘極驅動陣列，以有助於減少亮暗紋的發生。

本發明所提供的顯示面板具有顯示區以及鄰接顯示區的非顯示區。顯示區具有多個第一區與多個第二區，其中部分這些第一區鄰接這些第二區，而這些第二區鄰接非顯示區。顯示面板包括畫素陣列、多個正規閘極驅動陣列與多個分離式閘極驅動陣列。畫素陣列包括多條並列的掃描線，而這些配置於這些第一區內與這些第二區內。這些正規閘極驅動陣列分別配置於這些第一區內，其中這些掃描線對應這些正規閘極驅動陣列。這些多個分離式閘極驅動陣列包括多個電子元件，其中部分這些掃描線對應這些分離式閘極驅動陣列。在同一個分離式閘極驅動陣列中，至少一個電子元件配置於非顯示區內，其他電子元件配置於其中一個第二區內。

在本發明的一實施例中，上述畫素陣列還包括多個畫素單元。這些畫素單元配置於這些第一區內與這些第二區內，這些掃描線電連接這些畫素單元，並包括最長掃描線與第i條掃描線。最長掃描線對應P個畫素單元，並對應A個正規閘極驅動陣列，其中P與A滿足數學式：B=P/A。第i條掃描線對應X個畫素單元，並且對應N個正規閘極驅動陣列，但不對應這些分離式閘極驅動陣列，其中B、X與N滿足數學式：1≦X/(NB)≦1.5。

在本發明的一實施例中，上述畫素陣列還包括多個畫素單元，而這些畫素單元配置於這些第一區內與這些第二區內。這些掃描線電連接這些畫素單元，並包括最長掃描線與第i條掃描線。最長掃描線對應P個畫素單元，並對應A個正規閘極驅動陣列，其中P與A滿足數學式：B=P/A。第i條掃描線對應X個畫素單元，並且對應N個正規閘極驅動陣列，但不對應這些分離式閘極驅動陣列，其中B、X與N滿足數學式：1≦X/(NB)≦1.1。

在本發明的一實施例中，至少一個第二區內未配置分離式閘極驅動陣列的電子元件。

在本發明的一實施例中，這些掃描線還包括第j條掃描線。第j條掃描線對應Y個畫素單元，並且對應合計為M個的正規閘極驅動陣列與分離式閘極驅動陣列，其中B、Y與M滿足數學式：Y/(MB)＜1。

在本發明的一實施例中，各個第一區內配置至少一個正規閘極驅動陣列與至少一條掃描線。

在本發明的一實施例中，各個第一區內配置多個正規閘極驅動陣列與多條掃描線。

在本發明的一實施例中，上述顯示面板還包括至少一輔助閘極驅動陣列，其配置於非顯示區內，其中這些掃描線至少一條對應至少一輔助閘極驅動陣列。

在本發明的一實施例中，各個第一區的形狀不同於各個第二區的形狀。

在本發明的一實施例中，上述分離式閘極驅動陣列的這些電子元件包括多個主動元件與多個電容。

本發明利用上述分離式閘極驅動陣列來減少正規閘極驅動陣列對驅動畫素單元的負擔，有助於減少亮暗紋的發生，從而維持或提升畫面品質。

為讓本發明的特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

在以下的內文中，將以相同的元件符號表示相同的元件。其次，為了清楚呈現本案的技術特徵，圖式中的元件（例如層、膜、基板以及區域等）的尺寸（例如長度、寬度、厚度與深度）會以不等比例的方式放大。因此，下文實施例的說明與解釋不受限於圖式中的元件所呈現的尺寸與形狀，而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如，圖式所示的平坦表面可以具有粗糙及/或非線性的特徵，而圖式所示的銳角可以是圓的。所以，本案圖式所呈示的元件主要是用於示意，並非旨在精準地描繪出元件的實際形狀，也非用於限制本案的申請專利範圍。

其次，本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍，而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍，其中此偏差範圍可由測量時所產生的誤差來決定，而此誤差例如是起因於測量系統或製程條件兩者的限制。此外，「約」可表示在上述數值的一個或多個標準偏差內，例如±30％、±20％、±10％或±5％內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差，並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。

圖1A是本發明至少一實施例的顯示面板的俯視示意圖。請參閱圖1A，顯示面板10可應用於電子裝置，例如智慧手機、平板電腦或筆記型電腦等行動裝置（mobile device），但不限制僅應用於上述電子裝置。顯示面板10具有至少一個非顯示區101以及顯示區102，其中非顯示區101鄰接顯示區102。此外，在圖1A所示的實施例中，僅繪示一個非顯示區101，其形狀為圓形，如圖1A所示。然而，在其他實施例中，顯示面板10也可具有至少兩個非顯示區101，而且非顯示區101的形狀可為圓形以外的形狀，例如橢圓形。因此，圖1A所示的非顯示區101與顯示區102僅供舉例說明，並非限制非顯示區101的數量與形狀。

顯示面板10還可具有開孔H1，而在顯示面板10能製作成行動裝置的顯示螢幕的情況下，開孔H1可供電子組件裝設。例如，影像感測器與攝影鏡頭可裝設於開孔H1內，以使行動裝置具備自拍功能。當然，開孔H1也可供其他元件裝設，所以開孔H1也不限制僅供影像感測器與攝影鏡頭裝設。雖然圖1A僅繪示一個圓形的開孔H1，但在其他實施例中，顯示面板10也可具有至少兩個開孔H1，或是不具有任何開孔H1，而且開孔H1的形狀也可為圓形以外的形狀，例如橢圓形，所以開孔H1的數量與形狀不受圖1A的限制。

顯示區102具有多個第一區A11與多個第二區A12（如圖1A中以點陣填滿的區域），其中部分這些第一區A11鄰接這些第二區A12，而這些第二區A12鄰接非顯示區101。所以，部分這些第一區A11位於這些第二區A12的周圍，而這些第二區A12位於非顯示區101的周圍，其中第二區A12的形狀會受到非顯示區101的形狀而影響。此外，在顯示面板10中，這些第一區A11的形狀實質上彼此相同，但這些第二區A12的形狀卻是明顯地不全然相同，即至少兩個第二區A12的形狀是明顯地彼此不相同。

各個第一區A11的形狀可以不同於各個第二區A12的形狀。以圖1A為例，各個第一區A11的形狀可以是矩形，而且多個未鄰接第二區A12的第一區A11可以呈矩陣排列，但第二區A12的形狀明顯是非矩形。例如，有的第二區A12的形狀近似於三角形，而有的第二區A12的形狀近似於梯形，如圖1A所示。此外，在圖1A所示的實施例中，至少一個第二區A12可位於非顯示區101與其中一個第一區A11之間，但這不用於限制顯示面板10。

圖1B是圖1A中的顯示面板在非顯示區處的局部俯視示意圖。請參閱圖1A與圖1B，顯示面板10包括畫素陣列（圖1A與圖1B未繪示），而此畫素陣列包括多個畫素單元（圖1A與圖1B未繪示）與多條並列的掃描線，其中圖1B繪示三條掃描線作為舉例說明，而這三條掃描線包括彼此並列的最長掃描線112b、第i條掃描線112i與第j條掃描線112j。這些掃描線，例如最長掃描線112b、第i條掃描線112i與第j條掃描線112j，電連接這些畫素單元，而這些畫素單元與這些掃描線配置於這些第一區A11內與這些第二區A12內，其中單一個畫素單元可包括多個次畫素單元（sub-pixel element）。須說明的是，雖然以上畫素單元未繪示於圖1A與圖1B，但會繪示於圖2B與圖2B，並在後續實施例中說明。

在圖1B所示的實施例中，最長掃描線112b僅配置於多個第一區A11內，所以最長掃描線112b基本上不經過第二區A12與非顯示區101。換句話說，最長掃描線112b可視為未被非顯示區101影響的掃描線。雖然圖1B僅繪示一條最長掃描線112b，但顯示面板10所包括的最長掃描線112b可為一條或多條，所以最長掃描線112b的數量不限制只有一條。第i條掃描線112i與第j條掃描線112j配置於多個第一區A11內與第二區A12內，而在本實施例中，部分這些掃描線，例如第i條掃描線112i與第j條掃描線112j，各自從第一區A11延伸到第二區A12內。

顯示面板10還包括多個正規閘極驅動陣列120與多個分離式閘極驅動陣列140。這些正規閘極驅動陣列120電連接部分這些掃描線（例如最長掃描線112b、第i條掃描線112i與第j條掃描線112j），並且分別配置於這些第一區A11內。這些分離式閘極驅動陣列140電連接部分這些掃描線（例如第j條掃描線112j），並配置於這些第二區A12與非顯示區101。各個第一區A11內配置至少一個正規閘極驅動陣列120與至少一條掃描線。以圖1B為例，各個第一區A11內配置最長掃描線112b、第i條掃描線112i或第j條掃描線112j，以及一個正規閘極驅動陣列120。不過，在其他實施例中，各個第一區A11也可以配置多個正規閘極驅動陣列120與多條掃描線，所以第一區A11內可配置的正規閘極驅動陣列120與掃描線兩者的數量並不限制。此外，正規閘極驅動陣列120與分離式閘極驅動陣列140兩者的電路可彼此相同，並且皆用來驅動畫素陣列的這些畫素單元。

分離式閘極驅動陣列140可以包括多個電子元件（圖1A與圖1B未繪示），而在同一個分離式閘極驅動陣列140中，至少一個電子元件配置於非顯示區101內，其他電子元件則配置於其中一個第二區A12內。換句話說，單一個分離式閘極驅動陣列140可以是分布在第二區A12與非顯示區101內。此外，分離式閘極驅動陣列140的這些電子元件可包括多個主動元件與多個電容，其中主動元件與電容其中一者可配置在第二區A12或非顯示區101內。

這些掃描線對應這些正規閘極驅動陣列120，而部分這些掃描線對應分離式閘極驅動陣列140。以圖1B為例，圖1B所示的最長掃描線112b對應至少四個正規閘極驅動陣列120，第i條掃描線112i對應至少三個正規閘極驅動陣列120，而第j條掃描線112j對應至少二個正規閘極驅動陣列120與一個分離式閘極驅動陣列140，其中最長掃描線112b與第i條掃描線112i不對應分離式閘極驅動陣列140，僅第j條掃描線112j對應分離式閘極驅動陣列140。因此，至少兩個第二區A12內的佈線（layout）會不一樣。

雖然第i條掃描線112i與第j條掃描線112j皆配置於第一區A11內與第二區A12內，但只有第j條掃描線112j對應分離式閘極驅動陣列140，第i條掃描線112i不對應分離式閘極驅動陣列140。也就是說，在第i條掃描線112i所配置的第二區A12內未配置分離式閘極驅動陣列140的任何電子元件，也沒有配置任何正規閘極驅動陣列120，但在第j條掃描線112j所配置的第二區A12內卻配置分離式閘極驅動陣列140的至少一個電子元件。因此，至少一個第二區A12內可以不配置分離式閘極驅動陣列140的電子元件。

在本實施例中，掃描線所對應的畫素單元的數量與掃描線所對應的正規閘極驅動陣列120與分離式閘極驅動陣列140兩陣列的總數量會滿足多個數學式。詳細而言，當最長掃描線112b對應P個畫素單元與A個正規閘極驅動陣列時，最長掃描線112b上的每一個正規閘極驅動陣列120對應到的畫素單元的平均數量B滿足以下數學式（1），其中P與A皆為正整數。 B=P/A…………………………………………………………………………（1）

B為最長掃描線112b上的每一個正規閘極驅動陣列120所負責驅動的畫素單元的平均數量，而畫素單元的數量P實質上可以等於最長掃描線112b的線長除以畫素單元的寬度。由於最長掃描線112b可視為未被非顯示區101影響的掃描線，因此平均數量B可視為標準值。當每一條掃描線上的每一個閘極驅動陣列（不論是正規閘極驅動陣列120或分離式閘極驅動陣列140）所負責驅動的畫素單元的平均數量小於或等於B時，每一條掃描線上的每個閘極驅動陣列對驅動畫素單元的負擔（loading）會小於或等於最長掃描線112b上的每個正規閘極驅動陣列120對驅動畫素單元的負擔，且亮暗紋不易發生。

當第i條掃描線112i對應X個畫素單元與N個正規閘極驅動陣列120時，B、X與N可滿足以下數學式（2）或（3），其中X與N皆為正整數，且X≦P，N≦A。

1≦X/(NB)≦1.5……………………………………………………（2）。

1≦X/(NB)≦1.1……………………………………………………（3）。

X/N為第i條掃描線112i上的每一個閘極驅動陣列（在此為正規閘極驅動陣列120）對應到畫素單元的平均數量，即第i條掃描線112i上的每一個正規閘極驅動陣列120所負責驅動的畫素單元的平均數量為X/N。因此，X/(NB)代表「第i條掃描線112i上的每個閘極驅動陣列對應到畫素單元的平均數量」與「最長掃描線112b上的每個正規閘極驅動陣列120所負責驅動的畫素單元的平均數量」之間的比值，也代表「第i條掃描線112i上的每個閘極驅動陣列負責驅動的畫素單元的平均數量」與「最長掃描線112b上的每個正規閘極驅動陣列120負責驅動的畫素單元的平均數量」之間的比值。

根據數學式（2）與（3），第i條掃描線112i上的每個閘極驅動陣列負責驅動的畫素單元的平均數量X/N會大於或等於最長掃描線112b上的每個正規閘極驅動陣列120負責驅動的畫素單元的平均數量B，且平均數量X/N最大為平均數量B的1.5倍或1.1倍。

當第j條掃描線112j對應Y個畫素單元與合計為M個的正規閘極驅動陣列120與分離式閘極驅動陣列140時， B、Y與M滿足以下數學式（4），其中Y與M皆為正整數，且Y≦P，M≦A。

Y/(MB)＜1…………………………………………………………（4）。

Y/M為第j條掃描線112j上的每一個閘極驅動陣列（即正規閘極驅動陣列120與分離式閘極驅動陣列140任一者）對應到畫素單元的平均數量，即第j條掃描線112j上的每一個正規閘極驅動陣列120所負責驅動的畫素單元的平均數量為Y/M。所以，Y/(MB)代表「第j條掃描線112j上的每個閘極驅動陣列（正規閘極驅動陣列120或分離式閘極驅動陣列140）對應到畫素單元的平均數量」與「最長掃描線112b上的每個正規閘極驅動陣列120所負責驅動的畫素單元的平均數量」之間的比值，也代表「第j條掃描線112j上的每個閘極驅動陣列負責驅動的畫素單元的平均數量」與「最長掃描線112b上的每個正規閘極驅動陣列120負責驅動的畫素單元的平均數量」之間的比值。

此外，從數學式（4）來看，第j條掃描線112j上的每個閘極驅動陣列負責驅動的畫素單元的平均數量Y/M小於最長掃描線112b上的每個正規閘極驅動陣列120負責驅動的畫素單元的平均數量B，所以第j條掃描線112j上的每個閘極驅動陣列對驅動畫素單元的負擔會小於最長掃描線112b上的每個正規閘極驅動陣列120對驅動畫素單元的負擔。另外，在第j條掃描線112j所對應的一個正規閘極驅動陣列120與一個分離式閘極驅動陣列140中，正規閘極驅動陣列120在第一區A11內的佈線會不同於分離式閘極驅動陣列140在第二區A12內的佈線。

數學式（2）與（3）是由實驗所得到，而根據此實驗的結果，發現單一條掃描線上的每個閘極驅動陣列（例如正規閘極驅動陣列120或分離式閘極驅動陣列140）大於平均數量B的1.5倍時，會出現亮暗紋。當掃描線上的每個閘極驅動陣列小於平均數量B的1.5倍，亮暗紋出現機率會明顯減少。當掃描線上的每個閘極驅動陣列小於平均數量B的1.1倍，亮暗紋幾乎不會出現。因此，滿足數學式（2）或（3）的第i條掃描線112i不易導致亮暗紋的發生。

另外，當單一條掃描線上的每個閘極驅動陣列小於平均數量B時，此掃描線上的每個閘極驅動陣列（正規閘極驅動陣列120或分離式閘極驅動陣列140）對驅動畫素單元的負擔會小於最長掃描線112b上的每個正規閘極驅動陣列120對驅動畫素單元的負擔，因此滿足數學式（4）的第j條掃描線112j基本上是不會導致亮暗紋的發生。

由此可知，當僅對應正規閘極驅動陣列120的掃描線（例如第i條掃描線112i）滿足以上數學式（2）或（3）的條件，以及對應正規閘極驅動陣列120與分離式閘極驅動陣列140的掃描線（例如第j條掃描線112j）滿足以上數學式（4）的條件時，顯示面板10不易發生亮暗紋，從而能維持或提升畫面品質。

圖2A是本發明至少一實施例的顯示面板於第一區的局部俯視示意圖，而圖2B是圖2A中的顯示面板於第二區與部分非顯示區的局部俯視示意圖。詳細而言，圖2A繪示顯示面板20的其中一個第一區（未標示），而圖2B繪示顯示面板20的其中一個第二區（未標示）與部分非顯示區201。圖2A所示的顯示面板20可以鄰近圖2B所示的顯示面板20。例如，圖2A所示的顯示面板20可位於圖2B所示的顯示面板20的左側。此外，整個顯示面板20的俯視示意圖包括多個圖2A以及多個圖2B。

請參閱圖2A與圖2B，顯示面板20包括畫素陣列200、多個正規閘極驅動陣列221與222以及分離式閘極驅動陣列240，而畫素陣列200包括多個畫素單元210、多條彼此並列的掃描線212與多條彼此並列的資料線213，其中這些掃描線212與這些資料線213彼此交錯而呈網狀排列。這些掃描線212電連接這些正規閘極驅動陣列221、222與分離式閘極驅動陣列240，而掃描線212與資料線213皆配置於第一區與第二區內。這些畫素單元210配置於這些第一區內（如圖2A所示）與這些第二區（如圖2B所示）內，但不配置於非顯示區201內。

各個畫素單元210可包括多個次畫素單元211。以圖2A為例，一個畫素單元210可包括六個次畫素單元211，而這六個次畫素單元211排列成2×3矩陣。不過，其他實施例的畫素單元210所包括的次畫素單元211的數量可為二個、三個、四個或十二個。所以，畫素單元210所包括的次畫素單元211的數量不受圖2A的限制。各個次畫素單元211包括至少一個主動元件與至少一個畫素電極（兩者皆未繪示），其中主動元件電連接畫素電極、掃描線212與資料線213，並可為薄膜電晶體。正規閘極驅動陣列221、222與分離式閘極驅動陣列240電連接這些掃描線212，並經由這些掃描線212與主動元件來驅動這些畫素單元210。

顯示面板20與前述顯示面板10相似。例如，顯示面板20可以滿足數學式（2）與（4）的條件，或是滿足數學式（3）與（4）的條件。不過，有別於前述實施例的顯示面板10，在本實施例中，各個第一區內配置多個正規閘極驅動陣列221、222與多條掃描線212。以圖2A為例，各個第一區內配置十一條彼此並列的掃描線212以及兩個閘極驅動陣列：正規閘極驅動陣列221與222。圖2B所示的各個第一區內也是配置十一條彼此並列的掃描線212以及兩個閘極驅動陣列：一個正規閘極驅動陣列221與一個分離式閘極驅動陣列240。

正規閘極驅動陣列221、222與分離式閘極驅動陣列240三者電路相同，也包括相同的電子元件，例如多個主動元件與多個電容。以本實施例為例，正規閘極驅動陣列221、222與分離式閘極驅動陣列240皆包括第一主動元件Ml、第二主動元件M2、第三主動元件M3、第四主動元件M4、第五主動元件M5、第六主動元件M6、第七主動元件M7、第一電容C1以及第二電容C2，其中第一至第七主動元件M1~M7可皆為薄膜電晶體。

在圖2B所示的分離式閘極驅動陣列240中，第一主動元件Ml、第二主動元件M2、第三主動元件M3、第四主動元件M4與第一電容C1都配置在非顯示區201內，而第五主動元件M5、第六主動元件M6、第七主動元件M7與第二電容C2都配置在第二區內。不過，在其他實施例中，第一至第七主動元件Ml〜M7、第一電容C1與第二電容C2的配置方式可以不同於圖2B所示。例如，僅第一主動元件M1與第一電容C1配置在非顯示區201內，而其他元件都配置在第二區內。因此，分離式閘極驅動陣列240不受圖1B的限制。

由此可知，圖2A與圖2B所示的正規閘極驅動陣列221、222與分離式閘極驅動陣列240各自包括七個主動元件以及兩個電容。不過，在其他實施例中，正規閘極驅動陣列221、222與分離式閘極驅動陣列240各自所包括的主動元件數量與電容數量不限制是七個與兩個，例如十三個主動元件與一個電容。因此，正規閘極驅動陣列221、222或分離式閘極驅動陣列240不限制只能包括七個主動元件以及兩個電容。

在圖2A所示的實施例中，正規閘極驅動陣列221的第一至第七主動元件Ml〜M7之間的排列關係與正規閘極驅動陣列222的第一至第七主動元件Ml〜M7之間的排列關係互相鏡向對稱。舉例來說，在正規閘極驅動陣列221中，第四主動元件M4位於第一主動元件Ml的右邊以及第七主動元件M7的左邊，但是在正規閘極驅動陣列222中，第四主動元件M4位於第一主動元件Ml的左邊以及第七主動元件M7的右邊。在正規閘極驅動陣列221中，第七主動元件M7位於第四主動元件M4的右邊以及第五主動元件M5的左邊，但是在正規閘極驅動陣列222中，第七主動元件M7位於第四主動元件M4的左邊以及第五主動元件M5的右邊。在正規閘極驅動陣列221中，第二主動元件M2及/或第三主動元件M3位於第六主動元件M6的左邊，但是在正規閘極驅動陣列222中，第二主動元件M2及/或第三主動元件M3位於第六主動元件M6的右邊。

在圖2A所示的正規閘極驅動陣列221與222中，第一主動元件M1、第四主動元件M4、第五主動元件M5以及第七主動元件M7沿著一條掃描線212而排列，而第二主動元件M2、第三主動元件M3、第六主動元件M6與第二電容C2沿著另一條掃描線212而排列。另外，第一電容C1鄰近第一主動元件Ml而設置，並且可被相鄰四個次畫素單元211所圍繞，而第二主動元件M2可鄰近於第三主動元件M3而設置，並可被其他相鄰四個次畫素單元211所圍繞。如此，有利於縮短電連接信號點Q1與信號點P1的信號線，從而幫助提升顯示面板20的品質。

圖2C是圖2A中的正規閘極驅動陣列的電路示意圖。請參閱圖2A至圖2C，由於正規閘極驅動陣列221、222與分離式閘極驅動陣列240三者電路相同，因此下文將以正規閘極驅動陣列221作為例子來進行說明。

正規閘極驅動陣列221還包括電源信號線231、第一時脈信號線232、第二時脈信號線233、前級輸入線234、後級輸入線235以及輸出線236。前級輸入線234、後級輸入線235與輸出線236分別連接至三條掃描線212，所以正規閘極驅動陣列221電連接三條掃描線212。電源信號線231電連接電壓VSS，其例如是電源供應器所提應的電壓或是接地電壓。

第一至第七主動元件M1~M7各自具有控制端、第一端與第二端（未標示）。第一至第七主動元件M1~M7例如皆為場效電晶體（Field-Effect Transistor，FET），而上述控置端可以是閘極。在第一主動元件Ml中，控制端電連接後級輸入線235，而第二端電連接電源信號線231。第二主動元件M2的控制端電連接第一主動元件Ml的第一端，而第二主動元件M2的第二端電連接電源信號線231。第三主動元件M3的控制端電連接第二主動元件M2的第一端，第三主動元件M3的第一端電連接第一主動元件Ml的第一端，而第三主動元件M3的第二端電連接電源信號線231。

第四主動元件M4的控制端與第一端電連接前級輸入線234，而第四主動元件M4的第二端則電連接第一主動元件Ml的第一端。第五主動元件M5的控制端電連接於第二時脈信號線233，第五主動元件M5的第一端電連接輸出線236，而第五主動元件M5的第二端則電連接電源信號線231。第六主動元件M6的控制端電連接第二主動元件M2的第一端，第六主動元件M6的第一端則電連接輸出線236，而第六主動元件M6的第二端電連接電源信號線231。

第七主動元件M7的控制端電連接第一主動元件Ml的第一端，第七主動元件M7的第一端電連接第一時脈信號線232，而第七主動元件M7的第二端則電連接輸出線236。第一電容C1電連接輸出線236與第一主動元件Ml的第一端，且也電連接在第七主動元件M7的控制端與第二端之間。第二電容C2電連接第一時脈信號線232與第二主動元件M2的第一端，且也電連接在第七主動元件M7的第一端與第二主動元件M2的第一端之間。

在本實施例中，第一主動元件Ml的第一端、第二主動元件M2的控制端、第三主動元件M3的第一端、第四主動元件M4的第二端、第七主動元件M7的控制端以及第一電容C1電連接信號點Q1。換句話說，上述各主動元件的端點可利用信號點Q1而彼此電連接。第二主動元件M2的第一端、第三主動元件M3的控制端、第六主動元件M6的控制端以及第二電容C2電連接至信號點P1。相似地，上述各主動元件的端點亦可利用信號點P1而彼此電連接。此外，信號點Q1與信號點P1也可產生浮動信號，但本發明不以此為限。

顯示面板20的時脈信號能以一個、二個、四個、八個或十六個為一組，而在圖2A所示的實施例中，時脈信號是以八個為一組。舉例而言，圖2A所示的顯示面板20包括十一條掃描線212，其中從圖2A上方到下方依序是第一條至第十一條掃描線212。當圖2C所示的正規閘極驅動陣列221處於n=3的條件時，正規閘極驅動陣列221電連接第一條掃描線212、第二條掃描線212以及第三條掃描線212，並產生驅動信號G(3)（圖2C中的驅動信號G(n)），其中前級輸入線234電連接第一條掃描線212，並輸入驅動信號G(1)（圖2C中的驅動信號G(n-2)）至第一條掃描線212，輸出線236電連接第三條掃描線212，並輸入驅動信號G(3)至第三條掃描線212，而後級輸入線235電連接第七條掃描線212，並輸入驅動信號G(3)（圖2C中的驅動信號G(n+4)）至第七條掃描線212。

由於正規閘極驅動陣列221與222兩者電路相同，因此正規閘極驅動陣列222的電路也如同圖2C所示。根據上述正規閘極驅動陣列221的運作方式，同理，當圖2C所示的正規閘極驅動陣列222處於n=7的條件時，正規閘極驅動陣列222電連接第七條掃描線212、第五條掃描線212以及第十一條掃描線212，並產生驅動信號G(7)（圖2C中的驅動信號G(n)），其中正規閘極驅動陣列222的前級輸入線234電連接第五條掃描線212，並輸入驅動信號G(5)（圖2C中的驅動信號G(n-2)）至第五條掃描線212，輸出線236電連接第七條掃描線212，並輸入驅動信號G(7)至第七條掃描線212，而後級輸入線235電連接第十一條掃描線212，並輸入驅動信號G(11)（圖2C中的驅動信號G(n+4)）至第十一條掃描線212。

當圖2C所示的正規閘極驅動陣列221處於n=3的條件時，正規閘極驅動陣列221的第一時脈信號線232用於傳輸第三級時脈信號HC(3) （即圖2C中的時脈信號HC(n)），而第二時脈信號線233用於傳輸第七級時脈信號HC(7)（即圖2C中的時脈信號HC(n+4)）。另外，圖2A上方的正規閘極驅動陣列221的第一時脈信號線232可電連接正下方的正規閘極驅動陣列222的第二時脈信號線233。如此，多個正規閘極驅動陣列221與222可彼此串接而形成多級移位暫存器電路。

值得一提的是，以上圖2A至圖2C所揭露的正規閘極驅動陣列221、222與分離式閘極驅動陣列240是以七個主動元件及兩個電容作為舉例說明。然而，在其他實施例中，正規閘極驅動陣列221、222與分離式閘極驅動陣列240可各自包括十三個主動元件以及一個電容，而本發明所屬技術領域中具有通常知識者能根據以上圖2A至圖2C的實施例而得知實現包括十三個主動元件與一個電容的正規閘極驅動陣列221、222或分離式閘極驅動陣列240。因此，在此強調，圖2C的電路示意圖僅供舉例說明，並非限制正規閘極驅動陣列221、222與分離式閘極驅動陣列240的電路。此外，圖1B所示的正規閘極驅動陣列120與分離式閘極驅動陣列140也可採用圖2C所示的電路或上述包括十三個主動元件與一個電容的驅動電路。

圖3是本發明至少一實施例的顯示面板的局部俯視示意圖，其中圖3繪示顯示面板30的一個第一區A31、一個第二區A32以及部分非顯示區301，所以整個顯示面板30的俯視示意圖包括多個第一區A31與多個第二區A32。請參閱圖3，本實施例的顯示面板30相似於前述實施例的顯示面板20。例如，各個第一區A31內配置多個正規閘極驅動陣列與多條掃描線312，其中圖3所示的顯示面板30是以八個正規閘極驅動陣列321至328以及八條掃描線312作為舉例說明。

第二區A32內也是配置多個正規閘極驅動陣列與多條掃描線312。在圖3所示的實施例中，第二區A32內配置五個正規閘極驅動陣列321、322、323、325與326、兩個分離式閘極驅動陣列344與347。不過，有別於前述實施例的顯示面板20，顯示面板30還包括至少一個配置於非顯示區101內的輔助閘極驅動陣列358，其中這些掃描線312至少一條對應至少一個輔助閘極驅動陣列358。另外，雖然圖3僅繪示一個輔助閘極驅動陣列358，但在其他實施例中，顯示面板30可包括至少兩個輔助閘極驅動陣列358。因此，圖3僅供舉例說明，並非限制顯示面板30所包括的輔助閘極驅動陣列358的數量。

與正規閘極驅動陣列321、322、323、325、326以及分離式閘極驅動陣列344與347一樣，輔助閘極驅動陣列358也是用來驅動畫素陣列的多個畫素單元（未繪示），其中這裡的畫素陣列基本上可相同於圖2A與圖2B所示的畫素單元210，所以在此不再贅述。正規閘極驅動陣列321至328、分離式閘極驅動陣列344、347以及輔助閘極驅動陣列358的電路可彼此相同，而且皆可採用如圖2C所示的電路，或是包括十三個主動元件與一個電容的驅動電路。

雖然第二區A32的面積受到非顯示區301的影響而小於第一區A31的面積，導致第二區A32內沒有三個正規閘極驅動陣列324、327與328，但第二區A32與鄰近的非顯示區301內仍配置輔助閘極驅動陣列358與這些分離式閘極驅動陣列344與347。如此，輔助閘極驅動陣列358與這些分離式閘極驅動陣列344與347可以替代正規閘極驅動陣列324、327與328，以補足第二區A32所缺乏的正規閘極驅動陣列324、327與328，讓顯示面板30不易發生亮暗紋，從而維持或提升畫面品質。此外，由於正規閘極驅動陣列321至328、分離式閘極驅動陣列344、347以及輔助閘極驅動陣列358的電路可彼此相同，因此第一區A31與第二區A32兩者內的畫素單元的閘極驅動方式也可相同，以使顯示面板30的運作順暢。

值得一提的是，正規閘極驅動陣列321、322、323、325與326、分離式閘極驅動陣列344與347與輔助閘極驅動陣列358基本上可以滿足數學式（2）與（4），或數學式（3）與（4）的條件，所以顯示面板20也可具有未設置正規閘極驅動陣列321至328、輔助閘極驅動陣列358以及分離式閘極驅動陣列344與347的第二區A32，因此僅供舉例說明的圖3並不限制第二區A32內的閘極驅動陣列的數量與配置。

綜上所述，上述分布在顯示區與非顯示區的分離式閘極驅動陣列能補充數量可能不足的正規閘極驅動陣列，以減少各個閘極驅動陣列（包括正規閘極驅動陣列與分離式閘極驅動陣列）對驅動畫素單元的負擔，進而有助於減少亮暗紋的發生，以使本發明至少一實施例的顯示面板的畫面品質得以維持或提升。

雖然本發明已以實施例揭露如上，然其並非用以限制本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明精神和範圍內，當可作些許更動與潤飾，因此本發明保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30:顯示面板 101、201、301:非顯示區 102:顯示區 112b:最長掃描線 112i:第i條掃描線 112j:第j條掃描線 120、221、222、321、322、323、324、325、326、327、328:正規閘極驅動陣列 140、240、344、347:分離式閘極驅動陣列 200:畫素陣列 210:畫素單元 211:次畫素單元 212、312:掃描線 213:資料線 231:電源信號線 232:第一時脈信號線 233:第二時脈信號線 234:前級輸入線 235:後級輸入線 236:輸出線 358:輔助閘極驅動陣列 A11、A31:第一區 A12、A32:第二區 C1:第一電容 C2:第二電容 G(n-2)、G(n)、G(n+4):驅動信號 H1:開孔 HC(n-2)、HC(n)、HC(n+4):時脈信號 M1:第一主動元件 M2:第二主動元件 M3:第三主動元件 M4:第四主動元件 M5:第五主動元件 M6:第六主動元件 M7:第七主動元件 P1、Q1:信號點

圖1A是本發明至少一實施例的顯示面板的俯視示意圖。圖1B是圖1A中的顯示面板在非顯示區處的局部俯視示意圖。圖2A是本發明至少一實施例的顯示面板於第一區的局部俯視示意圖。圖2B是圖2A中的顯示面板於第二區與部分非顯示區的局部俯視示意圖。圖2C是圖2A中的正規閘極驅動陣列的電路示意圖。圖3是本發明至少一實施例的顯示面板的局部俯視示意圖。

10:顯示面板

101:非顯示區

112b:最長掃描線

112i:第i條掃描線

112j:第j條掃描線

120:正規閘極驅動陣列

140:分離式閘極驅動陣列

A11:第一區

A12:第二區

Claims

一種顯示面板，具有一顯示區以及鄰接該顯示區的一非顯示區，該顯示區具有多個第一區與多個第二區，其中部分該些第一區鄰接該些第二區，而該些第二區鄰接該非顯示區，該顯示面板包括；一畫素陣列，包括：多條並列的掃描線，配置於該些第一區內與該些第二區內；多個正規閘極驅動陣列，分別配置於該些第一區內，其中該些掃描線對應該些正規閘極驅動陣列；以及多個分離式閘極驅動陣列，包括多個電子元件，其中部分該些掃描線對應該些分離式閘極驅動陣列，而在同一個分離式閘極驅動陣列中，至少一個電子元件配置於該非顯示區內，其他電子元件配置於其中一個第二區內。
如請求項第1項所述的顯示面板，其中該畫素陣列還包括多個畫素單元，而該些畫素單元配置於該些第一區內與該些第二區內，該些掃描線電連接該些畫素單元，並包括：一最長掃描線，對應P個畫素單元，並對應A個正規閘極驅動陣列，其中P與A滿足數學式：B=P/A；以及一第i條掃描線，對應X個畫素單元，並且對應N個該正規閘極驅動陣列，但不對應該些分離式閘極驅動陣列，其中B、X與N滿足數學式：1≦X/(NB)≦1.5。
如請求項第1項所述的顯示面板，其中該畫素陣列還包括多個畫素單元，而該些畫素單元配置於該些第一區內與該些第二區內，該些掃描線電連接該些畫素單元，並包括：一最長掃描線，對應P個畫素單元，並對應A個正規閘極驅動陣列，其中P與A滿足數學式：B=P/A；以及一第i條掃描線，對應X個畫素單元，並且對應N個該正規閘極驅動陣列，但不對應該些分離式閘極驅動陣列，其中B、X與N滿足數學式：1≦X/(NB)≦1.1。
如請求項第2或3項所述的顯示面板，其中至少一個第二區內未配置該分離式閘極驅動陣列的該電子元件。
如請求項第2或3項所述的顯示面板，其中該些掃描線還包括：一第j條掃描線，對應Y個畫素單元，並且對應合計為M個的該正規閘極驅動陣列與該分離式閘極驅動陣列，其中B、Y與M滿足數學式：Y/(MB)＜1。
如請求項第5項所述的顯示面板，其中在該第j條掃描線所對應的一個該正規閘極驅動陣列與一個該分離式閘極驅動陣列中，該正規閘極驅動陣列在該第一區內的佈線不同於該分離式閘極驅動陣列在該第二區內的佈線。
如請求項第1項所述的顯示面板，其中各該第一區內配置至少一個正規閘極驅動陣列與至少一條掃描線。
如請求項第1項所述的顯示面板，其中各該第一區內配置多個正規閘極驅動陣列與多條掃描線。
如請求項第1或8項所述的顯示面板，還包括：至少一輔助閘極驅動陣列，配置於該非顯示區內，其中該些掃描線至少一條對應該至少一輔助閘極驅動陣列。
如請求項第1項所述的顯示面板，其中各該第一區的形狀不同於各該第二區的形狀。
如請求項第1項所述的顯示面板，其中該分離式閘極驅動陣列的該些電子元件包括多個主動元件與多個電容。
如請求項第1項所述的顯示面板，其中各該正規閘極驅動陣列包括：一電源信號線；一第一時脈信號線；一第二時脈信號線；一前級輸入線；一後級輸入線；一輸出線，其中該前級輸入線、該後級輸入線與該輸出線分別連接至三條該掃描線；一第一主動元件，具有一控制端、一第一端與一第二端，其中該第一主動元件的控制端電性連接於該後級輸入線，且該第一主動元件的第二端電性連接於該電源信號線；一第二主動元件，具有一控制端、一第一端與一第二端，其中該第二主動元件的控制端電性連接於該第一主動元件的第一端，且該第二主動元件的第二端電性連接於該電源信號線；一第三主動元件，具有一控制端、一第一端與一第二端，其中該第三主動元件的控制端電性連接於該第二主動元件的第一端，該第三主動元件的第一端電性連接於該第一主動元件的第一端，且該第三主動元件的第二端電性連接於該電源信號線；一第四主動元件，具有一控制端、一第一端與一第二端，其中該第四主動元件的控制端與該第四主動元件的第一端電性連接於該前級輸入線，該第四主動元件的第二端電性連接於該第一主動元件的第一端；一第五主動元件，具有一控制端、一第一端與一第二端，其中該第五主動元件的控制端電性連接於該第二時脈信號線，該第五主動元件的第一端電性連接於該輸出線，且該第五主動元件的第二端電性連接於該電源信號線；一第六主動元件，具有一控制端、一第一端與一第二端，其中該第六主動元件的控制端電性連接於該第二主動元件的第一端，該第六主動元件的第一端電性連接於該輸出線，且該第六主動元件的第二端電性連接於該電源信號線；一第七主動元件，具有一控制端、一第一端與一第二端，其中該第七主動元件的控制端電性連接於該第一主動元件的第一端，該第七主動元件的第一端電性連接於該第一時脈信號線，且該第七主動元件的第二端電性連接於該輸出線；一第一電容，分別電性連接於該輸出線與該第一主動元件的第一端；以及一第二電容，分別電性連接於該第一時脈信號線與該第二主動元件的第一端。