TWI703551B

TWI703551B - 顯示裝置

Info

Publication number: TWI703551B
Application number: TW107135660A
Authority: TW
Inventors: 廖偉見; 蔡孟杰
Original assignee: 友達光電股份有限公司
Priority date: 2018-10-09
Filing date: 2018-10-09
Publication date: 2020-09-01
Also published as: CN109817151B; TW202015030A; US10726807B2; US20200111442A1; CN109817151A

Abstract

顯示裝置包括顯示面板以及多個共用電壓產生器。顯示面板具有多個畫素區域。多個共用電壓產生器分別耦接至多個畫素區域，用以分別產生多個共用電壓，其中在防窺模式下，各共用電壓產生器使各共用電壓在第一極性驅動時期，在多個第一時間區間分別維持為第一電壓、第二電壓以及第三電壓，並在第二極性驅動時期，在多個第二時間區間分別維持為第五電壓、第四電壓以及第三電壓，其中第一電壓＞第二電壓＞第三電壓＞第四電壓＞第五電壓。

Description

顯示裝置

本發明是有關於一種顯示裝置，且特別是有關於一種具有防窺模式的顯示裝置。

在現今顯示裝置的防窺技術（View Angle Control）中，可使顯示裝置操作在窄視角的防窺模式，以讓使用者從側向角度看向顯示面板時，僅能看到全白的顯示畫面，藉此達到防窺的效果。然而，對於某些特定的產品，比如提款機等應用，廠商較不喜歡前述的畫面反白效果。因此，若顯示裝置的防窺模式在設定上僅具有畫面反白的功能，則其商業應用性會受到相當的限制。

本發明提供一種顯示裝置，其可簡化共用電壓的產生電路，並且在防窺模式下，可使顯示面板具有顯示畫面反黑的功能。

本發明的顯示裝置包括顯示面板以及多個共用電壓產生器。顯示面板具有多個畫素區域。多個共用電壓產生器分別耦接至多個畫素區域。多個共用電壓產生器用以分別產生多個共用電壓，其中在防窺模式下，各共用電壓產生器使各共用電壓在第一極性驅動時期，在多個第一時間區間分別維持為第一電壓、第二電壓以及第三電壓，並在第二極性驅動時期，在多個第二時間區間分別維持為第五電壓、第四電壓以及第三電壓。其中第一電壓＞第二電壓＞第三電壓＞第四電壓＞第五電壓。

基於上述，本發明透過多個共用電壓產生器來分別提供多個共用電壓至顯示面板中的多個畫素區域，以在顯示裝置的防窺模式中，藉由各共用電壓產生器來使各共用電壓於第一極性驅動時期以及第二極性驅動時期中的不同時間區間分別維持在五個不同的電壓，藉此以使顯示面板產生全黑的顯示畫面，達到使顯示裝置具有顯示畫面反黑功能之目的。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1A，圖1A繪示本發明實施例的顯示裝置的示意圖。顯示裝置100包括顯示面板110以及多個共用電壓產生器（例如是共用電壓產生器120a、120b、120c以及120d）。顯示面板110中具有多個畫素區域（例如是畫素區域111、112、113以及114）。而多個共用電壓產生器120a、120b、120c、120d會分別耦接至多個畫素區域111、112、113、114，其中，共用電壓產生器120a耦接至畫素區域111，共用電壓產生器120b耦接至畫素區域114，共用電壓產生器120c耦接至畫素區域112，共用電壓產生器120d則耦接至畫素區域113。

此外，共用電壓產生器120a、120b、120c以及120d會分別產生多個共用電壓（例如是共用電壓Vcoma、Vcomb、Vcomc以及Vcomd），以使共用電壓產生器120a提供共用電壓Vcoma至畫素區域111，使共用電壓產生器120b提供共用電壓Vcomb至畫素區域114，使共用電壓產生器120c提供共用電壓Vcomc至畫素區域112，以及使共用電壓產生器120d提供共用電壓Vcomd至畫素區域113。需要注意的是，為簡化說明，圖1A僅繪示4個共用電壓產生器以及4個畫素區域，以作為示範性實施例，然本發明對於共用電壓產生器的數量以及對應的畫素區域的數量，並不加以限定。

接著，請同步參照圖1A及圖1B，圖1B繪示本發明圖1實施例的顯示裝置在防窺模式下的信號波形示意圖。在本實施例中，多個共用電壓Vcoma、Vcomb、Vcomc、Vcomd包括多個共用電壓對（例如是圖1B的共用電壓對COM[1]、COM[2]），例如，共用電壓Vcoma中包括共用電壓對COM[1]，共用電壓Vcomc中包括共用電壓對COM[2]。此外，各共用電壓對中包括第一共用電壓與第二共用電壓，其中第一共用電壓會與第二共用電壓互補。舉例來說，共用電壓對COM[1]中包括共用電壓COMP[1]以及共用電壓COMN[1]，其中共用電壓COMP[1]會與共用電壓COMN[1]互補，而共用電壓對COM[2]則包括共用電壓COMP[2]以及共用電壓COMN[2]，其中共用電壓COMP[2]會與共用電壓COMN[2]互補。需要注意的是，為簡化說明，圖1B僅繪示2個共用電壓對以及第0~18畫素，用以作為示範性實施例，然並不用以限縮本發明的範疇。

進一步來說明，當顯示裝置操作在防窺模式時，各共用電壓產生器120a、120b、120c、120d會使各共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]在第一極性驅動時期FPP1中，在多個第一時間區間（例如是時間區間FTI1、FTI2、FTI3）分別維持為第一電壓V1、第二電壓V2以及第三電壓V3，並在第二極性驅動時期FPP2中，在多個第二時間區間（例如是時間區間STI1、STI2、STI3）分別維持為第五電壓V5、第四電壓V4以及第三電壓V3。值得注意的是，在本實施例中，第一電壓V1 ＞第二電壓V2 ＞第三電壓V3 ＞第四電壓V4 ＞第五電壓V5，並且第一電壓V1的絕對值等於第五電壓V5的絕對值，第二電壓V2的絕對值等於第四電壓V4的絕對值。

換句話說，在本實施例中，第一極性驅動時期FPP1中具有多個時間區間FTI1、FTI2以及FTI3，而在第一極性驅動時期FPP1之後的第二極性驅動時期FPP2中則具有多個時間區間STI1、STI2以及STI3。而共用電壓對COM[1]中的共用電壓COMP[1]，在第一極性驅動時期FPP1中的時間區間FTI1中，會維持為第一電壓V1。在時間區間FTI1之後的時間區間FTI2中，共用電壓COMP[1]則維持為第二電壓V2。而在時間區間FTI2之後的時間區間FTI3中，共用電壓COMP[1]則會維持為第三電壓V3。接著，在第一極性驅動時期FPP1之後的第二極性驅動時期FPP2中，在時間區間STI1中，共用電壓COMP[1]維持為第五電壓V5。在時間區間STI1之後的時間區間STI2中，共用電壓COMP[1]會維持為第四電壓V4。而在時間區間STI2之後的時間區間STI3中，共用電壓COMP[1]會維持為第三電壓V3，其中第三電壓V3例如為零電壓，然本發明並不以此為限。

值得一提的是，由於共用電壓COMP[1]與共用電壓COMN[1]互補，亦即在第一極性驅動時期FPP1中，當共用電壓COMP[1]為第一電壓V1時，共用電壓COMN[1]會正好為第五電壓V5，而當共用電壓COMP[1]為第二電壓V2時，共用電壓COMN[1]會正好為第四電壓V4，當共用電壓COMP[1]為第三電壓V3時，共用電壓COMN[1]會同樣為第三電壓V3。相對的，在第二極性驅動時期FPP2中，當共用電壓COMP[1]為第五電壓V5時，共用電壓COMN[1]正好為第一電壓V1，而當共用電壓COMP[1]為第四電壓V4時，共用電壓COMN[1]正好為第二電壓V2，當共用電壓COMP[1]為第三電壓V3時，共用電壓COMN[1]會同樣為第三電壓V3。需要注意的是，共用電壓對COM[2]中的共用電壓COMP[2]與共用電壓COMN[2]在各極性驅動時期中各時間區間的信號波形及電壓大小，與前述共用電壓對COM[1]中的共用電壓COMP[1]與共用電壓COMN[1]的波形相類似，在此不重複贅述。

此外，值得一提的是，本實施例中相鄰的各共用電壓之間會具有一時間偏移量，舉例來說，共用電壓對COM[1]中的共用電壓COMP[1]與共用電壓COMN[1]，與共用電壓對COM[2]中的共用電壓COMP[2]與共用電壓COMN[2]之間，具有時間偏移量ts1。同樣的，共用電壓對COM[2]中的共用電壓COMP[2]與共用電壓COMN[2]，與相鄰的下一個共用電壓對中的第一共用電壓與第二共用電壓間，也會具有時間偏移量ts1，請依此類推。需要注意的是，在本實施例中，共用電壓對COM[1]會被提供至對應的畫素區域（例如是畫素區域111），而共用電壓對COM[2]則被提供至對應的畫素區域（例如是畫素區域112），然本發明並不以此為限。

如此一來，本實施例的各共用電壓產生器120a、120b、120c、120d便可依序提供在不同時間區間具有五個不同電壓大小的各共用電壓，至所對應的各畫素區域111、112、113、114，以使顯示裝置在防窺模式下，能產生全黑的顯示畫面，來達到使顯示裝置具有顯示畫面反黑功能之目的。

在另一方面，於此防窺模式中，當各共用電壓（即共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]）等於第二電壓V2時，以及當各共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]等於第四電壓V4時，各共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]所對應的畫素區域會執行資料寫入動作。例如，當共用電壓COMP[1]等於第二電壓V2時，此時共用電壓COMN[1]會等於第四電壓V4，則共用電壓COMP[1]與共用電壓COMN[1]所對應的畫素區域111會執行資料寫入動作，亦即此時畫素區域111中的多個畫素會接收對應的閘極驅動信號（即閘極驅動信號G[0]~G[10]），以使對應的畫素執行資料寫入動作。此外，當共用電壓COMP[1]等於第四電壓V4時，與此同時，共用電壓COMN[1]會等於第二電壓V2，則共用電壓COMP[1]與共用電壓COMN[1]所對應的畫素區域111同樣會使對應的畫素執行資料寫入動作來接收資料電壓。

而當共用電壓COMP[2]等於第二電壓V2時，此時共用電壓COMN[2]等於第四電壓V4，則共用電壓COMP[2]與共用電壓COMN[2]所對應的畫素區域112會執行資料寫入動作，亦即此時畫素區域112中的多個畫素會接收對應的閘極驅動信號（即閘極驅動信號G[8]~G[18]），以使對應的畫素執行資料寫入動作來接收資料電壓。此外，當共用電壓COMP[2]等於第四電壓V4時，在此同時，共用電壓COMN[2]會等於第二電壓V2，則共用電壓COMP[2]與共用電壓COMN[2]所對應的畫素區域112同樣會使對應的畫素執行資料寫入動作來接收資料電壓。

附帶一提的，在此顯示模式中，當各共用電壓（即共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]）等於第一電壓V1時，以及當各共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]等於第五電壓V5時，各共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]所對應的畫素區域會執行預充電動作。例如，當共用電壓COMP[1]等於第一電壓V1時，此時共用電壓COMN[1]會等於第五電壓V5，則共用電壓COMP[1]與共用電壓COMN[1]所對應的畫素區域111會執行預充電的動作。另一方面，當共用電壓COMP[1]等於第五電壓V5時，與此同時，共用電壓COMN[1]會等於第一電壓V1，則共用電壓COMP[1]與共用電壓COMN[1]所對應的畫素區域111同樣會執行預充電的動作。

同樣的，當共用電壓COMP[2]等於第一電壓V1時，此時共用電壓COMN[2]等於第五電壓V5，則共用電壓COMP[2]與共用電壓COMN[2]所對應的畫素區域112會執行預充電的動作。而當共用電壓COMP[2]等於第五電壓V5時，在此同時，共用電壓COMN[2]會等於第一電壓V1，則共用電壓COMP[2]與共用電壓COMN[2]所對應的畫素區域112同樣會執行預充電的動作。如此一來，本發明便可藉由對各畫素區域中多個畫素進行預充電的動作，來增加各畫素區域中多個畫素的反應速度。

接著，請同步參照圖1A及圖1C，圖1C繪示本發明圖1實施例的顯示裝置在快速反應模式下的信號波形示意圖。在本實施例中，當顯示裝置操作在快速反應模式時，各共用電壓對COM[1]、COM[2]中的各共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]在第一極性驅動時期FPP1中，在多個第一時間區間（例如是時間區間FTI1、FTI2、FTI3）分別維持為第一電壓V1以及第三電壓V3，並且在第二極性驅動時期FPP2中，在多個第二時間區間（例如是時間區間STI1、STI2、STI3）分別維持為第五電壓V5以及第三電壓V3。需要注意的是，為簡化說明，圖1C同樣僅繪示2個共用電壓對以及第0~18畫素，用以作為示範性實施例，然並不用以限縮本發明的範疇。

進一步來說明，與前述操作在防窺模式中不同的地方在於，此快速反應模式中，共用電壓對COM[1]中的共用電壓COMP[1]，在第一極性驅動時期FPP1中的時間區間FTI1中，會維持為第一電壓V1。在時間區間FTI1之後的時間區間FTI2中，共用電壓COMP[1]則維持為第三電壓V3。而在時間區間FTI2之後的時間區間FTI3中，共用電壓COMP[1]則會繼續維持為第三電壓V3。

接著，在第一極性驅動時期FPP1之後的第二極性驅動時期FPP2中，在時間區間STI1中，共用電壓COMP[1]維持為第五電壓V5。在時間區間STI1之後的時間區間STI2中，共用電壓COMP[1]會維持為三電壓V3。而在時間區間STI2之後的時間區間STI3中，共用電壓COMP[1]會繼續維持為第三電壓V3，其中第三電壓V3例如為零電壓，然本發明並不以此為限。需要注意的是，共用電壓對COM[2]中的共用電壓COMP[2]與共用電壓COMN[2]在其第一極性驅動時期以及在第二極性驅動時期中各時間區間的信號波形及電壓大小，與前述共用電壓對COM[1]中的共用電壓COMP[1]與共用電壓COMN[1]的波形相類似，在此不重複贅述。

此外，在此快速反應模式中，當各共用電壓（即共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]）等於第三電壓V3時，各共用電壓所對應的畫素區域會執行資料寫入動作。例如，當共用電壓COMP[1]等於第三電壓V3時，此時共用電壓COMN[1]同樣等於第三電壓V3，則共用電壓COMP[1]與共用電壓COMN[1]所對應的畫素區域111會執行資料寫入動作，亦即此時畫素區域111中的多個畫素會接收對應的閘極驅動信號（即閘極驅動信號G[0]~G[10]），以使對應的畫素執行資料寫入動作來接收資料電壓。

在另一方面，當共用電壓COMP[2]等於第三電壓V3時，此時共用電壓COMN[2]同樣等於第三電壓V3，則共用電壓COMP[2]與共用電壓COMN[2]所對應的畫素區域111會執行資料寫入動作，亦即此時畫素區域112中的多個畫素會接收對應的閘極驅動信號（即閘極驅動信號G[8]~G[18]），以使對應的畫素執行資料寫入動作來接收資料電壓。

需要注意的是，在快速反應模式中，共用電壓對COM[1]、COM[2]的其餘信號特性及操作動作（例如是共用電壓互補特性、相鄰共用電壓的時間偏移量、預充電動作等）與前述在防窺模式中相類似，在此不重複贅述。

此外，請同步參照圖1A及圖1D，圖1D繪示本發明圖1實施例的顯示裝置在正常顯示模式下的信號波形示意圖。在本實施例中，當顯示裝置操作在正常顯示模式時，與前述在快速反應模式中不同的地方在於，各共用電壓對COM[1]、COM[2]中的各共用電壓COMP[1]、COMN[1]、COMP[2]、COMN[2]在第一極性驅動時期（例如是圖1C及圖1B的第一極性驅動時期FPP1）中，在多個第一時間區間（例如是圖1C及圖1B的時間區間FTI1、FTI2、FTI3）均維持為第三電壓V3，並且在第二極性驅動時期（例如是圖1C及圖1B的第一極性驅動時期FPP2）中，在多個第二時間區間（例如是圖1C及圖1B的時間區間STI1、STI2、STI3）均維持為第三電壓V3。如此一來，本發明的顯示裝置便可在正常顯示模式下，使顯示面板具有寬視角的顯示畫面。

值得一提的是，本發明的顯示裝置100可依據輸入命令，以在防窺模式、快速反應模式以及正常顯示模式之間進行切換。換句話說，使用者可依據當前的使用需求，對輸入命令進行調整，以使顯示面板操作在正常顯示模式、防窺顯示模式或快速反應顯示模式，可提高顯示裝置的便利性及商業應用性。

請同步參照圖2A、圖2B以及圖2C，圖2A繪示本發明一實施例的顯示裝置的共用電壓產生器及控制信號產生器的電路架構示意圖。圖2B繪示本發明圖2A實施例的顯示裝置在防窺模式下的信號波形示意圖。圖2C繪示本發明圖2A實施例的顯示裝置的共用電壓產生器示意圖。在本實施例中，顯示裝置中包括多個共用電壓產生器（例如是n個共用電壓產生器，其中n為正整數），而各共用電壓產生器（例如是圖2A的共用電壓產生器220）中包括共用電壓選擇電路（例如是圖2A的共用電壓選擇電路221以及圖2C的共用電壓選擇電路CIR[1]~CIR[n]）。

在此以本實施例的n個共用電壓產生器中，第n個共用電壓產生器（即共用電壓產生器220）作為範例進行說明。共用電壓產生器220中包括共用電壓選擇電路221，並且共用電壓選擇電路221會耦接至控制信號產生器230，其中控制信號產生器230例如是顯示裝置中的時序控制器，然本發明並不以此為限。需要注意的是，為簡化說明，圖2A僅繪示一個共用電壓產生器220以作為示範性實施例，然並不用以限縮本發明共用電壓產生器的數量。

詳細來說明，本實施例的共用電壓選擇電路221會依據第一控制信號CTL1[n]、第二控制信號CTL2[n]以及第三控制信號CTL3[n]，以選擇充電信號FRP1、充電信號FRP2、充電信號FRP3或充電信號COMDC來對輸出端OE1進行充電，以產生第一共用電壓（例如是圖2B與圖2C中的共用電壓COMP[n]），並選擇反向充電信號XFRP1、反向充電信號XFRP2、反向充電信號XFRP3或充電信號COMDC來對輸出端OE2進行充電，以產生第二共用電壓（例如是圖2B與圖2C中的共用電壓COMN[n]）。

在本實施例中，共用電壓選擇電路221包括電壓選擇器SV1、電壓選擇器SV2、傳輸閘CHN1以及傳輸閘CHN2。電壓選擇器SV1依據第一控制信號CTL1[n]以提供充電信號FRP2或充電信號FRP3至輸出端OE1，並提供反向充電信號XFRP2或反向充電信號XFRP3至輸出端OE2。

詳細來說明，本實施例的電壓選擇器SV1包括電晶體T21及T22，電晶體T21的第一端接收充電信號FRP2或充電信號FRP3，電晶體T21的控制端接收第一控制信號CTL1[n]，電晶體T21的第二端耦接至輸出端OE1。電晶體T22的第一端接收反向充電信號XFRP2或反向充電信號XFRP3，電晶體T22的控制端同樣接收第一控制信號CTL1[n]，電晶體T21的第二端耦接至輸出端OE1。

電壓選擇器SV2耦接至電壓選擇器SV1，依據第二控制信號CTL2[n]以提供充電信號FRP1至輸出端OE1，並提供反向充電信號XFRP1至輸出端OE2。在本實施例中，電壓選擇器SV2包括電晶體T23及T24，電晶體T23的第一端接收充電信號FRP1，電晶體T23的控制端接收第二控制信號CTL2[n]，電晶體T23的第二端耦接至輸出端OE1。電晶體T24的第一端接收反向充電信號XFRP1，電晶體T24的控制端同樣接收第二控制信號CTL2[n]，電晶體T24的第二端耦接至輸出端OE1。

傳輸閘CHN1耦接在電壓選擇器SV1以及電壓選擇器SV2之間，依據第三控制信號CTL3[n]或第一模式選擇信號CN以提供充電信號COMDC至輸出端OE1。在本實施例中，傳輸閘CHN1包括電晶體T25及T26，電晶體T25的第一端與電晶體T26的第一端相互耦接，電晶體T25的第二端與電晶體T26的第二端相互耦接，電晶體T25的控制端接收第一模式選擇信號CN，電晶體T26的第一端接收充電信號COMDC，電晶體T26的控制端接收第三控制信號CTL3[n]，電晶體T26的第二端耦接至輸出端OE1。

傳輸閘CHN2耦接在電壓選擇器SV1以及電壓選擇器SV2之間，第三控制信號CTL3[n]或第一模式選擇信號CN以提供充電信號COMDC至輸出端OE2。在本實施例中，傳輸閘CHN2包括電晶體T27及T28，電晶體T27的第一端與電晶體T28的第一端相互耦接，電晶體T27的第二端與電晶體T28的第二端相互耦接，電晶體T27的控制端接收第一模式選擇信號CN，電晶體T28的第一端接收充電信號COMDC，電晶體T28的控制端接收第三控制信號CTL3[n]，電晶體T28的第二端耦接至輸出端OE2。

進一步來說明，如圖2B所示，本實施例的n個共用電壓產生器所產生的多個共用電壓會包括n個共用電壓對（例如是共用電壓對COM[1]、COM[2]~COM[n/2]、COM[n/2+1]~COM[n]），而各共用電壓對COM[1]~COM[n]中包括第一共用電壓以及第二共用電壓，其中第一共用電壓會與第二共用電壓互補。舉例來說，共用電壓對COM[1]包括第一共用電壓（即共用電壓COMP[1]）以及第二共用電壓（即共用電壓COMN[1]），並且共用電壓COMP[1]與共用電壓COMN[1]互補，共用電壓對COM[2]則包括第一共用電壓（即共用電壓COMP[2]）以及第二共用電壓（即共用電壓COMN[2]），而共用電壓COMP[2]會與共用電壓COMN[2]互補，共用電壓對COM[n/2]包括第一共用電壓（即共用電壓COMP[n/2]）以及第二共用電壓（即共用電壓COMN[n/2]），共用電壓COMP[n/2]與共用電壓COMN[n/2]互補，請依此類推。

值得一提的是，充電信號FRP1以及反向充電信號XFRP1會在第二電壓V2以及第四電壓V4之間轉態，而充電信號FRP2、充電信號FRP3、反向充電信號XFRP2以及反向充電信號XFRP3則會在第一電壓V1以及第五電壓V5之間轉態，充電信號COMDC的電壓值等於第三電壓V3。

如此一來，本實施例的共用電壓選擇電路221便可依據第一控制信號CTL1[n]、第二控制信號CTL2[n]以及第三控制信號CTL3[n]，來選擇並調整在不同的模式下所需要的共用電壓。舉例來說，當顯示裝置操作在防窺模式時，共用電壓選擇電路221可依據第二控制信號CTL2[n]來提供充電信號FRP1以及反向充電信號XFRP1，以使共用電壓COMP[n]在不同時間區間能分別維持在第二電壓V2與第四電壓V4，以及使COMN[n]在不同時間區間能分別維持在第二電壓V2與第四電壓V4。

共用電壓選擇電路221並可依據第一控制信號CTL1[n]來提供充電信號FRP2（或充電信號FRP3）以及反向充電信號XFRP2（或反向充電信號XFRP3），以使共用電壓COMP[n]在不同時間區間能分別維持在第一電壓V1與第五電壓V5，以及使COMN[n]在不同時間區間能分別維持在第一電壓V1與第五電壓V5。共用電壓選擇電路221並依據第三控制信號CTL3[n]來提供充電信號COMDC，以使共用電壓COMP[n]在不同時間區間能分別維持在第三電壓V3，以及使COMN[n]在不同時間區間能分別維持在第三電壓V3。

也就是說，若要使顯示裝置操作在快速反應模式，僅需要將充電信號FRP1以及反向充電信號XFRP1切換為充電信號COMDC，便可以第三電壓V3來替換原先的第二電壓V2及第四電壓V4，以產生前述快速反應模式中所需的共用電壓。而若要使顯示裝置欲操作在正常顯示模式，則需要將充電信號FRP1、反向充電信號XFRP1、充電信號FRP2、反向充電信號XFRP2、充電信號FRP3、反向充電信號XFRP3切換為充電信號COMDC，如此一來，便可以第三電壓V3替換原先的第一電壓V1、第二電壓V2、第四電壓V4以及第五電壓V5，以產生前述正常顯示模式中所需的共用電壓。

另一方面，在本實施例中，控制信號產生器230包括多個第一控制信號產生電路（例如是n個第一控制信號產生電路）、多個第二控制信號產生電路（例如是n個第二控制信號產生電路）以及多個第三控制信號產生電路（例如是n個第三控制信號產生電路）。值得一提的是，n個第一控制信號產生電路彼此相互串聯耦接，並且產生n個第一控制信號（例如是圖2B的第一控制信號CTL1[1]~CTL1[n]），其中第n級的第一控制信號產生電路則用以產生第一控制信號CTL1[n]。n個第二控制信號產生電相互串聯耦接，並且產生n個第二控制信號（例如是圖2B的第二控制信號CTL2[1]~CTL2[n]），其中第n級的第二控制信號產生電路用以產生第二控制信號CTL2[n]。n個第三控制信號產生電路相互串聯耦接，並且產生n個第三控制信號（例如是圖2B的第三控制信號CTL3[1]~CTL3[n]），其中第n級的第三控制信號產生電路用以產生第三控制信號CTL3[n]。

在此以第n級的第一控制信號產生電路231、第n級的第二控制信號產生電路232以及第n級的第三控制信號產生電路233作為範例進行說明。第n級的第一控制信號產生電路231會接收並依據時脈信號CK1、時脈信號CK2、第一模式選擇信號CN、起始脈波信號CST1或前級第一控制信號、第二控制信號CTL2[n]、閘極高電壓VGH、接地電壓GND、電源電壓VDD或第三控制信號CTL3[n]，以提供閘極低電壓VGL或電源電壓VDD2，來產生第一控制信號CTL1[n]。

第n級的第二控制信號產生電路232會接收並依據反向時脈信號XCK、重置信號RST、起始脈波信號STV或前級第二控制信號、閘極高電壓VGH、掃描電壓U2D、掃描電壓D2U或後級第二控制信號CTL2[n+1]，以提供參考電壓XDHB或時脈信號CK，來產生第二控制信號CTL2[n]。

此外，第n級的第三控制信號產生電路233會接收並依據時脈信號CK1、時脈信號CK2、第一模式選擇信號CN、起始脈波信號CST3或前級第三控制信號、第一控制信號CTL1[n]、閘極高電壓VGH、接地電壓GND、電源電壓VDD或第二控制信號CTL2[n]，以提供閘極低電壓VGL或電源電壓VDD2，以產生該第三控制信號CTL3[n]。

此外，值得一提的是，如圖2C所示，本實施例的顯示裝置中的n個共用電壓產生器分別包括n個共用電壓選擇電路（即共用電壓選擇電路CIR1、CIR2~CIR[n/2]、CIR[n/2+1]、CIR[n/2+2]~CIR[n]），並且n個共用電壓選擇電路所產生的多個共用電壓分別包括n個共用電壓對（即共用電壓對COM[1]、COM[2]~COM[n/2]、COM[n/2+1]、COM[n/2+2]~COM[n]）。此外，在本實施例中，多個共用電壓選擇電路被分為兩個區域（例如是前半級區域R1以及後半級區域R2），前半級區域R1包括第1個~第n/2個的共用電壓選擇電路（即共用電壓選擇電路CIR1、CIR2~CIR[n/2]），而後半級區域R2則包括第n/2+1個~第n個的共用電壓選擇電路（即共用電壓選擇電路CIR[n/2]+1、CIR[n/2+2]~CIR[n]）。

在前半級區域R1中，各共用電壓選擇電路CIR1、CIR2~CIR[n/2]接收充電信號FRP1、反向充電信號XFRP1、充電信號FRP2以及反向充電信號XFRP2，以輸出多個共用電壓對，舉例來說，共用電壓選擇電路CIR1可依據充電信號FRP1、反向充電信號XFRP1、充電信號FRP2以及反向充電信號XFRP2來選擇以產生共用電壓對COM[1]中的共用電壓COMP[1]以及共用電壓COMN[1]，共用電壓選擇電路CIR2則依據充電信號FRP1、反向充電信號XFRP1、充電信號FRP2以及反向充電信號XFRP2來選擇以產生共用電壓對COM[2]中的共用電壓COMP[2]以及共用電壓COMN[2]，請依此類推。

另一方面，在後半級區域R2中，各共用電壓選擇電路CIR[n/2+1]、CIR[n/2+2]~CIR[n]接收充電信號FRP1、反向充電信號XFRP1、充電信號FRP3以及反向充電信號XFRP3，以輸出多個共用電壓對，舉例來說，共用電壓選擇電路CIR[n/2+1]可依據充電信號FRP1、反向充電信號XFRP1、充電信號FRP3以及反向充電信號XFRP3來選擇以產生共用電壓對COM[n/2+1]中的共用電壓COMP[n/2+1]以及共用電壓COMN[n/2+1]，共用電壓選擇電路CIR[n/2+2]則依據充電信號FRP1、反向充電信號XFRP1、充電信號FRP3以及反向充電信號XFRP3來選擇以產生共用電壓對COM[n/2+2]中的共用電壓COMP[n/2+2]以及共用電壓COMN[n/2+2]，請依此類推。

如此一來，透過分別提供充電信號FRP2與反向充電信號XFRP2至前半級區域R1中的各共用電壓選擇電路CIR1、CIR2~CIR[n/2]，以及分別提供充電信號FRP3與反向充電信號XFRP3至後半級區域R2中各共用電壓選擇電路CIR[n/2+1]、CIR[n/2+2]~CIR[n]，以使前半級區域R1及後半級區域R2中的共用電壓選擇電路分別接收不同的充電信號，以達到簡化共用電壓產生器的整體電路之目的。

請參照圖3A，圖3A繪示本發明一實施例的第一控制信號產生電路實施方式的電路架構示意圖。在本實施例中，顯示裝置的控制信號產生器中具有n個第一控制信號產生電路，其中第n級的第一控制信號產生電路300包括輸出級電路310、電壓調整器320、電壓調整器330、電壓調整器340、電壓調整器350、電容C31以及電容C32。

輸出級電路310具有拉高控制端PHE1以及拉低控制端PDE1以分別接收拉高控制信號Q1[n]及拉低控制信號P1[n]，依據拉高控制信號Q1[n]、拉低控制信號P1[n]以提供電源電壓VDD2或閘極低電壓VGL對控制輸出端OCE1充電，以產生第一控制信號CTL1[n]。在本實施例中，輸出級電路310包括電晶體T31、T32、T33以及電容C33。電晶體T31的第一端接收電源電壓VDD2，電晶體T31的控制端接收拉高控制信號Q1[n]，電晶體T31的第二端耦接至控制輸出端OCE1，電晶體T32的第一端耦接至控制輸出端OCE1，電晶體T32的控制端接收拉低控制信號P1[n]，電晶體T32的第二端耦接至電晶體T33的第一端，電晶體T33的控制端接收拉低控制信號P1[n]，電晶體T33的第二端接收閘極低電壓VGL。電容C33的一端耦接至控制輸出端OCE1，另一端耦接至接地電壓GND。另一方面，電容C31的一端耦接至拉高控制端PHE1，另一端則接收時脈信號CK1及時脈信號CK2。

電壓調整器330耦接至電壓調整器320，依據時脈信號CK1及時脈信號CK2，以提供起始脈波信號CST1或前級第一控制信號CTL1[n-1]來設定電壓調整器320。在本實施例中，電壓調整器330包括電晶體T42，電晶體T42的第一端接收起始脈波信號CST1或前級第一控制信號CTL1[n-1]，電晶體T42的第二端耦接至電壓調整器320，電晶體T42的控制端接收時脈信號CK1及時脈信號CK2。值得一提的是，電壓調整器330中包括的電晶體的數量可以是一個或是多個。圖3A的繪示僅作為說明用的範例，不用以限縮本發明的範疇。

需要注意的是，電壓調整器330可以接收起始脈波信號CST1，或也可以接收前級第一控制信號CTL1[n-1]。電壓調整器330可以依據所屬的第一控制信號產生電路的位置來決定接收起始脈波信號CST1或前級第一控制信號CTL1[n-1]。簡單來說明，當電壓調整器330屬於第一級的第一控制信號產生電路時，電壓調整器330可以接收起始脈波信號CST1，而當電壓調整器330非屬於第一級的第一控制信號產生電路時，電壓調整器330則可以接收前級第一控制信號CTL1[n-1]。

電壓調整器320耦接至拉高控制端PHE1，依據電壓調整器330所傳輸的起始脈波信號CST1或前級第一控制信號CTL1[n-1]，以提供閘極高電壓VGH來調整拉高控制信號Q1[n]。在本實施例中，電壓調整器320包括電晶體T38、T39，電晶體T38的第一端耦接至電晶體T39的第二端，電晶體T38的第二端耦接至拉高控制端PHE1，電晶體T38的控制端接收閘極高電壓VGH。電晶體T39的第一端接收閘極高電壓VGH，電晶體T39的第二端耦接至電晶體T38的第一端，電晶體T39的控制端接收起始脈波信號CST1或前級第一控制信號CTL1[n-1]。

電壓調整器340耦接在拉低控制端PDE1以及電壓調整器330間。電壓調整器340依據第三控制信號CTL3[n]、起始脈波信號CST1或前級第一控制信號CTL1[n-1]，以提供閘極高電壓VGH或閘極低電壓VGL來調整拉低控制信號P1[n]。在本實施例中，電壓調整器340包括電晶體T40以及T41，電晶體T40的第一端接收閘極高電壓VGH，電晶體T40的控制端接收第三控制信號CTL3[n]，電晶體T40的第二端耦接至拉低控制端PDE1。電晶體T41的第一端耦接至拉低控制端PDE1，電晶體T41的控制端接收起始脈波信號CST1或前級第一控制信號CTL1[n-1]，電晶體T41的第二端接收閘極低電壓VGL。附帶一提的，電容C32的一端耦接至電晶體T41的控制端，電容C32的另一端則耦接至接地電壓GND。

電壓調整器350耦接在拉高控制端PHE1以及輸出級電路310間，依據拉低控制信號P1[n]或拉高控制信號Q1[n]以提供拉高控制信號Q1[n]或電源電壓VDD至輸出級電路310。在本實施例中，電壓調整器350包括電晶體T36以及T37，電晶體T36的第一端接收電源電壓VDD，電晶體T36的控制端接收拉高控制信號Q1[n]，電晶體T36的第二端耦接至輸出級電路310中電晶體T33的第一端。電晶體T37的第一端耦接至拉高控制端PHE1，電晶體T37的控制端接收拉低控制信號P1[n]，電晶體T37的第二端耦接至電晶體T36的第二端。

電壓調整器360耦接至拉低控制端PDE1，依據第二控制信號CTL2[n]或第一模式選擇信號CN，以提供電源電壓VDD來調整拉低控制信號P1[n]。在本實施例中，電壓調整器360包括電晶體T34及電晶體T35，電晶體T34的第一端耦接至電晶體T35的第一端，電晶體T34的控制端接收第一模式選擇信號CN，電晶體T34的第二端耦接至電晶體T35的第二端。電晶體T35的第一端接收電源電壓VDD，電晶體T35的控制端接收第二控制信號CTL2[n]，電晶體T35的第二端耦接至拉低控制端PDE1。

請參照圖3A以及圖3B，圖3B繪示本發明圖3A實施例的第一控制信號產生電路的動作波形圖。在初始時間區間TA0中，控制信號CTL2[n]+CTL3[n]為致能電壓準位，其中控制信號CTL2[n]+CTL3[n]為將第二控制信號CTL2[n]以及第三控制信號CTL3[n]執行一邏輯或（OR）運算所產生的控制信號。而前級第一控制信號CTL1[n-1]會在此區間中從禁能電壓準位轉態為致能電壓準位。在初始時間區間TA0中，電壓調整器340中的電晶體T40依據為致能電壓準位的控制信號CTL2[n]+CTL3[n]而被導通，並傳送閘極高電壓VGH至拉低控制端PDE1，以將拉低控制信號P1[n]的電壓值拉高至閘極高電壓VGH。在此同時，電壓調整器350中的電晶體T37依據被拉高的拉低控制信號P1[n]而被導通，並且輸出級電路310中的電晶體T33及T32依據被拉高的拉低控制信號P1[n]而被導通，以將閘極低電壓VGL經由電晶體T33及T37傳輸至拉高控制端PHE1，使拉高控制信號Q1[n]被拉低至閘極低電壓VGL，並且經由電晶體T33及T32來提供閘極低電壓VGL對控制輸出端OCE1充電，以產生等於閘極低電壓VGL的第一控制信號CTL1[n]。

接著，在初始時間區間TA0之後的時間區間TA1中，控制信號CTL2[n]+CTL3[n]從致能電壓準位轉態為禁能電壓準位，並且前級第一控制信號CTL1[n-1]維持在致能電壓準位。當時脈信號CK1產生一正脈波信號時，電晶體T42依據時脈信號CK1所產生的脈波信號而被導通，並傳送前級第一控制信號CTL1[n-1]至電壓調整器320以及電壓調整器340。電壓調整器340中的電晶體T40依據轉態為禁能電壓準位的控制信號CTL2[n]+CTL3[n]被斷開，電晶體T41則依據為致能電壓準位的前級第一控制信號CTL1[n-1]被導通，以提供閘極低電壓VGL至拉低控制端PDE1，以將拉低控制信號P1[n]拉低至閘極低電壓VGL。

電壓調整器350中的電晶體T37則依據被拉低的拉低控制信號P1[n]被斷開，並使輸出級電路310中的電晶體T32及T33依據拉低控制信號P1[n]被斷開。電壓調整器320中的電晶體T39依據為致能電壓準位的前級第一控制信號CTL1[n-1]被導通，以經由電晶體T38及T39來提供閘極高電壓VGH至拉高控制端PHE1，使拉高控制信號Q1[n]被拉高至閘極高電壓VGH，並使輸出級電路310中的電晶體T31依據拉高控制信號Q1[n]而導通，以提供電源電壓VDD2對控制輸出端OCE1充電，以使第一控制信號CTL1[n]的電壓值等於VGH-Vtn，其中Vtn為電晶體T31的導通電壓。

在時間區間TA1之後的時間區間TA2中，控制信號CTL2[n]+CTL3[n]維持在禁能電壓準位，並且前級第一控制信號CTL1[n-1]維持在致能電壓準位。當時脈信號CK2產生一正脈波信號時，電晶體T42依據時脈信號CK1所產生的脈波信號而被導通，並傳送前級第一控制信號CTL1[n-1]至電壓調整器320以及電壓調整器340。電壓調整器340中的電晶體T40依據為禁能電壓準位的控制信號CTL2[n]+CTL3[n]繼續被斷開，電晶體T41則依據為致能電壓準位的前級第一控制信號CTL1[n-1]被導通，以提供閘極低電壓VGL至拉低控制端PDE1，以繼續將拉低控制信號P1[n]拉低。

電壓調整器350中的電晶體T37則依據被拉低的拉低控制信號P1[n]繼續被斷開，並使輸出級電路310中的電晶體T32及T33依據拉低控制信號P1[n]被斷開。電壓調整器320中的電晶體T39依據為致能電壓準位的前級第一控制信號CTL1[n-1]被導通，以經由電晶體T38及T39來提供閘極高電壓VGH至拉高控制端PHE1，並且依據時脈信號CK2的派波信號，以將拉高控制信號Q1[n]的電壓值基於閘極高電壓VGH再拉高一正脈波信號，並使輸出級電路310中的電晶體T31依據被拉高的拉高控制信號Q1[n]而導通，以繼續提供電源電壓VDD2對控制輸出端OCE1充電，以使第一控制信號CTL1[n]的電壓值被拉高並維持在電源電壓VDD2。

接著，在時間區間TA2之後的時間區間TA3中，控制信號CTL2[n]+CTL3[n]從禁能電壓準位轉態為致能電壓準位，並且此時前級第一控制信號CTL1[n-1]為禁能電壓準位。電壓調整器340中的電晶體T41依據前級第一控制信號CTL1[n-1]維持被斷開，電晶體T40則依據控制信號CTL2[n]+CTL3[n]而被導通，以提供閘極高電壓VGH至拉低控制端PDE1，以將拉低控制信號P1[n]拉高至閘極高電壓VGH。與此同時，電壓調整器350中的電晶體T37會依據被拉高的拉低控制信號P1[n]而被導通，並且輸出級電路310中的電晶體T33及T32依據被拉高的拉低控制信號P1[n]而被導通，以將閘極低電壓VGL經由電晶體T33及T37傳輸至拉高控制端PHE1，將拉高控制信號Q1[n]拉低至閘極低電壓VGL，並且會經由電晶體T33及T32提供閘極低電壓VGL以對控制輸出端OCE1充電，以將第一控制信號CTL1[n]的電壓值拉低至等於閘極低電壓VGL。

請參照圖4，圖4繪示本發明一實施例的第二控制信號產生電路實施方式的電路架構示意圖。在本實施例中，顯示裝置的控制信號產生器中具有n個第二控制信號產生電路，其中第n級的第二控制信號產生電路400包括輸出級電路410、電壓調整器420、電壓調整器430、電壓調整器440、隔離電路450以及重置電路460。

輸出級電路410具有拉高控制端PHE2以及拉低控制端PDE2以分別接收拉高控制信號Q2[n]及拉低控制信號P2[n]，依據拉高控制信號Q2[n]、拉低控制信號P2[n]以提供時脈信號CK、參考電壓XDONB對控制輸出端OCE2充電以產生第二控制信號CTL2[n]。其中，當拉高控制信號Q2[n]為致能電壓準位時，輸出級電路410依據拉高控制信號Q2[n]，提供時脈信號CK對控制輸出端OCE2進行充電，以產生第二控制信號CTL2[n]。而當拉低控制信號P2[n]為致能電壓準位時，輸出級電路410依據拉低控制信號P2[n]，提供參考電壓XDONB對控制輸出端OCE2進行充電，以產生第二控制信號CTL2[n]。

在本實施例中，輸出級電路410包括電晶體T51、T52、T53以及T55。電晶體T51的第一端接收時脈信號CK，電晶體T51的控制端接收拉高控制信號Q2[n]，電晶體T51的第二端耦接至電晶體T52的第一端。電晶體T52的第一端耦接至電晶體T52的第二端，電晶體T52的控制端接收拉高控制信號Q2[n]，電晶體T52的第二端耦接至控制輸出端OCE2。電晶體T53的第一端耦接至控制輸出端OCE2，電晶體T53的控制端接收拉低控制信號P2[n]，電晶體T53的第二端接收參考電壓XDONB。電晶體T55的控制端耦接至電晶體T55的第二端，並形成二極體組態的耦接形式。在本實施例中，電晶體T55所建構的二極體的陽極耦接至控制輸出端OCE2，其陰極則耦接至拉高控制端PHEa。

隔離電路450耦接在拉高控制端PHE2與拉高控制端PHEa之間，依據閘極高電壓VGH以連接拉高控制端PHE2與拉高控制端PHEa，並傳送拉高控制信號Qa[n]以作為拉高控制信號Q2[n]。在本實施例中，隔離電路450包括電晶體T54，電晶體T54耦接在拉高控制端PHE2以及拉高控制端PHEa間，電晶體T54的控制端接收閘極高電壓VGH。值得一提的，隔離電路450中包括的電晶體的數量可以是一個或是多個。圖4的繪示僅作為說明用的範例，不用以限縮本發明的範疇。

電壓調整器420耦接至拉高控制端PHEa，依據後級第二控制信號CTL2[n+1]、起始脈波信號STV或前級第二控制信號CTL2[n-1]以提供掃描電壓U2D或掃描電壓D2U以調整拉高控制信號Qa[n]。其中，電壓調整器420依據為致能電壓準位的起始脈波信號STV或前級第二控制信號CTL2[n-1]，以提供掃描電壓U2D來調整拉高控制信號Qa[n]。電壓調整器420依據為致能電壓準位的後級第二控制信號CTL2[n+1]，以提供掃描電壓D2U來調整拉高控制信號Qa[n]。

值得一提的是，電壓調整器420可以接收起始脈波信號STV，或也可以接收前級第二控制信號CTL2[n-1]。電壓調整器420可以依據所屬的第二控制信號產生電路的位置來決定接收起始脈波信號STV或前級第二控制信號CTL2[n-1]。簡單來說明，當電壓調整器420屬於第一級的第二控制信號產生電路時，電壓調整器420可以接收起始脈波信號STV，而當電壓調整器420非屬於第一級的第二控制信號產生電路時，電壓調整器420則可以接收前級第二控制信號CTL2[n-1]。

在本實施例中，電壓調整器420包括電晶體T61及T62，電晶體T61的第一端接收掃描電壓U2D，電晶體T61的控制端接收起始脈波信號STV或前級第二控制信號CTL2[n-1]，電晶體T61的第二端耦接至拉高控制端PHEa。電晶體T62的第一端耦接至拉高控制端PHEa，電晶體T62的控制端接收後級第二控制信號CTL2[n+1]，電晶體T62的第二端接收掃描電壓D2U。

電壓調整器430耦接在拉高控制端PHEa以及拉低控制端PDE2間，依據拉高控制信號Qa[n]或反向時脈信號XCK以提供參考電壓XDONB或閘極高電壓VGH以調整拉低控制信號P2[n]。其中，電壓調整器430依據為致能電壓準位的反向時脈信號XCK，以經由電組RS1提供閘極高電壓VGH至拉低控制端PDE2，以調整拉低控制信號P2[n]。電壓調整器430依據為致能電壓準位的拉高控制信號Qa[n]，以提供參考電壓XDONB來調整拉低控制信號P2[n]。

在本實施例中，電壓調整器430包括電晶體T59以及T60，電晶體T59的第一端接收閘極高電壓VGH，電晶體T59的控制端接收反向時脈信號XCK，電晶體T59的第二端耦接至電阻RS1的一端，而電阻RS1的另一端耦接至拉低控制端PDE2。電晶體T60的第一端耦接至拉低控制端PDE2，電晶體T60的控制端接收拉高控制信號Qa[n]，電晶體T60的第二端接收參考電壓XDONB。

電壓調整器440耦接在拉高控制端PHEa以及參考電壓XDONB間，依據拉低控制信號P2[n]以提供參考電壓XDONB以調整拉高控制信號Qa[n]。在本實施例中，電壓調整器440包括電晶體T56以及T57，電晶體T56以及T57會依序串聯於拉高控制端PHEa以及參考電壓XDONB間。電晶體T56以及T57的控制端共同接收拉低控制信號P2[n]。在本發明其他實施例中，電壓調整器440可僅包括單一個電晶體。事實上，電壓調整器440中可設置一個或多個相互串聯的電晶體，其數量沒有固定的限制。而透過多個串接的電晶體的電路架構，可降低節點間的漏電現象。

重置電路460耦接至拉低控制端PDE2，依據重置信號RST以提供重置信號RST來調整拉低控制信號P2[n]。重置電路460包括電晶體T58，電晶體T58的控制端耦接至電晶體T58的第一端，並形成二極體組態的耦接形式。在本實施例中，電晶體T58所建構的二極體的陰極耦接至拉低控制端PDE2，其陽極則接收重置信號RST。

請參照圖5，圖5繪示本發明一實施例的第三控制信號產生電路實施方式的電路架構示意圖。在本實施例中，顯示裝置的控制信號產生器中具有n個第三控制信號產生電路，其中第n級的第三控制信號產生電路500包括輸出級電路510、電壓調整器520、電壓調整器530、電壓調整器540、電壓調整器550、電容C51以及電容C52。

輸出級電路510具有拉高控制端PHE3以及拉低控制端PDE3以分別接收拉高控制信號Q3[n]及拉低控制信號P3[n]，依據拉高控制信號Q3[n]、拉低控制信號P3[n]以提供電源電壓VDD2或閘極低電壓VGL對控制輸出端OCE3充電，以產生第三控制信號CTL3[n]。在本實施例中，輸出級電路510包括電晶體T71、T72、T73以及電容C53。電晶體T71的第一端接收電源電壓VDD2，電晶體T71的控制端接收拉高控制信號Q3[n]，電晶體T71的第二端耦接至控制輸出端OCE3，電晶體T72的第一端耦接至控制輸出端OCE3，電晶體T72的控制端接收拉低控制信號P3[n]，電晶體T72的第二端耦接至電晶體T73的第一端，電晶體T73的控制端接收拉低控制信號P3[n]，電晶體T73的第二端接收閘極低電壓VGL。電容C53的一端耦接至控制輸出端OCE3，另一端耦接至接地電壓GND。此外，電容C51的一端耦接至拉高控制端PHE3，另一端接收時脈信號CK1及時脈信號CK2。

電壓調整器530耦接至電壓調整器520，依據時脈信號CK1及時脈信號CK2，以提供起始脈波信號CST3或前級第三控制信號CTL3[n-1]來設定電壓調整器520。在本實施例中，電壓調整器530包括電晶體T82，電晶體T82的第一端接收起始脈波信號CST3或前級第三控制信號CTL3[n-1]，電晶體T82的第二端耦接至電壓調整器520，電晶體T82的控制端接收時脈信號CK1及時脈信號CK2。值得一提的，電壓調整器530中包括的電晶體的數量可以是一個或是多個。圖5的繪示僅作為說明用的範例，不用以限縮本發明的範疇。

需要注意的是，電壓調整器530可以接收起始脈波信號CST3，或也可以接收前級第三控制信號CTL3[n-1]。電壓調整器530可以依據所屬的第三控制信號產生電路的位置來決定接收起始脈波信號CST3或前級第三控制信號CTL3[n-1]。簡單來說明，當電壓調整器530屬於第一級的第三控制信號產生電路時，電壓調整器530可以接收起始脈波信號CST3，而當電壓調整器530非屬於第一級的第三控制信號產生電路時，電壓調整器530則可以接收前級第三控制信號CTL3[n-1]。

電壓調整器520耦接至拉高控制端PHE3，依據電壓調整器530所傳輸的起始脈波信號CST3或前級第三控制信號CTL3[n-1]，以提供閘極高電壓VGH來調整拉高控制信號Q3[n]。在本實施例中，電壓調整器520包括電晶體T78、T79，電晶體T78的第一端耦接至電晶體T79的第二端，電晶體T78的第二端耦接至拉高控制端PHE3，電晶體T78的控制端接收閘極高電壓VGH。電晶體T79的第一端接收閘極高電壓VGH，電晶體T79的第二端耦接至電晶體T78的第一端，電晶體T79的控制端接收起始脈波信號CST3或前級第三控制信號CTL3[n-1]。

電壓調整器540耦接在拉低控制端PDE3以及電壓調整器530間。電壓調整器540依據第一控制信號CTL1[n]、起始脈波信號CST3或前級第三控制信號CTL3[n-1]，以提供閘極高電壓VGH或閘極低電壓VGL來調整拉低控制信號P3[n]。在本實施例中，電壓調整器540包括電晶體T80以及T81，電晶體T80的第一端接收閘極高電壓VGH，電晶體T80的控制端接收第一控制信號CTL1[n]，電晶體T80的第二端耦接至拉低控制端PDE3。電晶體T81的第一端耦接至拉低控制端PDE3，電晶體T81的控制端接收起始脈波信號CST3或前級第三控制信號CTL3[n-1]，電晶體T81的第二端接收閘極低電壓VGL。此外，電容C52的一端耦接至電晶體T81的控制端，電容C52的另一端耦接至接地電壓GND。

電壓調整器550耦接在拉高控制端PHE3以及輸出級電路510間，依據拉低控制信號P3[n]以及拉高控制信號Q3[n]以提供拉高控制信號Q3[n]或電源電壓VDD至輸出級電路510。在本實施例中，電壓調整器550包括電晶體T76以及T77，電晶體T76的第一端接收電源電壓VDD，電晶體T76的控制端接收拉高控制信號Q3[n]，電晶體T76的第二端耦接至輸出級電路510中電晶體T73的第一端。電晶體T77的第一端耦接至拉高控制端PHE3，電晶體T77的控制端接收拉低控制信號P3[n]，電晶體T77的第二端耦接至電晶體T76的第二端。

電壓調整器560耦接至拉低控制端PDE3，依據第二控制信號CTL2[n]或第一模式選擇信號CN，以提供電源電壓VDD來調整拉低控制信號P3[n]。在本實施例中，電壓調整器560包括電晶體T74及電晶體T75，電晶體T74的第一端耦接至電晶體T75的第一端，電晶體T74的控制端接收第一模式選擇信號CN，電晶體T74的第二端耦接至電晶體T75的第二端。電晶體T75的第一端接收電源電壓VDD，電晶體T75的控制端接收第二控制信號CTL2[n]，電晶體T75的第二端耦接至拉低控制端PDE3。

需要注意的是，第三控制信號產生電路500的電路操作方式及動作波形與前述第一控制信號產生電路300相類似，在此不重複贅述。

綜上所述，本發明藉由多個共用電壓產生器以分別提供多個共用電壓至顯示面板中的多個畫素區域，以在顯示裝置的防窺模式下，透過各共用電壓產生器來使各共用電壓在第一極性驅動時期以及第二極性驅動時期中的不同時間區間分別維持在五個不同的電壓，藉此以使顯示面板產生全黑的顯示畫面，達到使顯示裝置具有顯示畫面反黑功能之目的。此外，在本發明實施例中，透過分別提供不同的充電信號與不同的反向充電信號，至第一部分共用電壓選擇電路以及第二部分共用電壓選擇電路，以使第一部分共用電壓選擇電路與第二部分共用電壓選擇電路能分別以不同的充電信號來產生多個共用電壓，藉此達到簡化共用電壓產生器的整體電路結構之目的。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:顯示裝置110:顯示面板111、112、113、114:畫素區域120a、120b、120c、120d、220:共用電壓產生器221:共用電壓選擇電路230:控制信號產生器231、232、233、300、400、500:控制信號產生電路310、410、510:輸出級電路320~360、420~440、520~560:電壓調整器450:隔離電路460:重置電路C31、C32、C33、C51、C52、C53:電容CHN1、CHN2:傳輸閘CK1、CK2、CK、XCK:時脈信號CN:第一模式選擇信號CIR[1]、CIR[2]、CIR[n/2]、CIR[n/2+1]、CIR[n/2+2]、CIR[n]:共用電壓選擇電路COM[1]、COM[2]、COM[n/2]、COM[n/2+1]、COM[n/2+2]、COM[n]:共用電壓對CST1、CST3、STV:起始脈波信號CTL3[1]、CTL3[2]、CTL3[n]、CTL2[1]、CTL2[2]、CTL2[n/2]、CTL2[n/2+1]、CTL2[n]、CTL1[1]、CTL1[2]、CTL1[n/2]、CTL1[n/2+1]、CTL1[n]:控制信號CTL2[n+1]:後級第二控制信號CTL1[n-1]:前級第一控制信號CTL2[n-1]:前級第二控制信號CTL3[n-1]:前級第三控制信號D2U、U2D:掃描電壓FPP1:第一極性驅動時期FPP2:第二極性驅動時期FRP1、FRP2、FRP3、XFRP1、XFRP2、XFRP3、COMDC:充電信號FTI1、FTI2、FTI3、STI1、STI2、STI3、TA0、TA1、TA2、TA3:時間區間G[0]、G[1]、G[8]、G[10]、G[16]、G[18]:閘極驅動信號GND:接地電壓OCE1、OCE2、OCE3:控制輸出端OE1、OE2:輸出端PDE1、PDE2、PDE3拉低控制端PHE1、PHE2、PHEa、PHE3拉高控制端P1[n]、P2[n]、P3[n]:拉低控制信號Q1[n]、Q2[n]、Qa[n]、Q3[n]:拉高控制信號R1、R2:區域RS1:電阻RST:重置信號SV1、SV2:電壓選擇器T21~T28、T31~T42、T51~T62、T71~T82:電晶體ts1:時間偏移量V1、V2、V3、V4、V5:電壓Vcoma、Vcomb、Vcomc、Vcomd、COMP[1]、COMP[2]、COMN[1]、COMN[2]、COMP[n/2]、COMP[n/2+1]、COMP[n/2+2]、COMP[n]、COMN[n/2]、COMN[n/2+1]、COMN[n/2+2]、COMN[n]:共用電壓VDD、VDD2:電源電壓VGH:閘極高電壓VGL:閘極低電壓XDONB:參考電壓

圖1A繪示本發明實施例的顯示裝置的示意圖。圖1B繪示本發明圖1實施例的顯示裝置在防窺模式下的信號波形示意圖。圖1C繪示本發明圖1實施例的顯示裝置在快速反應模式下的信號波形示意圖。圖1D繪示本發明圖1實施例的顯示裝置在正常顯示模式下的信號波形示意圖。圖2A繪示本發明一實施例的顯示裝置的共用電壓產生器及控制信號產生器的電路架構示意圖。圖2B繪示本發明圖2A實施例的顯示裝置在防窺模式下的信號波形示意圖。圖2C繪示本發明圖2A實施例的顯示裝置的共用電壓產生器示意圖。圖3A繪示本發明一實施例的第一控制信號產生電路實施方式的電路架構示意圖。圖3B繪示本發明圖3A實施例的第一控制信號產生電路的動作波形圖。圖4繪示本發明一實施例的第二控制信號產生電路實施方式的電路架構示意圖。圖5繪示本發明一實施例的第三控制信號產生電路實施方式的電路架構示意圖。

100:顯示裝置

110:顯示面板

120a、120b、120c、120d:共用電壓產生器

Vcoma、Vcomb、Vcomc、Vcomd:共用電壓

111、112、113、114:畫素區域

Claims

一種顯示裝置，包括：一顯示面板，具有多個畫素區域；以及多個共用電壓產生器，分別耦接至該些畫素區域，用以分別產生多個共用電壓，其中在一防窺模式下，各該共用電壓產生器使各該共用電壓在一第一極性驅動時期的多個第一時間區間分別維持為一第一電壓、一第二電壓以及一第三電壓，並使各該共用電壓在一第二極性驅動時期的多個第二時間區間分別維持為一第五電壓、一第四電壓以及該第三電壓，其中各該共用電壓的訊號波形在各該第一時間區間與各該第二時間區間皆呈現水平線，且該第一電壓>該第二電壓>該第三電壓>該第四電壓>該第五電壓。
如申請專利範圍第1項所述的顯示裝置，其中該顯示裝置在一快速反應模式下，各該共用電壓產生器使各該共用電壓在該第一極性驅動時期，在該些第一時間區間分別維持為該第一電壓以及該第三電壓，並在該第二極性驅動時期，在該些第二時間區間分別維持為該第五電壓以及該第三電壓。
如申請專利範圍第2項所述的顯示裝置，其中在該快速反應模式下，當各該共用電壓等於該第三電壓時，各該共用電壓對應的畫素區域執行一資料寫入動作。
如申請專利範圍第1項所述的顯示裝置，其中該顯示裝置在一正常顯示模式下，各該共用電壓產生器使各該共用電壓在該第一極性驅動時期，在該些第一時間區間均維持為該第三電壓，並在該第二極性驅動時期，在該些第二時間區間均維持為該第三電壓。
如申請專利範圍第1項所述的顯示裝置，其中在該防窺模式下，當各該共用電壓等於該第二電壓時，以及當各該共用電壓等於該第四電壓時，各該共用電壓對應的畫素區域執行一資料寫入動作。
如申請專利範圍第2項所述的顯示裝置，其中該顯示裝置依據一輸入命令，以在該防窺模式、該快速反應模式以及一正常顯示模式間進行切換，其中在該正常顯示模式下，各該共用電壓產生器使各該共用電壓在該第一極性驅動時期與該第二極性驅動時期均維持為該第三電壓。
如申請專利範圍第1項所述的顯示裝置，其中該第一電壓的絕對值等於該第五電壓的絕對值，該第二電壓的絕對值等於該第四電壓的絕對值。
如申請專利範圍第1項所述的顯示裝置，其中該些畫素區域中相鄰的畫素區域各自所對應的共用電壓間具有一時間偏移量。
如申請專利範圍第1項所述的顯示裝置，其中在該防窺模式下，該些共用電壓包括多個共用電壓對，各該共用電壓對包括一第一共用電壓以及一第二共用電壓，該第一共用電壓的絕對值與該第二共用電壓的絕對值相同。
如申請專利範圍第9項所述的顯示裝置，其中各該共用電壓產生器包括：一共用電壓選擇電路，耦接至一控制信號產生器，依據一第一控制信號、一第二控制信號以及一第三控制信號，以選擇一第一充電信號、一第二充電信號、一第三充電信號或一第四充電信號對一第一輸出端進行充電，以產生該第一共用電壓，並且選擇一第一反向充電信號、一第二反向充電信號、一第三反向充電信號或該第四充電信號對一第二輸出端進行充電，以產生該第二共用電壓。
如申請專利範圍第10項所述的顯示裝置，其中該第一充電信號以及該第一反向充電信號在該第二電壓以及該第四電壓間轉態，該第二充電信號、該第三充電信號、該第二反向充電信號以及該第三反向充電信號在該第一電壓以及該第五電壓間轉態，該第四充電信號的電壓值等於該第三電壓。
如申請專利範圍第11項所述的顯示裝置，其中該共用電壓選擇電路包括：一第一電壓選擇器，依據該第一控制信號以提供該第二充電信號或該第三充電信號至該第一輸出端，並提供該第二反向充電信號或該第三反向充電信號至該第二輸出端；一第二電壓選擇器，耦接至該第一電壓選擇器，依據該第二控制信號以提供該第一充電信號至第一輸出端，並提供該第一反向充電信號至該第二輸出端；一第一傳輸閘，耦接在該第一電壓選擇器以及該第二電壓選擇器間，依據該第三控制信號或一第一模式選擇信號以提供該第四充電信號至該第一輸出端；以及一第二傳輸閘，耦接在該第一電壓選擇器以及該第二電壓選擇器間，依據該第三控制信號或該第一模式選擇信號以提供該第四充電信號至該第二輸出端。
如申請專利範圍第10項所述的顯示裝置，其中該控制信號產生器包括：多個第一控制信號產生電路，該些第一控制信號產生電路相互串聯耦接，其中第n級的第一控制信號產生電路用以產生該第一控制信號；多個第二控制信號產生電路，該些第二控制信號產生電路相互串聯耦接，其中第n級的第二控制信號產生電路用以產生該第二控制信號；以及多個第三控制信號產生電路，該些第三控制信號產生電路相互串聯耦接，其中第n級的第三控制信號產生電路用以產生該第三控制信號，其中，n為正整數。
如申請專利範圍第13項所述的顯示裝置，其中各該第一控制信號產生電路包括：一輸出級電路，具有一第一拉高控制端以及一第一拉低控制端以分別接收一第一拉高控制信號及一第一拉低控制信號，依據該第一拉高控制信號、該第一拉低控制信號以提供一第一電源電壓或一閘極低電壓對一第一控制輸出端充電，以產生該第一控制信號；一第一電壓調整器，耦接至該第一拉高控制端，依據一前級第一控制信號或一第一起始脈波信號以提供一閘極高電壓以調整該第一拉高控制信號；一第二電壓調整器，耦接至該第一電壓調整器，依據一第一時脈信號或一第二時脈信號以提供該前級第一控制信號或該第一起始脈波信號以設定該第一電壓調整器；一第三電壓調整器，耦接在該第一拉低控制端以及該第二電壓調整器間，依據該第三控制信號、該前級第一控制信號或該第一起始脈波信號以提供該閘極高電壓或該閘極低電壓以調整該第一拉低控制信號；一第四電壓調整器，耦接在該第一拉高控制端以及該輸出級電路間，依據該第一拉低控制信號或該第一拉高控制信號以提供該第一拉高控制信號或一第二電源電壓至該輸出級電路；一第五電壓調整器，耦接至該第一拉低控制端，依據該第二控制信號或一第一模式選擇信號以提供該第二電源電壓以調整該第一拉低控制信號；以及一第一電容，其一端耦接至該第一拉高控制端，另一端接收該第一時脈信號及該第二時脈信號。
如申請專利範圍第13項所述的顯示裝置，其中各該第二控制信號產生電路包括：一輸出級電路，具有一第一拉高控制端以及一第一拉低控制端以分別接收一第一拉高控制信號及一第一拉低控制信號，依據該第一拉高控制信號、該第一拉低控制信號以提供一第二時脈信號、一參考電壓對一第二控制輸出端充電以產生該第二控制信號；一隔離電路，耦接在該第一拉高控制端與一第二拉高控制端之間，依據一閘極高電壓以連接該第一拉高控制端與該第二拉高控制端，並傳送一第二拉高控制信號以作為該第一拉高控制信號；一第一電壓調整器，耦接至該第二拉高控制端，依據一後級第二控制信號、一第二起始脈波信號或一前級第二控制信號以提供一第一掃描電壓或一第二掃描電壓以調整該第二拉高控制信號；一第二電壓調整器，耦接在該第二拉高控制端以及該第一拉低控制端間，依據該第二拉高控制信號或一第一反向時脈信號以提供該參考電壓或該閘極高電壓以調整該第一拉低控制信號；一第三電壓調整器，耦接在該第一拉低控制端以及該參考電壓間，依據該第一拉低控制信號以提供該參考電壓以調整該第二拉高控制信號；以及一重置電路，耦接至該第一拉低控制端，依據一重置信號以提供該重置信號以調整該第一拉低控制信號。
如申請專利範圍第13項所述的顯示裝置，其中該第三控制信號產生電路包括：一輸出級電路，具有一第一拉高控制端以及一第一拉低控制端以分別接收一第一拉高控制信號及一第一拉低控制信號，依據該第一拉高控制信號、該第一拉低控制信號以提供一第一電源電壓或一閘極低電壓對一第三控制輸出端充電，以產生該第三控制信號；一第一電壓調整器，耦接至該第一拉高控制端，依據一前級第三控制信號或一第三起始脈波信號以提供一閘極高電壓以調整該第一拉高控制信號；一第二電壓調整器，耦接至該第一電壓調整器，依據一第一時脈信號或一第二時脈信號以提供該前級第三控制信號或該第三起始脈波信號以設定該第一電壓調整器；一第三電壓調整器，耦接在該第一拉低控制端以及該第二電壓調整器間，依據該第一控制信號、該前級第三控制信號或該第三起始脈波信號以提供該閘極高電壓或該閘極低電壓以調整該第一拉低控制信號；一第四電壓調整器，耦接在該第一拉高控制端以及該輸出級電路間，依據該第一拉低控制信號或該第一拉高控制信號以提供該第一拉高控制信號或一第二電源電壓至該輸出級電路；一第五電壓調整器，耦接至該第一拉低控制端，依據該第二控制信號或一第一模式選擇信號以提供該第二電源電壓以調整該第一拉低控制信號；以及一第一電容，其一端耦接至該第一拉高控制端，另一端接收該第一時脈信號及該第二時脈信號。