TWI697079B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI697079B
TWI697079B TW108107506A TW108107506A TWI697079B TW I697079 B TWI697079 B TW I697079B TW 108107506 A TW108107506 A TW 108107506A TW 108107506 A TW108107506 A TW 108107506A TW I697079 B TWI697079 B TW I697079B
Authority
TW
Taiwan
Prior art keywords
chip
flexible substrate
heat dissipation
wafer
encapsulant
Prior art date
Application number
TW108107506A
Other languages
English (en)
Other versions
TW202034467A (zh
Inventor
陳崇龍
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW108107506A priority Critical patent/TWI697079B/zh
Priority to CN201910374014.2A priority patent/CN111668172B/zh
Application granted granted Critical
Publication of TWI697079B publication Critical patent/TWI697079B/zh
Publication of TW202034467A publication Critical patent/TW202034467A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種薄膜覆晶封裝結構包括可撓性基材、線路層、晶片、封裝膠體以及散熱貼片。線路層與晶片位於可撓性基材上。晶片電性連接線路層。線路層位於可撓性基材與晶片之間。晶片具有彼此相對的第一側面與第二側面。封裝膠體至少填充於可撓性基材與晶片之間。封裝膠體包括覆蓋晶片的第一側面的第一部分與覆蓋晶片的第二側面的第二部分。散熱貼片位於可撓性基材上，且覆蓋晶片以及封裝膠體。散熱貼片具有至少二開孔，且二開孔分別位於晶片的相對兩側。二開孔的其一局部暴露出封裝膠體的第一部分，且二開孔的另一局部暴露出封裝膠體的第二部分。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
現行的薄膜覆晶封裝(Chip on Film, COF)為增進散熱效果，會貼附散熱貼片於封裝結構的表面上，特別是具有晶片的表面上。一般而言，散熱貼片是以滾壓的方式貼附於晶片封裝結構上，由於晶片具有一定的高度，且覆蓋晶片四周的底部填充材(即封裝膠體)呈不規則坡形，以滾壓方式貼附散熱貼片於晶片上時，可能因散熱貼片未順應晶片與封裝膠體緊密貼合而有拱起及空隙的情況產生。此外，由於散熱貼片會完全覆蓋住晶片與封裝膠體，因此在貼附後無法有效確認散熱貼片與晶片和封裝膠體之間是否緊密貼合，進而可能因散熱貼片拱起及形成空隙而導致散熱效率不佳的問題。因此，如何使薄膜覆晶封裝結構具有良好的散熱效率，將成為重要的一門課題。
本發明提供一種薄膜覆晶封裝結構，其具有良好的散熱效率。
本發明提供一種薄膜覆晶封裝結構包括可撓性基材、線路層、晶片、封裝膠體以及散熱貼片。線路層與晶片位於可撓性基材上。晶片電性連接線路層。線路層位於可撓性基材與晶片之間。晶片具有彼此相對的第一側面與第二側面。封裝膠體至少填充於可撓性基材與晶片之間。封裝膠體包括覆蓋晶片的第一側面的第一部分與覆蓋晶片的第二側面的第二部分。散熱貼片位於可撓性基材上，且覆蓋晶片以及封裝膠體。散熱貼片具有至少二開孔，且二開孔分別位於晶片的相對兩側。二開孔的其一局部暴露出封裝膠體的第一部分，且二開孔的另一局部暴露出封裝膠體的第二部分。
本發明另提供一種薄膜覆晶封裝結構包括可撓性基材、線路層、晶片、封裝膠體以及散熱貼片。線路層與晶片位於可撓性基材上。晶片電性連接線路層。線路層位於可撓性基材與晶片之間。晶片具有背向可撓性基材的背面以及連接背面且彼此相對的第一側面與第二側面。封裝膠體至少填充於可撓性基材與晶片之間。封裝膠體包括覆蓋晶片的第一側面的第一部分與覆蓋晶片的第二側面的第二部分。散熱貼片位於可撓性基材上，且覆蓋晶片以及封裝膠體。散熱貼片具有開孔，且開孔局部暴露出晶片的背面、封裝膠體的第一部分以及封裝膠體的第二部分。
基於上述，本發明的薄膜覆晶封裝結構的散熱貼片具有至少二開孔，二開孔分別位於晶片的相對兩側，使二開孔的其一局部暴露出封裝膠體的第一部分，且二開孔的另一局部暴露出封裝膠體的第二部分。此外，本發明的薄膜覆晶封裝結構的散熱貼片也可以是具有自晶片的一側跨越晶片的背面至晶片的另一側的開孔，使開孔局部暴露出晶片的背面、封裝膠體的第一部分以及封裝膠體的第二部分，因此藉由在散熱貼片上設置開孔可以有助於作業人員即時確認散熱貼片是否有平順貼合於晶片與封裝膠體上，進而可使本發明的薄膜覆晶封裝結構具有良好的散熱效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。圖1B是圖1A沿剖線A-A’的剖面示意圖。請同時參考圖1A與圖1B，在本實施例中，薄膜覆晶封裝結構100包括可撓性基材110、線路層120、晶片130、封裝膠體140以及散熱貼片150。可撓性基材110的材質例如是聚乙烯對苯二甲酸酯（polyethylene terephthalate, PET）、聚醯亞胺（Polyimide, PI）、聚醚（polyethersulfone, PES）、碳酸脂（polycarbonate, PC）或其他適合的可撓性材料。
在本實施例中，線路層120位於可撓性基材110上，其中線路層120可以包括多個引腳122，如圖1A所示。晶片130位於可撓性基材110上，且電性連接線路層120。晶片130可以是採用覆晶（flip-chip）的方式電性連接至線路層120，如圖1B所示。進一步而言，線路層120位於可撓性基材110與晶片130之間，且晶片130的相對兩側具有彼此相對的第一側面130a與第二側面130b。更具體而言，在本實施例中，晶片130具有相對的兩個短邊側與相對的兩個長邊側，而彼此相對的第一側面130a與第二側面130b位於長邊側。特別說明的是，本發明不限制多個引腳122的配置方式與晶片130的種類，可視實際設計需求而定。
在本實施例中，封裝膠體140至少填充於可撓性基材110與晶片130之間。詳細而言，封裝膠體140包括覆蓋晶片130的第一側面130a的第一部分142與覆蓋晶片130的第二側面130b的第二部分144。封裝膠體140的材料例如是環氧模壓樹脂(Epoxy Molding Compound, EMC)。特別說明的是，在本實施例中，第一部分142繪示為覆蓋整個第一側面130a，且第二部分144繪示為覆蓋整個第二側面130b，然而本發明對此不作限制，第一部分142可僅覆蓋部分的第一側面130a，第二部分144可僅覆蓋部分的第二側面130b。
在本實施例中，散熱貼片150位於可撓性基材110上，且覆蓋晶片130以及封裝膠體140。散熱貼片150具有第一開孔152與第二開孔154。第一開孔152與第二開孔154分別位於晶片130的相對兩側。更具體而言，在本實施例中，第一開孔152與第二開孔154分別位於晶片130的兩個長邊側。此外，第一開孔152局部暴露出封裝膠體140的第一部分142；而第二開孔154局部暴露出封裝膠體140的第二部分144。藉由第一開孔152與第二開孔154的設置，可以有助於作業人員即時確認散熱貼片150是否有平順貼合於晶片130與封裝膠體140上，進而可使本發明的薄膜覆晶封裝結構100具有良好的散熱效率。特別說明的是，在本實施例中僅繪示第一開孔152與第二開孔154，然而本發明不限制開孔數量為兩個，可視實際設計需求而定。此外，儘管在圖1A中繪示的第一開孔152與第二開孔154的開孔大小相同，然而本發明不限於此，可視實際需求調整開孔大小。換句話說，第一開孔152與第二開孔154的開孔大小可以相同或不同。
在一些實施例中，為了更全面的觀察散熱貼片150中同一區塊的貼合情形，因此薄膜覆晶封裝結構100的第一開孔152與第二開孔154於晶片130的相對兩側可以為對位配置。在此，對位配置即在第一方向R1上第一開孔152或第二開孔154互相對準。換句話說，第一開孔152與第二開孔154分別位於第二方向R2的相同位置上而形成對位。
在一些實施例中，為了有效地維持線路層120的特性，薄膜覆晶封裝結構100還可以包括防焊層102。防焊層102位於線路層120上，以避免線路層120產生氧化。防焊層102可以覆蓋部分線路層120，並裸露出另一部分線路層120以用於與晶片130和外部元件電性連接。防焊層102的材料例如是綠漆。
在一些實施例中，散熱貼片150可以包括金屬層156與絕緣薄膜158。在本實施例中，金屬層156覆蓋晶片130、封裝膠體140的第一部分142以及封裝膠體140的第二部分144，絕緣薄膜158覆蓋金屬層156，而散熱貼片150的第一開孔152與第二開孔154同時形成於金屬層156與絕緣薄膜158。換句話說，金屬層156與絕緣薄膜158藉由第一開孔152局部暴露出第一部分142與藉由第二開孔154暴露出第二部分144。絕緣薄膜158的面積可以是大於金屬層156的面積，因此絕緣薄膜158可以完全覆蓋金屬層156。在一些實施例中，金屬層156與絕緣薄膜158可以進一步延伸至防焊層102並與防焊層102貼合。金屬層156的材料例如是具有良好導熱能力的銅或鋁；而絕緣薄膜158的材料例如是聚醯亞胺等可撓性材料，用以保護金屬層156，避免金屬層156刮傷受損，並加強固定金屬層156於可撓性基材110上；絕緣薄膜158的材料也可以是包括散熱粒子的絕緣材料，因此可以進一步提升薄膜覆晶封裝結構100的散熱效率。
請繼續參考圖1B，晶片130具有背向可撓性基材110的背面130c。封裝膠體140的第一部分142具有第一表面142a；而封裝膠體140的第二部分144具有第二表面144a。在本實施例中，第一表面142a與第二表面144a分別連接晶片130的背面130c的相對兩邊緣。散熱貼片150順應貼合晶片130的背面130c、封裝膠體140的第一部分142的第一表面142a以及封裝膠體140的第二部分144的第二表面144a。詳細而言，由於晶片130運行時，大部分的熱會經由晶片130的背面130c或經由封裝膠體140傳遞至外界，因此散熱貼片150順應貼合晶片130的背面130c、第一部分142的第一表面142a以及第二部分144的第二表面144a可以增加散熱面積，進而可以更進一步提升本發明的薄膜覆晶封裝結構100的散熱效率。
在本實施例中，第一部分142的第一表面142a具有自晶片130延伸至可撓性基材110的第一長度L1；而第二部分144的第二表面144a具有自晶片130延伸至可撓性基材110的第二長度L2。詳細而言，在本實施例中，第一長度L1為在R1方向上自晶片130的背面130c的一邊緣順應第一表面142a由上而下延伸至可撓性基材110的長度；而第二長度L2為在R1方向上自晶片130的背面130c的另一邊緣順應第二表面144a由上而下延伸至可撓性基材110的長度。散熱貼片150的第一開孔152至少暴露出80%的第一長度L1；而第二開孔154至少暴露出80%的第二長度L2。在一些實施例中，散熱貼片150的第一開孔152可以是暴露出部分的第一長度L1；而第二開孔154可以是暴露出部分的第二長度L2。在一些其他實施例中，散熱貼片150的第一開孔152也可以是完全暴露出第一長度L1；而第二開孔154也可以是完全暴露出第二長度L2，如圖1B所示。因此藉由散熱貼片150的第一開孔152至少暴露出80%的第一長度L1；而第二開孔154至少暴露出80%的第二長度L2可以更有效的觀測到散熱貼片150與晶片130及封裝膠體140之間的緊貼程度，並即時調整未平順貼合的情形，進而可以改善後續的產品良率以及可靠度。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。請參考圖2，本實施例的薄膜覆晶封裝結構100a類似於上述實施例的薄膜覆晶封裝結構100，而其差別在於：本實施例的薄膜覆晶封裝結構100a的第一開孔152與第二開孔154於晶片130的相對兩側(第一側面130a與第二側面130b)為錯位配置。在此，錯位配置即在第一方向R1上第一開孔152或第二開孔154不會互相對準。換句話說，第一開孔152與第二開孔154分別位於第二方向R2的不同位置上而形成錯位。藉由第一開孔152與第二開孔154於晶片130的相對兩側為錯位配置可以進一步確認晶片130上其他位置上散熱貼片150與晶片130及封裝膠體140之間的緊貼程度，進而有效提升薄膜覆晶封裝結構100a的整體散熱效率。
圖3是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。請參考圖3，本實施例的薄膜覆晶封裝結構100b類似於上述實施例的薄膜覆晶封裝結構100，而其差別在於：本實施例的薄膜覆晶封裝結構100b的散熱貼片1501的第一開孔1521與第二開孔1541可以進一步暴露出晶片130的背面130c。詳細而言，金屬層1561與絕緣薄膜1581覆蓋部分的第一部分142、部分的第二部分144與部分的背面130c，並藉由第一開孔1521及第二開孔1541暴露出另一部分的第一部分142、另一部分的第二部分144與另一部分的背面130c。
圖4A是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。圖4B是圖4A沿剖線B-B’的剖面示意圖。請參考圖4A與圖4B，本實施例的薄膜覆晶封裝結構100c類似於上述實施例的薄膜覆晶封裝結構100，而其差別在於：本實施例的散熱貼片1502具有開孔159，且開孔159局部暴露出晶片130的背面130c、封裝膠體140的第一部分142以及封裝膠體140的第二部分144。在本實施例中，散熱貼片1502僅具有一開孔159，且開孔159自晶片130的一側沿著第一方向R1延伸、跨越晶片130的背面130c至晶片130的另一側，因而局部暴露出封裝膠體140的第一部分142、晶片130的背面130c以及封裝膠體140的第二部分144。進一步而言，如圖4B所示，開孔159可以包括第一區塊159a、第二區塊159b以及第三區塊159c，其中第三區塊159c連接第一區塊159a與第二區塊159b。更進一步而言，第一區塊159a局部暴露出封裝膠體140的第一部分142；第二區塊159b局部暴露出封裝膠體140的第二部分144；而第三區塊159c局部暴露出晶片130的背面130c。特別說明的是，在本實施例中僅繪示一開孔159，然而本發明不限制自晶片的一側跨越晶片的背面至晶片的另一側的開孔數量為一個，可視實際設計需求而定。
在一些實施例中，散熱貼片1502可以包括金屬層1562與絕緣薄膜1582。金屬層1562覆蓋晶片130、封裝膠體140的第一部分142以及封裝膠體140的第二部分144。絕緣薄膜1582覆蓋金屬層1562，而散熱貼片1502的開孔159同時形成於金屬層1562與絕緣薄膜1582。換句話說，金屬層1562與絕緣薄膜1582覆蓋部分的第一部分142與部分的第二部分144，並藉由開孔159暴露出另一部分的第一部分142與另一部分的第二部分144。
請繼續參考圖4B，散熱貼片1502順應貼合晶片130的背面130c、封裝膠體140的第一部分142的第一表面142a以及封裝膠體140的第二部分144的第二表面144a。在一些實施例中，散熱貼片1502的開孔159至少暴露出80%的第一長度L1與80%的第二長度L2。散熱貼片1502、金屬層1562與絕緣薄膜1582可以類似圖1B中散熱貼片150、金屬層156與絕緣薄膜158所描述的內容，於此不再贅述。
圖5A是本發明一實施例的薄膜覆晶封裝結構的剖面示意圖。請參考圖5A，本實施例的薄膜覆晶封裝結構100d類似於上述實施例的薄膜覆晶封裝結構100，而其差別在於：本實施例的薄膜覆晶封裝結構100d的散熱貼片1503的第一開孔152與第二開孔154被絕緣薄膜1583覆蓋。換句話說，第一開孔152與第二開孔154僅貫穿金屬層156。詳細而言，當絕緣薄膜1583為透明度較高的材料時，第一開孔152與第二開孔154可以被絕緣薄膜1583覆蓋，作業人員可以直接透過絕緣薄膜1583觀測到第一開孔152與第二開孔154中的情形。
圖5B是本發明一實施例的薄膜覆晶封裝結構的剖面示意圖。請參考圖5B，本實施例的薄膜覆晶封裝結構100e類似於上述實施例的薄膜覆晶封裝結構100c，而其差別在於：本實施例的薄膜覆晶封裝結構100e的散熱貼片1504的開孔159被絕緣薄膜1583覆蓋。換句話說，開孔159僅貫穿金屬層1562。詳細而言，第一區塊159a、第二區塊159b以及第三區塊159c皆被絕緣薄膜1583覆蓋。由於絕緣薄膜1583為透明度較高的材料，因此作業人員可以直接透過絕緣薄膜1583觀測到開孔159中的情形。
綜上所述，本發明的薄膜覆晶封裝結構的散熱貼片具有至少二開孔，二開孔分別位於晶片的相對兩側，使二開孔的其一局部暴露出封裝膠體的第一部分，且二開孔的另一局部暴露出封裝膠體的第二部分。此外，本發明的薄膜覆晶封裝結構的散熱貼片也可以是具有自晶片的一側跨越晶片的背面至晶片的另一側的開孔，使開孔局部暴露出晶片的背面、封裝膠體的第一部分以及封裝膠體的第二部分。因此藉由在散熱貼片上設置開孔可以有助於作業人員即時確認散熱貼片是否有平順貼合於晶片與封裝膠體上，進而可使本發明的薄膜覆晶封裝結構具有良好的散熱效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b、100c、100d、100e:薄膜覆晶封裝結構
102:防焊層
110:可撓性基材
120:線路層
122:引腳
130:晶片
130a:第一側面
130b:第二側面
130c:背面
140:封裝膠體
142:第一部分
142a:第一表面
144:第二部分
144a:第二表面
150、1501、1502、1503、1504:散熱貼片
152、1521:第一開孔
154、1541:第二開孔
159:開孔
156、1561、1562:金屬層
158、1581、1582、1583:絕緣薄膜
159a、159b、159c:區塊
L1:第一長度
L2:第二長度
R1、R2:方向
圖1A是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。 圖1B是圖1A沿剖線A-A’的剖面示意圖。 圖2是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。 圖3是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。 圖4A是本發明一實施例的薄膜覆晶封裝結構的俯視示意圖。 圖4B是圖4A沿剖線B-B’的剖面示意圖。 圖5A是本發明一實施例的薄膜覆晶封裝結構的剖面示意圖。 圖5B是本發明一實施例的薄膜覆晶封裝結構的剖面示意圖。 特別說明的是，儘管圖1B是圖1A沿剖線A-A’的剖面示意圖及圖4B是圖4A沿剖線B-B’的剖面示意圖，然而，在圖1B與圖4B中為了清楚表示相關構件之間的關係，因此圖1B與圖4B並未按照與圖1A及圖4A對應的比例繪示。
100:薄膜覆晶封裝結構
102:防焊層
110:可撓性基材
120:線路層
130:晶片
130a:第一側面
130b:第二側面
130c:背面
140:封裝膠體
142:第一部分
142a:第一表面
144:第二部分
144a:第二表面
150:散熱貼片
152:第一開孔
154:第二開孔
156:金屬層
158:絕緣薄膜
L1:第一長度
L2:第二長度
R1:方向

Claims (10)

  1. 一種薄膜覆晶封裝結構，包括：可撓性基材；線路層，位於該可撓性基材上；晶片，位於該可撓性基材上，且電性連接該線路層，其中該線路層位於該可撓性基材與該晶片之間，且該晶片具有彼此相對的第一側面與第二側面；封裝膠體，至少填充於該可撓性基材與該晶片之間，且該封裝膠體包括覆蓋該晶片的該第一側面的第一部分與覆蓋該晶片的該第二側面的第二部分；以及散熱貼片，位於該可撓性基材上，且覆蓋該晶片以及該封裝膠體，其中該散熱貼片具有至少二開孔，且該二開孔分別位於該晶片的相對兩側且該二開孔於該晶片的相對兩側為錯位配置，該二開孔的其一局部暴露出該封裝膠體的該第一部分，且該二開孔的另一局部暴露出該封裝膠體的該第二部分。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中該散熱貼片包括金屬層與絕緣薄膜，該金屬層覆蓋該晶片、該封裝膠體的該第一部分以及該封裝膠體的該第二部分，該絕緣薄膜覆蓋該金屬層。
  3. 如申請專利範圍第2項所述的薄膜覆晶封裝結構，其中該散熱貼片的該二開孔形成於該金屬層，且該二開孔被該絕緣薄膜覆蓋。
  4. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中該晶片還具有背向該可撓性基材的背面，該封裝膠體的該第一部分具有第一表面，且該封裝膠體的該第二部分具有第二表面，該散熱貼片順應貼合於該晶片的該背面、該第一部分的該第一表面以及該第二部分的該第二表面。
  5. 如申請專利範圍第4項所述的薄膜覆晶封裝結構，其中該第一部分的該第一表面具有自該晶片延伸至該可撓性基材的第一長度，該第二部分的該第二表面具有自該晶片延伸至該可撓性基材的第二長度，該散熱貼片的該二開孔的其一至少暴露出80%的該第一長度，且該二開孔的另一至少暴露出80%的該第二長度。
  6. 一種薄膜覆晶封裝結構，包括：可撓性基材；線路層，位於該可撓性基材上；晶片，位於該可撓性基材上，且電性連接該線路層，其中該線路層位於該可撓性基材與該晶片之間，且該晶片具有背向該可撓性基材的背面以及連接該背面且彼此相對的第一側面與第二側面；封裝膠體，至少填充於該可撓性基材與該晶片之間，且該封裝膠體包括覆蓋該晶片的該第一側面的第一部分與覆蓋該晶片的該第二側面的第二部分；以及 散熱貼片，位於該可撓性基材上，且覆蓋該晶片以及該封裝膠體，其中該散熱貼片具有開孔，且該開孔局部暴露出該晶片的該背面、該封裝膠體的該第一部分以及該封裝膠體的該第二部分。
  7. 如申請專利範圍第6項所述的薄膜覆晶封裝結構，其中該散熱貼片包括金屬層與絕緣薄膜，該金屬層覆蓋該晶片、該封裝膠體的該第一部分以及該封裝膠體的該第二部分，該絕緣薄膜覆蓋該金屬層。
  8. 如申請專利範圍第7項所述的薄膜覆晶封裝結構，其中該散熱貼片的該開孔形成於該金屬層，且該開孔被該絕緣薄膜覆蓋。
  9. 如申請專利範圍第6項所述的薄膜覆晶封裝結構，其中該封裝膠體的該第一部分具有第一表面，且該封裝膠體的該第二部分具有第二表面，該散熱貼片順應貼合於該晶片的該背面、該第一部分的該第一表面以及該第二部分的該第二表面。
  10. 如申請專利範圍第9項所述的薄膜覆晶封裝結構，其中該第一部分的該第一表面具有自該晶片延伸至該可撓性基材的第一長度，該第二部分的該第二表面具有自該晶片延伸至該可撓性基材的第二長度，該散熱貼片的該開孔至少暴露出80%的該第一長度與80%的該第二長度。
TW108107506A 2019-03-06 2019-03-06 薄膜覆晶封裝結構 TWI697079B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108107506A TWI697079B (zh) 2019-03-06 2019-03-06 薄膜覆晶封裝結構
CN201910374014.2A CN111668172B (zh) 2019-03-06 2019-05-07 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108107506A TWI697079B (zh) 2019-03-06 2019-03-06 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI697079B true TWI697079B (zh) 2020-06-21
TW202034467A TW202034467A (zh) 2020-09-16

Family

ID=72176481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107506A TWI697079B (zh) 2019-03-06 2019-03-06 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN111668172B (zh)
TW (1) TWI697079B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743915B (zh) * 2020-07-31 2021-10-21 大陸商河南烯力新材料科技有限公司 薄膜覆晶封裝結構與顯示裝置
TWI794115B (zh) * 2022-06-14 2023-02-21 大陸商北京集創北方科技股份有限公司 薄膜晶片封裝結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114613266A (zh) * 2022-03-07 2022-06-10 深圳市华星光电半导体显示技术有限公司 显示模组与显示装置
CN114721188B (zh) * 2022-03-29 2024-05-17 颀中科技（苏州）有限公司 覆晶封装结构的形成方法、覆晶封装结构及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674241A (zh) * 2004-03-22 2005-09-28 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块
CN101404267A (zh) * 2007-10-03 2009-04-08 松下电器产业株式会社 半导体装置与半导体装置的制造方法
US20120193803A1 (en) * 2011-01-28 2012-08-02 Renesas Electronics Corporation Semiconductor device, method for producing semiconductor device, and display
TW201810561A (zh) * 2016-06-02 2018-03-16 南茂科技股份有限公司 薄膜覆晶封裝結構
US20180342437A1 (en) * 2015-12-02 2018-11-29 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043737B2 (en) * 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674241A (zh) * 2004-03-22 2005-09-28 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块
CN101404267A (zh) * 2007-10-03 2009-04-08 松下电器产业株式会社 半导体装置与半导体装置的制造方法
US20120193803A1 (en) * 2011-01-28 2012-08-02 Renesas Electronics Corporation Semiconductor device, method for producing semiconductor device, and display
US20180342437A1 (en) * 2015-12-02 2018-11-29 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package
TW201810561A (zh) * 2016-06-02 2018-03-16 南茂科技股份有限公司 薄膜覆晶封裝結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743915B (zh) * 2020-07-31 2021-10-21 大陸商河南烯力新材料科技有限公司 薄膜覆晶封裝結構與顯示裝置
TWI794115B (zh) * 2022-06-14 2023-02-21 大陸商北京集創北方科技股份有限公司 薄膜晶片封裝結構

Also Published As

Publication number Publication date
CN111668172A (zh) 2020-09-15
CN111668172B (zh) 2022-05-03
TW202034467A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
TWI697079B (zh) 薄膜覆晶封裝結構
US6982488B2 (en) Semiconductor package and method for fabricating the same
US7550830B2 (en) Stacked semiconductor package having fan-out structure through wire bonding
US9570405B2 (en) Semiconductor device and method for manufacturing same
US20150069596A1 (en) Semiconductor device and method of manufacturing the same
US7994635B2 (en) Power semiconductor module
JP2011101044A (ja) スタックパッケージ及びその製造方法
US9490221B2 (en) Semiconductor device having multiple magnetic shield members
TW200836272A (en) Dual molded multi-chip package system
CN104241235A (zh) 半导体器件
KR20150125814A (ko) 반도체 패키지 장치
TWI700786B (zh) 薄膜覆晶封裝結構
TW200812023A (en) Heat slug for package structure
TW201644328A (zh) 晶片封裝結構
TWI767543B (zh) 封裝結構
TWI463610B (zh) 基板結構及具該基板結構之封裝件
TW200847372A (en) Tape type semiconductor package and its substrate
TWI447889B (zh) 晶片封裝結構
JP2005252074A (ja) 半導体装置及び電子装置
US20050110158A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic apparatus
US20080088039A1 (en) Substrate with heat-dissipating dummy pattern for semiconductor packages
TWI776142B (zh) 薄膜覆晶封裝結構
KR100421777B1 (ko) 반도체패키지
US20160064301A1 (en) Semiconductor device
TW202420517A (zh) 薄膜覆晶封裝結構