TWI689204B

TWI689204B - 影像擷取裝置以及用於影像放大的影像擷取方法

Info

Publication number: TWI689204B
Application number: TW106130808A
Authority: TW
Inventors: 彭源智; 陳慶豐
Original assignee: 恆景科技股份有限公司
Priority date: 2017-09-08
Filing date: 2017-09-08
Publication date: 2020-03-21
Also published as: TW201914293A

Abstract

一種影像擷取裝置，其包含影像感測陣列、縮放電路、輸出電路以及時序控制電路。該影像感測陣列依據讀取時序控制訊號讀取N條像素線，以擷取來源影像之N條像素資料線。該縮放電路依據縮放時序控制訊號接收該N條像素資料線，以及依據縮放比例來放大該來源影像以產生具有M條像素資料線之放大影像。M為大於N之正整數。該輸出電路依據輸出時序來輸出該M條像素資料線。該時序控制電路依據該輸出時序與該縮放比例來決定接收時序以產生該縮放時序控制訊號，以及依據該接收時序來決定讀取時序以產生該讀取時序控制訊號。

Description

影像擷取裝置以及用於影像放大的影像擷取方法

本發明係關於影像放大，尤指一種利用相同的線掃描頻率來放大及輸出影像的影像擷取裝置，及其相關的影像擷取方法。

傳統的互補式金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）成像裝置係採用滾動式快門（rolling shutter）技術，藉由逐線地（或逐列地）掃描影像來擷取影像資訊。在進行影像放大操作時，傳統的互補式金屬氧化物半導體成像裝置會需要額外的儲存空間。舉例來說，當欲將具有240條像素資料線（lines of pixel data）之來源影像放大以產生具有全螢幕尺寸之放大影像（具有480條像素資料線）時，傳統的互補式金屬氧化物半導體成像裝置首先會基於一線掃描頻率（line rate）自一影像感測陣列讀出該240條像素資料線、對該240條像素資料線進行處理以產生該480條像素資料線，以及基於相同的線掃描頻率輸出所產生的480條像素資料線。然而，當該240條像素資料線已完全自該影像感測陣列讀出時，所產生的480條像素資料線之中只有一半的像素資料線會輸出至一顯示元件。因此，傳統的互補式金屬氧化物半導體成像裝置必須提供額外的線緩衝器（line buffer）以儲存尚未輸出至該顯示元件的像素資料線，而導致生產成本的增加。

另一傳統的影像放大方法則是以較慢的線掃描頻率來讀取影像感測陣列的影像資料。舉例來說，為了產生像素資料線個數為一來源影像之像素資料線個數的兩倍的一放大影像，傳統的互補式金屬氧化物半導體成像裝置用於操作一影像感測陣列的掃描線頻率，係為像素資料線輸出至一顯示元件的線掃描頻率的一半。然而，受限於可用的掃描時脈以及幀同步（frame synchronization）的需求，需要在從該影像感測陣列讀出的幀之中***較短或較長的像素資料線，導致曝光不均勻。此外，由於即時的放大與平移操作（on-the-fly zoom-in and pan operations）需要時脈頻率有立即的改變，導致某些幀無法正常地顯示。

因此，需要一種創新的影像擷取機制，以於各種影像放大情境中均能提供良好的影像品質而無需額外的儲存空間。

有鑑於此，本發明的目的在於提供一種利用相同的線掃描頻率來放大及輸出影像的影像擷取裝置，及其相關的影像擷取方法來解決上述問題。

依據本發明之一實施例，其揭示一種影像擷取裝置。該影像擷取裝置包含一影像感測陣列、一縮放電路、一輸出電路以及一時序控制電路。該影像感測陣列具有複數條像素線，用以依據一讀取時序控制訊號逐一讀取該複數條像素線之中的N條像素線，以擷取一來源影像之N條像素資料線，其中N為正整數。該縮放電路耦接於該影像感測陣列，用以接收一縮放時序控制訊號、依據該縮放時序控制訊號逐一接收該來源影像之該N條像素資料線，以及依據一縮放比例來放大該來源影像以產生具有M條像素資料線之一放大影像，其中M為大於N之正整數。該輸出電路耦接於該縮放電路，用以依據一輸出時序控制訊號逐一輸出該放大影像之該M條像素資料線。該時序控制電路耦接於該輸出電路、該縮放電路與該影像感測陣列，用以依據一輸出時序來產生該輸出時序控制訊號、依據該輸出時序與該縮放比例來決定該N條像素資料線之一接收時序並據以產生該縮放時序控制訊號，以及依據該接收時序來決定該N條像素線之一讀取時序並據以產生該讀取時序控制訊號。

依據本發明之另一實施例，其揭示一種用於影像放大的影像擷取方法。該影像擷取方法包含有下列步驟：依據一輸出時序以及一來源影像與一放大影像之間的一縮放比例，決定一縮放電路接收該來源影像之N條像素資料線的一接收時序，其中該放大影像包含M條像素資料線，該M條像素資料線係依據該輸出時序逐一輸出，N為正整數，M為大於N之正整數；依據該接收時序來決定一影像感測陣列之複數條像素線中N條像素線的一讀取時序；依據該讀取時序來產生一讀取時序控制訊號，以及依據該讀取時序控制訊號逐一讀取該N條像素線以擷取該N條像素資料線；以及依據該接收時序來產生一縮放時序控制訊號，利用該縮放電路依據該縮放時序控制訊號逐一接收該N條像素資料線，以及依據該縮放比例來將該N條像素資料線放大為該M條像素資料線。

本發明所提供之影像擷取機制可控制縮放電路之像素資料線接收時序以及影像感測陣列之讀取/重置時序，使得影像感測陣列與輸出電路可採用於相同的線掃描頻率。因此，當應用至任意放大比例的即時影像處理時（例如，於視訊顯示器正在顯示視訊畫面的時候，執行即時的縮放與平移操作），本發明所提供之影像擷取機制可提供良好的影像品質而無需額外的儲存空間。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置電性連接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。

本發明所提供之影像擷取機制可依據一放大影像（upscaled/zoomed-in image）之複數條像素資料線的輸出時序以及該放大影像與一來源影像（待放大的影像）之間的縮放比例（scaling factor/ratio）（或縮放因子），控制一影像感測陣列於一線掃描頻率所對應之各讀出時段（read period）選擇性地讀取該來源影像之一像素資料線，其中該影像感測陣列與一輸出電路（其用以輸出該放大影像之該複數條像素資料線）可採用相同的線掃描頻率。本發明所提供之影像擷取機制可使一縮放電路（scaling circuit）（或一縮放引擎（scaling engine））進行影像放大操作之前與之後各自的資料線掃描頻率（data line rate）彼此同步（例如，致使該影像感測陣列所採用之線掃描頻率與該輸出電路所採用之線掃描頻率彼此同步），並且於應用至任意放大比例的即時縮放及/或平移操作時仍可提供良好的影像品質。進一步的說明如下。

請參閱第1圖，其為本發明影像擷取裝置之一實施例的功能方塊示意圖。影像擷取裝置100可包含（但不限於）一影像感測陣列（image sensor array）110、一影像訊號處理器（image signal processor，ISP）120（標註為「ISP」）、縮放電路130、一輸出電路140、一感測時序產生器（sensor timing generator）152、一縮放時序產生器（scaling timing generator）154以及一輸出時序產生器（output timing generator）156，其中感測時序產生器152、縮放時序產生器154以及輸出時序產生器156分別用以控制影像感測陣列110、縮放電路130及輸出電路140的操作時序。

影像感測陣列110耦接於感測時序產生器152，並可具有複數條像素線（未繪示於第1圖中）以進行影像感測操作，其中每一條像素線包含有複數個像素。舉例來說，影像感測陣列110可包含有排列為複數列與複數行的複數個像素（未繪示於第1圖中）。在影像擷取裝置100依據一放大指令來放大一顯示螢幕上的一感興趣區域（region of interest，ROI）（對應於該複數條像素線之中的N條像素線PL₁ ～PL_N ，諸如N像素列；N為正整數）的情形下，影像感測陣列110可依據感測時序產生器152所產生之一讀取時序控制訊號CS_D 逐一讀取N條像素線PL₁ ～PL_N ，以擷取一來源影像IMG_S （該感興趣區域所對應之一影像）的N條像素資料線LS₁ ～LS_N ，其中N條像素資料線LS₁ ～LS_N 之中的每一條像素資料線係產生自相對應之一條像素線。

縮放電路130耦接於影像感測陣列110與縮放時序產生器154，並可接收縮放時序產生器154所產生之一縮放時序控制訊號CS_S 、依據縮放時序控制訊號CS_S 逐一接收來源影像IMG_S 之N條像素資料線LS₁ ～LS_N ，以及依據一縮放比例（或縮放因子）SF來放大來源影像IMG_S 以產生具有M條像素資料線LZ₁ ～LZ_M 之一放大影像IMG_Z ，其中縮放比例SF為來源影像IMG_S 與放大影像IMG_Z 之間的縮放比例，而M為大於N之正整數。值得注意的是，於此實施例中，在N條像素資料線LS₁ ～LS_N 傳送至縮放電路130之前，影像訊號處理器120可對N條像素資料線LS₁ ～LS_N 進行相關影像處理，諸如黑色準位校正（black level correction）及/或邊界處理（border processing），以提昇影像品質。

輸出電路140耦接於縮放電路130與輸出時序產生器156，並可接收縮放電路130所產生之M條像素資料線LZ₁ ～LZ_M ，以及依據一輸出時序控制訊號CS_O 逐一輸出M條像素資料線LZ₁ ～LZ_M 至一顯示元件（諸如一顯示螢幕；未繪示於第1圖中），其中輸出時序產生器156可依據一輸出時序來產生輸出時序控制訊號CS_O 。舉例來說（但本發明不限於此），輸出電路140可由一輸出格式器（output formatter）來實施，其可將M條像素資料線LZ₁ ～LZ_M 的格式轉換為一預定顯示格式（諸如NTSC格式或PAL格式），並可依據該輸出時序將具有該預定顯示格式之M條像素資料線LZ₁ ～LZ_M 輸出至該顯示元件。

值得注意的是，於某些實施例中，縮放時序產生器154另可耦接於輸出時序產生器156，並可依據M條像素資料線LZ₁ ～LZ_M 之該輸出時序與縮放比例SF來決定N條像素資料線LS₁ ～LS_N 之一接收時序，而據以產生縮放時序控制訊號CS_S 。舉例來說（但本發明不限於此），輸出時序產生器156可提供一輸出時序資訊INF_O 予縮放時序產生器154，其中輸出時序資訊INF_O 可指示出M條像素資料線LZ₁ ～LZ_M 之該輸出時序。縮放時序產生器154便可依據該輸出時序與縮放比例SF自影像感測陣列110接收一輸入線（一像素資料線）或停止該輸入線串流至縮放電路130，進而控制縮放電路130之輸入線的串流（input line stream）。

感測時序產生器152另耦接於縮放時序產生器154，並可依據該接收時序來決定N條像素線PL₁ ～PL_N 之一讀取時序，而據以產生讀取時序控制訊號CS_D 。舉例來說（但本發明不限於此），縮放時序產生器154可提供一接收時序資訊INF_S 予感測時序產生器152，其中接收時序資訊INF_S 可指示出N條像素資料線LS₁ ～LS_N 之該接收時序。感測時序產生器152便可依據該接收時序來控制影像感測陣列110之N條像素線PL₁ ～PL_N 的存取時機。

由於本發明所提供之影像擷取機制可依據M條像素資料線LZ₁ ～LZ_M 之該輸出時序與縮放比例SF來決定N條像素資料線LS₁ ～LS_N 之該接收時序以及N條像素線PL₁ ～PL_N 之該讀取時序，因此，縮放電路130執行影像放大操作之前所採用的資料線掃描頻率（影像感測陣列110所使用的線掃描頻率）可同步於縮放電路130執行影像放大操作之後所採用的資料線掃描頻率（輸出電路140所使用的線掃描頻率）。請連同第1圖來參閱第2圖與第3圖。第2圖為第1圖所示之來源影像IMG_S 放大為放大影像IMG_Z 的一實施例的示意圖，而第3圖為第2圖所示之影像放大操作所涉及之控制時序的一實施例的時序圖。於第2圖所示之實施例中，影像感測陣列110可由包含480條像素線PL₁ ～PL₄₈₀ 之影像感測陣列來實施，其中來源影像IMG_S 可包含240條像素資料線LS₁ ～LS₂₄₀ （240條像素線PL₁₂₁ ～PL₃₆₀ 所對應的像素資料；N＝240），以及放大影像IMG_Z 可包含480條像素資料線LZ₁ ～LZ₄₈₀ （對應於一顯示螢幕的全螢幕尺寸；M＝480）。也就是說，影像擷取裝置100可將顯示於該顯示螢幕上的一局部影像（來源影像IMG_S ）放大，以與該顯示螢幕的全螢幕尺寸（例如，該顯示螢幕的高及/或寬）相符，其中放大後的影像於垂直方向上的像素資料線個數會被放大為兩倍。

於第3圖所示之實施例中，輸出時序產生器156可產生一垂直同步訊號V_SYNC 以串流輸出各輸出幀，並可依據一輸出時序TG_O 來產生輸出時序控制訊號CS_O 。在影像擷取裝置100執行影像放大操作之前，影像感測陣列110可以一預定線掃描頻率逐一讀取480條像素線PL₁ ～PL₄₈₀ （以兩相鄰像素線PL_J-1 與PL_J 來表示；J為大於1，而小於或等於480之正整數），而輸出電路140可以該預定線掃描頻率逐一輸出480條像素線PL₁ ～PL₄₈₀ 相對應之480條像素資料線LZ₁ ～LZ₄₈₀ （以兩相鄰像素線PL_J-1 、PL_J 相對應之像素資料線LZ_J-1 、LZ_J 來表示）。在影像擷取裝置100接收一放大指令以對來源影像IMG_S 執行影像放大操作之後，輸出電路140仍可依據輸出時序控制訊號CS_O 以該預定線掃描頻率逐一輸出放大影像IMG_Z 之480條像素資料線LZ₁ ～LZ₄₈₀ （例如，分別於輸出時序TG_O 之中的480個輸出時段TO₁ ～TO₄₈₀ 輸出480條像素資料線LZ₁ ～LZ₄₈₀ ）。縮放時序產生器154可依據輸出時序TG_O 與縮放比例SF來決定縮放電路130所接收之240條像素資料線LS₁ ～LS₂₄₀ 的一接收時序TG_S ，其中於接收時序TG_S 之中分別對應於480個輸出時段TO₁ ～TO₄₈₀ 的480個接收時段TS₁ ～TS₄₈₀ 中，縮放電路130可依據縮放時序控制訊號CS_S 於各接收時段中選擇性地接收一像素資料線，以於480個接收時段TS₁ ～TS₄₈₀ 之中的240個接收時段TS₁ 、TS₃ 、…、TS₄₇₉ （480個接收時段TS₁ ～TS₄₈₀ 之中的N個接收時段）分別接收240條像素資料線LS₁ ～LS₂₄₀ ，以及於480個接收時段TS₁ ～TS₄₈₀ 之中的其他240個接收時段TS₂ 、TS₄ 、…、TS₄₈₀ （480個接收時段TS₁ ～TS₄₈₀ 之中的（M−N）個接收時段）不接收240條像素資料線LS₁ ～LS₂₄₀ 。

此外，當縮放時序產生器154決定出240條像素資料線LS₁ ～LS₂₄₀ 之接收時序TG_S 時，感測時序產生器152可依據接收時序TG_S 來決定240條像素線PL₁₂₁ ～PL₃₆₀ 之一讀取時序TG_D ，其中於讀取時序TG_D 之中分別對應於480個接收時段TS₁ ～TS₄₈₀ 的480個讀取時段TD₁ ～TD₄₈₀ 中，影像感測陣列110可依據讀取時序控制訊號CS_D 於各讀取時段中選擇性地讀取一像素線，以於240個讀取時段TD₁ 、TD₃ 、…、TD₄₇₉ （480個讀取時段TD₁ ～TD₄₈₀ 之中的N個讀取時段）分別讀取240條像素線PL₁₂₁ ～PL₃₆₀ ，以及240個讀取時段TD₂ 、TD₄ 、…、TD₄₈₀ （480個讀取時段TD₁ ～TD₄₈₀ 之中的（M−N）個讀取時段）不讀取240條像素線PL₁₂₁ ～PL₃₆₀ （或不讀取任何像素線）。由於影像感測陣列110可依據輸出時序TG_O 及縮放電路130之資料線接收需求（接收時序TG_S ），於讀取時序TG_D 之中的一個或多個讀取時段不讀取像素線，因此，影像感測陣列110可操作在輸出電路140用以輸出480條像素資料線LZ₁ ～LZ₄₈₀ 之該預定線掃描頻率。

於某些實施例中，感測時序產生器152另可依據接收時序TG_S 來決定480條像素線PL₁ ～PL₄₈₀ 之一重置時序TG_R ，並據以產生一重置時序控制訊號CS_R ，其中影像感測陣列110可依據重置時序控制訊號CS_R 於一時間點重置一像素線，而該時間點係為開始讀取該像素線之時間點往前一預定曝光時間T_EX （或電荷累積時間）。值得注意的是，在影像擷取裝置100採用電子式滾動快門以進行影像擷取的情形下，並無實體屏蔽以遮蔽光線。若累積於一像素之電荷超過該像素之電荷收容器（charge container）的容量，所累積之電荷會流入鄰近像素，降低影像品質。由於影像感測陣列110可依據重置時序控制訊號CS_R 來重置非輸出線（non-output line）（或未讀取/未使用之像素線，諸如像素線PL₁ ～PL₁₂₀ 與PL₃₆₁ ～PL₄₈₀ 之至少其一），因此，相鄰於一欲讀取之像素的一像素所累積的電荷不會流入該欲讀取之像素。

舉例來說（但本發明不限於此），於重置時序TG_R 之中分別對應於480個讀取時段TD₁ ～TD₄₈₀ 的480個重置時段TR₁ ～TR₄₈₀ 中，影像感測陣列110可依據重置時序控制訊號CS_R 於各重置時段中選擇性地重置240條像素線PL₁₂₁ ～PL₃₆₀ 的其中之一，以於240個重置時段TR₁ 、TR₃ 、…、TR₄₇₉ （480個重置時段TR₁ ～TR₄₈₀ 之中的N個重置時段）分別重置240條像素線PL₁₂₁ ～PL₃₆₀ ，以及於240個重置時段TR₂ 、TR₄ 、…、TR₄₈₀ （480個重置時段TR₁ ～TR₄₈₀ 之中的（M−N）個重置時段）之中的至少一重置時段，分別重置480條像素線PL₁ ～PL₄₈₀ 之中不同於240條像素線PL₁₂₁ ～PL₃₆₀ 的至少一像素線。於第3圖所示之實施例中，影像感測陣列110可於240個重置時段TR₂ 、TR₄ 、…、TR₄₈₀ （（M−N）個重置時段）分別重置影像感測陣列110所包含之複數條像素線之中不同於240條像素線PL₁₂₁ ～PL₃₆₀ 的240條像素線PL₁ ～PL₁₂₀ 與PL₃₆₁ ～PL₄₈₀ （（M−N）條像素線）。

由上可知，本發明所提供之影像擷取機制可控制縮放電路選擇性地允許像素資料線之接收以決定接收時序，並依據所決定之接收時序來決定影像感測陣列之操作時序（讀取時序及/或重置時序）。因此，於影像放大操作中，影像感測陣列與輸出電路可採用於相同的線掃描頻率。

請注意，第1圖所示之電路架構係僅供說明之需，並非用來作為本發明的限制。舉例來說，第1圖所示之感測時序產生器152、縮放時序產生器154及輸出時序產生器156可由一時序控制電路150來實施，其中時序控制電路150可依據M條像素資料線LZ₁ ～LZ_M 之該輸出時序來產生輸出時序控制訊號CS_O 、依據該輸出時序與縮放比例SF來決定N條像素資料線LS₁ ～LS_N 之該接收時序並據以產生縮放時序控制訊號CS_S ，以及依據該接收時序來決定N條像素線PL₁ ～PL_N 之該讀取時序並據以產生讀取時序控制訊號CS_D 。只要可依據像素資料線之輸出時序與影像縮放比例來控制縮放電路選擇性地接收像素資料線，採用其他時序控制電路架構也是可行的。

此外，於某些實施例中，在輸出電路140依據輸出時序控制訊號CS_O 以一預定線掃描頻率逐一輸出M條像素資料線LZ₁ ～LZ_M 的情形下，影像感測陣列110另可依據讀取時序控制訊號CS_D 及/或重置時序控制訊號CS_R 來存取不同於N條像素線PL₁ ～PL_N 的至少一條像素線，以提昇影像品質。進一步的說明如下。

請連同第1圖來參閱第4圖。第4圖為第1圖所示之影像感測陣列110之一實作範例的示意圖。於此實作範例中，影像感測陣列410所具有之複數條像素線可包含（但不限於）位於一暗像素區（dark pixel region）412之X條暗像素線PLB₁ ～PLB_X （X為大於1之正整數）、位於一主動像素區（active pixel region）414之Y條像素線PLF₁ ～PLF_Y （Y為大於1之正整數），以及位於一邊界像素區416之P1條像素線PLA_1,1 ～PLA_1,P1 （P1為正整數）與P2條像素線PLA_2,1 ～PLA_2,P2 （P2為正整數）。暗像素區412可用於黑色準位校正，主動像素區414可用於進行光電轉換（photoelectric conversion）以產生顯示畫面所需之影像資料，而邊界像素區416可用於影像邊界的處理。此外，Y條像素線PLF₁ ～PLF_Y 之中每一條像素線可包含Z個像素（Z為大於1之正整數），而N條像素線PL₁ ～PL_N 則是為Y條像素線PLF₁ ～PLF_Y 之中的N條像素線。

在輸出電路140依據輸出時序控制訊號CS_D 以一預定線掃描頻率逐一輸出M條像素資料線LZ₁ ～LZ_M 的情形下，影像感測陣列410可操作於該預定線掃描頻率以存取其所具有之該複數條像素線。舉例來說（但本發明不限於此），影像感測陣列410可依據讀取時序控制訊號CS_D 於時間區間T1以該預定線掃描頻率逐一讀取X條暗像素線PLB₁ ～PLB_X 、依據讀取時序控制訊號CS_D 於時間區間T2以該預定線掃描頻率逐一讀取相鄰於N條像素線PL₁ ～PL_N 的P1條像素線、依據讀取時序控制訊號CS_D 於時間區間T3（例如，包含第2圖所示之M個讀取時段TD₁ ～TD₄₈₀ ）以該預定線掃描頻率選擇性地讀取N條像素線PL₁ ～PL_N ，及/或依據讀取時序控制訊號CS_D 於時間區間T4以該預定線掃描頻率逐一讀取相鄰於N條像素線PL₁ ～PL_N 的P2條像素線。換言之，影像感測陣列410可於時間區間T1、時間區間T2與時間區間T4之至少其一中的各讀取時段一次讀取一條像素線，而於時間區間T3之中的各讀取時段選擇性地讀取一條像素線（亦即，輪流/交替讀取與不讀取N條像素線PL₁ ～PL_N ）。如此一來，影像訊號處理器120便可依據X條暗像素線PLB₁ ～PLB_X 之像素資料來進行黑色準位校正，以及依據相鄰於N條像素線PL₁ ～PL_N 的該P1條像素線與該P2條像素線之像素資料來進行影像邊界的處理。

舉例來說（但本發明不限於此），在主動像素區414的尺寸（顯示區域）對應於640行與480列之像素（640×480；Z＝640，Y＝480）、邊界像素區416的寬度對應於4個像素（P1＝P2＝P3＝P4＝4），以及影像擷取裝置100將具有320行與240列之像素的來源影像IMG_S （320×240；N=240）放大與顯示區域相符的放大影像IMG_Z （M＝480）的情形下，影像感測陣列410可採用該預定線掃描頻率來存取328×248之像素（對應於來源影像IMG_S 及邊界像素資料DB_S ），而輸出電路140可採用於相同的該預定線掃描頻率輸出488列像素資料，進而產生648×488之像素資料（對應於放大影像IMG_Z 及邊界像素資料DB_Z ），其中輸出電路140可基於該預定線掃描頻率逐一輸出相鄰於N條像素線PL₁ ～PL_N 之該P1條像素線與該P2條像素線所對應的像素資料。換言之，放大影像IMG_Z 所對應之邊界像素資料線的個數（亦即，P1+P2）可等於來源影像IMG_S 所對應之邊界像素資料線的個數。

於某些實施例中，影像感測陣列410可依據重置時序控制訊號CS_R 以該預定線掃描頻率逐一重置N條像素線PL₁ ～PL_N 與該複數條像素線之中不同於N條像素線PL₁ ～PL_N 的（M−N）條像素線。舉例來說，該（M−N）條像素線之中的每一條像素線均可包含位於主動像素區410之中的至少一像素。換言之，該（M−N）條像素線可以是Y條像素線PLF₁ ～PLF_Y 中剩餘（Y−N）條像素線之中的（M−N）條像素線。於另一例子中，在影像感測陣列410可依據重置時序控制訊號CS_R 逐一重置X條暗像素線PLB₁ ～PLB_X 、相鄰於N條像素線PL₁ ～PL_N 的該P1條像素線，及/或相鄰於N條像素線PL₁ ～PL_N 的該P2條像素線。

值得注意的是，影像感測陣列410讀取（或重置）暗像素區412、主動像素區414及邊界像素區416的順序可依實際設計需求來決定。舉例來說（但本發明不限於此），感測時序產生器152可致使影像感測陣列410依序讀取X條暗像素線PLB₁ ～PLB_X 、相鄰於N條像素線PL₁ ～PL_N 的該P1條像素線、N條像素線PL₁ ～PL_N 以及相鄰於N條像素線PL₁ ～PL_N 的該P2條像素線。此外，第4圖所示之像素區結構係僅供說明之需，並非用來作為本發明的限制。換言之，採用其他像素結構也是可行的。

再者，如上所述，第1圖所示之影像感測陣列110所具有之N條像素線PL₁ ～PL_N 的讀取時序及/或重置時序可依據N條像素資料線LS₁ ～LS_N 的接收時序來決定。為了便於理解本發明的技術特徵，以下係以一實作範例來說明第1圖所示之縮放時序產生器154決定接收時序的細節。值得注意的是，只要是一時序產生器可控制一縮放電路於M個接收時段（分別對應於M條像素資料線LZ₁ ～LZ_M 之該輸出時序中的M個輸出時段）中的各接收時段選擇性地接收一像素資料線，採用其他電路結構來實作出縮放時序產生器154也是可行的。請連同第1圖來參閱第5圖與第6圖。第5圖為第1圖所示之縮放時序產生器154之一實作範例的示意圖，而第6圖為第5圖所示之縮放時序產生器554決定接收時序的一實施例的示意圖。為了方便說明，以下以具有384條像素資料線之來源影像IMG_S 被放大為具有480條像素資料線之放大影像IMG_Z ，而縮放比例SF等於4/5為例來說明之。然而，本發明並不以此為限。

縮放時序產生器554可包含（但不限於）一相加器562、一比較器563、一相減器565、一多工器566以及一延遲電路568。在影像感測陣列110讀取像素線LS₁ 之前，一中繼值ACC可等於1/2，而一進位值CAV可等於0。當進入像素資料線LZ₁ 之一輸出時段（諸如第2圖所示之輸出時段TO₁ ）所對應的一接收時段（諸如第2圖所示之接收時段TS₁ ）時，延遲電路568可將所接收之中繼值ACC（1/2）輸出以作為相加器562之一輸入值IPV。接下來，相加器562可將中繼值ACC與縮放比例SF相加以產生一相加結果SR（13/10），而相減器565則可將相加結果SR減去一預定值PDV（1）以產生一相減結果DR（3/10）。由於相加結果SR大於預定值PDV，比較器563可將進位值CAV更新為1，使得多工器566可選取相減器565之一輸出（相減結果DR）以作為多工器566之輸出（中繼值ACC）。請注意，當進位值CAV等於1時，縮放時序產生器554所產生之縮放時序控制訊號CS_S （例如，具有一高訊號準位）可致使縮放電路130接收像素資料線LS₁ 。亦即，在輸出線為像素資料線LZ₁ 的情形下，輸入線為像素資料線LS₁ 。

於接續該接收時段的另一接收時段中（諸如第2圖所示之接收時段TS₂ ），延遲電路568可將該接收時段之中所產生的中繼值ACC輸出，以將目前所輸出之中繼值ACC作為相加器562之輸入值IPV，進而更新輸入值IPV。也就是說，延遲電路568可先將所接收之中繼值ACC延遲一個像素資料線輸出時段，再將所接收之中繼值ACC輸出至相加器562。如此一來，縮放時序產生器554便可決定縮放比例SF為4/5的放大情境下相對應的接收時序。舉例來說，輸出電路140所輸出之5條像素資料線LZ₄ ～LZ₈ 可來自縮放電路130所接收之4條像素資料線LS₃ ～LS₆ 。

於一設計變化中，縮放時序產生器554也可採用其他電路架構來實施。舉例來說（但本發明不限於此），相加器562與比較器563可由一處理電路560來實施，其中處理電路560可於一接收時段（N條像素資料線LS₁ ～LS_N 之接收時序中的一接收時段）接收輸入值IPV、將輸入值IPV與縮放比例SF相加以產生相加結果SR，以及將相加結果SR與預定值PDV（例如1）作比較以產生縮放時序控制訊號CS_S 。當相加結果SR大於或等於預定值PDV時（例如，進位值CAV為1），縮放電路130可依據縮放時序控制訊號CS_S 接收N條像素資料線LS₁ ～LS_N 之其一。當相加結果SR小於預定值PDV時（例如，進位值CAV為0），縮放電路130可依據縮放時序控制訊號CS_S 不接收任一像素資料線。

於另一個例子中，相減器565與多工器566可由一處理電路564來實施，其中處理電路564耦接於處理電路560與延遲電路568之間。當相加結果SR大於或等於預定值PDV時（例如，進位值CAV為1），處理電路564可將相加結果SR減去預定值PDV以產生相減結果DR，並將相減結果DR作為中繼值ACC。當相加結果SR小於預定值PDV時（例如，進位值CAV為0），處理電路564可將相加結果SR作為中繼值ACC。

此外，中繼值ACC的初始值及/或預定值PDV可依實際設計需求來決定之。簡言之，只要是一縮放時序產生器（或一時序控制電路）可依據M條像素資料線LZ₁ ～LZ_M 之輸出時序與縮放比例SF來決定各接收時段（或各輸出時段）所對應之縮放時序控制訊號CS_S 之訊號準位（諸如進位值CAV），並據以決定N條像素資料線LS₁ ～LS_N 之接收時序以及縮放時序控制訊號CS_S ，設計上相關的變化均遵循本發明的精神。

請連同第1圖來參閱第7圖。第7圖繪示了第1圖所示之影像擷取裝置100所產生之一放大影像幀所涉及之控制時序之一實施例的示意圖。於此實施例中，輸出電路140可產生一垂直同步訊號V_SYNC 及一水平同步訊號H_SYNC 、依據垂直同步訊號V_SYNC 來準備輸出該放大影像幀（諸如放大影像IMG_Z 之一影像幀），以及依據水平同步訊號H_SYNC 來準備輸出像素資料線（諸如M條像素資料線LZ₁ ～LZ_M ）。因此，於輸出時序TG_O 之顯示線有效時段（display line valid period）T_DIS 中，輸出電路140可依據輸出時序控制訊號CS_O 以一預定線掃描頻率逐一將M條像素資料線LZ₁ ～LZ_M 輸出至一顯示元件，其中該預定線掃描頻率可對應於水平同步訊號H_SYNC 的頻率。換言之，輸出電路140可於顯示線有效時間T_DIS 所包含之M個輸出時段（諸如第3圖所示之複數個輸出時段TO₁ ～TO₄₈₀ ）分別輸出M條像素資料線LZ₁ ～LZ_M 。

縮放時序產生器154可依據輸出時序TG_O 來決定接收時序TG_S ，使得縮放電路130可依據縮放時序控制訊號CS_S 於接收時序TG_S 之各接收時段中選擇性地接收一像素資料線。也就是說，於接收時序TG_S 之中分別對應於該M個輸出時段的M個接收時段中（諸如第3圖所示之複數個接收時段TS₁ ～TS₄₈₀ ），縮放電路130可於該M個接收時段之中的N個接收時段分別接收N條像素資料線LS₁ ～LS_N ，以及可於該M個接收時段之中的（M−N）個接收時段不接收N條像素資料線LS₁ ～LS_N 。舉例來說（但本發明不限於此），縮放時序產生器154可採用第5圖所示之電路結構來決定一接收時段是否接收一像素資料線，進而決定接收時序TG_S 以及相對應之縮放時序控制訊號CS_S 。值得注意的是，於此實施例中，縮放電路130可依據縮放時序控制訊號CS_S 於一時間點開始接收N條像素資料線LS₁ ～LS_N ，而該時間點係為開始輸出M條像素資料線LZ₁ ～LZ_M 之時間點往前一處理時間T_PROC 。

在決定出接收時序TG_S 之後，感測時序產生器152可依據接收時序TG_S 來決定讀取時序TG_D （或影像訊號處理器120所輸出之資料線的輸出時序）及重置時序TG_R 。因此，影像感測陣列110可依據讀取時序控制訊號CS_D 於各讀取時段中選擇性地讀取一像素線，以及依據重置時序控制訊號CS_R 於各重置時段中選擇性地重置N條像素線PL₁ ～PL_N 的其中之一，其中影像感測陣列110可依據重置時序控制訊號CS_R 於一時間點重置一像素線，而該時間點係為開始讀出該像素線的時間點往前一預定曝光時間T_EX 。具體地說，於讀取時序TG_D 之讀出線有效時段（readout line valid period）T_RDD 中（對應於該M個接收時段之M個讀取時段；諸如第3圖所示之480個讀取時段TD₁ ～TD₄₈₀ ），影像感測陣列110可依據讀取時序控制訊號CS_D 於該M個讀取時段之中的N個讀取時段分別讀取N條像素線PL₁ ～PL_N ，以及於該M個讀取時段之中的（M−N）個讀取時段不讀取N條像素線PL₁ ～PL_N 。於重置時序TG_R 之重置線有效時段（reset line valid period）T_RST 中（對應於該M個讀取時段之M個重置時段），影像感測陣列110可依據重置時序控制訊號CS_R 於該M個重置時段之中的N個重置時段分別重置N條像素線PL₁ ～PL_N ，以及於該M個重置時段之中的（M−N）個重置時段（以斜線區域表示）分別重置該複數條像素線之中不同於N條像素線PL₁ ～PL_N 的（M−N）條像素線（諸如包含位於主動像素區之像素的像素線）。

於某些實施例中，於讀取時序TG_D 之中不同於讀出線有效時段T_RDD 的其他時間區間中，影像感測陣列110可依據讀取時序控制訊號CS_D 來讀取N條像素線PL₁ ～PL_N 以外的至少一像素線。舉例來說（但本發明不限於此），於讀取時序TG_D 中不同於該M個讀取時段的複數個讀取時段之中（諸如於讀出線有效時段T_RDD 之前的暗讀出線有效時段（dark readout line valid period）T_RDB ），影像感測陣列110可依據讀取時序控制訊號CS_D 以該預定線掃描頻率逐一讀取不同於N條像素線PL₁ ～PL_N 的複數條暗像素線（諸如第4圖所示之X條暗像素線PLB₁ ～PLB_X ）。於另一例子中，於讀取時序TG_D 中不同於該M個讀取時段的P個讀取時段之中（諸如於讀出線有效時段T_RDD 之前的額外讀出線有效時段T_RDA ；P為正整數），影像感測陣列110可依據讀取時序控制訊號CS_D 以該預定線掃描頻率逐一讀取相鄰於N條像素線PL₁ ～PL_N 的P條像素線（諸如第4圖所示之相鄰於N條像素線PL₁ ～PL_N 的該P1條像素線及/或該P2條像素線）。

相似地，於某些實施例中，影像感測陣列110可依據重置時序控制訊號CS_R 來重置N條像素線PL₁ ～PL_N 以外的至少一像素線。舉例來說（但本發明不限於此），於重置時序TG_R 之暗重置線有效時段（dark reset line valid period）T_RSB 中，影像感測陣列110可依據重置時序控制訊號CS_R 以該預定線掃描頻率逐一重置該複數條暗像素線。於另一例子中，於重置時序TG_R 之中的額外重置線有效時段T_RSA 中，影像感測陣列110可依據重置時序控制訊號CS_R 以該預定線掃描頻率逐一重置相鄰於N條像素線PL₁ ～PL_N 的該P條像素線。

由於熟習技藝者經由閱讀第1圖～第6圖的相關說明之後，應可了解第7圖所示之控制時序的相關細節，故進一步的說明在此便不再贅述。

本發明所提供之影像擷取機制可簡單歸納於第8圖。第8圖為本發明用於影像放大的影像擷取方法的一實施例的流程圖。假若所得到的結果實質上大致相同，則步驟不一定要依照第8圖所示之次序來執行。將其他步驟安插於其中也是可行的。為了方便說明，第8圖所示之影像擷取方法係搭配第1圖所示之影像擷取裝置100來說明。然而，這並非用來作為本發明的限制。第8圖所示之影像擷取方法可簡單歸納如下。

步驟810：依據一輸出時序以及來源影像IMG_S 與放大影像IMG_Z 之間的縮放比例SF，決定縮放電路130接收來源影像IMG_S 之N條像素資料線LS₁ ～LS_N 之一接收時序，其中放大影像IMG_Z 包含M條像素資料線LZ₁ ～LZ_M ，其係依據該輸出時序逐一輸出。

步驟820：依據該接收時序來決定影像感測陣列110之複數條像素線中N條像素線PL₁ ～PL_N 之一讀取時序。

步驟830：依據該讀取時序產生讀取時序控制訊號CS_D ，以及依據讀取時序控制訊號CS_D 逐一讀取N條像素線PL₁ ～PL_N 以擷取N條像素資料線LS₁ ～LS_N 。

步驟840：依據該接收時序產生縮放時序控制訊號CS_S ，利用縮放電路130依據縮放時序控制訊號CS_S 逐一接收N條像素資料線LS₁ ～LS_N ，以及依據縮放比例SF來將N條像素資料線LS₁ ～LS_N 放大為M條像素資料線LZ₁ ～LZ_M 。

於步驟830中，影像感測陣列110可依據讀取時序控制訊號CS_D 於各讀取時段中選擇性地讀取一像素線。於步驟840中，縮放電路130可依據縮放時序控制訊號CS_S 於該接收時序之各接收時段中選擇性地接收一像素資料線。

於某些實施例中，本發明所提供之影像擷取方法另可依據該接收時序來決定影像感測陣列110之該複數條像素線的重置時序TG_R 而據以產生重置時序控制訊號CS_R ，以及依據重置時序控制訊號CS_R 以該預定線掃描頻率逐一重置N條像素線PL₁ ～PL_N 與該複數條像素線之中不同於N條像素線PL₁ ～PL_N 的（M−N）條像素線。由於熟習技藝者經由閱讀第1圖～第7圖的相關說明之後，應可了解第8圖所示之影像擷取方法中每一步驟的操作細節，故進一步的說明在此便不再贅述。

綜上所述，本發明所提供之影像擷取機制可控制縮放電路之像素資料線接收時序以及影像感測陣列之讀取/重置時序，使得影像感測陣列與輸出電路可採用於相同的線掃描頻率。因此，當應用至任意放大比例（scaling ratio）的即時影像處理時（例如，於視訊顯示器正在顯示視訊畫面的時候，執行即時的放大與平移操作），本發明所提供之影像擷取機制可提供良好的影像品質而無需額外的儲存空間。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧影像擷取裝置 110、410‧‧‧影像感測陣列 120‧‧‧影像訊號處理器 130‧‧‧縮放電路 140‧‧‧輸出電路 150‧‧‧時序控制電路 152‧‧‧感測時序產生器 154‧‧‧縮放時序產生器 156‧‧‧輸出時序產生器 412‧‧‧暗像素區 414‧‧‧主動像素區 416‧‧‧邊界像素區 554‧‧‧縮放時序產生器 560、564‧‧‧處理電路 562‧‧‧相加器 563‧‧‧比較器 565‧‧‧相減器 566‧‧‧多工器 568‧‧‧延遲電路 810、820、830、840‧‧‧步驟 PL₁～PL_N、PL₁～PL₄₈₀、PL_J-1、PL_J、PLF₁～PLF_Y、PLA_1,1～PLA_1,P1、PLA_2,1～PLA_2,P2‧‧‧像素線 PLB₁～PLB_X‧‧‧暗像素線 LS₁～LS_N、LS₁～LS₂₄₀、LZ₁～LZ_M、LZ₁～LZ₄₈₀、LZ_J-1、LZ_J‧‧‧像素資料線 IMG_S‧‧‧來源影像 IMG_Z‧‧‧放大影像 SF‧‧‧縮放比例 CS_R‧‧‧重置時序控制訊號 CS_D‧‧‧讀取時序控制訊號 CS_S‧‧‧縮放時序控制訊號 CS_O‧‧‧輸出時序控制訊號 INF_S‧‧‧接收時序資訊 INF_O‧‧‧輸出時序資訊 V_SYNC‧‧‧垂直同步訊號 H_SYNC‧‧‧水平同步訊號 TG_R‧‧‧重置時序 TG_D‧‧‧讀取時序 TG_S‧‧‧接收時序 TG_O‧‧‧輸出時序 TR₁～TR₈‧‧‧重置時段 TD₁～TD₄₈₀‧‧‧讀取時段 TS₁～TS₄₈‧‧‧接收時段 TO₁～TO₄₈₀‧‧‧輸出時段 T_EX‧‧‧預定曝光時間 T1、T2、T3、T4‧‧‧時間區間 DB_S、DB_Z‧‧‧邊界像素資料 IPV‧‧‧輸入值 PDV‧‧‧預定值 ACC‧‧‧中繼值 CAV‧‧‧進位值 DR‧‧‧相減結果 SR‧‧‧相加結果 T_PROC‧‧‧處理時間 T_DIS‧‧‧顯示線有效時段 T_RDB‧‧‧暗讀出線有效時段 T_RDA‧‧‧額外讀出線有效時段 T_RDD‧‧‧讀出線有效時段 T_RSB‧‧‧暗重置線有效時段 T_RSA‧‧‧額外重置線有效時段 T_RST‧‧‧重置線有效時段

第1圖為本發明影像擷取裝置之一實施例的功能方塊示意圖。第2圖為第1圖所示之來源影像放大為放大影像的一實施例的示意圖。第3圖為第2圖所示之影像放大操作所涉及之控制時序的一實施例的時序圖。第4圖為第1圖所示之影像感測陣列之一實作範例的示意圖。第5圖為第1圖所示之縮放時序產生器之一實作範例的示意圖。第6圖為第5圖所示之縮放時序產生器決定接收時序的一實施例的示意圖。第7圖繪示了第1圖所示之影像擷取裝置所產生之一放大影像幀所涉及之控制時序之一實施例的示意圖。第8圖為本發明用於影像放大的影像擷取方法的一實施例的流程圖。

100‧‧‧影像擷取裝置

110‧‧‧影像感測陣列

120‧‧‧影像訊號處理器

130‧‧‧縮放電路

140‧‧‧輸出電路

150‧‧‧時序控制電路

152‧‧‧感測時序產生器

154‧‧‧縮放時序產生器

156‧‧‧輸出時序產生器

PL₁~PL_N‧‧‧像素線

LS₁~LS_N、LZ₁~LZ_M‧‧‧像素資料線

IMG_S‧‧‧來源影像

IMG_Z‧‧‧放大影像

SF‧‧‧縮放比例

CS_R‧‧‧重置時序控制訊號

CS_D‧‧‧讀取時序控制訊號

CS_S‧‧‧縮放時序控制訊號

CS_O‧‧‧輸出時序控制訊號

INF_S‧‧‧接收時序資訊

INF_O‧‧‧輸出時序資訊

Claims

一種影像擷取裝置，包含：一影像感測陣列，具有複數條像素線，用以依據一讀取時序控制訊號逐一讀取該複數條像素線之中的N條像素線，以擷取一來源影像之N條像素資料線，其中N為正整數；一縮放電路，耦接於該影像感測陣列，用以接收一縮放時序控制訊號、依據該縮放時序控制訊號逐一接收該來源影像之該N條像素資料線，以及依據一縮放比例來放大該來源影像以產生具有M條像素資料線之一放大影像，其中M為大於N之正整數；一輸出電路，耦接於該縮放電路，用以依據一輸出時序控制訊號逐一輸出該放大影像之該M條像素資料線；以及一時序控制電路，耦接於該輸出電路、該縮放電路與該影像感測陣列，用以依據一輸出時序來產生該輸出時序控制訊號、依據該輸出時序與該縮放比例來決定該N條像素資料線之一接收時序並據以產生該縮放時序控制訊號，以及依據該接收時序來決定該N條像素線之一讀取時序並據以產生該讀取時序控制訊號。
如申請專利範圍第1項所述之影像擷取裝置，其中該輸出電路係於該輸出時序之中的M個輸出時段分別輸出該M條像素資料線；以及於該接收時序之中分別對應於該M個輸出時段的M個接收時段中，該縮放電路係依據該縮放時序控制訊號於各接收時段中選擇性地接收一像素資料線，以於該M個接收時段之中的N個接收時段分別接收該N條像素資料線，以及於該M個接收時段之中的（M−N）個接收時段不接收該N條像素資料線。
如申請專利範圍第2項所述之影像擷取裝置，其中於該讀取時序之中分別對應於該M個接收時段的M個讀取時段中，該影像感測陣列係依據該讀取時序控制訊號於各讀取時段中選擇性地讀取一像素線，以於該M個讀取時段之中的N個讀取時段分別讀取該N條像素線，以及於該M個讀取時段之中的（M−N）個讀取時段不讀取該N條像素線。
如申請專利範圍第3項所述之影像擷取裝置，其中該時序控制電路另依據該接收時序來決定該複數條像素線之一重置時序並據以產生一重置時序控制訊號；以及於該重置時序之中分別對應於該M個讀取時段的M個重置時段中，該影像感測陣列係依據該重置時序控制訊號於各重置時段中選擇性地重置該N條像素線的其中之一，以於該M個重置時段之中的N個重置時段分別重置該N條像素線，以及於該M個重置時段之中的（M−N）個重置時段分別重置該複數條像素線之中不同於該N條像素線的（M−N）條像素線。
如申請專利範圍第4項所述之影像擷取裝置，其中該影像感測陣列包含一主動像素區，該主動像素區用以進行光電轉換，以及該（M−N）條像素線之中的每一條像素線均包含位於該主動像素區之中的至少一像素。
如申請專利範圍第4項所述之影像擷取裝置，其中該輸出電路係依據該輸出時序控制訊號以一預定線掃描頻率逐一輸出該M條像素資料線；以及該影像感測陣列係依據該重置時序控制訊號以該預定線掃描頻率逐一重置該N條像素線與該（M−N）條像素線。
如申請專利範圍第3項所述之影像擷取裝置，其中該輸出電路係依據該輸出時序控制訊號以一預定線掃描頻率逐一輸出該M條像素資料線；該影像感測陣列之該複數條像素線包含不同於該N條像素線的複數條暗像素線；以及於該讀取時序之中不同於該M個讀取時段的複數個讀取時段中，該影像感測陣列係依據該讀取時序控制訊號以該預定線掃描頻率逐一讀取該複數條暗像素線。
如申請專利範圍第3項所述之影像擷取裝置，其中該輸出電路係依據該輸出時序控制訊號以一預定線掃描頻率逐一輸出該M條像素資料線；以及於該讀取時序之中不同於該M個讀取時段的P個讀取時段中，該影像感測陣列係依據該讀取時序控制訊號以該預定線掃描頻率逐一讀取該複數條像素線之中相鄰於該N條像素線的P條像素線，而P為正整數。
如申請專利範圍第1項所述之影像擷取裝置，其中該輸出電路係依據該輸出時序控制訊號以一預定線掃描頻率逐一輸出該M條像素資料線；以及該影像感測陣列係操作於該預定線掃描頻率以存取該複數條像素線。
如申請專利範圍第9項所述之影像擷取裝置，其中該時序控制電路另依據該接收時序來決定該複數條像素線之一重置時序並據以產生一重置時序控制訊號；以及該影像感測陣列係依據該重置時序控制訊號以該預定線掃描頻率逐一重置該N條像素線與該複數條像素線之中不同於該N條像素線的（M−N）條像素線。
如申請專利範圍第10項所述之影像擷取裝置，其中該影像感測陣列包含一主動像素區，該主動像素區用以進行光電轉換，以及該（M−N）條像素線之中的每一條像素線均包含位於該主動像素區之中的至少一像素。
如申請專利範圍第9項所述之影像擷取裝置，其中該影像感測陣列之該複數條像素線包含不同於該N條像素線的複數條暗像素線，以及該影像感測陣列另依據該讀取時序控制訊號以該預定線掃描頻率逐一讀取該複數條暗像素線。
如申請專利範圍第9項所述之影像擷取裝置，其中該影像感測陣列另依據該讀取時序控制訊號以該預定線掃描頻率逐一讀取該複數條影像線之中相鄰於該N條像素線的P條像素線，而P為正整數。
如申請專利範圍第2項所述之影像擷取裝置，其中該時序控制電路包含：一第一處理電路，用以於一接收時段接收一輸入值，將該輸入值與該縮放比例相加以產生一相加結果，以及將該相加結果與一預定值作比較以產生該縮放時序控制訊號，其中當該相加結果大於或等於該預定值時，該縮放電路會依據該縮放時序控制訊號接收該N條像素資料線的其中之一，以及當該相加結果小於該預定值時，該縮放電路會依據該縮放時序控制訊號不接收任一像素資料線；一延遲電路，耦接於該第一處理電路，用以於該接收時段接收一中繼值，以及於接續該接收時段的另一接收時段輸出該中繼值以作為該輸入值；以及一第二處理電路，耦接於該第一處理電路與該延遲電路之間，用以提供該中繼值，其中當該相加結果大於或等於該預定值時，該第二處理電路係將該相加結果減去該預定值以產生一相減結果，以及將該相減結果作為該中繼值；以及當該相加結果小於該預定值時，該第二處理電路係將該相加結果作為該中繼值。
如申請專利範圍第1項所述之影像擷取裝置，其中該時序控制電路包含：一輸出時序產生器，耦接於該輸出電路，用以依據該輸出時序來產生該輸出時序控制訊號；一縮放時序產生器，耦接於該輸出時序產生器與該縮放電路，用以依據該輸出時序與該縮放比例來決定該接收時序，並據以產生該縮放時序控制訊號；以及一感測時序產生器，耦接於該縮放時序產生器與該影像感測陣列，用以依據該接收時序來決定該讀取時序，並據以產生該讀取時序控制訊號。
一種用於影像放大的影像擷取方法，包含有下列步驟：依據一輸出時序以及一來源影像與一放大影像之間的一縮放比例，決定一縮放電路接收該來源影像之N條像素資料線的一接收時序，其中該放大影像包含M條像素資料線，該M條像素資料線係依據該輸出時序逐一輸出，N為正整數，M為大於N之正整數；依據該接收時序來決定一影像感測陣列之複數條像素線中N條像素線的一讀取時序；依據該讀取時序來產生一讀取時序控制訊號，以及依據該讀取時序控制訊號逐一讀取該N條像素線以擷取該N條像素資料線；以及依據該接收時序來產生一縮放時序控制訊號，利用該縮放電路依據該縮放時序控制訊號逐一接收該N條像素資料線，以及依據該縮放比例來將該N條像素資料線放大為該M條像素資料線。
如申請專利範圍第16項所述之影像擷取方法，其中該M條像素資料線係於該輸出時序之中的M個輸出時段逐一輸出；以及依據該縮放時序控制訊號逐一接收該N條像素資料線的步驟包含：於該接收時序之中分別對應於該M個輸出時段的M個接收時段中，依據該縮放時序控制訊號於各接收時段中選擇性地接收一像素資料線，以於該M個接收時段之中的N個接收時段分別接收該N條像素資料線，以及於該M個接收時段之中的（M−N）個接收時段不接收該N條像素資料線。
如申請專利範圍第17項所述之影像擷取方法，其中依據該讀取時序控制訊號逐一讀取該N條像素線以擷取該N條像素資料線的步驟包含：於該讀取時序之中分別對應於該M個接收時段的M個讀取時段中，依據該讀取時序控制訊號於各讀取時段中選擇性地讀取一像素線，以於該M個讀取時段之中的N個讀取時段分別讀取該N條像素線，以及於該M個讀取時段之中的（M−N）個讀取時段不讀取該N條像素線。
如申請專利範圍第18項所述之影像擷取方法，另包含以下步驟：依據該接收時序來決定該複數條像素線之一重置時序，並據以產生一重置時序控制訊號；以及於該重置時序之中分別對應於該M個讀取時段的M個重置時段中，依據該重置時序控制訊號於各重置時段中選擇性地重置該N條像素線的其中之一，以於該M個重置時段之中的N個重置時段分別重置該N條像素線，以及於該M個重置時段之中的（M−N）個重置時段分別重置該複數條像素線之中不同於該N條像素線的（M−N）條像素線。
如申請專利範圍第16項所述之影像擷取方法，其中該M條像素資料線係以一預定線掃描頻率逐一輸出，以及該影像感測陣列係操作於該預定線掃描頻率以存取該複數條像素線。