TWI689087B - 利用自然氧化層形成具有通道結構的三維記憶體件的方法 - Google Patents

利用自然氧化層形成具有通道結構的三維記憶體件的方法 Download PDF

Info

Publication number
TWI689087B
TWI689087B TW107140954A TW107140954A TWI689087B TW I689087 B TWI689087 B TW I689087B TW 107140954 A TW107140954 A TW 107140954A TW 107140954 A TW107140954 A TW 107140954A TW I689087 B TWI689087 B TW I689087B
Authority
TW
Taiwan
Prior art keywords
layer
natural oxide
dielectric
oxide layer
forming
Prior art date
Application number
TW107140954A
Other languages
English (en)
Other versions
TW202015223A (zh
Inventor
王啟光
靳磊
劉紅濤
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI689087B publication Critical patent/TWI689087B/zh
Publication of TW202015223A publication Critical patent/TW202015223A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公開了具有帶有自然氧化層的通道結構的三維記憶體件及其形成方法的實施例。示例公開了一種用於形成三維記憶體件的方法。在基底上形成介電質堆疊層。基底上的介電質堆疊層包括交錯的第一介電質層和第二介電質層。形成垂直延伸穿過介電質堆疊層的開口。沿著開口的側壁形成自然氧化層。自然氧化層包括至少一些第一介電質層的自然氧化物。將沉積氧化層、儲存層、穿隧層和半導體通道按此順序相繼形成在自然氧化層之上並沿著所述開口的側壁。透過用導體層替換介電質堆疊層中的第一介電質層，形成包括交錯的導體層和第二介電質層的儲存堆疊層。

Description

利用自然氧化層形成具有通道結構的三維記憶體件的方法
本公開的實施例涉及三維(3D)記憶體件及其製造方法。
透過改進製程技術、電路設計、程式設計演算法和製造製程，將平面儲存單元縮放到更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高。結果，平面儲存單元的儲存密度接近上限。
3D記憶體架構可以解決平面儲存單元中的密度限制。3D記憶體架構包括儲存陣列和用於控制進出儲存陣列的信號的周邊設備。
本文公開了具有帶有自然氧化層的通道結構的3D記憶體件及其形成方法的實施例。
在一個示例中，公開了一種用於形成3D記憶體件的方法。在基底上形成介電質堆疊層。基底上的介電質堆疊層包括交錯的第一介電質層和第二介 電質層。形成垂直延伸穿過介電質堆疊層的開口。沿著開口的側壁形成自然氧化層。自然氧化層包括至少一些第一介電質層的自然氧化物。沉積氧化層、儲存層、穿隧層和半導體通道按此順序相繼形成在自然氧化層之上並沿著開口的側壁。透過用導體層替換介電質堆疊層中的第一介電質層，形成包括交錯的導體層和第二介電質層的儲存堆疊層。
在另一示例中，公開了一種用於形成3D記憶體件的方法。在基底上形成包括交錯的第一介電質層和第二介電質層的介電質堆疊層。形成垂直延伸穿過介電質堆疊層的開口。沿著開口的側壁形成自然氧化層。自然氧化層包括至少一些第一介電質層的自然氧化物。儲存層、穿隧層和半導體通道按此順序相繼形成在自然氧化層之上並沿著開口的側壁。透過用導體層替換介電質堆疊層中的第一介電質層來形成包括交錯的導體層和第二介電質層的儲存堆疊層。
在又一示例中，3D記憶體件包括基底、設置在基底上並包括交錯的導體層和介電質層的儲存堆疊層、以及垂直延伸穿過儲存堆疊層的通道結構。通道結構包括鄰接交錯的導體層和介電質層的自然氧化層。
100、101:3D記憶體件
102、202:基底
104、240:儲存堆疊層
106:介電質層
108:導體層
110、111:NAND記憶體串
112A、112B、201、201A、201B:通道結構
114:半導體插塞
116:通道插塞
118、212:絕緣層
120、220:儲存膜
122、222:沉積氧化層
124、224:儲存層
126、226:穿隧層
128、228:自然氧化層
130、230:阻障層
132、232:半導體通道
134、234:覆蓋層
204:介電質堆疊層
206:第二介電質層
208:第一介電質層
210:通道孔
214:矽插塞
236:橫向凹陷
238:導體層
300、400:方法
302~312、402~412:步驟
X、Y:軸
併入本文中並且構成說明書的部分的附圖示出了本公開的實施例，並且與說明書一起進一步用來對本公開的原理進行解釋，並且使相關領域技術人員能夠實施和使用本公開。
圖1A示出了根據本公開的一些實施例的具有帶有自然氧化層的通道結構的示例 性3D記憶體件的橫截面。
圖1B示出了根據本公開的一些實施例的具有帶有自然氧化層的通道結構的另一示例性3D記憶體件的橫截面。
圖2A-2G示出了根據本公開的一些實施例的具有帶有自然氧化層的通道結構的示例性3D記憶體件的橫截面。
圖3示出了根據本公開的一些實施例的用於形成具有帶有自然氧化層的通道結構的3D記憶體件的示例性方法的流程圖。
圖4示出了根據本公開的一些實施例的用於形成具有帶有自然氧化層的通道結構的3D記憶體件的另一示例性方法的流程圖。
將參考附圖來描述本公開的實施例。
儘管對具體配置和佈置進行了討論，但應當理解，這只是出於示例性目的而進行的。相關領域中的技術人員將認識到，可以使用其它配置和佈置而不脫離本公開的精神和範圍。對相關領域的技術人員顯而易見的是，本公開還可以用於多種其它應用中。
要指出的是，在說明書中提到“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等指示所述的實施例可以包括特定特徵、結構或特性，但未必每個實施例都包括該特定特徵、結構或特性。此外，這樣的短語未必是指同一個實施例。另外，在結合實施例描述特定特徵、結構或特性時，結合其它實施例(無論是否明確描述)實現這種特徵、結構或特性應在相關領域技術人員的知識範圍內。
通常，可以至少部分從上下文中的使用來理解術語。例如，至少部分取決於上下文，本文中使用的術語“一個或複數個”可以用於描述單數意義的特徵、結構或特性，或者可以用於描述複數意義的特徵、結構或特性的組合。類似地，至少部分取決於上下文，諸如“一”或“所述”的術語可以被理解為傳達單數使用或傳達複數使用。另外，術語“基於”可以被理解為不一定旨在傳達一組排他性的因素，而是可以替代地，至少部分地取決於上下文，允許存在不一定明確描述的其他因素。
應當容易理解，本公開中的“在…上”、“在…之上”和“在…上方”的含義應當以最寬方式被解讀，以使得“在…上”不僅表示“直接在”某物“上”而且還包括在某物“上”且其間有居間特徵或層的含義，並且“在…之上”或“在…上方”不僅表示“在”某物“之上”或“上方”的含義，而且還可以包括其“在”某物“之上”或“上方”且其間沒有居間特徵或層(即，直接在某物上)的含義。
此外，諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或複數個元件或特徵的關係，如在附圖中示出的。空間相關術語旨在涵蓋除了在附圖所描繪的取向之外的在設備使用或操作中的不同取向。設備可以以另外的方式被定向(旋轉90度或在其它取向)，並且本文中使用的空間相關描述詞可以類似地被相應解釋。
如本文中使用的，術語“基底”是指向其上增加後續材料的材料。 可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括寬範圍的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。
如本文中使用的，術語“層”是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或複數個層，和/或可以在其上、其上方和/或其下方具有一個或複數個層。層可以包括複數個層。例如，互連層可以包括一個或複數個導體和接觸層(其中形成互連線和/或通孔觸點)和一個或複數個介電質層。
如本文使用的，術語“標稱/標稱地”是指在生產或過程的設計階段期間設置的針對部件或過程操作的特性或參數的期望或目標值，以及高於和/或低於期望值的值的範圍。值的範圍可能是由於製造過程或容限中的輕微變化導致的。如本文使用的，術語“大約”指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“大約”可以指示給定量的值，其例如在值的10%-30%(例如，值的±10%、±20%或±30%)內變化。
如本文所使用的，術語“3D記憶體件”指的是在橫向取向的基底上 具有垂直取向的儲存單元電晶體串(在本文中稱為“記憶體串”，例如NAND記憶體串)使得記憶體串相對於基底在垂直方向上延伸的半導體元件。如本文所使用的，術語“垂直/垂直地”意味著標稱上正交於基底的橫向表面。
在一些3D記憶體件(例如3D NAND記憶體件)中，儲存膜通常為複合介電質層，其包括氧化矽穿隧層、氮化矽電荷捕獲層和氧化矽阻障層。阻障層可以防止電子從閘極注入，調節通道電場，並抑制電荷損失，從而提高程式設計速度、簡化深度和元件可靠性。阻障層通常由氧化矽或高介電常數(高k)介電質(例如氧化鋁(Al2O3))製成。
在現有的3D NAND記憶體件中，在蝕刻穿過介電質堆疊層(例如，包括交錯的氧化矽層和氮化矽層)以形成通道孔之後，使用共形薄膜沉積製程(例如化學氣相沉積(CVD)或原子層沉積(ALD))沿著每個通道孔的側壁沉積阻障層。然而，在後面的閘極替換製程期間，特別是當使用濕式蝕刻去除介電質堆疊層中的氮化矽層時，蝕刻劑不可避免地蝕刻部分阻障層，導致阻障層的損壞並損害3D NAND記憶體件的性能。
根據本公開的各種實施例提供了一種有效的結構和方法，用於使用自然氧化層保護3D記憶體件的儲存膜中的阻障層免受在後續閘極替換製程期間的損壞。在一些實施例中，氮化矽層的鄰接通道孔側壁的部分在沉積儲存膜之前被氧化以形成自然氧化物。自然氧化層可以用作保護層，使得阻障層可以保持完整，只要在後續的閘極替換製程期間自然氧化層未被蝕刻劑完全蝕刻。根據本公開的各種實施例，可以將自然氧化層的厚度控制到不同程度，使得自然氧化層可以是阻障層的一部分或者自身用作阻障層。
圖1A示出了根據本公開的一些實施例的具有帶有自然氧化層128的通道結構112A的示例性3D記憶體件100的橫截面。3D記憶體件100可包括基底102，基底102可包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、矽覆絕緣層(SOI)、鍺覆絕緣層(GOI)、或任何其他合適的材料。在一些實施例中，基底102是減薄的基底(例如，半導體層)，其透過研磨、蝕刻、化學機械拋光(CMP)或其任何組合而減薄。注意，x和y軸包括在圖1A中以進一步示出3D記憶體件100中的元件的空間關係。3D記憶體件100的基底102包括在x方向(即，橫向方向)上橫向延伸的兩個橫向表面(例如，頂表面和底表面)。如本文所使用的，一個元件(例如，層或元件)是否在3D記憶體件(例如，3D記憶體件100)的另一元件(例如，層或元件)“上”、“之上”或“之下”是在基底在y方向上位於3D記憶體件的最低部平面中時、相對於3D記憶體件的基底(例如，基底102)在y方向(即，垂直方向)上所確定的。在整個本公開中均採用用於描述空間關係的相同概念。
3D記憶體件100可以是單片3D記憶體件的一部分。術語“單片”意指3D記憶體件的元件(例如，周邊元件和儲存陣列元件)形成在單個基底上。對於單片3D記憶體件，由於周邊元件處理和儲存陣列元件處理的迴旋，製造遇到額外的限制。例如，儲存陣列元件(例如，NAND記憶體串)的製造受到與已經形成或將要形成在同一基底上的周邊元件相關聯的熱預算的約束。
可替換地，3D記憶體件100可以是非單片3D記憶體件的部分，其中元件(例如，周邊元件和儲存陣列元件)可以在不同的基底上單獨形成，然後例如以面對面的方式鍵合。在一些實施例中，儲存陣列元件基底(例如，基底 102)保持為鍵合的非單片3D記憶體件的基底，並且周邊元件(例如，用於促進3D記憶體件100的操作的任何合適的數位、類比和/或混合信號周邊電路，例如頁面緩衝器、解碼器和鎖存器；未示出)被翻轉並向下朝向儲存陣列元件(例如，NAND記憶體串)以用於混合鍵合。應當理解，在一些實施例中，儲存陣列元件基底(例如，基底102)被翻轉並向下朝向周邊元件(未示出)以用於混合鍵合，使得在鍵合的非單片3D記憶體件中，儲存陣列元件位於周邊元件之上。
在一些實施例中，3D記憶體件100是NAND快閃記憶體元件，其中儲存單元以NAND記憶體串110的陣列的形式提供，每個NAND記憶體串110在基底102之上垂直延伸。儲存陣列元件可包括延伸穿過多個對的NAND記憶體串110，每個對包括介電質層106和導體層(本文稱為“導體/介電質層對”)。堆疊的導體/介電質層對在本文中也稱為“儲存堆疊層”104。儲存堆疊層104中的導體/介電質層對的數量(例如，32、64、96或128)可以設定3D記憶體件100中的儲存單元的數量。儲存堆疊層104中的導體層108和介電質層106可以在垂直方向上交替。換句話說，除了儲存堆疊層104中的頂部和底部的相應層之外，每個導體層108可以在兩側與兩個介電質層106鄰接，並且每個介電質層106可以在兩側與兩個導體層108鄰接。導體層108可各自具有相同的厚度或具有不同的厚度。類似地，介電質層106可各自具有相同的厚度或具有不同的厚度。導體層108可包括導電材料，包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、摻雜矽、矽化物或其任何組合。介電質層106可包括介電質材料，包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。在一些實施例中，絕緣層118形成在基底102和儲存堆疊層104之間，並且包括介電質材料，例如氧化矽。
如圖1A所示，NAND記憶體串110可包括垂直延伸穿過儲存堆疊層 104的通道結構112A。通道結構112A可包括填充有半導體材料的通道孔(例如，作為半導體通道132，在右側的放大視圖中示出)和介電質材料(例如，作為儲存膜120，在右側的放大視圖中示出)。在一些實施例中，半導體通道132包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，儲存膜120是複合層，包括穿隧層126、儲存層124(也稱為“電荷捕獲層”)和阻障層130。通道結構112A的剩餘空間可以是部分或者完全填充有包括介電質材料(例如氧化矽)的覆蓋層134。通道結構112A可以具有圓柱形狀(例如，柱形)。根據一些實施例，覆蓋層134、半導體通道132、穿隧層126、儲存層124和阻障層130按此順序從柱的中心朝向外表面徑向佈置。穿隧層126可包括氧化矽、氮氧化矽或其任何組合。儲存層124可包括氮化矽、氮氧化矽、矽或其任何組合。
如圖1A所示，通道結構112A的阻障層130可以是複合層，包括(i)鄰接儲存堆疊層104的交錯的導體層108和介電質層106的自然氧化層128，以及(ii)與自然氧化層128接觸的沉積氧化層122(在自然氧化層128和儲存層124之間)。在一些實施例中，自然氧化層128包括由導體層108替換的介電質層(例如，氮化矽層)中的部分介電質層的自然氧化物和介電質層106(例如，氧化矽層)中的與通道結構112A的側壁鄰接的部分介電質層。也就是說，通道結構112A中的自然氧化層128不與儲存層124接觸，因為它與沉積氧化層122一起形成阻障層130。
如下面詳細描述的，自然氧化層128可以以任何合適的方式形成，例如透過熱氧化或濕化學氧化(例如，使用含有臭氧的化學物質)。與可以透過使用薄膜沉積製程將氧化物(例如，氧化矽)沉積到結構的表面上而形成的沉積氧化層122相比，自然氧化層128是結構的自身氧化物。應當理解，當自然氧化 層128和沉積氧化層122包括相同的氧化物材料(例如氧化矽)時，取決於形成自然氧化層128和沉積氧化層122的具體製程，可能難以辨別在自然氧化層128和沉積氧化層122之間的界面。在其中透過熱氧化形成自然氧化層128的一些實施例中，相比沉積氧化層122，自然氧化層128具有較高品質(例如，較高的密度和/或較高的介電質強度)，具有更清潔的界面(例如，界面處較少的懸空鍵)。
在其中介電質層106包括氧化矽並且由導體層108替換的介電質層包括氮化矽的一些實施例中，自然氧化層128包括氧化矽，其來自介電質層106中的部分和氮化矽層的自然氧化物這兩者。應理解，取決於氧化過程(例如，從自然氧化物中去除氮原子和離子的程度)，自然氧化物可以完全是氧化矽，完全是氮氧化矽，以及氧化矽和氮氧化矽的混合物。結果，在一些實施例中，自然氧化層128包括氧化矽和氮氧化矽。沉積氧化層122可包括與自然氧化層128相同的氧化物材料或不同的氧化物材料。例如，沉積氧化層122可包括氧化矽、氮氧化矽、高k介電質或其任何組合。
在一些實施例中，自然氧化層128的厚度在約0.5奈米(nm)和約5nm之間，例如在0.5nm和5nm之間(例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個定義的任何範圍)。在一些實施例中，自然氧化層128的厚度在約0.5nm和約3nm之間，例如在0.5nm和3nm之間。在一些實施例中，自然氧化層128的厚度為約1nm，例如1nm。在一些實施例中，自然氧化層128和沉積氧化層122的組合厚度(即，阻障層130的厚度)在約4nm和約8nm之間，例如在4nm和8nm之間。因此，沉積氧化層的厚度可以等於或小於約7.5nm。
在一些實施例中，儲存堆疊層104中的導體層108(每個是字線的一部分)用作NAND記憶體串110中的儲存單元的閘極導體。導體層108可包括複數個NAND儲存單元的複數個控制閘極，並且可以作為在儲存堆疊層104的邊緣處結束(例如，在儲存堆疊層104的階梯結構中)的字線橫向延伸。在一些實施例中，NAND記憶體串110中的儲存單元電晶體包括由鎢製成的閘極導體(即，導體層108的鄰接通道結構112A的部分)、包括鈦/氮化鈦(Ti/TiN)或鉭/氮化鉭(Ta/TaN)的黏附層(未示出)、由高k介電質材料製成的閘極介電質層(未示出)、以及包括多晶矽的通道結構112A。
在一些實施例中，NAND記憶體串110還包括位於NAND記憶體串110的下部(例如，在下端)的半導體插塞114。如本文所使用的，當基底102位於3D記憶體件100的最低部平面時，元件(例如，NAND記憶體串110)的“上端”是在y方向上遠離基底102的端部，並且元件(例如，NAND記憶體串110)的“下端”是在y方向上更靠近基底102的端部。半導體插塞114可包括半導體材料，例如矽，其以任何合適的方向從基底102磊晶生長。應當理解，在一些實施例中，半導體插塞114包括單晶矽，與基底102的材料相同。換句話說，半導體插塞114可以包括與基底102的材料相同的磊晶生長的半導體層。在一些實施例中，半導體插塞114的一部分在基底102的頂表面之上並與半導體通道132接觸。半導體插塞114可以用作由NAND記憶體串110的源極選擇閘控制的通道。
在一些實施例中，NAND記憶體串110還包括位於NAND記憶體串110的上部(例如，在上端)的通道插塞116。通道插塞116可以與半導體通道132的上端接觸。通道插塞116可包括半導體材料(例如，多晶矽)或導電材料(例如，金屬)。在一些實施例中，通道插塞116包括填充有Ti/TiN或Ta/TaN作為黏附層和 鎢作為導體的開口。透過在3D記憶體件100的製造期間覆蓋通道結構112A的上端，通道插塞116可以用作蝕刻停止層以防止蝕刻填充在通道結構112A中的介電質，例如氧化矽和氮化矽。在一些實施例中，通道插塞116還用作NAND記憶體串110的汲極。
圖1B示出了根據本公開的一些實施例的具有帶有自然氧化層128的通道結構112B的另一示例性3D記憶體件101的橫截面。類似於上面在圖1A中描述的3D記憶體件100，3D記憶體件101表示具有帶有自然氧化層的通道結構的3D記憶體件的示例。與上面在圖1A中描述的自然氧化層128和沉積氧化層122一起形成阻障層130的3D記憶體件100不同，圖1B中的3D記憶體件101中的通道結構112B不包括沉積氧化層作為阻障層130的一部分，使得自然氧化層128自身變成3D記憶體件101的阻障層。應理解，在3D記憶體件100和101兩者中的類似結構的細節(例如，材料、製造製程、功能等)以下不再重複。
如圖1B所示，NAND記憶體串111可包括垂直延伸穿過儲存堆疊層104的通道結構112B。通道結構112B可包括填充有半導體材料的通道孔(例如，作為半導體通道132，在右側的放大視圖中示出)和介電質材料(例如，作為儲存膜120，在右側的放大視圖中示出)。在一些實施例中，半導體通道132包括矽，例如非晶矽、多晶矽或單晶矽。在一些實施例中，儲存膜120是包括穿隧層126、儲存層124(也稱為“電荷捕獲層”)和阻障層(自然氧化層128)的複合層。通道結構112B的剩餘空間可以是部分或完全填充有包括介電質材料(例如氧化矽)的覆蓋層134。通道結構112B可以具有圓柱形狀(例如，柱形)。根據一些實施例，覆蓋層134、半導體通道132、穿隧層126、儲存層124和阻障層128按此順序從柱的中心朝向外表面徑向佈置。穿隧層126可包括氧化矽、氮氧化矽或其 任何組合。儲存層124可包括氮化矽、氮氧化矽、矽或其任何組合。
如圖1B所示，通道結構112B的阻障層可以是自然氧化層128，其鄰接儲存堆疊層104的交錯的導體層108和介電質層106並與儲存層124接觸(在儲存堆疊層104和儲存層124之間)。在其中儲存層124包括氮化矽層或氮氧化矽層的一些實施例中，自然氧化層128與氮化矽層或氮氧化矽層接觸。在一些實施例中，自然氧化層128包括由導體層108替換的介電質層(例如，氮化矽層)中的部分介電質層的自然氧化物和介電質層106(例如，氧化矽層)中的與通道結構112B的側壁鄰接的部分介電質層。在其中介電質層106包括氧化矽並且由導體層108替換的介電質層包括氮化矽的一些實施例中，自然氧化層128包括氧化矽，其來自介電質層106中的部分和氮化矽層的自然氧化物這兩者。應理解，取決於氧化過程(例如，從自然氧化物中去除氮原子和離子的程度)，自然氧化物可以完全是氧化矽，完全是氮氧化矽，以及氧化矽和氮氧化矽的混合物。結果，在一些實施例中，自然氧化層128包括氧化矽和氮氧化矽。
在一些實施例中，自然氧化層128的厚度(即，阻障層的厚度)在約4nm和約8nm之間，例如在4nm和8nm之間(例如，4nm、4.5nm、5nm、5.5nm、6nm、6.5nm、7nm、7.5nm、8nm、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個定義的任何範圍)。在一些實施例中，由於通道結構112B中的阻障層僅包括自然氧化層128，通道結構112B中的自然氧化層128的厚度大於通道結構112A中的自然氧化層128的厚度。例如，自然氧化層128的厚度在約5nm和約8nm之間，例如在5nm和8nm之間。在一些實施例中，自然氧化層128的厚度為約6nm，例如6nm。
圖2A-2G示出了根據本公開的一些實施例的用於形成具有帶有自然氧化層的通道結構的3D記憶體件的示例性製造製程。圖3示出了根據本公開的一些實施例的用於形成具有帶有自然氧化層的通道結構的3D記憶體件的示例性方法300的流程圖。圖4示出了根據本公開的一些實施例的用於形成具有帶有自然氧化層的通道結構的3D記憶體件的另一示例性方法400的流程圖。圖2A-2G和3-4中示出的3D記憶體件的示例包括圖1A-1B中所示的3D記憶體件100和101。將一起描述圖2A-2G和3-4。應當理解，方法300和400中示出的步驟不是窮舉的，並且可以在任何所示步驟之前、之後或之間執行其他步驟。此外，一些步驟可以同時執行，或者以與圖3-4中所示不同的循序執行。
參考圖3，方法300開始於步驟302，其中在基底上形成介電質堆疊層。類似地，參照圖4，方法400開始於步驟402，其中在基底上形成介電質堆疊層。基底可以是矽基底。介電質堆疊層可包括交錯的第一介電質層和第二介電質層。在一些實施例中，每個第一介電質層包括氮化矽，並且每個第二介電質層包括氧化矽。
參考圖2A，在矽基底202上形成包括交錯的第一介電質層208和第二介電質層206的介電質堆疊層204。在一些實施例中，透過在形成介電質堆疊層204之前在矽基底202上沉積介電質材料(例如氧化矽)或熱氧化，在介電質堆疊層204和矽基底202之間形成絕緣層212。第一介電質層208和第二介電質層206可以交替地沉積在矽基底202上以形成介電質堆疊層204。在一些實施例中，每個第二介電質層206包括氧化矽層，並且每個第一介電質層208(也稱為“犧牲層”)包括氮化矽層。介電質堆疊層204可以透過一種或多種薄膜沉積製程形成，該薄膜沉積製程包括但不限於CVD、PVD、ALD或其任何組合。
方法300前進到步驟304，如圖3所示，其中形成垂直延伸穿過介電質堆疊層的開口。類似地，方法400前進到步驟404，如圖4中所示，其中形成垂直延伸穿過介電質堆疊層的開口。
如圖2A所示，通道孔210形成為垂直延伸穿過介電質堆疊層204。在一些實施例中，複數個通道孔210穿過介電質堆疊層204形成，使得每個通道孔210成為用於在後續製程中生長單個NAND記憶體串的位置。在一些實施例中，用於形成通道孔210的製造製程包括濕式蝕刻和/或乾式蝕刻，例如深度離子反應蝕刻(DRIE)。在一些實施例中，通道孔210進一步延伸穿過矽基底202的頂部。穿過介電質堆疊層204的蝕刻製程可以不停止在矽基底202的頂表面處並且可以繼續蝕刻矽基底202的部分。在一些實施例中，在蝕刻穿過介電質堆疊層204之後，使用單獨的蝕刻製程來蝕刻矽基底202的部分。
方法300前進到步驟306，如圖3所示，其中半導體插塞形成在開口的下部。類似地，方法400前進到步驟406，如圖4所示，其中半導體插塞形成在開口的下部。半導體插塞可以在第一開口的下部從基底磊晶生長。在一些實施例中，半導體插塞是磊晶生長的矽插塞。
如圖2A所示，矽插塞214可以透過用在任何合適的方向(例如，從底表面和/或側表面)從矽基底202磊晶生長的單晶矽填充通道孔210的下部來形成。磊晶生長矽插塞214的製造製程可包括但不限於氣相磊晶(VPE)、液相磊晶(LPE)、分子束磊晶(MPE)或其任何組合。
方法300前進到步驟308，如圖3所示，其中沿開口的側壁形成自然氧化層。自然氧化層包括至少一些第一介電質層的自然氧化物。在一些實施例中，為了形成自然氧化層，第一介電質層的鄰接開口側壁的部分被氧化以變成自然氧化物。可以透過熱氧化或濕化學氧化形成自然氧化層。在一些實施例中，自然氧化層的厚度在約0.5nm和約5nm之間，例如約1nm。自然氧化層可包括第二介電質層的鄰接開口側壁的部分。
類似地，方法400前進到步驟408，如圖4所示，其中沿開口的側壁形成自然氧化層。自然氧化層包括至少一些第一介電質層的自然氧化物。在一些實施例中，為了形成自然氧化層，第一介電質層的鄰接開口側壁的部分被氧化以變成自然氧化物。可以透過熱氧化或濕化學氧化形成自然氧化層。在一些實施例中，自然氧化層的厚度在約4nm和約8nm之間，例如約6nm。自然氧化層可包括第二介電質層的鄰接開口側壁的部分。
如圖2B所示，沿通道孔210的側壁形成自然氧化層228。在一些實施例中，自然氧化層228完全覆蓋通道孔210的側壁。自然氧化層228的厚度可在約0.5nm和約5nm之間，例如0.5nm和5nm之間(例如，0.5nm、1nm、1.5nm、2nm、2.5nm、3nm、3.5nm、4nm、4.5nm、5nm、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個定義的任何範圍)。在一些實施例中，自然氧化層228的厚度在約0.5nm和約3nm之間，例如在0.5nm和3nm之間。在一些實施例中，自然氧化層228的厚度為約1nm，例如1nm。在不同的示例中，自然氧化層228的厚度可以在約4nm和約8nm之間，例如在4nm和8nm之間(例如，4nm、4.5nm、5nm、5.5nm、6nm、6.5nm、7nm、7.5nm、8nm、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個定義的任何範圍)。在一些實 施例中，自然氧化層228的厚度在約5nm和約8nm之間，例如在5nm和8nm之間。在一些實施例中，自然氧化層228的厚度為約6nm，例如6nm。自然氧化層228的不同厚度範圍可用於不同的示例中，例如，在如以下詳細描述的圖2D和圖2E中。
可以透過氧化通道孔210的側壁(包括第一介電質層208的左側部分)以形成厚度在上述範圍內的自然氧化物來形成自然氧化層228。在一些實施例中，第一介電質層208的與通道孔210的側壁鄰接的部分的自然氧化物透過熱氧化製程被氧化。使用分子氧作為氧化劑的乾氧化或使用水蒸氣作為氧化劑的濕氧化可以用於在例如不大於約850℃的溫度下形成自然氧化物。在一些實施例中，熱氧化在約500℃和約850℃之間進行，例如在500℃和850℃之間(例如，500℃、550℃、600℃、650℃、700℃，750℃、800℃，850℃、由下端通過任何這些值限定的任何範圍、或處於由這些值中的任何兩個定義的任何範圍)。在一些實施例中，熱氧化在約700℃，例如700℃下進行。由於熱氧化物包含從介電質堆疊層204消耗的矽和從環境提供的氧，自然氧化層228可以向右生長到介電質堆疊層204中並且向左生長到介電質堆疊層204之外，導致部分自然氧化層厚度位於通道孔210的原始側壁表面之上，並且部分自然氧化層厚度位於介電質堆疊層204內部。所得到的自然氧化層的厚度可以透過熱氧化溫度和/或時間來控制。
在一些實施例中，第一介電質層208的與通道孔210的側壁鄰接的部分的自然氧化物透過濕化學氧化製程被氧化。包括臭氧的濕化學物質可用於氧化第一介電質層208的鄰接通道孔210的側壁的部分以形成自然氧化物。在一些實施例中，濕化學物質是氫氟酸和臭氧(例如FOM)的混合物。例如，氫氟酸在超純水中的濃度為49%。所得到的自然氧化層的厚度可以透過濕化學成分、 溫度和/或時間來控制。應當理解，自然氧化層228可以使用任何其他合適的製程(例如原位蒸汽發生(ISSG)製程，其使用氧氣和氫氣以蒸汽的形式產生水)來形成。
在一些實施例中，第一介電質層208包括氮化矽，並且第二介電質層206包括氧化矽。第一介電質層208中的氮化矽的氧化可以產生氮氧化矽，其可以與氧化矽一起保留在自然氧化層228中，或者使用任何合適的製程從自然氧化層228中部分地或完全地去除。儘管如此，自然氧化層228可包括來自第二介電質層206的氧化矽和/或第一介電質層208的自然氧化物。
方法300前進到步驟310，如圖3所示，其中將阻障層、儲存層、穿隧層和半導體通道按此順序相繼形成在自然氧化層之上並沿著開口的側壁。在一些實施例中，為了形成阻障層，在自然氧化層之上沉積氧化矽層。可以透過ALD沉積氧化矽層。
如圖2C中所示，沉積氧化層222形成在自然氧化層228之上。在一些實施例中，沉積氧化層222沿著介電質堆疊層204的側壁的整個深度完全覆蓋自然氧化層228(如圖2A所示)。包括沉積氧化層222和自然氧化層228的複合層可以成為3D記憶體件的阻障層230。因為在該示例中的阻障層230是具有沉積氧化層222的複合層，所以自然氧化層228的厚度可以在相對低的範圍內，例如在約0.5nm和約5nm之間，如上面詳細描述的。在一些實施例中，自然氧化層228和沉積氧化層222的組合厚度(即，阻障層230的厚度)在約4nm和約8nm之間，例如在4nm和8nm之間。沉積氧化層的厚度可以等於或小於約7.5nm。沉積氧化層222可以透過使用一種或多種共形薄膜沉積製程(例如ALD和CVD)沉積氧化物材 料(例如氧化矽)的共形層來形成，其厚度在上述範圍內。在一些實施例中，透過ALD沉積氧化矽層以在自然氧化層228之上形成沉積氧化層222。
如圖2D所示，沿通道孔210的側壁形成儲存膜220(包括阻障層230、儲存層224和穿隧層226)(如圖2C所示)。可以使用一種或多種薄膜沉積製程(例如ALD、CVD、PVD、任何其他合適的製程或其任何組合)，將儲存層224(例如，氮化矽層或氮氧化矽層)和穿隧層226(例如，氧化矽層)按此順序相繼沉積在阻障層230的沉積氧化層222之上。在一些實施例中，儲存膜220可以完全覆蓋通道孔210的側壁。如圖2D所示，使用一種或多種薄膜沉積製程，例如CVD、PVD、ALD、電鍍、化學鍍或其任何組合，在儲存膜220的穿隧層226之上形成半導體通道232。在一些實施例中，半導體通道232包括多晶矽。如圖2D所示，使用一種或多種薄膜沉積製程，例如CVD、PVD、ALD、電鍍、化學鍍或其任何組合，在通道孔210中形成覆蓋層234，例如氧化矽層，以完全或部分地填充通道孔210的剩餘空間。因此形成包括阻障層230(具有自然氧化層228和沉積氧化層222)、儲存層224、穿隧層226、半導體通道232和覆蓋層234的通道結構201A，如圖2所示。自然氧化層228可以是通道結構201A的與介電質堆疊層204的交錯的介電質層206和208接觸的最外層。
參考圖4，在不同的示例中，方法400前進到步驟410，如圖4所示，其中將儲存層、穿隧層和半導體通道按此順序相繼形成在自然氧化層之上並沿著開口的側壁。在一些實施例中，為了形成儲存層，在自然氧化層之上沉積氮化矽層或氮氧化矽層。
如圖2E所示，自然氧化層228單獨成為阻障層。因為該示例中的阻障 層230僅包括自然氧化層228而沒有沉積氧化層，所以自然氧化層228的厚度可以在相對高的範圍內，例如在約4nm和約8nm之間，如上面詳細描述的。儲存膜220(包括阻障層228、儲存層224和穿隧層226)沿通道孔210的側壁形成(如圖2C所示)。可以使用一種或多種薄膜沉積製程，例如ALD、CVD、PVD、任何其他合適的製程或其任何組合，將儲存層224(例如，氮化矽層或氮氧化矽層)和穿隧層226(例如，氧化矽層)按此順序相繼沉積在自然氧化層228之上。在一些實施例中，氮化矽層或氮氧化矽層沉積在自然氧化層228之上作為儲存層224。在一些實施例中，儲存膜220可以完全覆蓋通道孔210的側壁。
如圖2E所示，使用一種或多種薄膜沉積製程，例如CVD、PVD、ALD、電鍍、化學鍍或其任何組合，在儲存膜220的穿隧層226之上形成半導體通道232。在一些實施例中，半導體通道232包括多晶矽。如圖2E所示，使用一種或多種薄膜沉積製程，例如CVD、PVD、ALD、電鍍、化學鍍或其任何組合，在通道孔210中形成覆蓋層234，例如氧化矽層，以完全或部分地填充通道孔210的剩餘空間。由此形成包括阻障層228(即，自然氧化層228)、儲存層224、穿隧層226、半導體通道232和覆蓋層234的通道結構201B，如圖2E所示。自然氧化層228可以是通道結構201B的與介電質堆疊層204的交錯的介電質層206和208接觸的最外層。
方法300前進到步驟312，如圖3所示，透過閘極替換形成儲存堆疊層。類似地，方法400前進到步驟412，如圖4所示，透過閘極替換形成儲存堆疊層。儲存堆疊層包括交錯的導體層和第二介電質層，並且透過用導體層替換介電質堆疊層中的第一介電質層來形成。在一些實施例中，為了形成儲存堆疊層，可以穿過介電質堆疊層形成縫隙開口(例如，閘縫隙)，可以透過穿過縫隙開口 施加蝕刻劑來蝕刻介電質堆疊層中的第一介電質層以形成複數個橫向凹陷，並且可以將導體層沉積在橫向凹陷中。在一些實施例中，在形成儲存堆疊層時，蝕刻介電質堆疊層的第一介電質層直到被自然氧化層停止。
如圖2F所示，透過例如濕式蝕刻去除第一介電質層208(例如，氧化矽層，如圖2D或圖2E所示)，以在第二介電質層206之間形成複數個橫向凹陷236。在一些實施例中，穿過縫隙開口(未示出)施加蝕刻劑(例如，磷酸)以相對第二介電質層206的氧化矽而選擇性地蝕刻第一介電質層208的氮化矽。第一介電質層208的蝕刻可以在橫向方向上被自然氧化層228停止以防止對通道結構201的進一步損壞。即，在去除第一介電質層208期間，自然氧化層228可以用作蝕刻停止層。可以理解，用於去除第一介電質層208的蝕刻劑可以仍然在一定程度上蝕刻自然氧化層228。在一個示例中，在具有或不具有沉積氧化層222的情況下，在蝕刻第一介電質層208之後可以減小自然氧化層228的厚度，但仍然存在於所得到的3D記憶體件中。在另一示例中，自然氧化層228在蝕刻第一介電質層208之後可被完全去除，在所得到的3D記憶體件中僅留下沉積氧化層222作為阻障層。在任何情況下，自然氧化層228均可用於控制所得到的3D記憶體件中的阻障層的厚度。
如圖2G所示，使用一種或多種薄膜沉積製程(例如CVD、PVD、ALD、電鍍、化學鍍或其任何組合)沉積導體層238(例如，鎢層)以填充橫向凹陷236(圖2F中所示)。因此，儲存堆疊層240可以用交錯的導體層238和介電質層206形成。導體層238可以與最外層通道結構201(例如，阻障層的自然氧化層228)接觸。應理解儘管圖2F-2G中的通道結構201包括沉積氧化層222和自然氧化層228，但應理解在一些實施例中通道結構201包括僅沉積氧化層222(因為 在閘極替換製程期間已完全去除自然氧化層228)或僅自然氧化層228(例如，如圖2E中的通道結構201B的示例中那樣)。
根據本公開的一個方面，公開了一種用於形成3D記憶體件的方法。在基底上形成介電質堆疊層。介電質堆疊層包括基底上的交錯的第一介電質層和第二介電質層。形成垂直延伸穿過介電質堆疊層的開口。沿著開口的側壁形成自然氧化層。自然氧化層包括至少一些第一介電質層的自然氧化物。將沉積氧化層、儲存層、穿隧層和半導體通道按此順序相繼形成在自然氧化層之上並沿著開口的側壁。透過用導體層替換介電質堆疊層中的第一介電質層來形成包括交錯的導體層和第二介電質層的儲存堆疊層。
在一些實施例中，為了形成自然氧化層，第一介電質層的鄰接開口側壁的部分被氧化。在一些實施例中，自然氧化層透過熱氧化形成。根據一些實施例，熱氧化的溫度不高於約850℃。在一些實施例中，自然氧化層透過濕化學氧化形成。
在一些實施例中，自然氧化層包括第二介電質層的鄰接開口側壁的部分。
在一些實施例中，自然氧化層的厚度在約0.5nm和約5nm之間。自然氧化層的厚度可為約1nm。
在一些實施例中，每個第一介電質層包括氮化矽，並且每個第二介電質層包括氧化矽。
在一些實施例中，沉積氧化層和自然氧化層形成阻障層。在一些實施例中，沉積氧化層由ALD形成。
在一些實施例中，蝕刻第一介電質層直到被自然氧化層停止，以形成儲存堆疊層。
在一些實施例中，在形成自然氧化層之前，在開口的下部形成半導體插塞。
根據本公開的另一方面，公開了一種用於形成3D記憶體件的方法。在基底上形成包括交錯的第一介電質層和第二介電質層的介電質堆疊層。形成垂直延伸穿過介電質堆疊層的開口。沿著開口的側壁形成自然氧化層。自然氧化層包括至少一些第一介電質層的自然氧化物。將儲存層、穿隧層和半導體通道按此順序相繼形成在自然氧化層之上並沿著開口的側壁。透過用導體層替換介電質堆疊層中的第一介電質層來形成包括交錯的導體層和第二介電質層的儲存堆疊層。
在一些實施例中，第一介電質層的鄰接開口側壁的部分被氧化以變成自然氧化物，以形成自然氧化層。在一些實施例中，自然氧化層透過熱氧化形成。根據一些實施例，熱氧化的溫度不高於約850℃。在一些實施例中，自然氧化層透過濕化學氧化形成。
在一些實施例中，自然氧化層包括第二介電質層的鄰接開口側壁的 部分。在一些實施例中，自然氧化層的厚度在約4nm和約8nm之間。
在一些實施例中，每個第一介電質層包括氮化矽，並且每個第二介電質層包括氧化矽。
在一些實施例中，在自然氧化層之上沉積氮化矽層或氮氧化矽層，以形成儲存層。
在一些實施例中，蝕刻第一介電質層直到被自然氧化層停止，以形成儲存堆疊層。
在一些實施例中，在形成自然氧化層之前，在開口的下部形成半導體插塞。
根據本公開的又一個方面，一種3D記憶體件包括基底、設置在基底上並包括交錯的導體層和介電質層的儲存堆疊層、以及垂直延伸穿過儲存堆疊層的通道結構。通道結構包括鄰接交錯的導體層和介電質層的自然氧化層。
在一些實施例中，自然氧化層的厚度在約0.5nm和約5nm之間。在一些實施例中，自然氧化層的厚度為約1nm。根據一些實施例，通道結構還包括與自然氧化層接觸的沉積氧化層。
在一些實施例中，自然氧化層的厚度在約4nm和約8nm之間。
在一些實施例中，通道結構還包括與自然氧化層接觸的氮化矽層或氮氧化矽層。
對特定實施例的上述說明因此將揭示本公開的一般性質，使得他人能夠透過運用本領域技術範圍內的知識容易地對這種特定實施例進行修改和/或調整以用於各種應用，而不需要過度實驗，且不脫離本公開的一般概念。因此，基於本文呈現的教導和指導，這種調整和修改旨在處於所公開的實施例的等同物的含義和範圍內。應當理解，本文中的措辭或術語是用於說明的目的，而不是為了進行限制，從而本說明書的術語或措辭將由技術人員按照所述教導和指導進行解釋。
上文已經借助於功能構建塊描述了本公開的實施例，功能構建塊例示了指定功能及其關係的實施方式。在本文中出於方便描述的目的任意地定義了這些功能構建塊的邊界。可以定義替代的邊界，只要適當執行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所設想的本公開的一個或複數個示例性實施例，但未必是所有示例性實施例，並且因此，並非旨在透過任何方式限制本公開和所附權利要求。
本公開的廣度和範圍不應受任何上述示例性實施例的限制，並且應當僅根據所附權利要求書及其等同物來進行限定。
100:3D記憶體件
102:基底
104:儲存堆疊層
106:介電質層
108:導體層
110:NAND記憶體串
112A:通道結構
114:半導體插塞
116:通道插塞
118:絕緣層
120:儲存膜
122:沉積氧化層
124:儲存層
126:穿隧層
128:自然氧化層
130:阻障層
132:半導體通道
134:覆蓋層
X、Y:軸

Claims (17)

  1. 一種用於形成三維(3D)記憶體件的方法，包括：在基底上形成包括交錯的第一介電質層和第二介電質層的介電質堆疊層；形成垂直延伸穿過所述介電質堆疊層的開口；沿著所述開口的側壁形成自然氧化層，所述自然氧化層包括至少一些所述第一介電質層的自然氧化物；以及將沉積氧化層、儲存層、穿隧層和半導體通道按此順序相繼形成在所述自然氧化層之上並沿著所述開口的側壁；以及透過用導體層替換所述介電質堆疊層中的所述第一介電質層，形成包括交錯的所述導體層和所述第二介電質層的儲存堆疊層。
  2. 如請求項1所述的方法，其中形成所述自然氧化層包括氧化所述第一介電質層的鄰接所述開口的側壁的部分以變成所述自然氧化物。
  3. 如請求項2所述的方法，其中所述自然氧化層透過熱氧化形成。
  4. 如請求項3所述的方法，其中所述熱氧化的溫度不大於850℃。
  5. 如請求項2所述的方法，其中所述自然氧化層透過濕化學氧化形成。
  6. 如請求項1所述的方法，其中所述自然氧化層包括所述第二介電質層的鄰接所述開口的側壁的部分。
  7. 如請求項1所述的方法，其中所述自然氧化層的厚度在0.5nm和5nm之間。
  8. 如請求項7所述的方法，其中所述自然氧化層的厚度為1nm。
  9. 如請求項1所述的方法，其中每個所述第一介電質層包括氮化矽，並且每個所述第二介電質層包括氧化矽。
  10. 如請求項1所述的方法，其中所述沉積氧化層和所述自然氧化層形成阻障層。
  11. 如請求項1所述的方法，其中所述沉積氧化層透過原子層沉積(ALD)形成。
  12. 如請求項1所述的方法，其中形成所述儲存堆疊層包括蝕刻所述第一介電質層直到被所述自然氧化層停止。
  13. 一種用於形成三維(3D)記憶體件的方法，包括：在基底上形成包括交錯的第一介電質層和第二介電質層的介電質堆疊層；形成垂直延伸穿過所述介電質堆疊層的開口；沿著所述開口的側壁形成自然氧化層，所述自然氧化層包括至少一些所述第一介電質層的自然氧化物；將儲存層、穿隧層和半導體通道按此順序相繼形成在所述自然氧化層之上並沿著所述開口的側壁；以及 透過用導體層替換所述介電質堆疊層中的所述第一介電質層，形成包括交錯的所述導體層和所述第二介電質層的儲存堆疊層。
  14. 如請求項13所述的方法，其中形成所述自然氧化層包括氧化所述第一介電質層的鄰接所述開口的側壁的部分以變成所述自然氧化物。
  15. 如請求項13所述的方法，其中所述自然氧化層包括所述第二介電質層的鄰接所述開口的側壁的部分。
  16. 如請求項13所述的方法，其中所述自然氧化層的厚度在4nm和8nm之間。
  17. 如請求項13所述的方法，其中形成所述儲存層包括在所述自然氧化層之上沉積氮化矽層或氮氧化矽層。
TW107140954A 2018-10-08 2018-11-19 利用自然氧化層形成具有通道結構的三維記憶體件的方法 TWI689087B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2018/109294 WO2020073158A1 (en) 2018-10-08 2018-10-08 Methods for forming three-dimensional memory device having channel structures with native oxide layer
WOPCT/CN2018/109294 2018-10-08

Publications (2)

Publication Number Publication Date
TWI689087B true TWI689087B (zh) 2020-03-21
TW202015223A TW202015223A (zh) 2020-04-16

Family

ID=65713830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140954A TWI689087B (zh) 2018-10-08 2018-11-19 利用自然氧化層形成具有通道結構的三維記憶體件的方法

Country Status (7)

Country Link
US (1) US10854626B2 (zh)
EP (1) EP3815140B1 (zh)
JP (1) JP7224450B2 (zh)
KR (1) KR102640184B1 (zh)
CN (2) CN111341787B (zh)
TW (1) TWI689087B (zh)
WO (1) WO2020073158A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020073158A1 (en) 2018-10-08 2020-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory device having channel structures with native oxide layer
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
CN111937148B (zh) 2020-05-27 2021-04-16 长江存储科技有限责任公司 三维存储器件
US11398488B2 (en) 2020-06-05 2022-07-26 Sandisk Technologies Llc Three-dimensional memory device including through-memory-level via structures and methods of making the same
CN114730763A (zh) * 2020-06-05 2022-07-08 桑迪士克科技有限责任公司 包括贯穿存储器层级通孔结构的三维存储器器件及其制造方法
US11515317B2 (en) 2020-06-05 2022-11-29 Sandisk Technologies Llc Three-dimensional memory device including through-memory-level via structures and methods of making the same
TWI793434B (zh) * 2020-07-07 2023-02-21 大陸商長江存儲科技有限責任公司 用於形成三維記憶體元件的方法
WO2022021175A1 (en) * 2020-07-30 2022-02-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with hydrogen-rich semiconductor channels
US11715685B2 (en) 2020-10-06 2023-08-01 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20220263023A1 (en) * 2021-02-17 2022-08-18 Micron Technology, Inc. Reactor to form films on sidewalls of memory cells

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120295409A1 (en) * 2011-05-19 2012-11-22 Jumi Yun Methods of fabricating three-dimensional semiconductor memory devices
US20150171106A1 (en) * 2013-12-17 2015-06-18 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913149A (en) * 1992-12-31 1999-06-15 Micron Technology, Inc. Method for fabricating stacked layer silicon nitride for low leakage and high capacitance
EP1132057A1 (en) * 2000-03-06 2001-09-12 Unilever N.V. Toothbrush with segmented oscillating head
KR100598049B1 (ko) 2004-10-28 2006-07-07 삼성전자주식회사 멀티 비트 비휘발성 메모리 셀을 포함하는 반도체 소자 및그 제조 방법
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
JP2008258286A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 半導体装置及びその製造方法
JP5127288B2 (ja) 2007-04-24 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8026545B2 (en) * 2008-12-01 2011-09-27 Rohm Co., Ltd. Eeprom
KR20110100958A (ko) * 2010-03-05 2011-09-15 삼성전자주식회사 수직형 반도체 소자의 제조 방법
KR101660262B1 (ko) 2010-09-07 2016-09-27 삼성전자주식회사 수직형 반도체 소자의 제조 방법
CN103999200B (zh) * 2011-12-23 2016-12-28 英特尔公司 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
CN103258860A (zh) * 2012-02-16 2013-08-21 中国科学院微电子研究所 半导体存储器及其制造方法
KR102024710B1 (ko) 2013-01-11 2019-09-24 삼성전자주식회사 3차원 반도체 장치의 스트링 선택 구조
US8901677B2 (en) * 2013-03-08 2014-12-02 Intermolecular, Inc. Nucleation interface for high-k layer on germanium
KR102059525B1 (ko) 2013-03-19 2019-12-27 삼성전자주식회사 보호 패턴을 가진 수직 셀형 반도체 소자
JP2015177118A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体記憶装置及びその製造方法
KR20160004744A (ko) * 2014-07-04 2016-01-13 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치
US10020317B2 (en) 2015-08-31 2018-07-10 Cypress Semiconductor Corporation Memory device with multi-layer channel and charge trapping layer
US9935123B2 (en) * 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
CN107305896B (zh) * 2016-04-22 2019-11-26 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
KR20180033369A (ko) * 2016-09-23 2018-04-03 삼성전자주식회사 반도체 장치의 제조 방법
CN108122924B (zh) * 2016-10-31 2021-01-26 中芯国际集成电路制造(北京)有限公司 闪存器件及其制造方法
US10020314B1 (en) * 2017-03-02 2018-07-10 Sandisk Technologies Llc Forming memory cell film in stack opening
CN107591409B (zh) * 2017-08-24 2019-01-18 长江存储科技有限责任公司 一种3d nand闪存中沟道结构的制作方法
CN107527920A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
WO2020073158A1 (en) * 2018-10-08 2020-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory device having channel structures with native oxide layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120295409A1 (en) * 2011-05-19 2012-11-22 Jumi Yun Methods of fabricating three-dimensional semiconductor memory devices
US20150171106A1 (en) * 2013-12-17 2015-06-18 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2022501834A (ja) 2022-01-06
US20200111806A1 (en) 2020-04-09
CN111341787B (zh) 2021-08-27
CN111341787A (zh) 2020-06-26
EP3815140A4 (en) 2022-05-11
EP3815140A1 (en) 2021-05-05
TW202015223A (zh) 2020-04-16
KR20210028248A (ko) 2021-03-11
WO2020073158A1 (en) 2020-04-16
CN109496359A (zh) 2019-03-19
EP3815140B1 (en) 2024-02-28
US10854626B2 (en) 2020-12-01
KR102640184B1 (ko) 2024-02-22
CN109496359B (zh) 2020-04-28
JP7224450B2 (ja) 2023-02-17

Similar Documents

Publication Publication Date Title
TWI689087B (zh) 利用自然氧化層形成具有通道結構的三維記憶體件的方法
US10714493B2 (en) Semiconductor plug protected by protective dielectric layer in three-dimensional memory device and method for forming the same
US11849582B2 (en) Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same
TWI698005B (zh) 具有氮氧化矽的閘極到閘極介電質層的記憶堆疊體及其形成方法
JP7170856B2 (ja) 三次元メモリデバイスを形成するための方法、及び、半導体構造を形成するための方法
US20200335515A1 (en) Inter-deck plug in three-dimensional memory device and method for forming the same
TWI678767B (zh) 三維記憶體元件及其形成方法
TW202017160A (zh) 具有使用背面基底減薄形成的半導體插塞的三維記憶體裝置
TWI735878B (zh) 三維記憶體之高介電常數介電層及其製作方法
TW202129931A (zh) 具有增大的接頭臨界尺寸的三維記憶體元件及其形成方法