TWI686954B

TWI686954B - 薄膜電晶體陣列及其修補方法

Info

Publication number: TWI686954B
Application number: TW108100657A
Authority: TW
Inventors: 薛耀祖
Original assignee: 友達光電股份有限公司
Priority date: 2019-01-08
Filing date: 2019-01-08
Publication date: 2020-03-01
Also published as: TW202027281A

Abstract

一種薄膜電晶體(Thin-Film-Transistor，TFT)陣列，包括：第一子畫素(sub-pixel)、第一掃描線(scan line)、第二子畫素、第二掃描線、第一訊號線以及連接橋。第一子畫素包括第一電晶體，具有第一閘極、第一源極和第一汲極。第一掃描線與第一閘極電性接觸。第二子畫素包括第二電晶體，具有第二閘極、第二源極和第二汲極。第二掃描線與第二閘極電性接觸。第一訊號線分別與第一源極和第二源極電性接觸。連接橋連接第一源極和第二源極。

Description

薄膜電晶體陣列及其修補方法

本揭露書是有關於一種顯示裝置及其畫素修補方法，特別是有關於一種顯示器的薄膜電晶體(Thin-Film-Transistor，TFT)陣列及其修補方法。

顯示裝置在製作過程中，常因製程或環境不良造成薄膜電晶體、畫素電極(pixel electrode)、掃描線或訊號線的缺損，進而導致畫素損壞，需要對這些線路的缺陷進行修補。一般而言，線路缺陷的修補，係藉由雷射將缺陷線路切斷，並熔接新的線路來實現。其中，檢測與修補必須在共同電極形成之前進行。否則，雷射光束受到共同電極的阻擋，無法進行缺陷線路的切斷與熔接，可能導致信號斷路，進而使整排畫素無法接收到控制訊號，嚴重影響顯示裝置的顯示品質以及生產的良率。

因此，有需要提供一種先進的薄膜電晶體陣列及其修補方法，來解決習知技術所面臨的問題。

本說明書的一實施例揭露一種薄膜電晶體陣列，包括：第一子畫素(sub-pixel)、第一掃描線(scan line)、第二子畫素、第二掃描線、第一訊號線以及連接橋。第一子畫素包括第一電晶體，第一電晶體具有第一閘極、第一源極和第一汲極。第一掃描線與第一閘極電性接觸。第二子畫素包括第二電晶體，第二電晶體具有第二閘極、第二源極和第二汲極。第二掃描線與第二閘極電性接觸。第一訊號線分別與第一源極和第二源極電性接觸。連接橋連接第一源極和第二源極。

本說明書的另一實施例揭露一種薄膜電晶體陣列的修補方法，包括下述步驟：首先提供一個薄膜電晶體陣列，包括：第一子畫素、第一掃描線、第二子畫素、第二掃描線、第一訊號線以及連接橋。第一子畫素包括第一電晶體，第一電晶體具有第一閘極、第一源極和第一汲極。第一掃描線與第一閘極電性接觸。第二子畫素包括第二電晶體，第二電晶體具有第二閘極、第二源極和第二汲極。第二掃描線與第二閘極電性接觸。第一訊號線分別與第一源極和第二源極電性接觸。連接橋連接第一源極和第二源極。當第一缺陷發生在第一源極和第二源極之間的第一訊號線上時，切斷位於第一源極和第一缺陷之間的一部分第一訊號線，以及切斷位於第二源極和第一缺陷之間的另一部分第一訊號線。

根據上述實施例，本說明書是在提供一種薄膜電晶體陣列及其修補方法。藉由事先的線路設計，在形成子畫素之源極/汲極的製程中，額外形成一個連接橋，將耦接於同一訊號線的二個相鄰子畫素電晶體的源極電性連接。當連接此二相鄰子畫素電晶體的二源極之間的訊號線出現缺陷時，可切斷訊號線缺陷和此二源極之間的連接，使被中斷的訊號線仍可藉由連接橋和此二相鄰子畫素電晶體的耦接，繞過訊號線缺陷，並繼續向下游傳輸顯示訊號，達成修補薄膜電晶體陣列的目的。

為了對本說明書之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

10、40、50:薄膜電晶體陣列

10A、50A:畫素區

10A1、10A2、50A1、50A2:子畫素

101:基材

103A-103G:掃描線

104A-104D:訊號線

105:連接橋

107、507:共同電極線

109:通道層

111、121、511、521:電晶體

111a、121a、511a、521a:閘極

111b、121b、511b、521b:源極

111c、121c、511c、521c:汲極

112、122、412、422、512、522:子畫素電極

113A、113B:介層插塞

301、601、603:缺陷

507A:接觸墊

505、515:浮接橋

505a、515a:浮置墊

506:接觸插塞

508:共同電極

509A-509F:凹口

602:熔接部

S₁-S₆:切線

M1、M2:圖案化金屬層

I₃₁、I₆₁、I₆₂:電流

第1圖係根據本說明書的一實施例所繪示的一種薄膜電晶體陣列的電路示意圖；第2A圖至第2E圖係繪示製作第1圖之薄膜電晶體陣列的部分製程結構俯瞰透視圖；第2F圖係沿著第2E圖的切線S1所繪示的薄膜電晶體陣列部分結構剖面圖；第2G圖係沿著第2E圖的切線S2所繪示的薄膜電晶體陣列部分結構剖面圖；第3圖係繪示採用第2E圖的薄膜電晶體陣列進行缺陷修補的方法；第4圖係根據本說明書的另一實施例，繪示一種具有缺陷修補功能之薄膜電晶體陣列的部分結構剖面圖；第5A圖至第5F圖係根據本說明書的另一實施例，繪示製作薄膜電晶體陣列的製程結構局部俯瞰透視圖；第5G圖係沿著第5F圖的切線S₃所繪示的薄膜電晶體陣列部分結構剖面圖；第5H圖係沿著第5F圖的切線S₄所繪示的薄膜電晶體陣列部分結構剖面圖；第6A圖係繪示採用第5F圖的薄膜電晶體陣列進行缺陷修補的方法；第6B圖係沿著第6A圖的切線S₅所繪示的薄膜電晶體陣列部分結構剖面圖；以及第6C圖係沿著第6A圖的切線S₆所繪示的薄膜電晶體陣列部分結構剖面圖。

本說明書是提供一種薄膜電晶體陣列及其修補方法，可在共同電極形成之後對薄膜電晶體陣列進行修補，提高製程良率。為了對本說明書之上述實施例及其他目的、特徵和優點能更明顯易懂，下文特舉數個較佳實施例，並配合所附圖式作詳細說明。

但必須注意的是，這些特定的實施案例與方法，並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出，僅係用以例示本發明的技術特徵，並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者，將可根據以下說明書的描述，在不脫離本發明的精神範圍內，作均等的修飾與變化。在不同實施例與圖式之中，相同的元件，將以相同的元件符號加以表示。

請參照第1圖，第1圖係根據本說明書的一實施例所繪示的一種薄膜電晶體陣列10的電路示意圖。薄膜電晶體陣列10包括：形成於基材101上的複數個畫素區、複數條掃描線(例如，掃描線103A至103G)以及複數條訊號線(例如，訊號線104A至104D)。在本實施例中，每一個畫素區(以畫素區10A為例)係由相鄰的二條掃描線，例如掃描線103C和103D以及相鄰的二條訊號線，例如訊號線104A和104B，所定義出來的區域。其中，畫素區10A包括二個子畫素(例如，子畫素10A1和10A2)，分別耦接於掃描線103A和103B；且子畫素10A1和10A2同時耦接於同一條訊號線(例如，訊號線104B)。另外，子畫素10A1和10A2還藉由一個連接橋105彼此電性連接。

詳言之，子畫素10A1包括至少一個電晶體111和一個子畫素電極112。電晶體111具有閘極111a、源極111b和汲極111c。其中，閘極111a與掃描線103A電性接觸；源極111b和訊號線104A電性接觸；汲極111c和子畫素電極112電性接觸。子畫素10A2包括至少一個電晶體121和一個子畫素電極122。電晶體121具有閘極121a、源極121b和汲極121c閘極。其中，閘極121a與掃描線103B電性接觸；源極121b和訊號線104A電性接觸；汲極121c和子畫素電極122電性接觸。源極111b和源極121b藉由連接橋105彼此電性接觸。

為了更清楚描述薄膜電晶體陣列10，以下將以製作薄膜電晶體陣列10的製程步驟之結構示意圖來進行解說。請參照第2A圖至第2E圖，第2A圖至第2E圖係繪示製作第1圖之薄膜電晶體陣列10的製程結構局部俯瞰透視圖。第2F圖係沿著第2E圖的切線S₁所繪示的薄膜電晶體陣列10部分結構剖面圖。第2G圖係沿著第2E圖的切線S₂所繪示的薄膜電晶體陣列10部分結構剖面圖。

製作薄膜電晶體陣列10的方法包括下述步驟：首先，於基材101上進行第一道光罩製程，以形成圖案化金屬層M1(如第2A圖所繪示)。其中，圖案化金屬層M1包含複數條掃描線(例如，掃描線103B至103E)複數個閘極(例如，閘極111a和121a)以及至少一條共同電極線(例如，共同電極線107)。在本實施例中，閘極111a和121a可以是分別凸設於掃描線103D和103C上的突出部。共同電極線107與掃描線103B至103E平行，且位於掃描線103C和103D之間。

之後，在基材101上形成閘介電層108，覆蓋圖案化金屬層M1，並在閘介電層108上方形成通道層109，分別與閘極111a和121a至少部分重疊(如第2B圖所繪示)。在本發明的一些實施例中，閘介電層108可以是一種藉由沉積製程所形成的矽氧化物層、氮化矽層、氮氧化矽層、碳氧化矽層、高介電係數(high-k)材質層或其他合適的介電材料層。通道層109可以是一種藉由沉積和蝕刻圖案製程所形成的半導體層，例如氫化的非晶矽(Hydrogenated Amorphous silicon,a-Si：H)或摻雜的非晶矽(a-Si/N+)層。

接著，進行第二道光罩製程，在基材101上形成金屬層M2，並將金屬層M2圖案化(如第2C圖所繪示)。其中，圖案化後的金屬層M2包括複數條與掃描線103C和103D相交的訊號線104A至104C。在本說明書的一些實施例中，畫素區10A的範圍，係由相鄰的兩條掃描線103C和103D相互靠近的二側邊和相鄰的兩條訊號線104A至104B相互靠近的二側邊所定義而成。圖案化後的金屬層M2還包括源極111b和121b、汲極111c和121c以及連接橋105。源極111b和汲極111c彼此分離，並分別與通道層109接觸，且藉由閘介電層108與閘極111a電性隔離。源極121b和汲極121c彼此分離，並分別與通道層109接觸，且藉由閘介電層108與閘極121a電性隔離。源極111b和汲極111c經由連接橋105電性連接。

然後，形成隔離層110覆蓋於基材101上，並形成複數個介層插塞(via plug)，例如介層插塞113A和113B，穿過隔離層110，分別與汲極111c和121c電性接觸(如第2D圖所繪示)。在本說明書的一些實施例中，隔離層110可以是一種材質為氮化矽的鈍化層。形成介層插塞113A和113B的步驟，包括在隔離層110中形成複數個開口(未繪示)，將一部分的汲極111c和121c暴露於外，再以導電材料填充該開口(未繪示)。

後續，於隔離層110上形成複數個子畫素電極(例如，子畫素電極112和122)，使每一個子畫素電極112(或子畫素電極122對應一個介層插塞113A(或介層插塞113B)，而與該對應子畫素10A1(或子畫素10A2)的汲極111c(或汲極121c)電性連接，形成如第2E圖所繪示的薄膜電晶體陣列10。在本說明書的一些實施例中，子畫素電極112和122可以一種形成在子畫素10A1和10A2的顯示區域中的透明導電層。構成子畫素電極112和122的材料可以是一種透明導電氧化物(Transparent Conductive Oxide，TCO)，例如氧化銦錫(Indium Tin Oxide，ITO)、氧化鋅鋁(Aluminum-doped Zinc Oxide，AZO)或二者的組合。

請參照第3圖，第3圖係繪示採用第2E圖的薄膜電晶體陣列10進行缺陷修補的方法。當經過檢測發現連通子畫素10A1的源極111b和子畫素10A2的源極121b之間的一段訊號線104B出現缺陷301(例如，導線圖案斷裂、缺損、短路或擴大)時，可以採用例如雷射光照射，或其他合適的物理或化學方法，切斷位於源極111b和缺陷301之間的一部份訊號線104B，以及切斷位於源極121b和缺陷301之間的一部份訊號線104B，使來自於訊號線104B上游的電流I₃₁，可以繞過訊號線圖案缺陷301，由於子畫素10A1的源極111b通過連接橋105流至子畫素10A2的源極121b，再由源極121b流向訊號線104B的下游。換言之，原本因缺陷301而中斷的訊號線104B，仍可藉由連接橋105的耦接，通過子畫素 10A1的源極111b和子畫素10A2的源極121b而導通，繼續對訊號線104B下游的子畫素提供顯示訊號，達成修補薄膜電晶體陣列的目的。

請參照第4圖，第4圖係根據本說明書的另一實施例，繪示一種具有缺陷修補功能之薄膜電晶體陣列40的部分結構剖面圖。薄膜電晶體陣列40的結構，大致與第2F所繪示的薄膜電晶體陣列10類似。差別在於，薄膜電晶體陣列40的子畫素電極412和422可以直接與對應的汲極111a和121a直接接觸。在本實施例中，薄膜電晶體陣列40的子畫素電極412和422是在形成圖案化金屬層M2(如第2C圖所繪示)之後，藉由沉積和圖案化製程，直接形成並覆蓋於一部份對應的汲極111a和121a上方。之後，再以隔離層110覆蓋於圖案化金屬層M2與子畫素電極412和422上。

請參照第5A圖至第5F圖，第5A圖至第5F圖係根據本說明書的另一實施例，繪示製作薄膜電晶體陣列50的製程結構局部俯瞰透視圖。第5G圖係沿著第5F圖的切線S₃所繪示的薄膜電晶體陣列50部分結構剖面圖。第5H圖係沿著第5F圖的切線S₄所繪示的薄膜電晶體陣列50部分結構剖面圖。製作薄膜電晶體陣列50的方法包括下述步驟：首先，於基材101上進行第一道光罩製程，以形成圖案化金屬層M1(如第5A圖所繪示)。

其中，圖案化金屬層M1包含複數條掃描線(例如掃描線103B至103E)複數個閘極(例如，閘極111a、121a、511a和521a)以及至少一條共同電極線(例如，共同電極線507)。在本實施例中，閘極111a和511a及閘極121a和521a可以是分別凸設於掃描線103D和103C上的突出部。共同電極線507與掃描線103B至103E平行，位於掃描線103C和103D之間，且具有一個接觸墊507A由共同電極線507邊緣向外延伸。在本說明書的一些實施例中，接觸墊507A係由共同電極線507邊緣向外延伸約10微米(μm)。

之後，在基材101上形成閘介電層108覆蓋圖案化金屬層M1，並在閘介電層108上方形成通道層109，分別與閘極111a、121a、511a和521a至少部分重疊(如第5B圖所繪示)。在本發明的一些實施例中，閘介電層108可以是一種藉由沉積製程所形成的矽氧化物層、氮化矽層、氮氧化矽層、碳氧化矽層、高介電係數材質層或其他合適的介電材料層。通道層109可以是一種沉積和蝕刻圖案製程所形成的半導體層，例如氫化的非晶矽(a-Si：H)或摻雜的非晶矽(a-Si/N+)層。

接著，進行第二道光罩製程，在基材101上形成金屬層M2，並將金屬層M2圖案化(如第5C圖所繪示)。其中，圖案化後的金屬層M2包括複數條與掃描線103C和103D相交的訊號線104A至104C。在本說明書的一些實施例中，畫素區10A的範圍，係由相鄰的兩條掃描線103C和103D相互靠近的二側邊和相鄰的兩條訊號線104B和104C相互靠近的二側邊所定義而成。畫素區50A的範圍，係由相鄰的兩條掃描線103C和103D相互靠近的二側邊和相鄰的兩條訊號線104C和104D相互靠近的二側邊所定義而成。

圖案化後的金屬層M2還包括源極111b、121b、511b和521b、汲極111c、121c、511c和、521c以及連接橋505和515。其中，源極111b和汲極111c彼此分離，並分別與對應閘極111a的一部份通道層109接觸，且藉由閘介電層108與閘極111a電性隔離。源極121b和汲極121c彼此分離，並分別與對應閘極121a的一部份通道層109通道層109接觸，且藉由閘介電層108與閘極121a電性隔離。源極511b和汲極511c彼此分離，並分別與對應閘極511a的一部份通道層109接觸，且藉由閘介電層108與閘極511a電性隔離。源極521b和汲極521c彼此分離，並分別與對應閘極521a的一部份通道層109接觸，且藉由閘介電層108與閘極521a電性隔離。源極111b和汲極111c經由連接橋105電性連接。

浮接橋505的一端連接源極511b，另一端包括一個浮置墊505a與共同電極線507的接觸墊507A至少部分重疊，並藉由閘介電層108與接觸墊507A電性隔離。浮接橋515的一端連接源極521b，另一端包括一個浮置墊515a與共同電極線507的接觸墊507A至少部分重疊，並藉由閘介電層108與接觸墊507A電性隔離。在本說明書的一些實施例中，浮置墊505a和515a可以是分別由浮接橋505和515的表面向外延伸的突出部。在本實施例中，浮置墊505a和515a可以是一種長寬分別為5微米和4微米的矩形板狀結構。

之後，形成複數個子畫素電極(例如，子畫素電極412、422、512和522)，使每一個子畫素電極412(子畫素電極422、512或522與一個位於對應子畫素10A1(子畫素10A2、50A1或50A2)的汲極111c(汲極121c、511c或521c)電性接觸(如第5D圖所繪示)。在實施例中，子畫素電極412、422、512和522可以如第4圖所述，藉由沉積和圖案化製程，直接形成並覆蓋於一部份對應的汲極111c、121c、511c或521c上方。構成子畫素電極412、422、512和522的材料可以是一種透明導電氧化物(TCO)，例如氧化銦錫(ITO)、氧化鋅鋁(AZO)或二者的組合。

然後，形成隔離層110覆蓋於基材101上，並形成至少一個接觸插塞(contact plug)，例如接觸插塞506，穿過隔離層110和閘介電層108，與接觸墊507A電性接觸(如第5E圖所繪示)。在本說明書的一些實施例中，隔離層110可以是一種材質為氮化矽的鈍化層。形成接觸插塞506的步驟，包括在隔離層110和閘介電層108中形成至少一個開口(未繪示)，將一部分的接觸墊507A暴露於外，再以導電材料填充該開口(未繪示)。

後續，在隔離層110上方形成一個共同電極508，使其分別與子畫素電極412、422、512和522至少部分重疊，並且與接觸插塞506電性接觸，構成如第5F圖所繪示的薄膜電晶體陣列50。在本說明書的一些實施例中，共同電極508具有複數個凹口(例如，凹口509A至509F)，可以將每一個子畫素(例如，子畫素10A1、10A2、50A1和50A2)中的薄膜電晶體(例如，薄膜電晶體111、121、511和512)、連接橋505和515、一部份的訊號線(例如，一部份的訊號線104C)和一部份的接觸墊507A暴露出來，以提供後續修補作業的操作空間。

例如在本實施例中，凹口509A由掃描線103D往接觸插塞506方向延伸，並與電晶體511、浮接橋505、浮置墊505a以及靠近浮置墊505a的一部份接觸墊507A重疊，使共同電極508不會覆蓋在電晶體511、浮接橋505、浮置墊505a以及該部份的接觸墊507A上方。凹口509B由掃描線103C往接觸插塞506方向延伸，並與電晶體521、浮接橋515、浮置墊515a以及靠近浮置墊515a的一部份接觸墊507A重疊，使共同電極508不會覆蓋在電晶體521、浮接橋515、浮置墊515a以及該部份的接觸墊507A上方。凹口509C由掃描線103D往共同電極線507方向延伸，並與靠近掃描線103D的一部份訊號線104C重疊，使共同電極508不會覆蓋在該部份訊號線104C上方。凹口509D由掃描線103C往共同電極線507方向延伸，並與靠近掃描線103C的一部份的訊號線104C重疊，使共同電極508不會覆蓋在該部份訊號線104C上方。凹口509E由掃描線103D往共同電極線507方向延伸，並與電晶體111以及靠近電晶體111的一部份連接橋105重疊，使共同電極508不會覆蓋電晶體111和該部份連接橋105上方。凹口509F由掃描線103C往共同電極線507方向延伸，並與電晶體121以及靠近電晶體121的一部份連接橋105重疊，使共同電極508不會覆蓋在電晶體121和該部份連接橋105上方。

請參照第6A圖至第6C圖，第6A圖係繪示採用第5F圖的薄膜電晶體陣列50進行缺陷修補的方法。第6B圖係沿著第6A圖的切線S₅所繪示的薄膜電晶體陣列50部分結構剖面圖。第6C圖係沿著第6A圖的切線S₆所繪示的薄膜電晶體陣列50部分結構剖面圖。當經過檢測發現連通子畫素10A1的源極111b和子畫素10A2的源極121b之間的一段訊號線104B出現缺陷601(例如，導線圖案斷裂、缺損、短路或擴大)時，可以採用例如雷射光照射，或其他合適的物理或化學方法，切斷位於源極111b和缺陷601之間的一部份訊號線104B，以及切斷位於源極121b和缺陷601之間的一部份訊號線104B，使來自訊號線104B上游的電流I₆₁，可以繞過訊號線缺陷601，由於子畫素10A1的源極111b通過連接橋105流至子畫素10A2的源極121b，再由源極121b流向訊號線104B的下游(如第6A圖所繪示)。換言之，原本因缺陷601中斷的訊號線104B，仍可通過連接橋105的耦接，通過子畫素10A1的源極111b和子畫素10A2的源極121b而導通，繼續對訊號線104B下游的子畫素提供顯示訊號，達成修補薄膜電晶體陣列的目的。

當經過檢測發現連通子畫素50A1的源極511b和子畫素50A2的源極521b之間的訊號線104C出現缺陷60ˇ(例如，導線圖案斷裂、缺損、短路或擴大)時時，可以採用例如雷射光照射，或其他合適的物理或化學方法，切斷位於源極511b和訊號線圖案缺陷603之間的一部份訊號線104C，以及切斷位於源極521b和訊號線圖案缺陷603之間的一部份訊號線104C；同時切斷共同電極508與接觸插塞506之間的連結(如第6B圖所繪示)；並且以雷射光照射，將浮置墊505a和515a與共同電極線507的接觸墊507A熔接，以形成一個導通的熔接部602(如第6C圖所繪示)，使來自訊號線104C上游的電流I₆₂，繞過訊號線的缺陷603，由子畫素50A1的源極511b通過浮接橋505、熔接部602、浮接橋515流至子畫素10A2的源極121b，再由源極121b流向訊號線104B的下游(如第6A圖所繪示)。換言之，原本因缺陷601而中斷的訊號線104C，仍可通過浮接橋505和515及熔接部602的耦接，通過子畫素50A1的源極511b和子畫素50A2的源極521b而導通，繼續對訊號線104C下游的子畫素提供顯示訊號，達成修補薄膜電晶體陣列的目的。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何該技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10:薄膜電晶體陣列

10A:畫素區

10A1、10A2:子畫素

101:基材

103B-103E:掃描線

104A-104C:訊號線

105:連接橋

111、121:電晶體

111a、121a:閘極

111b、121b:源極

111c、121c:汲極

107:共同電極線

113A、113B:介層插塞

301:缺陷

I₃₁:電流

109:通道層

Claims

一種薄膜電晶體陣列，包括：一第一子畫素(sub-pixel)，包括一第一電晶體，具有一第一閘極、一第一源極和一第一汲極；一第一掃描線(scan line)，與該第一閘極電性接觸；一第二子畫素，包括一第二電晶體，具有一第二閘極、一第二源極和一第二汲極；一第二掃描線，與該第二閘極電性接觸；一第一訊號線(data line)，該第一訊號線與該第一源極電性接觸，且該第一訊號線與該第二源極電性接觸；以及一連接橋，連接該第一源極和該第二源極。
如申請專利範圍第1項所述之薄膜電晶體陣列，其中該第一閘極、該第二閘極、該第一掃描線和第二掃描線形成於一第一圖案化導電層；且該第一訊號線、該連接橋、該第一源極、該第一汲極、該第二源極和該第二汲極形成於一第二圖案化導電層。
如申請專利範圍第2項所述之薄膜電晶體陣列，更包括：一隔離層，覆蓋於該第一子畫素和該第二子畫素上；一第一子畫素電極，位於該第一子畫素中，且藉由穿過該隔離層的一第一介層插塞(via plug)，與該第一汲極電性接觸；以及一第二子畫素電極，位於該第二子畫素中，且藉由穿過該隔離層的一第二介層插塞與該第二汲極電性接觸。
如申請專利範圍第2項所述之薄膜電晶體陣列，更包括：一第一子畫素電極(pixel electrode)，位於該第一子畫素中，且與該第一汲極直接接觸；一第二子畫素電極，位於該第二子畫素中，且與該第二汲極直接接觸；以及一隔離層，覆蓋於該第一子畫素和該第二子畫素上方。
如申請專利範圍第4項所述之薄膜電晶體陣列，更包括：一共同電極，位於該隔離層上方，且分別與該第一子畫素電極和該第二子畫素電極至少部分重疊；一共同電極線，形成於該第一圖案化導電層中；以及一接觸插塞(contact plug)，穿過該隔離層，以連接該共同電極線和該共同電極。
如申請專利範圍第5項所述之薄膜電晶體陣列，更包括：一第三子畫素，包括一第三電晶體，具有一第三閘極、一第三源極和一第三汲極，其中該第三閘極與該第一掃描線電性接觸；一第三子畫素電極，與該第三汲極電性接觸，並與該共同電極至少部分重疊；一第一浮接橋，形成於該第二導電層之中，一端連接該第三源極，另一端包括一第一浮置墊鄰接該接觸插塞，並與該接觸插塞電性隔離；一第四子畫素，包括一第四電晶體，具有一第四閘極、一第四源極和一第四汲極，其中該第四閘極與該第二掃描線電性接觸；一第四子畫素電極，與該第四汲極電性接觸，並與該共同電極至少部分重疊；一第二浮接橋，形成於該第二導電層之中，一端連接該第四源極，另一端包括一第二浮置墊鄰接該接觸插塞，並與該接觸插塞電性隔離；以及一第二訊號線，分別與該第三源極及該第四源極電性接觸。
如申請專利範圍第6項所述之薄膜電晶體陣列，其中該共同電極線包括一接觸墊，與該接觸插塞電性接觸，並與該第一浮置墊及該第二浮置墊至少部分重疊。
如申請專利範圍第6項所述之薄膜電晶體陣列，其中該共同電極和該共同電極線位於該第一掃描線與該第二掃描線之間，且該共同電極具有：一第一凹口，由該第一掃描線往該接觸插塞方向延伸，並與該第三電晶體和該第一浮接橋重疊；以及一第二凹口，由該第二掃描線往該接觸插塞方向延伸，並與該第四電晶體和該第二浮接橋重疊；一第三凹口，由該第一掃描線往該共同電極線方向延伸，並與一部分的該第二訊號線重疊；一第四凹口，由該第二掃描線往該共同電極線方向延伸，並與另一部分的該第二訊號線重疊；一第三凹口，由該第一掃描線往該共同電極線方向延伸，並與該第一電晶體重疊；以及一第三凹口，由該第二掃描線往該共同電極線方向延伸，並與該第二電晶體重疊。
一種薄膜電晶體陣列的修補方法，包括：提供一薄膜電晶體陣列包括：一第一子畫素，包括一第一電晶體，具有一第一閘極、一第一源極和一第一汲極；一第一掃描線，與該第一閘極電性接觸；一第二子畫素，包括一第二電晶體，具有一第二閘極、一第二源極和一第二汲極；一第二掃描線，與該第二閘極電性接觸；一第一訊號線，分別與該第一源極和該第二源極電性接觸；以及一連接橋，連接該第一源極和該第二源極；以及當一第一缺陷發生在該第一源極和該第二源極之間的該第一訊號線上時，切斷位於該第一源極和該第一訊號線圖案缺陷之間的一部份該第一訊號線，以及切斷位於該第二源極和該第一訊號線圖案缺陷之間的另一部份該第一訊號線。
如申請專利範圍第9項所述之薄膜電晶體陣列的修補方法，其中該膜電晶體結構，更包括：一第三子畫素，包括一第三電晶體，具有一第三閘極、一第三源極和一第三汲極，其中該第三閘極與該第一掃描線電性接觸；一第四子畫素，包括一第四電晶體，具有一第四閘極、一第四源極和一第四汲極，其中該第四閘極與該第二掃描線電性接觸；該第一掃描線、該第二掃描線、該第一閘極、該第二閘極、第三閘極、第四閘極形成於一第一圖案化導電層；該第一訊號線、該連接橋、該第一源極、該第一汲極、該第二源極、該第二汲極、該第三源極、該第三汲極、該第四源極、該第四汲極形成於一第二圖案化導電層；一第二訊號線，分別與該第三源極和該第四源極電性接觸；一隔離層，覆蓋於該第一子畫素、該第二子畫素、該第三子畫素和該第四子畫素上；一共同電極，位於該隔離層上方；一共同電極線，形成於該第一圖案化導電層中；以及一接觸插塞，穿過該隔離層，以連接該共同電極線和該共同電極；一第一浮接橋，形成於該第二導電層之中，一端連接該第三源極，另一端包括一第一浮置墊鄰接該接觸插塞，並與該接觸插塞電性隔離；以及一第二浮接橋，形成於該圖案化第二導電層之中，一端連接該第四源極，另一端包括一第二浮置墊鄰接該接觸插塞，並與該接觸插塞電性隔離；當一第二缺陷發生於在該第三源極和該第四源極之間的該第二訊號線上時，切斷位於該第三源極和該第二訊號線圖案缺陷之間的一部分該第二訊號線，以及切斷位於該第四源極和該第二訊號線圖案缺陷之間的另一部分該第二訊號線；切斷該共同電極與該接觸插塞之間的一連接部；以及熔接該接觸插塞與該第一浮置墊和該第二浮置墊。