TWI685847B - 資料儲存裝置之非揮發式記憶體的命名空間規劃 - Google Patents

Abstract

善用多通道優勢並考量多通道使用特性的非揮發式記憶體的命名空間規劃。資料儲存裝置包括一非揮發式記憶體以及一控制器。該控制器係以複數個通道存取該非揮發式記憶體。在該非揮發式記憶體上規劃命名空間時，該控制器令該等通道都有配對命名空間。該控制器可更令各通道係對應單一命名空間。

Description

資料儲存裝置之非揮發式記憶體的命名空間規劃

本發明係有關於資料儲存裝置，特別有關於非揮發式記憶體的命名空間(namespace)配置。

非揮發式記憶體有多種形式─例如，快閃記憶體（flash memory）、磁阻式隨機存取記憶體（Magnetoresistive RAM）、鐵電隨機存取記憶體（Ferroelectric RAM）、電阻式隨機存取記憶體（Resistive RAM）、自旋轉移力矩隨機存取記憶體（Spin Transfer Torque-RAM， STT-RAM）…等，用於長時間資料保存。

非揮發式記憶體是先進行命名空間(namespace)規劃再使用。主機下達的指令會指示係操作哪個命名空間；例如，對某命名空間的寫入(write)、讀取(read)、數據抹除(erase)操作。如何適當規劃命名空間為本技術領域一項重要課題。

本案提出非揮發式記憶體的一種命名空間(namespace)規劃─特別將非揮發式記憶體的操作效能納入考量。

根據本案一種實施方式所實現的資料儲存裝置包括一非揮發式記憶體以及一控制器。該控制器係以複數個通道存取該非揮發式記憶體。在該非揮發式記憶體上規劃命名空間時，該控制器令不同命名空間規劃到的通道不重複。

一種實施方式中，原先就存在於該非揮發式記憶體的命名空間係經解依附後交由該控制器重新規劃，並由該控制器將其中數據搬移至新規劃的空間。

一種實施方式中，該控制器令該等通道都有配對命名空間。該等通道之總數為X，上述命名空間之總數為Y，且各命名空間是以Z個通道操作，Z為X除以Y。各命名空間對應等量通道。

一種實施方式中，該控制器令各命名空間之尺寸需求係由所對應之通道均分負責。該控制器可設定各通道係負責哪些邏輯位址範圍，以應付所對應之命名空間的尺寸需求。

一種實施方式中，該非揮發式記憶體為快閃記憶體，由一主機下達邏輯區塊位址透過該控制器而控制。該控制器設定各通道係負責哪些邏輯區塊位址範圍，以應付所對應之命名空間的尺寸需求。該控制器可以各通道閒置的區塊進行垃圾回收以及抹寫平均。同一命名空間所對應的通道可負責等量的邏輯區塊位址範圍，以應付該命名空間的尺寸需求。

下文特舉實施例，並配合所附圖示，詳細說明本發明內容。

以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。

非揮發式記憶體可以是快閃記憶體（Flash Memory）、磁阻式隨機存取記憶體（Magnetoresistive RAM）、鐵電隨機存取記憶體（Ferroelectric RAM）、電阻式記憶體（Resistive RAM，RRAM）、自旋轉移力矩隨機存取記憶體（Spin Transfer Torque-RAM， STT-RAM）…等，提供長時間資料保存之儲存媒體，可用於實現資料儲存裝置、或應用於數據中心。以下特別以快閃記憶體為例進行討論。

現今資料儲存裝置常以快閃記憶體為儲存媒體，用來實現記憶卡（Memory Card）、通用序列匯流排閃存裝置（USB Flash Device）、固態硬碟（SSD）…等產品。有一種應用是採多晶片封裝（Multi-Chip Packaging）、將快閃記憶體與其控制器包裝在一起─稱為嵌入式快閃記憶體模組（如eMMC）。

以快閃記憶體為儲存媒體的資料儲存裝置可應用於多種電子裝置上。所述電子裝置包括智慧型手機、穿戴裝置、平板電腦、虛擬實境設備、行車電腦…等。電子裝置的運算模塊可視為一主機（Host），操作電子裝置所使用的資料儲存裝置，透過資料儲存裝置中的控制器存取資料儲存裝置中的快閃記憶體。

快閃記憶體實現的資料儲存裝置也可用於建構數據中心（Data Center）。例如，伺服器可操作固態硬碟（SSD）陣列形成數據中心。伺服器即可視為一主機（Host），操作所連結之固態硬碟，以存取其中快閃記憶體。

在使用快閃記憶體前，主機會要求裝置端的控制器對快閃記憶體進行命名空間(Namespace)規劃。規劃好命名空間後，主機即可指名命名空間來操作快閃記憶體。例如，主機可要求對某命名空間進行寫入(Write)、讀取(Read)、數據抹除(Erase)操作。又主機端是以邏輯位址(例如，邏輯區塊位址LBA或全域主機頁編號GHP…等)區別資料，邏輯位址以及命名空間存在對應關係。主機要求寫入、讀取、數據抹除某邏輯位址之數據時，即可轉換為是指名作用在對應的命名空間上。本案在命名空間規劃上考量了快閃記憶體操作效能─特別是將快閃記憶體多通道存取之優勢以及操作要點考量於命名空間規劃中。

快閃記憶體的儲存空間可採多通道方式存取（Multi-Channel Accessing）。各通道涉及單一或複數個平面(Planes)之存取，其中，複數個平面可由單一或或複數個晶片致能（Chip Enable）指令所控制。每一平面包括複數個區塊（Blocks）。各區塊包括複數頁面（Pages）。各頁面包括複數區段(sectors)。區塊係定義為抹除最小單位。一區塊完整空間被抹除後方可釋出再利用。一區塊提供的頁面係根據物理位址由低至高配置使用。區段可為最小儲存單位。一種實施方式中，一區段較佳對應一邏輯區塊位址(LBA)所標註的4KB數據。一頁面具有八區段，對應32KB數據之儲存。一區塊有1024頁，對應32MB數據之儲存。一平面具有2K區塊，對應64GB數據之儲存(以16M個LBA區別)。如此大尺寸儲存空間更注重存取速度。多通道存取為一種解決方案。

第1圖根據本案一種實施方式圖解一資料儲存裝置100，控制器102處理來自主機104的存取指令並採用四通道CH#0…CH#3進行快閃記憶體存取。圖示以兩個快閃記憶體晶片Chip#0以及Chip#1提供儲存空間，記憶體晶片Chip#0包含邏輯單元編號#0~#1(LUN#0與LUN#1)，記憶體晶片Chip#1包含邏輯單元編號#2~#3(LUN#2與LUN#3)。邏輯單元編號#0~#1(LUN#0與LUN#1)分別對應通道CH#0以及CH#1，邏輯單元編號#2~#3(LUN#2與LUN#3)分別對應通道CH#2以及CH#3。邏輯單元編號#0(LUN#0)支援兩平面之存取：一平面包括區塊B000、B001…B00n，另一平面包括區塊B010、B011…B01n。邏輯單元編號#1(LUN#1)支援兩平面之存取：一平面包括區塊B100、B101…B10n，另一平面包括區塊B110、B111…B11n。邏輯單元編號#2(LUN#2)支援兩平面之存取：一平面包括區塊B200、B201…B20n，另一平面包括區塊B210、B211…B21n。邏輯單元編號#3(LUN#3)支援兩平面之存取：一平面包括區塊B300、B301…B30n，另一平面包括區塊B310、B311…B31n。控制器102可通過四通道CH#0…CH#3存取八平面內容。不同通道CH#0…CH#3可並行傳遞數據。共用同通道的兩平面則可採用輪替( Interleaving)方式進行數據存取。相較於多通道操作，集中於特定通道的多筆操作將明顯拖累資料儲存裝置100的操作效能。考量多通道存取之優勢以及操作要點，回應主機104輸出的命名空間建立指令時，控制器102將實現高頻寬且低噪之命名空間規劃。所謂高頻寬係善用多通道存取優勢。所謂低噪則是避免多筆操作集中特定通道上。以下詳述之。

第2圖為流程圖，根據本案一種實施方式圖解主機104如何下達命名空間規劃要求。步驟S202，主機104發出一命名空間建立(Namespace Creation)指令或命名空間管理（Namespace Management）指令以建立命名空間，其中，指令更指示命名空間參數─例如， 命名空間長度或容量(Namespace Size或Capacity)，其中，命名空間長度或容量較佳以邏輯區塊的數量來表示，指示所欲建立的命名空間對應多大範圍的邏輯區塊位址(LBA)，可反映出命名空間長度或容量需求。例如，一邏輯區塊位址(LBA)對應至一個可儲存4KB數據的邏輯區塊，則所配置之命名空間的長度或容量可由反映命名空間長度或容量的LBA數值與單位數據量4KB相乘獲得。根據步驟S202，控制器102規劃快閃記憶體空間以建立命名空間；此處即進行所述高頻寬且低噪之命名空間規劃。步驟S204（可選擇的），主機104發出一命名空間格式化(Namespace Format)指令以改變或調整命名空間參數，例如：將邏輯區塊的大小由4KB調整為16KB。步驟S206，主機104發出一命名空間依附 (Namespace Attachment)指令，使命名空間依附至資料儲存裝置100而成為可存取空間。

第3A圖以及第3B圖為本案一種實施方式建立命名空間方法的流程圖，本案建立命名空間的方法可用以對應主機104在步驟S202所發出的命名空間建立或命名空間管理指令。主機104於步驟S202發出的命名空間建立或命名空間管理指令可佇列於一提交佇列(Submission Queue)，控制器102自提交佇列提取（Fetch）佇列中的指令並執行本案建立命名空間的方法，再儲存完成元件（Completion Element）至完成佇列(Completion Queue)，通知主機104命名空間建立或命名空間管理指令是否已執行成功。如果執行成功，則主機104接續進行步驟S204。

參閱第3A圖步驟S302，在提取佇列中的指令後，控制器102檢查是否有已依附的命名空間。若無，則執行步驟S304；若有，則執行第3B圖步驟S312。

在步驟S304中，控制器102將所有通道分配給命名空間。假設目前並無已建立的命名空間，此時，欲建立的命名空間為命名空間#0，則控制器102將4個通道，即通道CH#0~#3，都分配給命名空間#0，其中，命名空間#0的編號可由控制器102分配或由主機104所指定。

步驟S306中，控制器102判斷命名空間能否建立在分配的通道中。快閃記憶體的資料儲存空間例如是512GB，或是128M個邏輯區塊，控制器102以通道CH#0~#3存取快閃記憶體的資料儲存空間，則每一通道CH的資料儲存空間（通道儲存空間）例如是128GB，或是32M個邏輯區塊，通道CH#0~#3共計有512GB，或是128M個邏輯區塊的通道儲存空間。控制器102判斷命名空間建立指令或命名空間管理指令中命名空間長度或容量的值是否小於128M個邏輯區塊。如果是，例如：命名空間#0的命名空間建立指令或命名空間管理指令的命名空間長度或容量的值為16M個邏輯區塊，則通道CH#0~#3有足夠的通道儲存空間以建立命名空間#0，則在步驟S308中，控制器102依據命名空間建立指令或命名空間管理指令的命名空間參數建立命名空間#0後，回傳表示執行成功的完成元件至完成佇列。如果命名空間#0的編號是由控制器102進行分配，則於完成元件中填入命名空間#0的編號0x00。一種實施方式中，通道CH#0~#3各自負責命名空間#0之4M個邏輯區塊之數據儲存；各命名空間之尺寸需求可由所對應之通道均分負責。如果否，則表示快閃記憶體無足夠的資料儲存空間以建立命名空間，執行步驟S310。

在步驟S310中，控制器102回傳表示執行失敗的完成元件至完成佇列。另外，由於步驟S202執行失敗，主機104可調整命名空間參數後重新執行步驟S202，或者，進入錯誤檢測程序以判斷步驟S202執行失敗的原因。

若步驟S302判斷有依附的命名空間於快閃記憶體中，例如，於建立命名空間#1時，命名空間#0已經建立並依附完成，則隨著連結號碼A，流程進行第3B圖所示步驟S312，控制器102解依附(detachment)所有命名空間，例如，解依附命名空間#0，此時，命名空間#0~#1皆處於未依附狀態。

在步驟S314，控制器102分配一個以上通道至每一命名空間，其中，控制器102較佳平均分配所有通道至所有命名空間，亦可分配單一通道各自對應一命名空間。以上述為例，則控制器102較佳將通道CH#0~#3平均分配給命名空間#0~#1，則每一命名空間分配二個通道，例如，分配通道CH#0~#1給命名空間#0，分配通道CH#2~#3給命名空間#1。或是，控制器102分配單一通道各自對應一命名空間，例如，分配通道CH#0給命名空間#0，分配通道CH#1給命名空間#1。

在步驟S316中，控制器102判斷命名空間能否建立在分配的通道中，若可以則執行步驟S318，若不行則執行步驟S314。假設命名空間#0的命名空間建立指令或命名空間管理指令的命名空間長度或容量的值為64GB或16M個邏輯區塊，命名空間#1的命名空間建立指令或命名空間管理指令的命名空間長度或容量的值為160GB或40M個邏輯區塊。當控制器102分配通道CH#0~#1給命名空間#0，分配通道CH#2~#3給命名空間#1時，命名空間#0~#1可被建立成功，則執行步驟S318。當控制器102僅分配通道CH#0給命名空間#0，僅分配通道CH#1給命名空間#1時，命名空間#0可被建立成功，但命名空間#1無法被建立，因此重新執行步驟S314。

當步驟S314再度被執行時，控制器102重新分配通道至每一命名空間，例如：分配通道CH#0給命名空間#0，分配通道CH#1~#2給命名空間#1，或是分配通道CH#0給命名空間#0，分配通道CH#1~#3給命名空間#1。依據此分配結果，則在步驟S316，命名空間#0~#1可建立在被分配的通道，接著執行步驟S318。

在步驟S318中，控制器102將命名空間的資料搬移至分配的通道中。接著，流程結束，寫入顯示執行成功的完成元件至完成佇列。以上述為例，命名空間#0原本被分配通道CH#0~#3，現在被分配通道CH#0~#1，則控制器102將命名空間#0在通道CH#2~#3的資料搬移至通道#0~#1中。如果命名空間#0僅分配有通道CH#0，則控制器102將命名空間#0在通道CH#1~#3的資料搬移至通道#0中。另外，當通道CH#1~#3的資料搬移至通道#0之後，控制器102對邏輯-物理映射表（Logical-Physical Mapping Table）進行更新。

在步驟S320中，控制器102重新依附被解依附的命名空間。以上述為例，命名空間#0在步驟S312被解依附，則重新依附命名空間#0至資料儲存裝置100。

在其他實施方式中，第3A圖步驟S302的既有命名空間檢查以及第3B圖步驟S312的既有命名空間解依附可改由主機104端發出指令進行。

此段落特別以通道數量為四為例，討論步驟S202執行時可能會遇到的狀況。一開始資料儲存裝置100並未包含任何命名空間，因此，第一次執行步驟S202時，在命名空間參數皆正常的情況下，控制器102可順利地建立命名空間#0，並將通道CH#0~#3分部分配給命名空間#0。

第二次執行步驟S202時，由於資料儲存裝置100已包含命名空間#0，因此，執行步驟S312，控制器102解依附命名空間#0，接著執行步驟S314，將通道CH#0~#3均分配給命名空間#0~#1後，經步驟S316仍判定不滿足命名空間#1的命名空間參數需求。相應之，重新執行步驟S314，控制器102僅分配通道CH#0給命名空間#0，但剩餘的通道#1~#3皆分配給命名空間#1，在此配置條件下，命名空間#0~#1的命名空間參數皆被滿足，即控制器102可成功地建立命名空間#0~#1。最後，控制器102將命名空間#0原本遍布通道CH#0~#3的數據於步驟S318搬移到通道CH#0的通道儲存空間中。

整理之，根據以上流程，控制器102在回應主機104提出的命名空間建立指令時，配置各命名空間的對應通道。控制器102考量了多通道之均勻使用，使規劃出的命名空間利用了所有通道(高頻寬)，但避免不同命名空間共用同一通道(低噪)。一種實施方式中，命名空間#0儲存作業系統之軟體，而命名空間#1儲存使用者數據。若在作業系統中要求使用者數據，本案規劃將成功避開集中存取特定通道。作業系統以及使用者數據存取皆高速運行且不互相干擾。在另一種實施方式中，命名空間#0儲存機密數據，而命名空間#1儲存非機密數據，因此，主機104可以依據使用者的權限而有效地進行數據的管理。

此外，控制器102亦可僅分配單一通道CH至單一命名空間，當單一通道CH的通道儲存空間不足以建立單一命名空間時，控制器102才分配複數通道CH至單一命名空間。在此設定下，並非每一通道CH都會被分配，而未分配的通道CH將分配給下一個命名空間。

在上述中控制器102乃依據命名空間參數中命名空間長度或容量（以邏輯區塊為單位）判斷是否能在分配的通道CH中建立命名空間。除此之外，控制器102亦可依據命名空間參數中全部非揮發性記憶體容量（Total NVM Capacity）（以位元為單位）判斷是否能在分配的通道CH中建立命名空間，由於原理類似，在下述中僅對兩者的重大差異處進行說明。

在步驟S306中，控制器102判斷命名空間能否建立在分配的通道中。快閃記憶體的資料儲存空間例如是512GB，控制器102以通道CH#0~#3存取快閃記憶體的資料儲存空間，則每一通道CH的通道儲存空間例如是128GB。控制器102判斷命名空間建立指令或命名空間管理指令中全部非揮發性記憶體容量的值是否小於512GB，如果是，例如：命名空間#0的命名空間建立指令或命名空間管理指令中全部非揮發性記憶體容量的值為64GB，則快閃記憶體有足夠的資料儲存空間以建立命名空間#0，則在步驟S308中，控制器102依據命名空間建立指令或命名空間管理指令的命名空間參數建立命名空間#0後，回傳表示執行成功的完成元件至完成佇列。

在步驟S316中，控制器102判斷命名空間能否建立在分配的通道中。假設命名空間#0的命名空間建立指令或命名空間管理指令中全部非揮發性記憶體容量的值為64GB(16M個邏輯區塊)，命名空間#1的命名空間建立指令或命名空間管理指令中全部非揮發性記憶體容量的值為160GB(40M個邏輯區塊)。當控制器102分配通道CH#0~#1給命名空間#0，分配通道CH#2~#3給命名空間#1時，命名空間#0~#1可被建立成功。當控制器102僅分配通道CH#0給命名空間#0，僅分配通道CH#1給命名空間#1時，命名空間#0可被建立成功，但命名空間#1無法被建立，因此重新執行步驟S314，控制器102分配通道CH#1~#2給命名空間#1，則命名空間#1亦可被建立成功。

一種實施方式中，控制器102令各命名空間之尺寸需求係由所對應之通道均分負責。控制器102可設定各通道係負責哪些邏輯位址範圍，以應付所對應之命名空間的尺寸需求。快閃記憶體可由主機104下達邏輯區塊位址(LBA)透過該控制器102而控制。該控制器102可設定各通道係負責哪些邏輯區塊位址範圍(LBA range)，以應付所對應之命名空間的尺寸需求。該控制器102可以各通道閒置的區塊進行垃圾回收以及抹寫平均。同一命名空間所對應的通道可以負責等量的邏輯區塊位址範圍(LBA range)，以應付該命名空間的尺寸需求。

舉凡採用本案所提出的命名空間規劃技術者，即有可能涉及本案所欲保護的範圍。基於以上技術內容，本案更涉及非揮發式記憶體操作方法。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧資料儲存裝置；102‧‧‧控制器；104‧‧‧主機；B000…B31n‧‧‧區塊；CH#0、CH#1、CH#2以及CH#3‧‧‧通道；Chip#0、Chip#1‧‧‧晶片；LUN#0、LUN#1、LUN2以及LUN#3‧‧‧邏輯單元編號；S202…S206、S302…S320‧‧‧步驟。

第1圖根據本案一種實施方式圖解一資料儲存裝置100，控制器102處理來自主機104的存取指令並採用四通道CH#0…CH#3進行快閃記憶體存取； 第2圖為流程圖，根據本案一種實施方式圖解主機104如何下達命名空間規劃要求；以及 第3A圖以及第3B圖為本案一種實施方式建立命名空間方法的流程圖，本案建立命名空間的方法可用以對應主機104在步驟S202所發出的命名空間建立或命名空間管理指令。

100‧‧‧資料儲存裝置

102‧‧‧控制器

104‧‧‧主機

B000…B31n‧‧‧區塊

CH#0、CH#1、CH#2以及CH#3‧‧‧通道

Chip#0、Chip#1‧‧‧晶片

LUN#0、LUN#1、LUN2以及LUN#3‧‧‧邏輯單元編號

Claims (9)

1. 一種資料儲存裝置，包括：一非揮發式記憶體；以及一控制器，以複數個通道存取該非揮發式記憶體，其中，在該非揮發式記憶體上規劃命名空間時，該控制器令不同命名空間規劃到的通道不重複。
2. 如申請專利範圍第1項所述之資料儲存裝置，其中：原先就存在於該非揮發式記憶體的命名空間係經解依附後交由該控制器重新規劃，並由該控制器將其中數據搬移至新規劃的空間。
3. 如申請專利範圍第2項所述之資料儲存裝置，其中：該控制器令該等通道都有配對命名空間。
4. 如申請專利範圍第3項所述之資料儲存裝置，其中：該等通道之總數為X；上述命名空間之總數為Y；且各命名空間是以Z個通道操作，Z為X除以Y。
5. 如申請專利範圍第2項所述之資料儲存裝置，其中：該控制器令各命名空間之尺寸需求係由所對應之通道均分負責。
6. 如申請專利範圍第5項所述之資料儲存裝置，其中：該控制器設定各通道係負責哪些邏輯位址範圍，以應付所對應之命名空間的尺寸需求。
7. 如申請專利範圍第6項所述之資料儲存裝置，其中：該非揮發式記憶體為快閃記憶體，由一主機下達邏輯區塊位址透過該控制器而控制；且該控制器設定各通道係負責哪些邏輯區塊位址範圍，以應付所對應之命名空間的尺寸需求。
8. 如申請專利範圍第7項所述之資料儲存裝置，其中：該控制器是以各通道閒置的區塊進行垃圾回收以及抹寫平均。
9. 如申請專利範圍第7項所述之資料儲存裝置，其中：同一命名空間所對應的通道是負責等量的邏輯區塊位址範圍，以應付該命名空間的尺寸需求。

Images