TWI682184B - 單一可現場規劃閘陣列中多排組數位刺激響應之技術 - Google Patents

Abstract

本發明提供一種經由多個資料傳送排組在一記憶體與一受測器件(DUT)之間移動刺激資料及響應資料的裝置。在一第一模式下，該等資料傳送排組將該刺激資料作為串列刺激資料通道之各別獨立排組輸出至該DUT，且響應於作為來自該DUT之串列資料通道之各別獨立排組提供的資料而將該響應資料寫入至該記憶體中。在一第二模式下，該等資料傳送排組將該刺激資料作為經組合串列刺激資料通道之一單一排組輸出至該DUT，且響應於作為來自該DUT之串列資料通道之一單一組合排組提供的該資料而將該響應資料寫入至該記憶體中。

Description

單一可現場規劃閘陣列中多排組數位刺激響應之技術

本發明係有關於單一可現場規劃閘陣列中多排組數位刺激響應之技術。

發明背景

通常經由多個通道測試電子組件，此使多排組之刺激產生及響應量測成為必要的。通常針對各通道排組使用一個以上積體電路(IC)及許多類比支援組件來建構測試設備以實現精確時序。另外，亦需要諸如多個定製數位特殊應用積體電路(ASIC)、可規劃延遲管線及可規劃時脈產生器之組件。多個IC、類比組件及各種額外組件(詳言之，定製ASIC)需要顯著的板空間及費用。又，多個排組之間的時序對準通常為緩慢的且難以維持。

因此，需要在小型設計及較少費用之情況下經由多個排組上提供刺激產生及響應量測的有效精確時序。

發明概要

在代表性實施例中，一種用於將複合波形自一記 憶體移動至一受測器件(DUT)之裝置包括：多個刺激排組，該等刺激排組中之各者包括：一刺激資料定序器，其經組配以響應於自該記憶體提取之指令而連續地讀取儲存於該記憶體中之該等複合波形的波形區段且將該等波形區段寫入至一FIFO暫存器中；一循環化器，其經組配以響應於嵌入該等波形區段內之符號而管理來自該FIFO暫存器之該等波形區段以形成波形圖案；以及一輸入/輸出(I/O)排組，其經組配以將該等波形圖案轉換成串列資料且將該串列資料作為刺激資料輸出，其中該等刺激排組經組配以在一第一模式下將該刺激資料作為串列刺激資料通道之各別獨立排組且在一第二模式下作為串列刺激資料通道之一單一組合排組而自該等I/O排組輸出至該DUT。

在另一代表性實施例中，一種用於將由一受測器件(DUT)響應於刺激資料而產生之資料移動至一記憶體的裝置包括：多個響應排組，該等響應排組中之各者包括：一I/O排組，其經組配以將由該DUT產生之該資料解串列化成內部資料；一響應資料管理器，其經組配以比較來自該I/O排組之該內部資料與該內部資料之預期位準以產生比較結果且將該等比較結果及識別該等比較結果之標籤寫入至一FIFO暫存器中；以及一響應資料定序器，其經組配以響應於自該記憶體提取之指令而將該等比較結果及該等標籤作為該DUT之響應資料自該FIFO暫存器寫入至該記憶體中，其中該等響應排組經組配以在一第一模式下響應於作為來自該DUT之串列資料通道之各別獨立排組提供的該資 料且在一第二模式下響應於作為來自該DUT之串列資料的通道之一單一組合排組提供的該資料而將該響應資料寫入至該記憶體中。

在又一代表性實施例中，一種用於在一記憶體與一受測器件(DUT)之間移動刺激資料及響應資料的裝置包括：多個資料傳送排組，該等資料傳送排組中之各者包括：一刺激資料定序器，其經組配以響應於自該記憶體提取之指令而連續地讀取儲存於該記憶體中之複合波形的波形區段且將該等波形區段寫入至一第一FIFO暫存器中；一循環化器，其經組配以響應於嵌入該等波形區段內之符號而管理來自該第一FIFO暫存器之該等波形區段以形成波形圖案；一輸入/輸出(I/O)排組，其經組配以將該等波形圖案轉換成串列資料，將該串列資料作為刺激資料輸出且將由該DUT產生之資料解串列化成內部資料；一響應資料管理器，其經組配以比較來自該I/O排組之該內部資料與自該循環化器提供之該內部資料之預期位準以產生比較結果且將該等比較結果及識別該等比較結果之標籤寫入至一第二FIFO暫存器中；以及一響應資料定序器，其經組配以響應於自該記憶體提取之指令而將該等比較結果及該等標籤作為該DUT之響應資料自該第二FIFO暫存器寫入至該記憶體中

10‧‧‧測試器

100‧‧‧裝置

110‧‧‧PXIe背板

120‧‧‧模組

122‧‧‧PCIe埠

124‧‧‧分散-集中直接記憶體存取(SGDMA)

126‧‧‧記憶體

128‧‧‧全域觸發管理裝置

130、140、150、160‧‧‧資料傳送排組

132、142、152、162、200‧‧‧刺激資料定序器

133、137、143、147、153、157、163、167‧‧‧先入先出(FIFO)暫存器

134、144、154、164、400‧‧‧循環化器

135、145、155、165、1200‧‧‧輸入/輸出(I/O)排組

136、146、156、166、700‧‧‧響應資料管理器(RDM)

138、148、158、168、300‧‧‧響應資料定序器

170‧‧‧受測器件(DUT)

212、312‧‧‧控制及狀態暫存器

214、314‧‧‧定序器引擎

216、316‧‧‧資料移動器A

218、222‧‧‧標籤***器

220、320‧‧‧資料移動器B

230‧‧‧分支觸發FIFO暫存器

232‧‧‧資料FIFO暫存器A

234‧‧‧資料FIFO暫存器B

332‧‧‧資料FIFO暫存器

334‧‧‧資料標籤FIFO暫存器

412、600‧‧‧循環化器觸發管理器

413‧‧‧資料多工器

414‧‧‧匹配迴圈緩衝器A

415‧‧‧匹配迴圈緩衝器B

416‧‧‧波形解碼器

418‧‧‧循環計數器

422‧‧‧循環化器引擎3

424‧‧‧循環化器引擎2

426‧‧‧循環化器引擎1

428‧‧‧循環化器引擎0

432、732‧‧‧I/O通道3

434、734‧‧‧I/O通道2

436、736‧‧‧I/O通道1

438、738‧‧‧I/O通道0

500‧‧‧循環化器引擎

510、520、530‧‧‧事件時間比較器

540‧‧‧力輸出解碼器

560‧‧‧響應比較解碼器

601‧‧‧通電狀態(POS)狀態

602‧‧‧閒置狀態

603‧‧‧等待觸發(W4T)狀態

604‧‧‧執行(RUN)狀態

612‧‧‧啟動觸發暫存器

614‧‧‧停止觸發暫存器

616‧‧‧繼續觸發暫存器

622、624及626‧‧‧同步器

632、634、636‧‧‧解碼器

640‧‧‧觸發狀態機

712‧‧‧管線延遲件

714、1100‧‧‧標籤計數器

716、1000‧‧‧結果累積器

718、900‧‧‧資料封裝器

722‧‧‧比較引擎3

724‧‧‧比較引擎2

726‧‧‧比較引擎1

728‧‧‧比較引擎0

800‧‧‧比較引擎

810、930、1010‧‧‧邏輯區塊

910‧‧‧控制邏輯

920‧‧‧資料解多工器

1110、1120‧‧‧暫存器

1130‧‧‧比較器

1140‧‧‧計數器

1210‧‧‧數位輸出延遲件(數位延遲件)

1220‧‧‧輸出多工器

1230‧‧‧四倍資料速率(QDR)輸出級

1240‧‧‧類比輸出延遲件

1250‧‧‧數位輸入延遲件

1260‧‧‧QDR輸入級

1270‧‧‧類比輸入延遲件

6000‧‧‧路由矩陣

6010、6012、6014、6016、6018、6020‧‧‧輸入線

6500、6510、6520‧‧‧輸出線

當結合隨附圖式閱讀時，可自以下實施方式最佳地理解說明性實施例。在適用且實用的情況下，相同參考 數字指相同元件。

圖1為說明根據代表性實施例之測試器之方塊圖，該測試器包括用於經由多個資料傳送排組在記憶體與受測器件(DUT)之間移動刺激資料及響應資料的裝置。

圖2為說明根據代表性實施例之裝置的刺激資料定序器之方塊圖。

圖3為說明根據代表性實施例之裝置的響應資料定序器之方塊圖。

圖4為說明根據代表性實施例之裝置的循環化器之方塊圖。

圖5為說明根據代表性實施例之裝置的循環化器引擎之方塊圖。

圖6A為說明根據代表性實施例之循環化器的循環化器觸發管理器之方塊圖。

圖6B為說明根據代表性實施例之循環化器觸發管理器的循環化器觸發狀態機之流程圖。

圖6C為說明根據代表性實施例之全域觸發管理裝置內的路由矩陣之圖。

圖7為說明根據代表性實施例之裝置的響應資料管理器之方塊圖。

圖8為說明根據代表性實施例之裝置之響應資料管理器的比較引擎之方塊圖。

圖9為說明根據代表性實施例之裝置之響應資料管理器的資料封裝器之方塊圖。

圖10為說明根據代表性實施例之裝置之響應資料管理器的結果累積器之方塊圖。

圖11為說明根據代表性實施例之裝置之響應資料管理器的標籤計數器之方塊圖。

圖12為說明根據代表性實施例之裝置的輸入/輸出(I/O)排組之方塊圖。

較佳實施例之詳細說明

在以下實施方式中，出於解釋且非限制之目的，陳述揭示特定細節之說明性實施例以便提供對根據本發明教示之實施例之透徹理解。然而，已受益於本發明者將顯而易見，根據本發明教示之不脫離本文中所揭示之特定細節的其他實施例保留在隨附申請專利範圍之範疇內。此外，可忽略熟知器件及方法之描述，以免混淆實例實施例之描述。此等方法及器件在本發明教示之範疇內。

一般而言，應理解，除非上下文另外清楚規定，否則如本說明書及隨附申請專利範圍中所使用，術語「一」及「該」包括單個指示物及多個指示物兩者。因此，例如，「一器件」包括一個器件及多個器件。

如本說明書及隨附申請專利範圍中所使用且除其一般含義外，術語「實質」或「實質上」亦意謂在可接受極限或程度內。舉例而言，「實質上取消」意謂熟習此項技術者將取消視為可接受的。作為另一實例，「實質上移除」意謂熟習此項技術者將移除視為可接受的。

如本說明書及隨附申請專利範圍中所使用且除其一般含義外，術語「大約」亦向一般熟習此項技術者意謂在可接受極限或量內。舉例而言，「大約相同」意謂一般熟習此項技術者將項目視為比較而言係相同的。

圖1為說明根據代表性實施例之測試器10之方塊圖，該測試器包括用於經由多個資料傳送排組在記憶體與受測器件(DUT)之間移動刺激資料及響應資料的裝置100。

參看圖1，在代表性實施例中，測試器10包括模組120，該模組可實施於安裝在底盤(未圖示)中之諸如PXIe(檢測設備之快速PCI擴展)電路板的電路板上。如所展示，模組120可連接至受測器件(DUT)170且亦可經由PXIe背板110可連接以鏈接至主機CPU(未圖示)。DUT 170可為積體電路(IC)、印刷電路板、電子模組或具有至電子組件之連接的任何產品。模組120包括可經由PCIe(快速PCI)埠122及分散-集中直接記憶體存取(SGDMA)124連接至PXIe背板110的記憶體126。在其他代表性實施例中，可在主機CPU(未圖示)與記憶體126之間利用其他類型之連接媒體及資料傳送方法。在代表性實施例中，記憶體126可為雙資料速率3型同步動態隨機存取記憶體(DDR3 SDRAM)，但可利用其他類型之記憶體。記憶體126可儲存複合波形、定序器規劃指令及波形表。模組120進一步包括經組配以進行以下操作之裝置100：藉由讀取複合波形之波形區段來將複合波形作為刺激資料自記憶體126移動至DUT 170，且將由DUT 170響應於刺激資料而產生之資料移動至記憶體126以供作為 響應資料儲存。儲存於記憶體126內之響應資料可經由模組120與可經由PXIe背板110連接至模組120之主機CPU之間的高速資料傳送來存取。

亦如圖1中所展示，移動複合波形及由DUT 170產生之資料的裝置100包括分別安置於記憶體126與DUT 170之間的多個資料傳送排組130、140、150及160。資料傳送排組130包括刺激資料定序器132、先入先出(FIFO)暫存器133、循環化器134、輸入/輸出(I/O)排組135、響應資料管理器(RDM)136、FIFO暫存器137及響應資料定序器138。資料傳送排組130之結合在一起的刺激資料定序器132、FIFO暫存器133、循環化器134及I/O排組135可特性化為將複合波形作為刺激資料自記憶體126移動至DUT 170之刺激排組。資料傳送排組130之結合在一起的I/O排組135、響應資料管理器136、FIFO暫存器137及響應資料定序器138可特性化為將由DUT 170響應於刺激資料而產生之資料作為響應資料移動至記憶體126的響應排組。

類似地，資料傳送排組140包括刺激資料定序器142、FIFO暫存器143、循環化器144、I/O排組145、響應資料管理器146、FIFO暫存器147及響應資料定序器148。資料傳送排組140之結合在一起的刺激資料定序器142、FIFO暫存器143、循環化器144及I/O排組145可特性化為將複合波形作為刺激資料自記憶體126移動至DUT 170之刺激排組。資料傳送排組140之結合在一起的I/O排組145、響應資料管理器146、FIFO暫存器147及響應資料定序器148可特性化為 將由DUT 170響應於刺激資料而產生之資料作為響應資料移動至記憶體126的響應排組。

又，資料傳送排組150包括刺激資料定序器152、FIFO暫存器153、循環化器154、I/O排組155、響應資料管理器156、FIFO暫存器157及響應資料定序器158。資料傳送排組150之結合在一起的刺激資料定序器152、FIFO暫存器153、循環化器154及I/O排組155可特性化為將複合波形作為刺激資料自記憶體126移動至DUT 170之刺激排組。資料傳送排組150之結合在一起的I/O排組155、響應資料管理器156、FIFO暫存器157及響應資料定序器158可特性化為將由DUT 170響應於刺激資料而產生之資料作為響應資料移動至記憶體126的響應排組。

再另外，資料傳送排組160包括刺激資料定序器162、FIFO暫存器163、循環化器164、I/O排組165、響應資料管理器166、FIFO暫存器167及響應資料定序器168。資料傳送排組160之結合在一起的刺激資料定序器162、FIFO暫存器163、循環化器164及I/O排組165可特性化為將複合波形作為刺激資料自記憶體126移動至DUT 170之刺激排組。資料傳送排組160之結合在一起的I/O排組165、響應資料管理器166、FIFO暫存器167及響應資料定序器168可特性化為將由DUT 170響應於刺激資料而產生之資料作為響應資料移動至記憶體126的響應排組。

儘管裝置100在圖1中展示為包括四個資料傳送排組130、140、150及160，但在其他代表性實施例中，裝 置100可包括任何數目個資料傳送排組。又，如隨後將描述的，在此代表性實施例中，循環化器134將四個資料通道輸出至I/O排組135，循環化器144將四個資料通道輸出至I/O排組145，循環化器154將四個資料通道輸出至I/O排組155且循環化器164將四個資料通道輸出至I/O排組165。因而，各I/O排組135、145、155及165可特性化為包括可共同地特性化為I/O通道排組之四個I/O通道(諸如，圖4中所展示之I/O通道432、434、436及438)。在其他代表性實施例中，各循環化器可經組配以將任何數目個通道輸出至其各別I/O排組。

如圖1中進一步展示，裝置100包括全域觸發管理裝置128，其監視各別資料傳送排組130、140、150及160內之循環化器134、144、154及164之狀態，且響應於由(例如)DUT 170產生之外部觸發條件及響應於循環化器134、144、154及164之經監視到之狀態而協調循環化器134、144、154及164之時序。全域觸發管理裝置128控制包括以下各者之各種源與目的地之間的觸發、標記及事件的路由：全域觸發管理裝置128內之軟體觸發暫存器(未圖示)、PXIe背板110、至DUT 170或其他設備之前面板連接、循環化器134、144、154及164，以及響應資料管理器136、146、156及166。

在代表性實施例中，圖1中所展示之裝置100及全域觸發管理裝置128可藉由作為模組120之部分而安置的單一可現場規劃閘陣列(FPGA)實施。亦即，分別包括刺激排 組及響應排組之所有資料傳送排組130、140、150及160可建構於單一FPGA中。因此，可利用較少外部類比組件以數位方式實施裝置10，從而提供成本有效之緊密設計，該設計達成具有至多一奈秒之運作中時序解析度及延遲的數位刺激產生及響應量測之精確時序與跨越資料傳送排組130、140、150及160之快速時序對準。在其他代表性實施例中，PCIe埠122及SGDMA 124亦可實施於FPGA中。

圖2為說明根據代表性實施例之裝置的刺激資料定序器之方塊圖。如圖2中所展示之刺激資料定序器200可代表圖1中所展示之刺激資料定序器132、142、152及162。

參看圖2，刺激資料定序器200包括：直接連接至PCIe埠122之控制及狀態暫存器212、連接至記憶體126之定序器引擎214、皆直接連接至記憶體126之資料移動器A 216及資料移動器B 220、連接至資料移動器A 216及資料FIFO暫存器A 232之標籤***器218；及連接至資料移動器B 220及資料FIFO暫存器B 234之標籤***器222。定序器引擎214直接連接至分支觸發FIFO暫存器230。

參看圖1，刺激資料定序器132、142、152及162將資料自記憶體126分別移動至FIFO暫存器133、143、153及163。需要FIFO暫存器133、143、153及163以使各別刺激資料定序器132、142、152及162與循環化器134、144、154及164之間的資料流率平順化。詳言之，刺激資料定序器132、142、152及162藉由記憶體126之子系統時脈來時脈控制，該子系統時脈不同於時脈控制I/O排組135、145、155 及165之子系統時脈且與其非同步。因此，FIFO暫存器133、143、153及163實施於刺激資料定序器與I/O排組之間以便使信號重新同步且消除資料產生/消耗速率方面之差異。由於自記憶體126之資料移動通常為叢發性的，因此FIFO暫存器133、143、153及163經實施為具有足夠深度以防止I/O排組135、145、155及165處之資料不足。儘管在圖1中未特定展示，但FIFO暫存器133、143、153及163中之各者分別包括諸如分支觸發FIFO暫存器230、資料FIFO暫存器A 232及資料FIFO暫存器B 234(如關於圖2所描述)之FIFO暫存器。

最簡單地，刺激資料定序器132、142、152及162之任務為使其各別FIFO暫存器133、143、153及163之資料FIFO暫存器A及資料FIFO暫存器B中之至少一者填充有來自記憶體126之資料。如圖2中所展示之刺激資料定序器200之定序器引擎214自記憶體126動態地選擇波形區段。定序器引擎214藉由自儲存於記憶體126中之定序器程式連續地提取指令，解譯該等指令及將區段移動命令(資料移動指令)發出至資料移動器A 216及資料移動器B 220來實現此操作。區段移動命令使資料移動器A 216及資料移動器B 220自儲存於記憶體126中之波形區段連續地讀取資料字且將波形區段之資料字寫入至資料FIFO暫存器A 232及資料FIFO暫存器B 234中。各波形區段由開始位址及大小(字計數)描述。為了容納低潛時事件分支，定序器引擎214支援波形區段之推測性提取。因此，如所展示之刺激資料定序器200包括分別填充資料FIFO暫存器A 232及資料FIFO暫存 器B 234之一對資料移動器A 216與資料移動器B 220。在代表性實施例中，在任何給定時間，資料移動器A 216及資料移動器B 220中之一者可正移動當前作用中波形區段，而資料移動器A 216及資料移動器B 220中之另一者可正移動推測性波形區段(分支後向量)以預計分支事件。刺激資料定序器200之標籤***器218及222經組配以用由定序器程式(藉由定序器引擎214自記憶體126提取)指定之標籤來標記分別由資料移動器A 216及資料移動器B 220移動的波形區段之各資料字。此能力之目的為提供使由DUT 170提供之所獲取之響應資料與定序器程式相關的手段。

如圖2中所展示之刺激資料定序器200之定序器引擎214將定序器程式內之定序器指令轉譯成區段移動命令。當藉由來自控制及狀態暫存器212之信號啟動時，定序器引擎214開始自儲存於由狀態及控制暫存器212指定之記憶體位址處的定序器程式提取指令。在代表性實施例中，使用者(或主機軟體)可將「啟動」命令寫入至控制及狀態暫存器212中，該控制及狀態暫存器又將啟動脈衝提供至定序器引擎214之輸入端。

圖3為說明根據代表性實施例之裝置的響應資料定序器之方塊圖。如圖3中所展示之響應資料定序器300可代表圖1中所展示之響應資料定序器138、148、158及168。

參看圖3，響應資料定序器300包括直接連接至PCIe埠122之控制及狀態暫存器312、連接至記憶體126之定序器引擎314，及皆直接連接至記憶體126之資料移動器A 316及資料移動器B 320。資料移動器A 316及資料移動器B 320亦分別連接至資料FIFO暫存器332及資料標籤FIFO暫存器334。

參看圖1，響應資料定序器138、148、158及168將資料自FIFO暫存器137、147、157及167分別移動至記憶體126。需要FIFO暫存器137、147、157及167以使各別響應資料定序器138、148、158及168與響應資料管理器136、146、156及166之間的資料流率平順化。詳言之，響應資料定序器138、148、158及168藉由記憶體126之子系統時脈來時脈控制，該子系統時脈不同於時脈控制I/O排組135、145、155及165之子系統時脈且與其非同步。因此，FIFO暫存器137、147、157及167實施於響應資料定序器與I/O排組之間以便使信號重新同步且消除資料產生/消耗速率方面之差異。由於至記憶體126之資料移動通常為叢發性的，因此FIFO暫存器137、147、157及167經實施為具有足夠深度以防止響應資料管理器136、146、156及166處之資料溢位。儘管在圖1中未特定展示，但FIFO暫存器137、147、157及167中之各者分別包括諸如資料FIFO暫存器232及資料標籤FIFO暫存器334(如關於圖3所描述)之FIFO暫存器。

最簡單地，響應資料定序器138、148、158及168之任務為藉由將其各別FIFO暫存器137、147、157及167內之資料及標籤作為來自DUT 170之響應資料移動至記憶體126內之波形區段來使該等FIFO暫存器之資料FIFO暫存器及資料標籤FIFO暫存器為空的。如圖3中所展示之刺激資料 定序器300之定序器引擎314藉由自儲存於記憶體126中之定序器程式連續地提取指令，解譯該等指令及將區段移動命令發出至資料移動器A 316及資料移動器B 320來實現此操作。區段移動命令使資料移動器A 316及資料移動器B 320自資料FIFO暫存器332及資料標籤FIFO暫存器334連續地讀取字且將該等字寫入至記憶體126中。記憶體126內之寫入有字的各波形區段由開始位址及大小(字計數)描述。響應資料定序器300之定序器引擎314類似於圖2中所展示之刺激資料定序器200之定序器引擎214而起作用以將定序器程式內之定序器指令轉譯成區段移動命令。當藉由來自控制及狀態暫存器312之信號啟動時，定序器引擎314開始自儲存於記憶體126內之如自狀態及控制暫存器312提供之記憶體位址處的定序器程式提取指令。

定序器程式之以下基本指令提供如下基本能力：執行將波形區段作為刺激資料自記憶體126移動至FIFO暫存器133、143、153及163的程式，且亦經由各別響應資料定序器138、148、158及168將響應資料自FIFO暫存器137、147、157及167移動至記憶體126。

Read_segment(data_mover,segment_address,segment_size,last_segment_flag)：此指令使如圖2中所展示之刺激資料定序器200之定序器引擎214規劃資料移動器A 216及資料移動器B 220中之一者以將波形區段自記憶體126複製至對應的資料FIFO暫存器A 232及資料FIFO暫存器B 234。data_mover參數指定使用作用中資料移動器抑或替 代資料移動器。segment_address及segment_size參數指定記憶體126內之含有待複製之波形區段的記憶體區段。last_segment_flag指示此指令是否為定序器程式中之最終Read_segment命令。

Write_segment(data_mover,segment_address,segment_size)：此指令使如圖3中所展示之響應資料定序器300之定序器引擎314規劃資料移動器A 316及資料移動器B 320中之一者以將響應資料區段自資料FIFO暫存器332或將資料標籤區段自資料標籤FIFO暫存器334移動至記憶體126。data_mover參數指定使用資料移動器A 316以自資料FIFO暫存器332移動響應資料區段抑或使用資料移動器B 320以自資料標籤FIFO暫存器334移動資料標籤區段。segment_address及segment_size參數指定記憶體126內之將接收待複製之響應資料區段的記憶體區段。

Loop_segment(Loop_count)：此指令將後續read_segment或write_segment指令執行Loop_count次。

Branch_immediate(sequence_address)：此指令使定序器引擎214及314開始執行在記憶體126之由sequence_address指示之記憶體位址處的指令。

Halt：此指令使定序器引擎214及314停止提取及執行定序器程式之定序器指令。

如先前所描述，圖3中所展示之響應資料定序器300之定序器引擎314類似於圖2中所展示之刺激資料定序器200之定序器引擎214而起作用。然而，如應如隨後所描 述般來理解，響應資料定序器300僅使用所有定序器指令之子集，該子集包括Write_segment、Loop_segment、Branch_immediate及Halt指令。

圖4為根據代表性實施例之裝置的循環化器之方塊圖。如圖4中所展示之循環化器400可代表圖1中所展示之循環化器134、144、154及164。

參看圖4，循環化器400包括循環化器觸發管理器412、匹配迴圈緩衝器A 414、匹配迴圈緩衝器B 415、資料多工器413、波形解碼器416、循環計數器418以及循環化器引擎422、424、426及428。循環化器觸發管理器412連接至圖1中所展示之全域觸發管理裝置128，且自全域觸發管理裝置128接收觸發事件並相應地將其他觸發事件傳輸至全域觸發管理裝置128。匹配迴圈緩衝器A 414及匹配迴圈緩衝器B 415分別連接至資料FIFO暫存器A 232及資料FIFO暫存器B 234(亦在圖2中展示)以及循環化器觸發管理器412。波形解碼器416經由資料多工器413連接至匹配迴圈緩衝器A 414及匹配迴圈緩衝器B 415，且亦連接至循環化器觸發管理器412。資料多工器413響應於來自循環化器觸發管理器412之信號(未圖示)而輸出來自匹配迴圈緩衝器A 414或匹配迴圈向量B 415中之一者的資料。循環計數器418連接至循環化器觸發管理器412及波形解碼器416。循環化器引擎3 422、循環化器引擎2 424、循環化器引擎1 426及循環化器引擎0 428各自連接至循環計數器418、循環化器觸發管理器412及波形解碼器416。循環化器引擎3 422、循環化 器引擎2 424、循環化器引擎1 426及循環化器引擎0 428(下文中可僅被稱為循環化器引擎422、424、426及428)經連接以將輸出分別提供至I/O通道3 432、I/O通道2 434、I/O通道1 436及I/O通道0 438(下文中可僅被稱為I/O通道432、434、436及438)。循環化器引擎422、424、426及428亦將比較碼提供至其所連接至的對應的響應資料管理器(參見圖1)。儘管在圖1中未特定展示，但各別I/O排組135、145、155及165中之各者包括如關於圖4所描述且可共同地特性化為I/O通道排組之四個I/O通道(諸如，I/O通道432、434、436及438)之集合。

圖1中所展示之循環化器134、144、154及164各自經組配以將來自各別FIFO暫存器133、143、153及163之波形區段之部分管理成向量迴圈且響應於(例如)使用者輸入或DUT 170之感測到之條件而自向量迴圈進行分支。在代表性實施例中，循環化器134、144、154及164可對嵌入於自記憶體126讀取之波形區段內的符號作出響應。參看圖4，循環化器400基於其本端樣本時脈及各種觸發條件而管理來自各別FIFO暫存器之資料FIFO暫存器A 232及資料FIFO暫存器B234的資料流，且亦負責針對其資料通道或單工通道中之各者將各資料符號解碼成一系列位元轉變作為提供至I/O通道432、434、436及438之輸出。

更詳細而言，藉由如圖2中所展示之刺激資料定序器200自記憶體126讀取的波形區段呈提供對儲存於如圖4中所展示之循環化器400之波形解碼器416內的波形表之 存取的符號之形式。波形解碼器416將作為一系列符號接收之波形區段解碼成具有經定義循環長度、經定義轉變方向、經定義轉變次數、經定義響應比較及經定義響應比較次數之資料串流。如所描述，在代表性實施例中，循環化器400沿著四個資料通道或單工通道將輸出資料提供至I/O通道432、434、436及438。因此，在此狀況下，如自記憶體126讀取之各波形區段包括一系列資料字，各資料字含有一波形表選擇符及分別對應於四個資料通道或單工通道之四個波形字元符號。亦即，各波形字元符號控制輸出至各別資料通道或單工通道之資料之特性。用於各波形區段之波形表選擇符及四個波形字元符號之集合可在下文中特性化為向量。各向量之波形表選擇符符號指定將哪一波形表用於解譯對應的波形字元符號。因此，循環化器400可經組配以響應於波形區段而產生循環資料且將循環資料輸出至其對應的I/O排組。參看圖1，I/O排組135、145、155及165各自將循環資料作為刺激資料自其對應循環化器134、144、154及164輸出至DUT 170。值得重視地，波形表可在初始化期間經由刺激資料定序器及FIFO暫存器自記憶體126下載至波形解碼器416。因此，如圖4中所展示之循環化器400能夠支援多個波形定義及/或波形表。

除如先前所描述之基本指令之外，在另一代表性實施例中，亦可包括以下指令以支援標準測試介面語言(STIL)匹配迴圈及包括簡單短計數迴圈之其他類似構造。最簡單的匹配迴圈由不超過256個向量構成，該等向量皆在 波形區段之開始處。此類匹配迴圈可完全由循環化器執行且不需要斷點向量。在代表性實施例中，以下Short_wait_loop指令可用以將區段移動組配為匹配迴圈。

Short_wait_loop(vector_count,timeout,exit_condition)：此指令使如圖4中所展示之循環化器400將後續Read_segment指令之第一vector_count+1向量視為短迴圈。循環化器400將顯現該等向量直至滿足退出條件，接著針對後續向量繼續執行。若循環化器400遍歷向量集合而執行超過timeout遍，則其將視情況指示錯誤及/或利用錯誤停止測試。退出條件可為觸發事件之出現或所有匹配迴圈向量比較之成功匹配。

在另一代表性實施例中，可包括以下指令以支援資料標示。

Tag_segment(tag)：此指令使圖2中所展示之定序器引擎214將所指示標籤附接至後續波形區段中之所有向量。此標籤將變為對應的響應資料管理器指派至各所記錄之響應比較結果的資料標籤之最高有效位元。

另外，圖2中所展示之刺激資料定序器200內之定序器引擎214支援可包括Read_segment、Write_segment、Loop_segment、Short_wait_loop及Tag_segment指令之經計數指令迴圈。經計數指令迴圈之巢套數可高達32之計數。在其他代表性實施例中，巢套計數可按比例調整至較高位準。支援經計數指令迴圈之程式流程控制指令包括以下指令。

Start_loop(Loop_count)：此指令標記經計數迴圈區段之開始。其使定序器引擎214將其下一PC(程式計數器)值推送至PC堆疊上，將其當前LC(迴圈計數器)值推送至LC堆疊上且用定序器引擎214內之Loop_count值初始化其LC。

End_loop：此指令標記經計數迴圈區段之結束。其使定序器引擎214遞減其LC。若新LC值並非0，則定序器引擎214使其PC載入有頂部PC堆疊值，從而產生至迴圈之開始的分支。否則，定序器引擎214移除頂部PC堆疊值且使LC堆疊彈出(將頂部LC堆疊值移動至LC)且在下一PC處繼續執行。

另外，圖2中所展示之刺激資料定序器200內之定序器引擎214支援循環化器之波形表自記憶體的載入。在代表性實施例中，以下Load_Table指令可用以將區段移動組配為波形表載入操作。

Load_Table(table_number,word_count)：此指令使後續Read_segment指令載入循環化器之波形表中之一者。其使表table_number載入有word_count 32位元字。

在代表性實施例中，定序器引擎214之指令集可易於擴展以包括支援更多能力(諸如，更長匹配迴圈、次常式、其他資料相依分支等)之額外指令。

返回圖4，循環化器400之匹配迴圈緩衝器414由512個向量深之循環緩衝器連同執行含有少於512個向量之經計數迴圈之輸出所必要的控制邏輯構成。在接收到用信 號通知自向量迴圈進行分支之觸發事件之前，匹配迴圈緩衝器414緩衝可在向量迴圈中執行之多個向量。匹配迴圈緩衝器414包括邏輯，該邏輯支援響應於匹配條件輸入而在迴圈反覆之結尾中斷迴圈，其限制條件為條件輸入經迴圈反覆之結尾前的幾個向量確證。

如圖4中所展示之循環化器400之波形解碼器416由RAM區塊集合及支援邏輯構成。RAM區塊含有如先前所描述之波形表之集合，該等波形表定義自匹配迴圈緩衝器414接收之向量字的循環長度及循環符號解碼。RAM區塊中之一者保存循環長度表且藉由向量中之5位元波形編號來定址，且將6位元時脈預分頻值及8位元時脈除法器值輸出至循環計數器418。其他4個RAM區塊中之各者分別保存用於自循環化器引擎422、424、426及428輸出之對應通道或單工通道的波形表。此等區塊中之各者由向量中之5位元波形編號與通道或單工通道之4位元循環符號的0位元串連來定址，且輸出與8位元轉變次數配對之2位元循環碼之3個集合，其結合在一起來描述向量循環之2個刺激轉變及1個響應比較。

自圖4中所展示之波形解碼器416內之波形表輸出至循環化器引擎422、424、426及428的刺激力循環碼為：「U」(邏輯值1)，其經寫碼為2'b11；「D」(邏輯值0)，其經寫碼為2'b10；「Z」(三態)，其經寫碼為2'b00；及「P」(先前狀態)，其經寫碼為2'b01，該等循環碼為標準STIL定義。

「U」指示循環化器在所指示時間將通道輸出驅動為高； 「D」指示循環化器在所指示時間將通道輸出驅動為低；「Z」指示循環化器在所指示時間將通道設定為高阻抗狀態；且「P」指示循環化器在所指示時間將通道輸出設定為其「先前」(最後積極驅動(U或D))狀態。自波形表輸出至循環化器引擎之響應比較循環碼為：「H」(比較為高)，其經寫碼為2'b11；「L」(比較為低)，其經寫碼為2'b00；「X」(不關注)，其經寫碼為2'b10；及「T」(三態關閉)，其經寫碼為2'b01，該等循環碼亦為標準STIL定義且使響應資料管理器(諸如，圖1中所展示之響應資料管理器136、146、156及166)在所指示時間對照預期位準測試所提供資料之輸入位準。「H」指示若通道輸入處於有效高位準，則比較成功；「L」指示若通道輸入處於有效低位準，則比較成功；「Z」指示若通道輸入處於中間位準(既非有效高位準，亦非有效低位準)，則比較成功；且「X」指示比較始終成功。波形解碼器416另外支援循環符號4'b0000之特殊行為。當在波形解碼器416之輸入端處針對任何通道呈現此符號時，波形解碼器416將不輸出來自對應通道之波形表的新輸出，而是將繼續輸出先前輸出值，從而使對應的循環化器引擎重複先前循環。亦即，在代表性實施例中，循環化器可在波形圖案之結尾處重現最後向量。

如圖4中所展示之循環化器400之循環計數器418為貫穿各向量週期追蹤循環化器400之進展的子循環計數器。其輸出計數及時脈啟用由循環化器引擎422、424、426及428使用以在適當時間產生輸出轉變及比較選通。循環計 數器418之操作取決於自波形解碼器416提供之輸入信號預分頻(Prescale)及循環長度(Cycle Length)。將循環計數器418之選通輸出計數自0遞增至循環長度。當預分頻為0時，該計數每個時脈循環遞增4。當預分頻為1時，該計數每個時脈循環遞增2。當預分頻為2時，該計數每個時脈循環遞增1。對於較大預分頻值，該計數每2^預分頻-2個時脈循環遞增1。循環計數器418包括時脈預分頻器，其產生內部預分頻計數及時脈啟用(Clock Enable)輸出。在代表性實施例中，時脈預分頻器如表1中所展示而操作。

在表1中，預分頻計數(Prescale Count)為由循環計數器418內之時脈預分頻器區塊使用以控制時脈啟用輸出之狀態變數，時脈啟用輸出又由循環計數器418內之循環計數區塊使用。應理解，符號「！=」為意謂「不等於」之標準規劃語法。在代表性實施例中，循環計數器418之行為取決於時脈啟用及預分頻值，如表2中所展示。

作為來自如圖4中所展示之循環計數器418之輸出的CO為計數器之進位輸出指示，且由其他循環化器使用以判定循環之最後時脈。如應用於至循環計數器418之重設(Reset)及執行(Run)操作以啟動及初始化循環化器400及其子區塊。

圖5為說明根據代表性實施例之裝置的循環化器引擎之方塊圖。如圖5中所展示之循環化器引擎500可代表圖4中所展示之循環化器引擎422、424、426及428。

參看圖5，循環化器引擎500包括事件時間比較器510、520及530、力輸出解碼器540，以及響應比較解碼器560。事件時間比較器510、520及530中之各者連接至循環計數器418及波形解碼器416。力輸出解碼器540連接至事件時間比較器510及520。響應比較解碼器560連接至事件時間比較器530。循環化器引擎500產生4位元輸出碼之五個串流E、D、S、H及L，各位元待應用於四倍資料速率(QDR)I/O間隔之各時標(tick)或間隔。力碼E及D為自力輸出解碼器540至對應I/O通道之輸出。力碼「E」為「啟用」之簡寫且控制QDR輸出循環之4個時標上之輸出啟用信號。力碼「D」為「資料」之簡寫且控制相同的四個時標上之輸出位準。啟用及資料QDR輸出為至可安置於裝置100與DUT 170之間的外部3態輸出驅動器器件之輸入，響應比較碼S、H及L為自響應比較解碼器560至連接至循環化器之對應的響應資料管理器之輸出。響應比較碼「S」指示比較選通，響應比較碼「H」指示比較為高，且響應比較碼「L」指示比較 為低。此等三個信號一起定義響應資料管理器是否應對通道輸入執行比較(S=1)，且信號位準應為有效高位準(HL=11)、不確定(HL=01)抑或有效低位準(HL=00)。自循環計數器418提供時脈啟用、預分頻及計數輸入。自波形解碼器416提供輸入T1、F1、T2、F2、CT及C。T1指示第一力事件之時間，且為指定應在循環之哪一經啟用時脈上出現力輸出轉變的八位元信號。F1為循環中之第一力事件的力碼(先前定義為U、D、Z或P)。T2及F2為第二力事件之時間及力碼。CT為比較事件之時間。又，C為比較碼(先前定義為H、L、X或T)。如圖5中進一步所展示，事件時間比較器510、520及530各自提供輸出M及P。輸出M為匹配之簡寫，且當經確證時指示當前循環計數匹配指定轉變次數「T1」或「T2」中之一者。如圖5中進一步所展示而定義各種輸入及輸出。

如圖5中所展示之事件時間比較器510、520及530各自比較指定事件時間T與來自循環計數器418之循環計數。基於預分頻器值Prescale，事件時間比較器510、520及530判定在當前時間間隔中是否出現事件，且在當前時間間隔內之哪一輸出時脈邊緣上出現以確證轉變。在代表性實施例中，事件時間比較器510、520及530彼此同步地操作，如表3中所展示。

如圖5中所展示之循環化器引擎500之力輸出解碼器540在資料輸出啟用接腳E及資料啟用接腳D上產生四倍資料速率輸出(QDR)符號之連續串流作為循環化器400之至I/O排組之對應I/O通道的輸出。如所描述，各符號為4位元集合，其中最低有效位元待由QDR級首先輸出。在代表性實施例中，與其他循環化器引擎之力輸出解碼器同步的力輸出解碼器540之操作展示於表4中。

如圖5中所展示之循環化器引擎500之響應比較解碼器560產生通道之四倍資料速率(QDR)符號之連續串流S、H及L且將其輸出至連接至循環化器的諸如圖7中所展示之響應資料管理器700的響應資料管理器之對應比較引擎722、724、726或728。各符號為4位元序列，其中最低有效位元用於在對應時脈循環中比較第一QDR輸入位元。在代表性實施例中，響應比較解碼器560與其他循環化器引擎之響應比較解碼器的同步操作展示於表5中。

返回圖4，循環化器400之循環化器觸發管理器412基於循環化器400內之各種控制暫存器(未圖示)之值及來自全域觸發管理裝置128之觸發信號而控制循環化器400之操作狀態。在代表性實施例中，循環化器觸發管理器412亦可產生標記事件。標記事件為諸如圖1中所展示之響應資料管理器136、146、156及166的資料響應管理器包括在將 寫入至記憶體126之資料中以便指示何時相對於資料串流偵測到一些內部或外部條件的旗標。此等標記事件在圖9中展示為自圖4中所展示之循環化器觸發管理器412提供的事件[2：0]。

圖6A為說明根據代表性實施例之循環化器的循環化器觸發管理器之方塊圖。如圖6A中所展示之循環化器觸發管理器600可對應於圖4中所展示之循環化器觸發管理器412。循環化器觸發管理器600在循環化器內產生觸發事件且控制觸發事件之路由，如隨後將描述的。

參看圖6A，在代表性實施例中，循環化器觸發管理器600包括啟動觸發暫存器612、停止觸發暫存器614及繼續觸發暫存器616。啟動觸發暫存器612、停止觸發暫存器614及繼續觸發暫存器616為分別自主機內之讀取/寫入組配暫存器接收5位元碼之5位元暫存器，該等5位元碼經由終端使用者所使用之軟體規劃工具經PCIe埠122讀取及寫入操作提供且用以解碼指派至啟動/停止及繼續操作條件之觸發源。此等碼定義將被接受作為啟動、停止及繼續之觸發條件的對應條件或事件。啟動觸發暫存器612、停止觸發暫存器614及繼續觸發暫存器616保存該等碼直至由主機重設，且隨後將該等碼分別輸出至使代表事件之碼與循環化器內之適當時脈域同步器的同步器622、624及626。隨後將經同步碼自同步器622、624及626輸出至解碼器632、634及636。如圖6A中進一步所展示，同步器628自圖1中所展示之全域觸發管理裝置128接收軟體(SW)觸發、背板觸發、前 面板(FP)觸發及通道(CH)觸發。藉由同步器628使SW觸發、背板觸發、FP觸發及CH觸發與循環化器內之適當時脈域同步。解碼器632、634及636分別解碼同步器622、624及626之輸出，且響應於自同步器628輸出之SW觸發、背板觸發、FP觸發及CH觸發而產生啟動、停止及繼續觸發且將其輸出至觸發狀態機640。如圖6A中進一步所展示，觸發狀態機640對自圖4中所展示之匹配迴圈緩衝器414提供的序列完成(Sequence Completed)、啟動定序器(Start Sequencer)、FIFO就緒(FIFO_RDY)真及圖案匹配失敗(Pattern Match Fail)信號作出響應，且進一步對來自解碼器632、634及636之啟動、停止及繼續觸發作出響應以產生Trig_Start及Trig_Stop信號且將其輸出至圖4中所展示之循環計數器418。匹配迴圈緩衝器414響應於記憶體126內之定序器程式而提供序列完成、啟動定序器、FIFO就緒(FIFO_RDY)真及圖案匹配失敗信號。

圖6B為說明根據代表性實施例之循環化器觸發管理器的循環化器觸發狀態機之流程圖。詳言之，圖6B說明圖6A中所展示之觸發狀態機640之操作狀態。如圖6B中所展示，觸發狀態機640響應於自主機發出之重設(RST)信號而進入通電狀態(POS)狀態601，其為靜態I/O高阻抗狀態。在初始化(Init)完成之後，觸發狀態機640進入閒置狀態602且等待來自匹配迴圈緩衝器414之啟動定序器信號及FIFO_RDY信號為真。當為真時，觸發狀態機640進入等待觸發(W4T)狀態603。在接收到啟動觸發後，觸發狀態機640 即進入執行(RUN)狀態604且將啟動信號輸出至循環計數器418，且循環化器接著顯現被稱為圖案之一系列向量。當停止觸發出現時或當圖案匹配失敗信號或序列完成信號為真時，觸發狀態機640退出執行狀態而進入閒置狀態。在自執行狀態604重新進入閒置狀態602後，觸發狀態機640將Trig_Stop信號輸出至循環化器400，且循環化器400隨後將顯現最後向量值抑或顯現最後向量循環。在定序器規劃階段期間預先組配及規劃在圖案(向量序列)已完成或停止之後的此行為。

圖6C為說明根據代表性實施例之全域觸發管理裝置內的路由矩陣之圖。如圖6C中所展示之路由矩陣6000可代表圖1中所展示之全域觸發管理裝置128內之開關組件。

參看圖6C，在代表性實施例中，路由矩陣6000包括輸入線6010、6012、6014、6016、6018及6020，其分別經連接以自藉由定序器規劃階段控制之程式序列狀態接收背板觸發、FP觸發、CH觸發、SW觸發、標記及SEQ事件。該等輸入線進一步連接至如圖1中所展示之循環化器134、144、154及164。亦如圖6C中所展示，路由矩陣6000進一步包括輸出線6500、6510及6520，其分別提供觸發、標記及定序器事件作為至圖1中之背板PXIe背板110、裝置10之前面板及排組通道的輸出。各別開關(未圖示)安置於節點SW中之各者處以相應地將觸發、標記及定序器事件投送至輸出線6500、6510及6520，且亦進一步響應於觸發輸入源而沿著各別輸入線6010、6012、6014及6016投送至對應循環 化器內之循環化器觸發管理器。

圖7為說明根據代表性實施例之裝置的響應資料管理器之方塊圖。如圖7中所展示之響應資料管理器700可代表圖1中所展示之響應資料管理器136、146、156及166。

參看圖7，響應資料管理器700包括管線延遲件712、標籤計數器714、結果累積器716及資料封裝器718。如所展示，管線延遲件712連接至諸如圖4中所展示之循環化器400的循環化器。標籤計數器714連接至管線延遲件712及資料標籤FIFO暫存器334(參見圖3)。資料封裝器718連接至資料FIFO暫存器332(參見圖3)。結果累積器716連接至管線延遲件712及諸如循環化器400之循環化器。響應資料管理器700亦包括比較引擎3 722、比較引擎2 724、比較引擎1 726及比較引擎0 728，其各自連接至結果累積器716、資料封裝器718及管線延遲件712。比較引擎3 722、比較引擎2 724、比較引擎1 726及比較引擎0 728(下文中可僅被稱為比較引擎722、724、726及728)經連接以分別自I/O通道3 732、I/O通道2 734、I/O通道1 736及I/O通道0 738(下文中可僅被稱為I/O通道732、734、736及738)接收輸出。儘管在圖1中未特定展示，但各別I/O排組135、145、155及165中之各者包括諸如I/O通道732、734、736及738(如關於圖7所描述)的I/O通道之集合。

在代表性實施例中，如圖1中所展示之裝置100包括：自I/O排組135接收四個資料通道之響應資料管理器136、自I/O排組145接收四個資料通道之響應資料管理器 146、自I/O排組155接收四個資料通道之響應資料管理器156，及自I/O排組165接收四個資料通道之響應資料管理器166。因而，各I/O排組135、145、155及165可特性化為包括可共同地特性化為I/O通道排組之四個I/O通道(諸如，圖7中所展示之I/O通道732、734、736及738)。在其他代表性實施例中，各響應資料管理器可經組配以自其各別I/O排組接收任何數目個通道。

圖1中所展示之響應資料管理器136、146、156及166各自經組配以比較來自各別I/O排組135、145、155及165之資料(內部資料)與資料(內部資料)之預期位準以產生比較結果且將比較結果及識別比較結果之標籤寫入至各別FIFO暫存器137、147、157及167中。更詳細參看圖7，響應資料管理器700自其資料通道或單工通道432、434、436及438中之各者獲取資料，比較該資料與由其所連接至之對應循環化器所提供的預期位準，且分別將比較結果與相關聯標籤一起封裝至資料FIFO暫存器332及資料標籤FIFO暫存器334中。此外，響應資料管理器700在結果累積器716中執行匹配迴圈比較且向其所連接至之對應循環化器報告結果。管線延遲件712補償自循環化器至I/O排組之I/O接腳之資料管線延遲；外部驅動器、緩衝器及電路板路由延遲；至及自DUT 170之纜線延遲；自I/O排組之I/O接腳至響應資料管理器之資料管線延遲；及經由響應資料管理器之資料管線延遲，使得比較引擎722、724、726及728可經時控以比較比較來自其資料通道或單工通道432、434、436及438 中之各者的資料與如由對應循環化器所提供之彼資料的對應的正確預期位準。響應資料管理器700亦提供高達256個時脈之額外可規劃延遲。

圖8為說明根據代表性實施例之裝置之響應資料管理器的比較引擎之方塊圖。如圖8中所展示之比較引擎800可代表圖7中所展示之比較引擎722、724、726及728。

參看圖8，比較引擎800響應於由其所連接至之循環化器經由管線延遲件712提供之比較碼S、H及L而執行由循環化器所請求的資料比較。比較引擎800包括邏輯區塊810。Cmp(所請求比較之簡寫)信號輸出邏輯區塊810指示循環化器在時脈週期之四個QDR間隔中之一者內請求比較操作且因此為四個S(比較選通)位元之邏輯「或」。若選通中之任一者經確證，則比較被請求。失敗(比較失敗之簡寫)信號指示時脈週期中之四個可能比較中之一者不匹配，且因此為個別比較之邏輯「或」。個別比較中之各者為所量測資料位元與由對應比較選通遮罩之預期資料位元的邏輯「互斥或」(XOR)。詳細而言，存在對使用者資料進行之兩個不同比較。亦即，比較使用者信號與兩個不同的電壓臨限值：「高」臨限值Hi[3：0]及「低」臨限值Lo[3：0]。使用者信號可低於低臨限值，在低臨限值與高臨限值之間或高於高臨限值。因此，對於各信號，存在兩個位元：比較-高及比較-低，其為至圖7中所展示之資料結果累積器716及資料封裝器718的輸出。當請求比較時，比較高值及低值兩者。

圖9為說明根據代表性實施例之裝置之響應資料 管理器的資料封裝器之方塊圖。如圖9中所展示之資料封裝器900可對應於圖7中所展示之資料封裝器718。

參看圖9，資料封裝器900包括控制邏輯910、資料解多工器920及邏輯區塊930。控制邏輯910連接至標籤計數器714以接收計數、CycStart、重設及翻轉(Rollover)信號。控制邏輯210亦連接至資料FIFO暫存器332以接收Ready0及Ready1信號，該等信號指示資料FIFO暫存器332已就緒以接受更多資料。值得重視地，若在資料FIFO暫存器332就緒以接受更多資料之前已將較多資料寫入至資料FIFO暫存器332中，則藉由控制邏輯910將由「溢位(Overflow)」信號所指示之錯誤信號輸出至狀態暫存器以告知使用者資料可能漏失。控制邏輯910亦將有效(Valid)信號輸出至資料FIFO暫存器332。資料解多工器920經連接以自控制邏輯910接收比較結果，且將比較結果發送至資料FIFO暫存器332。此外，資料封裝器900之控制邏輯910亦經連接以自邏輯區塊930接收LogEv、LogFail及LogCmp信號，且響應於此等信號而決定將哪些結果資料發送至資料FIFO暫存器332。控制邏輯910亦將比較結果資料輸出至多工器920。邏輯區塊930亦連接至全域觸發管理裝置128以接收事件(Event)信號E[2：0]，連接至暫存器以接收遮罩(Mask)信號M[2：0]及LogCmp信號，且連接至比較引擎722、724、726及728以接收Cmp及失敗(Fail)結果。可藉由主機將控制位元寫入至暫存器中以控制待監視之事件及何條件使得將資料寫入至資料FIFO暫存器332中。

根據如圖9中所展示之資料封裝器900之可規劃操作模式，該資料封裝器之邏輯區塊930接納通道比較結果Cmp及失敗，且經由控制邏輯910連續地將比較失敗Cmp記錄至資料FIFO暫存器332中。邏輯區塊930將記錄所有比較之結果抑或僅記錄失敗比較。在任一狀況下，邏輯區塊930記錄鄰接的8個循環區段之結果，其中各區段以8循環計數之倍數開始。對於包括必須記錄之任何循環的任何區段，邏輯區塊930針對8循環區段內之循環中之各者記錄各通道之通過失敗狀態，且亦記錄與各資料循環相關聯之事件資料之3個位元。

在邏輯區塊930中，資料為將E(事件信號)及F(失敗信號)串連而成之8位元寬值。藉由將E(事件信號)及M(遮罩信號)進行邏輯「與」及接著將彼等結果一起進行邏輯「或」來產生LogEv(記錄事件)。藉由將F(失敗信號)一起進行邏輯「或」來產生LogFail(記錄失敗)。藉由將C(比較信號)一起進行邏輯「或」及將彼結果與LogCmp(LC)信號進行邏輯「與」來產生LogCmp(記錄比較)。LogCmp提供使用者請求記錄需要進行比較所得之任何結果(比較通過抑或失敗)的指示。LogFail提供使用者請求僅記錄需要進行比較且比較失敗所得之結果的指示。LogEv提供使用者請求記錄基於外部事件(事件信號)之資料的指示。

圖10為說明根據代表性實施例之裝置之響應資料管理器的結果累積器之方塊圖。圖10中所展示之結果累積器1000可對應於圖7中所展示之結果累積器716。

參看圖10，結果累積器1000包括邏輯區塊1010，其連接至諸如圖4中所展示之循環化器400的對應循環化器。邏輯區塊1010將CurrentFail及LastFail信號輸出至循環化器且自循環化器接收匹配迴圈控制信號。邏輯區塊1010進一步連接至比較引擎722、724、726及728以便接收比較結果失敗。結果累積器1000判定在一系列循環期間之所有比較是否通過。在代表性實施例中，結果累積器1000與其他響應資料管理器之結果累積器的同步操作展示於表6中。

更詳細而言，結果累積器1000追蹤任何比較在匹配迴圈之反覆期間是否失敗，且將在當前反覆(CurrentFail)期間累積之結果的執行指示以及最後完成反覆(LastFail)之結果之反覆兩者提供至循環化器。循環化器之匹配迴圈區塊(諸如，圖4中之匹配迴圈緩衝器414)可經組配以在當前迴圈不具有比較失敗直至當前向量時或在最後完成反覆不具有比較失敗時進行分支。結果累積器1000在來自循環化器之StartFirst信號經確證以指示第一反覆之第一向量時初始化。為了使匹配迴圈不在第一反覆之結尾過早地退出，將LastFail信號初始化為1(指示先前迴圈具有失敗比較)。CurrentFail信號採用迴圈中之第一比較之結果(4個Fail位元之「或」)。在迴圈中之後續時脈(第一迴圈反覆抑或隨後反覆)上，CurrentFail信號經更新以反映額外比較結果(其當前 值與4個當前失敗位元之「或」)。在各後續反覆開始時，LastFail信號採用最後CurrentFail之值(完成反覆之結果)。CurrentFail信號接著採用新反覆之第一比較之值。

圖11為說明根據代表性實施例之裝置之響應資料管理器的標籤計數器之方塊圖。圖11中所展示之標籤計數器1100可對應於圖7中所展示之標籤計數器714。

參看圖11，標籤計數器1100包括暫存器1110，其連接至諸如圖4中所展示之循環化器400的對應循環化器。暫存器1110自循環化器接收CycleStart及Tag信號。標籤計數器1100之比較器1130連接至對應循環化器及暫存器1110，且自循環化器接收CycleStart及Tag信號及自暫存器1110接收輸出。標籤計數器1100之計數器1140連接至循環化器及比較器1130，且自循環化器接收CycleStart信號及自比較器1130接收輸出。計數器1140將計數信號輸出至圖7中所展示之資料封裝器718。標籤計數器1100之暫存器1120自暫存器1110接收輸出及自計數器1140接收計數及進位信號。暫存器1120將資料Q輸出至資料標籤FIFO暫存器(諸如，圖7中所展示之資料標籤FIFO暫存器334)。標籤計數器1100對與由對應循環化器所提供之每個資料標籤相關聯的循環之數目進行計數。

更詳細而言，完整標籤為來自循環化器之24位元主標籤與42位元循環計數的最高有效之39個位元的串連。完整標籤亦包括計數器1140已翻轉之指示。暫存器1110提供來自循環化器之主標籤之延遲(延遲一個時脈)版本，且將 此值提供至比較器1130。比較器1130區塊偵測循環化器何時藉由在連續時脈上比較標籤值來提供新的主標籤。此比較之結果重設計數器1140中之循環計數。計數器1140在每個循環化器循環開始時遞增。循環計數的最低有效之3個位元由資料封裝器718(參見圖7)使用，該資料封裝器將8個循環化器循環之結果封裝至各資料FIFO字中。此等位元無需在圖7中所展示的儲存對應於各資料FIFO字之第一循環之標籤的資料標籤FIFO暫存器334中。如圖11中所展示之標籤計數器1100之暫存器1120將來自計數器1140之計數器進位位元(翻轉指示符)及前39個計數位元附加至主標籤以形成完整標籤，且將此標籤提供至資料標籤FIFO暫存器334。其視需要考慮管線延遲。

圖12為說明根據代表性實施例之裝置的輸入/輸出(I/O)排組之方塊圖。如圖8中所展示之I/O排組1200可代表圖1中所展示之I/O排組135、145、155及165。

參看圖12，I/O排組1200包括沿著自諸如圖4中所展示之循環化器400的循環化器至DUT 170之流程路徑的數位輸出延遲件(數位延遲件)1210、輸出多工器1220、四倍資料速率(QDR)輸出級1230及類比輸出延遲件1240之串聯連接。如先前所描述，諸如圖4中所展示之循環化器400的各循環化器將四個資料通道或單工通道輸出至其對應的I/O排組。如圖4中所展示之循環化器400的各循環化器引擎422、424、426及428將4位元資料D[3：0]輸出至對應的I/O排組，如關於圖5進一步所描述。相應地將四個4位元資料通 道輸出至圖12中所展示之I/O排組1200之數位輸出延遲件1210。

如圖12中所展示之I/O排組1200進一步包括沿著自DUT 170至循環化器之流程路徑提供的類比輸入延遲件1270、QDR輸入級1260及數位輸入延遲件1250之串聯連接。數位輸入延遲件1250將四個資料通道或單工通道輸出至其對應的響應資料管理器。各通道將4位元Hi[3：0]資料及4位元Lo[3：0]資料輸出至比較引擎，諸如比較引擎722、724、726及728(如圖7中且更詳細地在圖8中所展示)。Hi[3：0]資料信號對應於來自外部高臨限值比較器之輸出之4個連續QDR樣本的解串列化資料。Lo[3：0]資料信號源自低臨限值比較器。因此，I/O排組1200提供循環化器與DUT 170之間的實體介面，且每通道或單工通道提供數位及類比延遲能力及循環化器之內部4位元資料串流與DUT 170之外部1位元串列資料串流之間的QDR轉換。

在代表性實施例中，I/O排組1200之數位輸出延遲件1210提供將來自循環化器的待提供作為至DUT 170之刺激資料的通道或單工通道之輸出延遲高達255個循環化器時脈整數週期(整數數目個時脈循環)加上額外0至3個輸出時脈(4×循環化器頻率)整數週期。數位輸出延遲件1210由兩個主要組件構成，包括將資料字延遲整數數目個循環化器時脈之整數延遲件及將資料字延遲0至四分之三個循環化器時脈(一時脈循環之部分)的分率延遲件。整數延遲件為將輸入延遲整數數目個時脈之基於區塊RAM之元件。延 遲之長度由控制暫存器設定。延遲值可能自0個時脈循環變化至255個時脈循環。分率延遲係藉由使資料位元在四位元字內及之間移位來實現。數位輸入延遲件1250以類似於數位輸出延遲件1210之方式組配及操作，除了其對來自DUT 170之傳入資料操作之外。輸出多工器1220為基於可由主機提供之控制暫存器位元而在來自循環化器之四個動態資料通道或單工通道與來自I/O排組內之控制暫存器(未圖示)的靜態資料之間切換的多工器。

在代表性實施例中，如圖12中所展示之QDR輸出級1230每個循環化器時脈自輸出多工器1220接受資料一次作為4位元半位元組，且以4倍循環化器時脈速率將彼資料(首先輸出最低有效位元)串列化成資料串流。藉由以下各者實施QDR輸出級1230：將資料移動至I/O排組1200之輸出時脈域中(2倍循環化器時脈速率)之淺FIFO，其後接著為自四位元寬串流至兩位元寬串流之轉換，且接著雙資料速率(DDR)輸出緩衝器。在此實施中，QDR輸出級1230之DDR輸出緩衝器包括兩個輸出緩衝器，且I/O排組1200之每個通道或單工通道驅動該等兩個輸出緩衝器。兩個輸出緩衝器包括第一緩衝器及第二緩衝器，其分別驅動至裝置100與DUT 170之間的外部I/O緩衝器之輸出啟用信號E及自循環化器提供之資料位準D(參見圖5)。

在代表性實施例中，如圖12中所展示之QDR輸入級1260以4倍循環化器時脈速率自DUT 170之響應輸入接腳接受串列資料(經由類比輸入延遲件1270)，且以循環化器時 脈速率將彼資料解串列化成4位元半位元組。藉由以下各者實施QDR輸入級1260：以兩倍循環化器時脈速率時脈控制之DDR輸入緩衝器，其後接著為自兩位元寬串流至四位元寬串流之轉換，且接著用於將資料移動至循環化器時脈域中之淺FIFO。在該實施中，DDR輸入緩衝器包括兩個輸入緩衝器，且I/O排組1200之每個通道或單工通道經由兩個輸入緩衝器接收資料。兩個輸入緩衝器包括第一緩衝器及第二緩衝器，其分別自位於裝置100與DUT 170之間的上文所提到之外部I/O緩衝器中的高臨限值比較器及低臨限值比較器接收資料。將來自QDR輸入級1260之四位元寬資料發送至I/O排組內之數位輸入延遲件1250及靜態資料讀取暫存器兩者。

在代表性實施例中，可針對各緩衝器使用FPGA I/O胞元內之資源來實施類比輸出延遲件1240及類比輸入延遲件1270，且該等延遲件可取決於溫度及程序變化而每通道或單工通道提供高達約1奈秒之延遲。在代表性實施例中，類比輸出延遲件1240可將來自QDR輸出級1230之串列資料延遲整數數目個類比延遲級。FPGA I/O單元提供每個I/O單元中之可規劃延遲元件，其皆用於輸入及輸出。此等元件通常由FPGA設計工具使用以調整信號之輸入及輸出時序，從而考慮(例如)FPGA內之傳播延遲。對於彼種使用，在設計FPGA時使延遲固定。替代地，可使此等延遲在FPGA之正常使用期間可變。提供使用六十四個不同延遲值中之一者的能力，其中最大延遲為約1奈秒。此等延遲用以提供 信號時序之較小移位。

在代表性實施例中，如圖1中所展示之資料傳送排組130、140、150及160可組配以在第一模式下操作，從而將刺激資料作為串列刺激資料通道之各別獨立排組輸出至DUT 170，且響應於作為來自DUT 170之串列資料通道之各別獨立排組提供的資料而將響應資料寫入至記憶體126中。在第二模式下，資料傳送排組130、140、150及160可組配以可操作從而將刺激資料作為串列刺激資料通道之單一組合排組輸出至DUT 170，且響應於作為來自DUT 170之串列資料通道的單一組合排組提供的資料而將響應資料寫入至記憶體126中。因此，資料傳送排組130、140、150及160內之各自包括刺激資料定序器、FIFO暫存器、循環化器及I/O排組的前述刺激排組經組配以可在第一模式下操作從而將刺激資料作為串列刺激資料通道之各別獨立排組輸出至DUT 170，且在第二模式下操作從而將刺激資料作為串列刺激資料通道之單一組合排組輸出至DUT 170。同樣，資料傳送排組130、140、150及160內之各自包括I/O排組、響應資料管理器、FIFO暫存器及響應資料定序器的前述響應排組經組配以可在第一模式下操作從而響應於作為來自DUT 170之串列資料通道之各別獨立排組提供的資料而將響應資料寫入至記憶體126中，且在第二模式下操作從而響應於作為來自DUT 170之串列資料通道之單一組合排組提供的資料而將響應資料寫入至記憶體126中。

當諸如圖1中之資料傳送排組130的資料傳送排 組開始操作時，刺激資料定序器132用自記憶體126讀取之波形區段填充FIFO暫存器133。循環化器134等待直至FIFO暫存器133緩衝波形區段之足夠資料以開始將連續輸出至循環化器134。一旦開始來自FIFO暫存器133之連續資料流，循環化器134便可開始管理自FIFO暫存器133提供之所接收資料(波形區段)以形成相應地輸出至I/O排組135之波形圖案，該I/O排組又將波形圖案轉換成串列資料且將串列資料作為刺激資料輸出至DUT 170。在第一操作模式下，資料傳送排組140、150及160以類似方式操作從而相對於彼此非同步地將各別獨立串列刺激資料通道輸出至DUT 170。

在第二操作模式下，資料傳送排組130、140、150及160可皆在單一16通道模式下操作，以便將刺激資料作為串列刺激資料通道之單一組合排組輸出，其中自I/O排組135、145、155及165輸出之各別串列刺激資料通道相對於彼此同步。資料傳送排組130、140、150及160內之循環化器134、144、154及164等待直至各別FIFO暫存器137、147、157及167開始輸出連續資料，且響應於連續資料之接收，循環化器134、144、154及164將指示其已就緒以將波形圖案輸出至各別I/O排組135、145、155及165之旗標輸出至全域觸發管理裝置128。在自所有循環化器134、144、154及164接收到旗標後，全域觸發管理裝置128即發送指示循環化器134、144、154及164開始將波形圖案輸出至各別I/O排組135、145、155及165之信號，該等I/O排組隨後將波形圖案轉換成作為串列刺激資料通道之單一組合排組而同步地 輸出的串列資料。

在代表性實施例中，前述響應排組受控於其各別前述刺激排組。當刺激排組在第二模式下操作時，響應排組皆亦在第二模式下操作。響應排組可如下受控於刺激排組。響應於軟體控制暫存器寫入指令，啟動如圖1中所展示之刺激資料定序器132、142、152及162以及響應資料定序器138、148、158及168且接著隨後啟動循環化器134、144、154及164。在各循環化器偵測到其對應的刺激資料定序器已為該循環化器提供足夠資料以開始輸出資料時，循環化器使其自身準備好接收啟動觸發。該觸發可為即刻觸發(自動自我觸發)或可來自全域觸發管理裝置128。舉例而言，當諸如資料傳送排組130中之循環化器134的循環化器接收其啟動觸發時，其開始輸出資料，且亦開始將比較碼及資料標籤發送至其對應的響應資料管理器136。來自循環化器134之此等信號使響應資料管理器136開始將比較結果記錄至其對應的FIFO暫存器137中，且該等比較結果接著藉由對應的響應資料定序器138而自FIFO暫存器137移動至記憶體126。資料傳送排組140、150、及160以類似方式操作。因此，當循環化器一起在第二模式下啟動時，響應資料管理器亦相對於彼此同步地操作，且資料傳送排組130、140、150及160作為單一排組操作。

如先前所描述，圖1中所展示之FIFO暫存器133、143、153及163中之各者可包括分支觸發FIFO暫存器，諸如圖2中所展示之分支觸發FIFO暫存器230。在代表性實 施例中，分支觸發FIFO暫存器230充當自對應循環化器之回饋路徑。舉例而言，圖2中所展示之分支觸發FIFO暫存器230可經組配以自如圖4中所展示之循環化器400的匹配迴圈緩衝器414接收循環化器400已自向量迴圈進行分支之通知。該通知可呈具有一或多個位元之符號的形式，且係自分支觸發FIFO暫存器230輸出至圖2中所展示之定序器引擎214。響應於接收到通知，定序器引擎214可自儲存於記憶體126中之定序器程式提取指令以進入新作用中分支。

更詳細而言，如先前關於圖4所描述，循環化器400包括分別連接至資料FIFO暫存器A 232及資料FIFO暫存器B 234(下文中可僅被稱為資料FIFO暫存器232及234)之匹配迴圈緩衝器A 414及匹配迴圈緩衝器B 415(下文中可僅被稱為匹配迴圈緩衝器414及415)。除向量資料之外，在代表性實施例中，資料FIFO暫存器232及234亦可攜載資料標籤及其他旁頻帶資訊。連同刺激資料定序器移動至資料FIFO暫存器之各波形向量字，刺激資料定序器可附加以下旁頻帶資訊：NewTag位元，其用以指示存在新的資料標籤(Tag_segment)；24位元DataTag欄位，其在NewTag(Tag_segment)為「1」時有效；StartTableWrite位元，其用以指示開始表寫入操作(Load_Table)；StartLoop位元，其用以指示開始短等待迴圈(Short_wait_loop)；9位元WaitLoopCount(若StartLoop為「1」)或TableNumber(若StartTableWrite為「1」)；32位元WaitLoopTimeOut(若StartLoop為「1」)或TableWordCount(若StartTableWrite為 「1」)；6位元WaitLoopFlags欄位(若StartLoop為「1」，則有效)；及LastVector位元，其用以指示該字含有圖案中之最後向量。

在匹配迴圈緩衝器414及415自對應的資料FIFO暫存器232及234移除資料時，其可如下使用旁頻帶資訊來操作：若NewTag位元為「1」，則匹配迴圈緩衝器將針對當前及後續向量使用DataTag欄位中之資料作為至對應的響應資料管理器之資料標籤；若StartTableWrite位元為「1」，則匹配迴圈緩衝器將會將下一TableWordCount 32位元字寫入至由TableNumber指定之波形表中；若StartLoop位元為「1」，則匹配迴圈緩衝器將會將下一WaitLoopCount向量視為短等待迴圈，重複該等向量持續最大WaitLoopTimeout個反覆，同時等待由WaitLoopFlags指示之退出條件；且若LastVector位元為「1」，則匹配迴圈緩衝器將在所指示向量已被處理時使循環化器退出其執行狀態。

為支援上文所提到之操作，諸如圖2中所展示之刺激資料定序器200的刺激資料定序器可針對長等待迴圈實施以下分支構造。

Start_long_wait_loop(timeout,flags,next_instruction)：此指令使刺激資料定序器及循環化器將封閉向量視為長等待迴圈。Start_long_wait_loop指令指示後續Read_Segment指令之第一向量為長等待迴圈之開始。刺激資料定序器將flags參數傳遞至循環化器。

End_long_wait_loop：此指令指示後續 Read_Segment指令之最後向量為長等待迴圈之結尾。刺激資料定序器將會將迴圈中之所有指令重複執行高達timeout遍，其以Start_long_wait_loop指令之後的第一Read_segment指令開始且以End_long_wait_loop指令之後的第一Read_Segment指令結束。同時，循環化器將監視其觸發輸入以監測由flags參數指定之終止條件。若此條件在遍歷迴圈向量之任何遍次期間滿足，則刺激資料定序器及循環化器將開始處理向量之替代集合，其中之一些已被推測性地載入至資料FIFO暫存器232及234中作為替代資料FIFO暫存器之一者中，其後接著處理藉由在由next_instruction參數指定之位址處開始的指令提取的向量。

更詳細而言，在長等待迴圈期間，匹配迴圈緩衝器將監視其觸發輸入以監測由flags參數指定之終止條件。若此條件在遍歷迴圈向量之任何遍次期間滿足，則匹配迴圈緩衝器將起始分支。此分支將在迴圈反覆之結尾出現，此時循環化器將開始處理來自替代資料FIFO暫存器(亦即，資料FIFO暫存器232及234中之一者)之向量。匹配迴圈緩衝器亦將經由分支觸發FIFO暫存器(諸如，圖2中所展示之分支觸發FIFO暫存器230)將其已執行分支之指示發送至刺激資料定序器。

在藉由(諸如)圖2中所展示之刺激資料定序器200之定序器引擎214自記憶體126提取的定序器程式中，用來自記憶體中之波形區段的向量字推測性地填充替代資料FIFO暫存器的一或多個Read_segment指令必須在 Start_long_wait_loop指令之前。此等向量字為由循環化器緊接在分支之後處理的向量。一旦循環化器已執行分支，刺激資料定序器便將自分支觸發FIFO暫存器接收循環化器已分支之指示。此時，刺激資料定序器停止執行長等待迴圈內之指令，且開始執行在所指定之next_instruction位址處開始的指令。刺激資料定序器亦切換資料FIFO暫存器232及234之作用，以使得資料FIFO暫存器232及234當中之先前作用中資料FIFO暫存器變成替代資料FIFO暫存器且先前替代資料FIFO暫存器變成作用中資料FIFO暫存器。應理解，在此上下文中，「作用中」資料FIFO暫存器係指資料FIFO暫存器232及234中之任一者及其相關聯之資料移動器(圖2中所展示之資料移動器A 216及資料移動器B 220)及當前將向量提供至循環化器之匹配迴圈緩衝器。「替代」資料FIFO暫存器閒置抑或為可能的未來分支累積推測性向量。

如本文中在說明書及申請專利範圍中所使用的片語「及/或」應理解為意謂如此結合之元件中之「任一者或兩者」。在申請專利範圍中以及在上述說明書中，諸如「包含」、「包括」、「攜載」、「具有」、「含有」、「涉及」、「擁有」、「由......組成」及其類似者之所有連接片語應理解為開放的，亦即，意謂包括但不限於。僅連接片語「由......組成」及「主要由......組成」分別應為封閉或半封閉連接片語。

10‧‧‧測試器

100‧‧‧裝置

110‧‧‧PXIe背板

120‧‧‧模組

122‧‧‧PCIe埠

124‧‧‧分散-集中直接記憶體存取(SGDMA)

126‧‧‧記憶體

128‧‧‧全域觸發管理裝置

130、140、150、160‧‧‧資料傳送排組

132、142、152、162‧‧‧刺激資料定序器

133、137、143、147、153、157、163、167‧‧‧先入先出(FIFO)暫存器

134、144、154、164‧‧‧循環化器

135、145、155、165‧‧‧輸入/輸出(I/O)排組

136、146、156、166‧‧‧響應資料管理器(RDM)

138、148、158、168‧‧‧響應資料定序器

170‧‧‧受測器件(DUT)

Claims (10)

1. 一種用於將複合波形自記憶體移至受測器件(DUT)之裝置，該裝置包含：多個刺激排組，該等刺激排組各包含：一刺激資料定序器，組配來響應於自該記憶體提取之指令而連續地讀取儲存於該記憶體中之該等複合波形的波形區段且將該等波形區段寫入至一FIFO暫存器中；一循環化器，組配來響應於嵌入該等波形區段內之符號而管理來自該FIFO暫存器之該等波形區段以形成波形圖案；以及一輸入/輸出(I/O)排組，組配來將該等波形圖案轉換成串列資料且將該串列資料作為刺激資料輸出，其中該等刺激排組係組配成在一第一模式下作為串列刺激資料通道之個別獨立排組且在一第二模式下作為串列刺激資料通道之一單一組合排組，而將該刺激資料自該等I/O排組輸出至該DUT。
2. 如請求項1之裝置，其中該等多個刺激排組係建構於一單一可現場規劃閘陣列(FPGA)中。
3. 如請求項1之裝置，其中該FIFO暫存器係組配來使該刺激資料定序器與該循環化器之間的資料流率平順化。
4. 如請求項1之裝置，其中該刺激資料定序器包含組配來從該記憶體動態地選擇該等波形區段之一定序器引擎。
5. 如請求項4之裝置，其中該循環化器係組配來將該等波形區段之多個部分管理成向量迴圈且響應於使用者輸入或感測到之DUT條件而自該等向量迴圈進行分支。
6. 如請求項5之裝置，其中該循環化器包含組配來在接收到一觸發事件之前緩衝可在一向量迴圈中執行之多個向量的一匹配迴圈緩衝器，該觸發事件用信號通知自一向量迴圈進行分支。
7. 如請求項6之裝置，其中該循環化器進一步包含組配來產生該循環化器內之觸發事件且控制該等觸發事件之路由的一循環化器觸發管理器。
8. 如請求項5之裝置，其進一步包含來自該循環化器之一回饋路徑，該回饋路徑係組配來告知該定序器引擎一波形圖案已自一向量迴圈進行分支，其中該定序器引擎進一步組配來針對一新作用中分支而自該記憶體提取指令。
9. 如請求項5之裝置，其進一步包含組配來推測性地儲存分支後向量以用於由該循環化器進行分支之一資料FIFO暫存器。
10. 如請求項4之裝置，其中該DUT響應於該刺激資料而產生資料，該刺激資料定序器進一步包含一標籤***器，該標籤***器係組配來響應於由該定序器引擎提取之該等指令而標記波形區段，從而使響應資料與該刺激資料之個別波形區段相關。

Images