TWI681377B - 顯示驅動器積體電路、行動裝置以及驅動器設備 - Google Patents

顯示驅動器積體電路、行動裝置以及驅動器設備 Download PDF

Info

Publication number
TWI681377B
TWI681377B TW104111366A TW104111366A TWI681377B TW I681377 B TWI681377 B TW I681377B TW 104111366 A TW104111366 A TW 104111366A TW 104111366 A TW104111366 A TW 104111366A TW I681377 B TWI681377 B TW I681377B
Authority
TW
Taiwan
Prior art keywords
data signal
image data
integrated circuit
driver integrated
driver
Prior art date
Application number
TW104111366A
Other languages
English (en)
Other versions
TW201543435A (zh
Inventor
金亮孝
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201543435A publication Critical patent/TW201543435A/zh
Application granted granted Critical
Publication of TWI681377B publication Critical patent/TWI681377B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0457—Improvement of perceived resolution by subpixel rendering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種顯示驅動器積體電路包含：第一驅動器積體電路，用以自主機接收第一影像資料信號且處理第一資料信號；以及第二驅動器積體電路，用以自主機接收第二影像資料信號且處理第二資料信號。第一驅動器積體電路用以將第一影像資料信號的第一部分傳輸至第二驅動器積體電路。第二驅動器積體電路用以將第二影像資料信號的第二部分傳輸至第一驅動器積體電路。

Description

顯示驅動器積體電路、行動裝置以及驅動器設備
本文所描述的一或多個實施例是關於多晶片顯示驅動器積體電路及其驅動方法。
顯示裝置(display device)可包含閘極驅動器積體電路(integrated circuit，IC)以及源極驅動器積體電路。閘極驅動器積體電路順序地選擇像素單元陣列(pixel-cell array)的閘極信號線(gate signal line)且施加掃描注入信號(scan injection signal)。源極驅動器積體電路將影像資料(image data)轉換至像素電壓(pixel voltage)且將像素電壓施加至資料信號線(data signal line)。
因為源極驅動器積體電路驅動資料信號線，所以源極驅動器積體電路可被稱為資料驅動器積體電路(data driver IC)。資料驅動器積體電路驅動像素單元的源電極(source electrode)。當閘極驅動器積體電路選擇注入信號、施加掃描脈衝(scan pulse)且將薄膜電晶體(thin film transistor，TFT)控制為處於接通狀態 (on-state)時，資料驅動器積體電路經由資料信號線中的每一者而將信號電壓(signal voltage)施加至像素單元。
閘極驅動器積體電路將注入信號順序地供應至像素單元陣列的閘極線(gate line)。閘極驅動器積體電路可為順序地產生薄膜電晶體的接通-關斷信號電壓(on-off signal voltage)的類型的移位暫存器(shift register)。
另一閘極驅動器積體電路可包含移位暫存器、位準移位器(level shifter)以及輸出緩衝器(output buffer)。移位暫存器與時脈(clock)同步地產生注入信號。輸出緩衝器驅動作為極大電容負載(capacitance load)而操作的閘電極(gate electrode)。
根據一個實施例，一種顯示驅動器積體電路(IC)包含：第一驅動器積體電路，用以自主機(host)接收第一影像資料信號(image data signal)且處理第一資料信號；以及第二驅動器積體電路，用以自主機接收第二影像資料信號且處理第二資料信號，其中第一驅動器積體電路用以將第一影像資料信號的第一部分傳輸至第二驅動器積體電路，且第二驅動器積體電路用以將第二影像資料信號的第二部分傳輸至第一驅動器積體電路。
第一驅動器積體電路可使用第二部分來處理第一影像資料信號，且可將經處理的第一影像資料信號傳輸至顯示面板(display panel)。當第一影像資料信號包含對應於顯示面板的左區域的像素資訊(pixel information)時，第一部分可包含對應於左 區域的邊界的像素資訊。第一影像資料信號中的像素的次序可由主機中的應用程式處理器(application processor)反轉。
第二驅動器積體電路可使用第一部分來處理第二影像資料信號，且可將經處理的第二影像資料信號傳輸至顯示面板。當第二影像資料信號包含對應於顯示面板的右區域的像素資訊時，第二部分可包含對應於右區域的邊界的像素資訊。
第一驅動器積體電路可包含：第一資料緩衝器(data buffer)，包含至少一個第一行緩衝器(line buffer)以儲存第一影像資料信號；第一行緩衝器控制器(line buffer controller)，用以控制至少一個第一行緩衝器；以及第一框內介面控制器(intra interface controller)，用以傳輸第一部分且接收第二部分。第二驅動器積體電路可包含：第二資料緩衝器，包含至少一個第二行緩衝器以儲存第二影像資料信號；第二行緩衝器控制器，用以控制至少一個第二行緩衝器；以及第二框內介面控制器，用以傳輸第二部分且接收第一部分。
第一資料緩衝器可與第一水平同步信號(horizontal synch signal)同步地接收第一影像資料信號，且可與第一水平同步信號同步地將第一影像資料信號輸出至顯示面板，且第二資料緩衝器可與第二水平同步信號同步地接收第二影像資料信號，且可與第一水平同步信號同步地將第二影像資料信號輸出至顯示面板。
至少一個第一行緩衝器以及至少一個第二行緩衝器中的每一者可包含半部左行緩衝器(half left line buffer)以及半部 右行緩衝器(half right line buffer)，且半部左行緩衝器以及半部右行緩衝器中的每一者可獨立地執行讀取操作(read operation)或寫入操作(write operation)。第一驅動器積體電路可包含像素緩衝器(pixel buffer)以儲存經由第一框內介面控制器而接收的第二部分，且第二驅動器積體電路可包含像素緩衝器以儲存經由第二框內介面控制器而接收的第一部分。
第一驅動器積體電路以及第二驅動器積體電路中的每一者可包含影像處理器(image processor)以處理第一影像資料信號或第二影像資料信號，且影像處理器可控制關於第一影像資料信號或第二影像資料信號的對比度(contrast)或清晰度(sharpness)。第一驅動器積體電路以及第二驅動器積體電路中的每一者可體現於一個獨立積體電路中。第一部分以及第二部分中的每一者可在水平邊沿時間(horizontal porch time)期間傳輸。
第一驅動器積體電路可經由行動產業處理器介面(mobile industry processor interface，MIPI)而接收第一影像資料信號，第一驅動器積體電路可使用串列周邊介面(serial peripheral interface，SPI)匯流排而將第一部分傳輸至第二驅動器積體電路，第二驅動器積體電路可經由行動產業處理器介面而接收第二影像資料信號，且第二驅動器積體電路可使用串列周邊介面匯流排而將第二部分傳輸至第一驅動器積體電路。
根據另一實施例，一種用於驅動包含第一驅動器積體電路以及第二驅動器積體電路的顯示驅動器積體電路的方法包含：由第一驅動器積體電路自主機接收第一影像資料信號；由第二驅 動器積體電路自主機接收第二影像資料信號；將第一影像資料信號的第一部分自第一驅動器積體電路傳輸至第二驅動器積體電路；以及將第二影像資料信號的第二部分自第二驅動器積體電路傳輸至第一驅動器積體電路。
此方法可包含由第一驅動器積體電路使用第二部分來處理第一影像資料信號。此方法可包含將經處理的第一影像資料信號自第一驅動器積體電路傳輸至顯示面板。此方法可包含由第二驅動器積體電路使用第一部分來處理第二影像資料信號。此方法可包含將經處理的第二影像資料信號自第二驅動器積體電路傳輸至顯示面板。
根據另一實施例，一種行動裝置(mobile device)包含：應用程式處理器；以及顯示驅動器積體電路，用以自應用程式處理器接收第一影像資料信號以及第二影像資料信號，其中顯示驅動器積體電路包含：第一驅動器積體電路，用以自主機接收第一影像資料信號且處理第一資料信號；以及第二驅動器積體電路，用以自主機接收第二影像資料信號且處理第二資料信號，其中第一驅動器積體電路用以將第一影像資料信號的第一部分傳輸至第二驅動器積體電路，且第二驅動器積體電路用以將第二影像資料信號的第二部分傳輸至第一驅動器積體電路。
第一驅動器積體電路可使用第二部分來處理第一影像資料信號，且用以將經處理的第一影像資料信號傳輸至顯示面板。第一影像資料信號可包含對應於顯示面板的左區域的像素資訊，且第一部分可包含對應於左區域的邊界的像素資訊。
第二驅動器積體電路可使用第一部分來處理第二影像資料信號，且可將經處理的第二影像資料信號傳輸至顯示面板。當第二影像資料信號包含對應於顯示面板的右區域的像素資訊時，第二部分可包含對應於右區域的邊界的像素資訊。
根據另一實施例，一種設備(apparatus)包含：第一驅動器，用以處理第一資料信號；以及第二驅動器，用以處理第二資料信號，其中第一資料信號包含對應於影像的第一區域的像素資訊，且第二資料信號包含對應於影像的第二區域的像素資訊，且其中第一驅動器用以在水平邊沿時間期間將第一資料信號的部分傳送至第二驅動器，且第二驅動器用以在水平邊沿時間期間將第二影像資料信號的部分傳送至第一驅動器以產生影像。
第一驅動器可包含第一控制器以經由第一組行驅動器(column driver)而處理第一資料信號以供輸出，且第二驅動器可包含第二控制器以經由第二組行驅動器而處理第二資料信號。第一驅動器以及第二驅動器可包含於不同積體電路(IC)晶片中。
第一驅動器可基於第二資料信號的自第二驅動器傳送的部分來處理第一資料信號，且第二驅動器可基於第一資料信號的自第一驅動器傳送的部分來處理第二資料信號。第一資料信號的部分或第二資料信號的部分中的至少一者可對應於影像的第一區域與第二區域之間的邊界。
1H‧‧‧第一水平時間
2H‧‧‧第二水平時間
3H‧‧‧第三水平時間
4H‧‧‧第四水平時間
5H‧‧‧第五水平時間
6H‧‧‧第六水平時間
10‧‧‧顯示驅動器積體電路
20‧‧‧主機
30‧‧‧顯示面板
100‧‧‧顯示驅動器積體電路
110‧‧‧第一驅動器積體電路/主控器
111‧‧‧主控行動產業處理器介面鏈路
112‧‧‧主控行緩衝器控制器
113‧‧‧主控資料緩衝器
114‧‧‧主控求和
115‧‧‧主控框內介面控制器
116‧‧‧主控像素緩衝器
117‧‧‧主控影像處理器
118‧‧‧主控時序控制器
119‧‧‧主控行驅動器
120‧‧‧第二驅動器積體電路/受控器
121‧‧‧受控行動產業處理器介面鏈路
122‧‧‧受控行緩衝器控制器
123‧‧‧受控資料緩衝器
124‧‧‧受控求和
125‧‧‧受控框內介面控制器
126‧‧‧受控像素緩衝器
127‧‧‧受控影像處理器
128‧‧‧受控時序控制器
129‧‧‧受控行驅動器
130‧‧‧主機
140‧‧‧顯示面板
200‧‧‧顯示驅動器積體電路
210‧‧‧主控器
220‧‧‧受控器
230‧‧‧應用程式處理器
240‧‧‧顯示面板
300‧‧‧顯示裝置積體電路/顯示驅動器積體電路
310‧‧‧主控器
311‧‧‧主控行動產業處理器介面鏈路
312‧‧‧主控行緩衝器控制器
313‧‧‧主控資料緩衝器
314‧‧‧主控求和
315‧‧‧主控框內介面控制器
316‧‧‧主控像素緩衝器
317‧‧‧主控影像處理器
318‧‧‧主控時序控制器
319‧‧‧主控行驅動器
320‧‧‧受控器
321‧‧‧受控行動產業處理器介面鏈路
322‧‧‧受控行緩衝器控制器
323‧‧‧受控資料緩衝器
324‧‧‧受控求和
325‧‧‧受控框內介面控制器
326‧‧‧受控像素緩衝器
327‧‧‧受控影像處理器
328‧‧‧受控時序控制器
329‧‧‧受控行驅動器
400‧‧‧顯示驅動器積體電路
410‧‧‧主控器
411‧‧‧主控行動產業處理器介面鏈路
412‧‧‧主控行緩衝器控制器
413‧‧‧主控資料緩衝器/主控半部資料緩衝器
414‧‧‧主控求和
415‧‧‧主控框內介面控制器
416‧‧‧主控像素緩衝器
417‧‧‧主控影像處理器
418‧‧‧主控時序控制器
419‧‧‧主控行驅動器
420‧‧‧受控器
421‧‧‧受控行動產業處理器介面鏈路
422‧‧‧受控行緩衝器控制器
423‧‧‧受控資料緩衝器/受控半部資料緩衝器
424‧‧‧受控求和
425‧‧‧受控框內介面控制器
426‧‧‧受控像素緩衝器
427‧‧‧受控影像處理器
428‧‧‧受控時序控制器
429‧‧‧受控行驅動器
510‧‧‧電腦系統
511‧‧‧記憶體裝置
512‧‧‧應用程式處理器
513‧‧‧無線電收發器
514‧‧‧天線
515‧‧‧輸入裝置
516‧‧‧顯示裝置
520‧‧‧電腦系統
521‧‧‧記憶體裝置
522‧‧‧應用程式處理器
523‧‧‧輸入裝置
524‧‧‧顯示裝置
530‧‧‧電腦系統
531‧‧‧記憶體裝置
532‧‧‧應用程式處理器
533‧‧‧輸入裝置
534‧‧‧影像感測器
535‧‧‧顯示裝置
CD1‧‧‧第一行驅動器
CD2‧‧‧第二行驅動器
CD3‧‧‧第三行驅動器
CD4‧‧‧第四行驅動器
CD5‧‧‧第五行驅動器
CD6‧‧‧第六行驅動器
CD7‧‧‧第七行驅動器
CD8‧‧‧第八行驅動器
DI‧‧‧影像資料信號
DI'‧‧‧影像資料信號
DI1‧‧‧第一影像資料信號
DI1'‧‧‧經修訂的影像資料信號
DI2‧‧‧第二影像資料信號
DSE‧‧‧資料共用啟用信號
HS1‧‧‧第一水平同步信號
HS2‧‧‧第二水平同步信號
LBRDE‧‧‧行緩衝器讀取資料啟用信號
LD1‧‧‧第一左影像資料信號
LD2‧‧‧第二左影像資料信號
LD3‧‧‧第三左影像資料信號
LD4‧‧‧第四左影像資料信號
LD5‧‧‧第五左影像資料信號
LD6‧‧‧第六左影像資料信號
LHD1‧‧‧第一左半部資料
LHD2‧‧‧第二左半部資料
M_LD1‧‧‧第一主控影像資料信號
M_LD2‧‧‧第二主控影像資料信號
M_LD3‧‧‧第三主控影像資料信號
MHLLB1‧‧‧第一主控半部左行緩衝器
MHLLB2‧‧‧第二主控半部左行緩衝器
MHRLB1‧‧‧第一主控半部右行緩衝器
MHRLB2‧‧‧第二主控半部右行緩衝器
MLB1‧‧‧第一主控行緩衝器
MLB2‧‧‧第二主控行緩衝器
MLB3‧‧‧第三主控行緩衝器
P1‧‧‧第一部分
P2‧‧‧第二部分
R‧‧‧讀取操作
RHD1‧‧‧第一右半部資料
RHD2‧‧‧第二右半部資料
S_LD1‧‧‧第一受控影像資料信號
S_LD2‧‧‧第二受控影像資料信號
S_LD3‧‧‧第三受控影像資料信號
SHLLB1‧‧‧第一受控半部左行緩衝器
SHLLB2‧‧‧第二受控半部左行緩衝器
SHRLB1‧‧‧第一受控半部右行緩衝器
SHRLB2‧‧‧第二受控半部右行緩衝器
SLB1‧‧‧第一受控行緩衝器
SLB2‧‧‧第二受控行緩衝器
SLB3‧‧‧第三受控行緩衝器
S1~S6‧‧‧操作
TCON‧‧‧時序控制器
TCON1‧‧‧第一時序控制器/主控時序控制器
TCON2‧‧‧第二時序控制器/受控時序控制器
VS‧‧‧垂直信號
W‧‧‧寫入操作
藉由參看隨附圖式來詳細地描述例示性實施例，特徵將 對於在本領域具有知識者變得顯而易見，在圖式中：圖1說明相關技術的顯示驅動器積體電路。
圖2說明顯示驅動器積體電路的實施例。
圖3說明用於控制圖2中的顯示驅動器積體電路的時序圖的實施例。
圖4A說明在水平邊沿時間期間傳輸兩個像素時的時脈頻率(clock frequency)以及匯流排寬度(bus width)的實例，且圖4B說明在傳輸此兩個像素以及對應於此兩個像素中的每一者的位址時的時脈頻率以及匯流排寬度的實例。
圖5A至圖5C說明根據額外實施例的圖2中的顯示驅動器積體電路的操作。
圖6說明圖2中的顯示驅動器積體電路的實施例。
圖7說明根據一個實施例的圖6中的顯示驅動器積體電路的操作。
圖8說明根據一個實施例的圖6中的顯示驅動器積體電路的操作。
圖9說明顯示驅動器積體電路的另一實施例。
圖10說明根據一個實施例的圖9中的顯示驅動器積體電路的操作。
圖11說明顯示驅動器積體電路的另一實施例。
圖12A以及圖12B說明根據一個實施例的圖11中的顯示驅動器積體電路的操作。
圖13說明顯示驅動器積體電路的另一實施例。
圖14說明根據一個實施例的圖13中的顯示驅動器積體電路的操作。
圖15說明包含圖2中的顯示驅動器積體電路的電腦系統(computer system)的實施例。
圖16說明包含圖2中的顯示驅動器積體電路的電腦系統的另一實施例。
圖17說明包含圖2中的顯示驅動器積體電路的電腦系統的另一實施例。
在下文中參看隨附圖式來更充分地描述實例實施例；然而，實例實施例可以不同形式予以體現，且不應被認作限於本文所闡述的實施例。更確切地，提供此等實施例以使得本揭露內容將詳盡且完整，且將向在本領域具有知識者充分地傳達例示性實施方案。
應理解，當一元件被稱為「連接」或「耦合」至另一元件時，此元件可直接地連接或耦合至另一元件，或可存在介入元件。與此對比，當一元件被稱為「直接地連接」或「直接地耦合」至另一元件時，不存在介入元件。應以類似方式解譯用以描述元件之間的關係的其他詞語(亦即，「在……之間」對「直接地在……之間」、「鄰近」對「直接地鄰近」，等等)。
同時，當有可能以任何其他方式實施任何實施例時，特定區塊中指定的功能或操作可與流程圖中指定的流程不同地執 行。舉例而言，接連的兩個區塊可實際上同時執行此功能或此操作，且此兩個區塊可根據相關操作或功能而相反地執行此功能或此操作。
圖1說明相關技術的顯示驅動器積體電路(IC)10，其自主機20接收影像資料信號DI。顯示驅動器積體電路10將經接收的影像資料信號DI傳輸至顯示面板30。顯示面板30顯示對應於影像資料信號DI的影像。
顯示驅動器積體電路10包含時序控制器(timing controller)TCON，以及第一行驅動器CD1至第八行驅動器CD8。說明八個行驅動器，且顯示驅動器積體電路10可體現於單一晶片中。時序控制器TCON將影像資料信號DI自主機20散佈至第一行驅動器CD1至第八行驅動器CD8中的每一者。顯示面板30經由第一行驅動器CD1至第八行驅動器CD8而接收影像資料信號DI。
圖2說明呈多晶片形式的顯示驅動器積體電路100的實施例。在此實施例中，顯示驅動器積體電路100被說明為包含兩個晶片。在其他實施例中，顯示驅動器積體電路100可包含不同數目個晶片。舉例而言，替代性實施例可包含數目與晶片數目相同的資料影像信號，且每一晶片可包含多於或少於如圖式所展示的四個行驅動器的行驅動器。
顯示驅動器積體電路100包含第一驅動器積體電路110以及第二驅動器積體電路120。在此實施例中，第一驅動器積體電路110以及第二驅動器積體電路120中的每一者體現於一個獨立 晶片中。
主機130將對應於一個圖框(frame)的影像資料劃分成兩個影像資料信號(例如，第一影像資料信號DI1以及第二影像資料信號DI2)。主機130將第一影像資料信號DI1傳輸至第一驅動器積體電路110。主機130將第二影像資料信號DI2傳輸至第二驅動器積體電路120。主機130可包含(例如)應用程式處理器，或體現於(例如)應用程式處理器中。
舉例而言，第一影像資料信號DI1可包含像素資訊以顯示顯示面板140的左區域。第二影像資料信號DI2可包含像素資訊以顯示顯示面板140的右區域。顯示驅動器積體電路100自主機130接收第一影像資料信號DI1以及第二影像資料信號DI2，例如，第一驅動器積體電路110自主機130接收第一影像資料信號DI1，且第二驅動器積體電路120自主機130接收第二影像資料信號DI2。
顯示驅動器積體電路100將第一影像資料信號DI1以及第二影像資料信號DI2傳輸至顯示面板140。第一驅動器積體電路110包含第一行驅動器CD1至第四行驅動器CD4，以及第一時序控制器TCON1。第二驅動器積體電路120包含第五行驅動器CD5至第八行驅動器CD8，以及第二時序控制器TCON2。行驅動器的數目可為8或不同數目。
主機130經由行動產業處理器介面(MIPI)而將第一影像資料信號DI1傳輸至第一時序控制器TCON1。第一時序控制器TCON1處理第一影像資料信號DI1。第一時序控制器TCON1將經 處理的第一影像資料信號DI1散佈至第一行驅動器CD1至第四行驅動器CD4中的每一者。
主機130經由行動產業處理器介面而將第二影像資料信號DI2傳輸至第二時序控制器TCON2。第二時序控制器TCON2處理第二影像資料信號DI2。第二時序控制器TCON2將經處理的第二影像資料信號DI2散佈至第五行驅動器CD5至第八行驅動器CD8中的每一者。
顯示面板140自第一行驅動器CD1至第四行驅動器CD4中的每一者接收經處理的第一影像資料信號DI1，且自第五行驅動器CD5至第八行驅動器CD8中的每一者接收經處理的第二影像資料信號DI2。顯示面板140顯示對應於第一影像資料信號DI1以及第二影像資料信號DI2的影像。
為了處理第一影像資料信號DI1中的像素，第一驅動器積體電路110可使用關於分別鄰近於此等像素的像素的資訊。舉例而言，第一驅動器積體電路110可使用關於第二影像資料信號DI2中的像素的部分的資訊，以處理對應於第一影像資料信號DI1中的像素的邊界的像素。
為了處理第二影像資料信號DI2中的像素，第二驅動器積體電路120可使用關於分別鄰近於此等像素的像素的資訊。舉例而言，第二驅動器積體電路120可使用關於第一影像資料信號DI1中的像素的部分的資訊，以處理對應於第二影像資料信號DI2中的像素的邊界的像素。
第一驅動器積體電路110可被稱為主控器(master)110 以表示其提供影像資料的部分。第二驅動器積體電路120可被稱為受控器(slave)120以表示其接收影像資料的部分。第一驅動器積體電路110以及第二驅動器積體電路120中的每一者可具有相同組態，但此情形並非必要的。再者，第一驅動器積體電路110或第二驅動器積體電路120可由主機130判定。
圖3為描述根據一個實施例的圖2中的顯示驅動器積體電路的操作的概念圖。參看圖2以及圖3，在主機130將第一水平同步信號HS1雙態觸發(toggle)一次之後，主機130將第一影像資料信號DI1傳輸至主控器110。在主機130將第二水平同步信號HS2雙態觸發一次之後，主機130將第二影像資料信號DI2傳輸至受控器120。
主控器110使用第二像素資訊以及第四像素資訊，以便處理第一影像資料信號DI1中的第三像素。再者，主控器110使用第一像素資訊、第二像素資訊、第四像素資訊以及第五像素資訊，以便處理第一影像資料信號DI1中的第三像素。
主控器110使用包含於第二影像資料信號DI2中的第801個像素資訊，以便處理包含於第一影像資料信號DI1中的第800個像素。然而，主控器110可接收第一影像資料信號DI1，但可不接收第二影像資料信號DI2。
同樣地，受控器120使用包含於第一影像資料信號DI1中的第800個像素資訊，以便處理包含於第二影像資料信號DI2中的第801個像素。然而，受控器120可接收第二影像資料信號DI2，但可不接收第一影像資料信號DI1。
當將第一影像資料信號DI1的部分(例如，第800個像素資訊)傳輸至受控器120時，主控器110可在水平邊沿時間期間傳輸第一影像資料信號DI1的部分。水平邊沿時間可為視訊規格(video specification)中指定的水平邊沿時間。同樣地，當將第二影像資料信號DI2的部分(例如，第801個像素資訊)傳輸至主控器110時，受控器120可在水平邊沿時間期間傳輸第二影像資料信號DI2的部分。
因此，主控器110可增加時脈頻率或匯流排寬度，以便在水平邊沿時間期間傳輸第一影像資料信號DI1的部分。受控器120可增加時脈頻率或匯流排寬度，以便在水平邊沿時間期間傳輸第二影像資料信號DI2的部分。
圖4A為說明在水平邊沿時間期間傳輸兩個像素時的時脈頻率以及匯流排寬度的實例的圖。關於一個像素的資訊可包含(例如)紅色資訊(red information)、綠色資訊(green information)以及藍色資訊(blue information)，此等資訊中的每一者包含8個位元。因此，關於一個像素的資訊可由24個位元構成。當匯流排的速度為1Gbps時，水平邊沿時間為450nsec。在其他實施例中，可使用不同數目個位元或不同速度。
參看圖2以及圖4A，主控器110或受控器120在水平邊沿時間期間傳輸兩個像素資料信號(例如，48個位元)。當匯流排寬度為24個位元且時脈頻率為10MHz至50MHz時，主控器110可在水平邊沿時間期間將兩個像素資料信號傳輸至受控器120。當匯流排寬度為8個位元且時脈頻率為20MHz至50MHz 時，主控器110可在水平邊沿時間期間將兩個像素資料信號傳輸至受控器120。當匯流排寬度為4個位元且時脈頻率為30MHz至50MHz時，主控器110可在水平邊沿時間期間將兩個像素資料信號傳輸至受控器120。
然而，當匯流排寬度為2個位元且時脈頻率在10MHz至50MHz的範圍內時，主控器110可不在水平邊沿時間期間將兩個像素資料信號傳輸至受控器120。舉例而言，當用以傳輸兩個像素資料信號的時間超過450nsec時，主控器110可不將兩個像素資料信號傳輸至受控器120。
圖4B為說明在水平邊沿時間期間傳輸兩個像素以及對應於此兩個像素中的每一者的位址時的時脈頻率以及匯流排寬度的實例的表格。參看圖2以及圖4B，主控器110或受控器120在水平邊沿時間期間傳輸兩個像素資料信號(例如，48個位元)以及對應於此兩個像素資料信號中的每一者的位址。
當匯流排寬度為24個位元且時脈頻率在20MHz至50MHz的範圍內時，主控器110可在水平邊沿時間期間將兩個像素資料信號以及對應於此兩個像素資料信號中的每一者的位址傳輸至受控器120。當匯流排寬度為8個位元且時脈頻率在30MHz至50MHz的範圍內時，主控器110可在水平邊沿時間期間將兩個像素資料信號以及對應於此兩個像素資料信號的位址傳輸至受控器120。當匯流排寬度為4個位元且時脈頻率在40MHz至50MHz的範圍內時，主控器110可在水平邊沿時間期間將兩個像素資料信號以及對應於此兩個像素資料信號的位址傳輸至受控器120。
然而，當匯流排寬度為2個位元且時脈頻率在10MHz至50MHz的範圍內時，主控器110可不在水平邊沿時間期間將兩個像素資料信號以及對應於此兩個像素資料信號的位址傳輸至受控器120。舉例而言，當用以傳輸2個像素資料信號的時間超過450nsec時，主控器110可不將兩個像素資料信號以及對應於此兩個像素資料信號的位址傳輸至受控器120。
圖5A至圖5C為用於描述圖2中的顯示驅動器積體電路的另一操作的概念圖。參看圖1、圖2、圖5A、圖5B以及圖5C，圖5A中的影像資料信號DI可包含關於白色像素(white pixel)以及黑色像素(black pixel)的資訊。舉例而言，如圖5B所說明，影像資料信號DI可包含僅包含白色像素的第一影像資料信號DI1，以及僅包含黑色像素的第二影像資料信號DI2。
主機130將僅包含白色像素的第一影像資料信號DI1傳輸至主控器110，且將僅包含黑色像素的第二影像資料信號DI2傳輸至受控器120。當主控器110處理第一影像資料信號DI1時，對應於第一影像資料信號DI1的影像可具有極高的亮度(brightness)。另一方面，當受控器120處理第二影像資料信號DI2時，對應於第二影像資料信號DI2的影像可具有極低的亮度。
然而，當體現於單一晶片中的顯示驅動器積體電路10處理圖5A中的影像資料信號DI時，顯示驅動器積體電路10可在不將影像資料信號DI分離成第一影像資料信號DI1以及第二影像資料信號DI2的情況下處理第一影像資料信號DI1中的像素以及第二影像資料信號DI2中的像素。因此，處理圖5A中的影像資料 信號DI的結果可類似於處理圖5C中的影像資料信號DI'的結果。
圖6說明圖2中的顯示驅動器積體電路100的實施例。參看圖2以及圖6，顯示驅動器積體電路100包含主控器110以及受控器120。主控器110包含第一驅動器積體電路110，且受控器120包含第二驅動積體電路120。
主控器110包含主控行動產業處理器介面鏈路(master MIPI link)111、主控行緩衝器(line buffer，L/B)控制器112、主控資料緩衝器113、主控求和(master summation)114、主控框內介面(I/F)控制器115、主控像素(PXL)緩衝器116、主控影像處理器117、主控時序控制器118，以及主控行驅動器(column driver，CD)119。
主控行動產業處理器介面鏈路111可根據行動產業處理器介面方法而自主機130接收第一影像資料信號DI1。主機130可體現於(例如)應用程式處理器中。
主控行緩衝器控制器112可控制主控資料緩衝器113以將經由主控行動產業處理器介面鏈路111而接收的第一影像資料信號DI1儲存至主控資料緩衝器113。主控資料緩衝器113包含第一主控行緩衝器MLB1至第三主控行緩衝器MLB3。
主控資料緩衝器113將第一影像資料信號傳輸至主控求和114。參看圖7來描述主控行緩衝器控制器112以及第一主控行緩衝器MLB1至第三主控行緩衝器MLB3的操作。
主控框內介面控制器115將第一影像資料信號DI1的第一部分P1傳輸至受控框內介面控制器125。舉例而言，主控框內 介面控制器115可使用串列周邊介面(SPI)匯流排而將第一部分P1傳輸至受控框內介面控制器125。
受控框內介面控制器125將第二影像資料信號DI2的第二部分P2傳輸至主控框內介面控制器115。舉例而言，受控框內介面控制器125可使用串列周邊介面匯流排而將第二部分P2傳輸至主控框內介面控制器115。
主控像素緩衝器116儲存第二部分P2。此外，第一主控行緩衝器MLB1至第三主控行緩衝器MLB3中的一者可儲存第二部分P2。
主控求和114組合第一影像資料信號DI1與第二部分P2，且將結果傳輸至主控影像處理器117。主控影像處理器117可控制關於第一影像資料信號DI1的對比度或清晰度。
主控時序控制器118可將由主控影像處理器117處理的結果傳輸至主控行驅動器119。主控行驅動器119可控制顯示面板140以顯示經處理的結果。
當顯示面板140支援寬四邊形延伸圖形陣列(wide quad extended graphics array，WQXGA)時，顯示面板140具有1600×2560解析度。舉例而言，基於水平軸線(horizontal axis)，第一影像資料信號DI1包含關於第一像素至第800個像素的影像資訊，且第二影像資料信號DI2包含關於第801個像素至第1600個像素的影像資訊。第一部分P1可包含關於第800個像素或第799個像素以及第800個像素的資訊。第二部分P2可包含關於第801個像素或第801個像素以及第802個像素的資訊。
當主控器110控制顯示面板140以顯示顯示面板140的左區域時，第一影像資料信號DI1可包含關於對應於左區域的像素的影像資訊。當受控器120控制顯示面板140以顯示顯示面板140的右區域時，第二影像資料信號DI2可包含關於對應於右區域的像素的影像資訊。第一部分P1可包含關於對應於左區域的邊界的像素的影像資訊。第二部分P2可包含關於對應於右區域的邊界的像素的影像資訊。
受控器120包含受控行動產業處理器介面鏈路(slave MIPI link)121、受控行緩衝器控制器122、受控資料緩衝器123、受控求和(slave summation)124、受控框內介面控制器125、受控像素緩衝器126、受控影像處理器127、受控時序控制器128，以及受控行驅動器129。主控器110以及受控器120可具有相同組態且執行相同操作。
圖7說明根據一個實施例的圖6中的顯示驅動器積體電路的操作。參看圖6以及圖7，啟動垂直信號(vertical signal)VS。在第一水平時間1H期間，第一主控行緩衝器MLB1儲存第一左影像資料信號LD1。
在第二水平時間2H期間，第二主控行緩衝器MLB2儲存第二左影像資料信號LD2。當啟用資料共用啟用信號(data sharing enable signal)DSE時，主控器110將關於對應於第一左影像資料信號LD1的邊界的像素的資訊(例如，第一部分P1)傳輸至受控器120。
在第三水平時間3H期間，第三主控行緩衝器MLB3儲 存第三左影像資料信號LD3。另外，主控器110將關於對應於第二左影像資料信號LD2的邊界的像素的資訊傳輸至受控器120。
當啟用行緩衝器讀取資料啟用信號(L/B read data enable signal)LBRDE時，主控器110將儲存於第一主控行緩衝器MLB1中的第一左影像資料信號LD1傳輸至主控行驅動器119。舉例而言，在水平時間的兩個週期之後將第一左影像資料信號LD1傳輸至主控行驅動器119。因此，主控器110可具有足夠的時間以將關於對應於第一左影像資料信號LD1的邊界的像素的資訊傳輸至受控器120。
在第四水平時間4H期間，第一主控行緩衝器MLB1儲存第四左影像資料信號LD4。另外，主控器110將關於對應於第三左影像資料信號LD3的邊界的像素的資訊傳輸至受控器120。此外，主控器110將儲存於第二主控行緩衝器MLB2中的第二左影像資料信號LD2傳輸至主控行驅動器119。
在第五水平時間5H期間，第二主控行緩衝器MLB2儲存第五左影像資料信號LD5。另外，主控器110將關於對應於第四左影像資料信號LD4的邊界的像素的資訊傳輸至受控器120。此外，主控器110將儲存於第三主控行緩衝器MLB3中的第三左影像資料信號LD3傳輸至主控行驅動器119。
在第六水平時間6H期間，第三主控行緩衝器MLB3儲存第六左影像資料信號LD6。另外，主控器110將關於對應於第五左影像資料信號LD5的邊界的像素的資訊傳輸至受控器120。此外，主控器110將儲存於第一主控行緩衝器MLB1中的第四左 影像資料信號LD4傳輸至主控行驅動器119。
圖8說明根據一個實施例的圖6中的顯示驅動器積體電路的操作。參看圖2、圖6以及圖8，在操作S1中，主控器110自主機130接收第一影像資料信號DI1。
在操作S2中，受控器120自主機130接收第二影像資料信號DI2。當主控器110顯示對應於顯示面板140的左區域的影像時，第一影像資料信號DI1可包含關於對應於左區域的像素的資訊。當受控器120顯示對應於顯示面板140的右區域的影像時，第二影像資料信號DI2可包含關於對應於右區域的像素的資訊。
第一部分P1可包含關於對應於左區域的邊界的像素的資訊。第二部分P2可包含關於對應於右區域的邊界的像素的資訊。
在操作S3中，主控器110將第一影像資料信號DI1的第一部分P1傳輸至受控器120。
在操作S4中，受控器120將第二影像資料信號DI2的第二部分P2傳輸至主控器110。
在操作S5中，主控器110使用第二部分P2來處理第一影像資料信號DI1，且將經處理的第一影像資料信號DI1傳輸至顯示面板140。
在操作S6中，受控器120使用第一部分P1來處理第二影像資料信號DI2，且將經處理的第二影像資料信號DI2傳輸至顯示面板140。
圖9說明顯示驅動器積體電路200的另一實施例，顯示驅動器積體電路200包含與圖2中的顯示驅動器積體電路100的 組態相同的組態。應用程式處理器(AP)230將經修訂的影像資料信號DI1'傳輸至主控時序控制器TCON1，且將第二影像資料信號DI2傳輸至受控時序控制器TCON2。
經修訂的第一影像資料信號DI1'的像素次序可為第一影像資料信號DI1的反轉像素次序。舉例而言，當第一影像資料信號DI1的像素次序為自第一像素至第800個像素且第二影像資料信號DI2的像素次序為自第801個像素至第1600個像素時，經修訂的第一影像資料信號DI1'的像素次序可為自第800個像素至第一像素。
圖10說明根據一個實施例的圖9中的顯示驅動器積體電路的操作。參看圖9以及圖10，應用程式處理器230將第一水平同步信號HS1雙態觸發一次，且接著將經修訂的第一影像資料信號DI1'傳輸至主控器210。應用程式處理器230將第二水平同步信號HS2雙態觸發一次，且接著將第二影像資料信號DI2傳輸至受控器220。
受控器220可使用經修訂的第一影像資料信號DI1'中的第800個像素資訊，以處理包含於第二影像資料信號DI2中的第801個像素。然而，受控器220可接收第二影像資料信號DI2，但可不接收經修訂的第一影像資料信號DI1'。
主控器210可使用第二影像資料信號DI2中的第801個像素資訊，以處理包含於經修訂的第一影像資料信號DI1'中的第800個像素。然而，主控器210可接收經修訂的第一影像資料信號DI1'，但可不接收第二影像資料信號DI2。
主控器210首先接收可由受控器220使用的第800個像素資訊。因此，主控器210可在水平邊沿時間期間將第800個像素資訊傳輸至受控器220。
受控器220首先接收可由主控器210使用的第801個像素資訊。因此，受控器220可在水平邊沿時間期間將第801個像素資訊傳輸至主控器210。在一個實施例中，主控器210可將經修訂的第一影像資料信號DI1'的像素次序修訂為等同於第一影像資料信號DI1的像素次序。
圖11說明包含主控器310以及受控器320的顯示裝置積體電路300的另一實施例。主控器310包含主控行動產業處理器介面鏈路311、主控行緩衝器控制器312、主控資料緩衝器313、主控求和314、主控框內介面控制器315、主控像素緩衝器316、主控影像處理器317、主控時序控制器318，以及主控行驅動器319。
受控器320包含受控行動產業處理器介面鏈路321、受控行緩衝器控制器322、受控資料緩衝器323、受控求和324、受控框內介面控制器325、受控像素緩衝器326、受控影像處理器327、受控時序控制器328，以及受控行驅動器329。主控器310以及受控器320可具有相同組態且執行相同操作。圖11中的顯示驅動器積體電路300可具有與圖6中的顯示驅動器積體電路200的結構相同的結構。
主控資料緩衝器313與第一水平同步信號HS1同步地接收以及輸出第一影像資料信號DI1。然而，當受控資料緩衝器323 與第二水平同步信號HS2同步地接收以及輸出第二影像資料信號DI2時，可發生偏斜問題(skew problem)。舉例而言，歸因於時間延遲(time delay)，第一水平同步信號HS1以及第二水平同步信號HS2的相位可不同。因此，在主控器110以及受控器120中的每一者的輸出信號中可發生偏斜問題。
為了解決此問題，主控資料緩衝器313中的第一主控行緩衝器MLB1至第三主控行緩衝器MLB3中的每一者可與第一水平同步信號HS1同步地執行讀取操作以及寫入操作。再者，受控資料緩衝器323中的第一受控行緩衝器SLB1至第三受控行緩衝器SLB3中的每一者可與第二水平同步信號HS2同步地執行寫入操作，且與第一水平同步信號HS1同步地執行讀取操作。
圖12A以及圖12B為描述根據實施例的圖11中的顯示驅動器積體電路的操作的概念圖。參看圖11以及圖12A，第一主控行緩衝器MLB1至第三主控行緩衝器MLB3中的每一者可執行雙埠操作(dual port operation)。舉例而言，第一主控行緩衝器MLB1至第三主控行緩衝器MLB3可經由一個埠而執行讀取操作且經由另一埠而執行寫入操作。同樣地，第一受控行緩衝器SLB1至第三受控行緩衝器SLB3可執行雙埠操作。
當第一水平同步信號HS1比第二水平同步信號HS2快1/2 H(水平時間的單位)時，在第一影像資料信號DI1與第二影像資料信號DI2之間可發生偏斜問題。舉例而言，第一影像資料信號DI1可比第二影像資料信號DI2早多達1 H被輸出。
為了解決此問題，第一主控行緩衝器MLB1至第三主控 行緩衝器MLB3中的每一者與第一水平同步信號HS1同步地儲存以及輸出第一影像資料信號DI1。再者，第一受控行緩衝器SLB1至第三受控行緩衝器SLB3中的每一者與第二水平同步信號HS2同步地儲存第二影像資料信號DI2，且與第一水平同步信號HS1同步地輸出第二影像資料信號DI2。
舉例而言，在第一水平時間1H期間，主控器310與第一水平同步信號HS1同步地將第一主控影像資料信號(master image data signal)M_LD1儲存至第一主控行緩衝器MLB1。另外，受控器320與第二水平同步信號HS2同步地將第一受控影像資料信號(slave image data signal)S_LD1儲存至第一受控行緩衝器SLB1，第二水平同步信號HS2比第一水平同步信號HS1慢1/2 H。
在第二水平時間2H期間，主控器310與第一水平同步信號HS1同步地將第二主控影像資料信號M_LD2儲存至第二主控行緩衝器MLB2。另外，受控器320與第二水平同步信號HS2同步地將第二受控影像資料信號S_LD2儲存至第二受控行緩衝器SLB2。
主控器310與第一水平同步信號HS1同步地輸出第一主控影像資料信號M_LD1。再者，受控器320與第一水平同步信號HS1同步地輸出第一受控影像資料信號S_LD1。
在第三水平時間3H期間，主控器310與第一水平同步信號HS1同步地將第三主控影像資料信號M_LD3儲存至第一主控行緩衝器MLB1。另外，受控器320與第二水平同步信號HS2同步地將第三受控影像資料信號S_LD3儲存至第一受控行緩衝器 SLB1。主控器310與第一水平同步信號HS1同步地輸出第二主控影像資料信號M_LD2。受控器320與第一水平同步信號HS1同步地輸出第二受控影像資料信號S_LD2。
參看圖11以及圖12B，第一主控行緩衝器MLB1至第三主控行緩衝器MLB3中的每一者可執行雙埠操作。同樣地，第一受控行緩衝器SLB1至第三受控行緩衝器SLB3可執行雙埠操作。
當第一水平同步信號HS1比第二水平同步信號慢1/2 H時，第二影像資料信號DI2可比第一影像資料信號DI1早多達1 H被輸出。
為了解決此問題，第一主控行緩衝器MLB1至第三主控行緩衝器MLB3中的每一者與第一水平同步信號HS1同步地儲存以及輸出第一影像資料信號DI1。再者，第一受控行緩衝器SLB1至第三受控行緩衝器SLB3中的每一者與第二水平同步信號HS2同步地儲存第二影像資料信號DI2，且與第一水平同步信號HS1同步地輸出第二影像資料信號DI2。
舉例而言，受控器320與第二水平同步信號HS2同步地將第一受控影像資料信號S_LD1儲存至第一受控行緩衝器SLB1，第二水平同步信號HS2比第一水平同步信號HS1快1/2 H。
在第一水平時間1H期間，主控器310與第一水平同步信號HS1同步地將第一主控影像資料信號M_LD1儲存至第一主控行緩衝器MLB1。受控器320與第二水平同步信號HS2同步地將第二受控影像資料信號S_LD2儲存至第二受控行緩衝器SLB2。
在第二水平時間2H期間，主控器310與第一水平同步信號HS1同步地將第二主控影像資料信號M_LD2儲存至第二主控行緩衝器MLB2。另外，受控器320與第二水平同步信號HS2同步地將第二受控影像資料信號S_LD2儲存至第二受控行緩衝器SLB2。
主控器310與第一水平同步信號HS1同步地輸出第一主控影像資料信號M_LD1。再者，受控器320與第一水平同步信號HS1同步地輸出第一受控影像資料信號S_LD1。
在第三水平時間3H期間，主控器310與第一水平同步信號HS1同步地將第三主控影像資料信號M_LD3儲存至第一主控行緩衝器MLB1。主控器310與第一水平同步信號HS1同步地輸出第二主控影像資料信號M_LD2。再者，受控器320與第一水平同步信號HS1同步地輸出第二受控影像資料信號S_LD2。
圖13說明包含主控器410以及受控器420的顯示驅動器積體電路400的另一實施例。主控器410包含主控行動產業處理器介面鏈路411、主控行緩衝器控制器412、主控資料緩衝器413、主控求和414、主控框內介面控制器415、主控像素緩衝器416、主控影像處理器417、主控時序控制器418，以及主控行驅動器419。主控資料緩衝器413包含第一主控半部左行緩衝器MHLLB1、第一主控半部右行緩衝器MHRLB1、第二主控半部左行緩衝器MHLLB2，以及第二主控半部右行緩衝器MHRLB2。
受控器420包含受控行動產業處理器介面鏈路421、受控行緩衝器控制器422、受控資料緩衝器423、受控求和424、受 控框內介面控制器425、受控像素緩衝器426、受控影像處理器427、受控時序控制器428，以及受控行驅動器429。受控資料緩衝器423包含第一受控半部左行緩衝器SHLLB1、第一受控半部右行緩衝器SHRLB1、第二受控半部左行緩衝器SHLLB2，以及第二受控半部右行緩衝器SHRLB2。
主控器410以及受控器420可具有相同組態且執行相同操作。圖13所展示的顯示驅動器積體電路400具有與圖11中的顯示驅動器積體電路300的結構相同的結構。
當主控資料緩衝器413以及受控資料緩衝器423具有不能執行雙埠操作的行緩衝器時，使用圖12A以及圖12B中的方法可能不會解決第一影像資料信號DI1與第二影像資料信號DI2之間的偏斜問題。
為了解決此問題，第一主控半部左行緩衝器MHLLB1以及第一主控半部右行緩衝器MHRLB1中的每一者可獨立地執行讀取操作或寫入操作。再者，第二主控半部左行緩衝器MHLLB2以及第二主控半部右行緩衝器MHRLB2中的每一者可獨立地執行讀取操作或寫入操作。
此外，主控半部資料緩衝器413以及受控半部資料緩衝器423可包含相同組態。
主控器410可將第一次接收的第一影像資料信號DI1儲存至第一主控半部左行緩衝器MHLLB1以及第一主控半部右行緩衝器MHRLB1。此外，主控器410可將第二次接收的第一影像資料信號DI1儲存至第二主控半部左行緩衝器MHLLB2以及第二主 控半部右行緩衝器MHRLB2。
受控器420可將第一次接收的第二影像資料信號DI2儲存至第一受控半部左行緩衝器SHLLB1以及第一受控半部右行緩衝器SHRLB1。此外，受控器420可將第二次接收的第二影像資料信號DI2儲存至第二受控半部左行緩衝器SHLLB2以及第二受控半部右行緩衝器SHRLB2。
圖14說明根據一個實施例的圖13中的顯示驅動器積體電路400的操作。參看圖13以及圖14，第一影像資料信號DI1包含第一左半部資料(left half data)LHD1以及第一右半部資料(right half data)RHD1。同樣地，第二影像資料信號DI2包含第二左半部資料LHD2以及第二右半部資料RHD2。
在第一水平時間1H期間，第一主控半部左行緩衝器MHLLB1與第一水平同步信號HS1同步地儲存第一次接收的第一左半部資料LHD1。另外，第一主控半部右行緩衝器MHRLB1與第一水平同步信號HS1同步地儲存第一次接收的第一右半部資料RHD1。第一受控半部左行緩衝器SHLLB1與第二水平同步信號HS2同步地儲存第一次接收的第二左半部資料LHD2，第二水平同步信號HS2比第一水平同步信號HS1慢1/2 H。
在第二水平時間2H期間，第一主控半部左行緩衝器MHLLB1與第一水平同步信號HS1同步地輸出第一次接收的第一左半部資料LHD1。另外，第一主控半部右行緩衝器MHRLB1與第一水平同步信號HS1同步地輸出第一次接收的第一右半部資料RHD1。
此外，第二主控半部左行緩衝器MHLLB2與第一水平同步信號HS1同步地儲存第二次接收的第一左半部資料LHD1。再者，第二主控半部右行緩衝器MHRLB2與第一水平同步信號HS1同步地儲存第二次接收的第一右半部資料RHD1。
第一受控半部右行緩衝器SHRLB1與第二水平同步信號HS2同步地儲存第一次接收的第二右半部資料RHD2。此外，第一受控半部左行緩衝器SHLLB1與第一水平同步信號HS1同步地輸出第一次接收的第二左半部資料LHD2。再者，第一受控半部右行緩衝器SHRLB1與第一水平同步信號HS1同步地儲存第一次接收的第二右半部資料RHD2。
第二受控半部左行緩衝器SHLLB2與第二水平同步信號HS2同步地儲存第二次接收的第二左半部資料LHD2。
在第三水平時間3H期間，第一主控半部左行緩衝器MHLLB1與第一水平同步信號HS1同步地儲存第三次接收的第一左半部資料LHD1。另外，第一主控半部右行緩衝器MHRLB1與第一水平同步信號HS1同步地儲存第三次接收的第一右半部資料RHD1。
此外，第二主控半部左行緩衝器MHLLB2與第一水平同步信號HS1同步地輸出第二次接收的第一左半部資料LHD1。再者，第二主控半部右行緩衝器MHRLB2與第一水平同步信號HS1同步地輸出第二次接收的第一右半部資料RHD1。
第二受控半部左行緩衝器SHLLB2與第二水平同步信號HS2同步地儲存第二次接收的第二左半部資料LHD2。此外，第二 受控半部左行緩衝器SHLLB2與第一水平同步信號HS1同步地輸出第二次接收的第二左半部資料LHD2。再者，第二受控半部右行緩衝器SHRLB2與第一水平同步信號HS1同步地儲存第二次接收的第二右半部資料RHD2。
第一受控半部左行緩衝器SHLLB1與第二水平同步信號HS2同步地儲存第三次接收的第二右半部資料RHD2。
在第四水平時間4H期間，第一主控半部左行緩衝器MHLLB1與第一水平同步信號HS1同步地輸出第三次接收的第一左半部資料LHD1。另外，第一主控半部右行緩衝器MHRLB1與第一水平同步信號HS1同步地輸出第三次接收的第一右半部資料RHD1。
此外，第二主控半部左行緩衝器MHLLB2與第一水平同步信號HS1同步地儲存第四次接收的第一左半部資料LHD1。再者，第二主控半部右行緩衝器MHRLB2與第一水平同步信號HS1同步地儲存第四次接收的第一右半部資料RHD1。
第一受控半部右行緩衝器SHRLB1與第二水平同步信號HS2同步地儲存第三次接收的第二右半部資料RHD2。此外，第一受控半部左行緩衝器SHLLB1與第一水平同步信號HS1同步地輸出第三次接收的第二左半部資料LHD2。且，第一受控半部右行緩衝器SHRLB1與第一水平同步信號HS1同步地輸出第三次接收的第二右半部資料RHD2。
第二受控半部左行緩衝器SHLLB2與第二水平同步信號HS2同步地儲存第四次接收的第二左半部資料LHD2。
在第五水平時間5H期間，第二主控半部左行緩衝器MHLLB2與第一水平同步信號HS1同步地輸出第四次接收的第一左半部資料LHD1。另外，第二主控半部右行緩衝器MHRLB2與第一水平同步信號HS1同步地輸出第四次接收的第一右半部資料RHD1。
第二受控半部右行緩衝器SHRLB2與第二水平同步信號HS2同步地儲存第四次接收的第二右半部資料RHD2。此外，第二受控半部左行緩衝器SHLLB2與第一水平同步信號HS1同步地輸出第四次接收的第二左半部資料LHD2。再者，第二受控半部右行緩衝器SHRLB2與第一水平同步信號HS1同步地輸出第四次接收的第二右半部資料RHD2。
圖15說明包含顯示驅動器積體電路的電腦系統510的實施例，此顯示驅動器積體電路(例如)可為圖2中的顯示驅動器積體電路。參看圖15，電腦系統510包含記憶體裝置(memory device)511、包含用於控制記憶體裝置511的記憶體控制器(memory controller)的應用程式處理器512、無線電收發器(radio transceiver)513、天線(antenna)514、輸入裝置(input device)515，以及顯示裝置516。
無線電收發器513經由天線514而傳輸以及接收無線電信號(radio signal)。舉例而言，無線電收發器513將經由天線514而接收的無線電信號轉換成可在應用程式處理器512中處理的信號。因此，應用程式處理器512處理自無線電收發器513輸出的信號，且將經處理的信號傳輸至顯示裝置516。
此外，無線電收發器513將自應用程式處理器512輸出的信號轉換成無線電信號，且經由天線514而將經轉換的無線電信號傳輸至外部裝置。
輸入裝置515輸入用於控制應用程式處理器512的操作的控制信號(control signal)，或待由應用程式處理器512處理的資料。輸入裝置515可為(例如)諸如但不限於觸控板(touchpad)、電腦滑鼠(computer mouse)、小鍵盤(keypad)及/或鍵盤(keyboard)的指標裝置(pointing device)。顯示裝置516可包含圖2中的顯示驅動器積體電路。
圖16說明包含顯示驅動器積體電路的電腦系統520的另一實施例，此顯示驅動器積體電路(例如)可為圖2中的顯示驅動器積體電路。參看圖16，電腦系統520可為個人電腦(personal computer，PC)、網路伺服器(network server)、平板個人電腦(tablet PC)、迷你筆記型電腦(netbook)、電子閱讀器(e-reader)、個人數位助理(personal digital assistant，PDA)、攜帶型多媒體播放器(portable multimedia player，PMP)、MP3播放器，或MP4播放器。
電腦系統520包含記憶體裝置521、包含用於控制記憶體裝置521的資料處理操作的記憶體控制器的應用程式處理器522、輸入裝置523，以及顯示裝置524。
應用程式處理器522根據經由輸入裝置523而輸入的資料經由顯示裝置524來顯示儲存於記憶體裝置521中的資料。舉例而言，輸入裝置523可為諸如但不限於觸控板、電腦滑鼠、小鍵盤及/或鍵盤的指標裝置。應用程式處理器522可控制電腦系統 520以及記憶體裝置521的整體操作。顯示裝置524可包含圖2中的顯示驅動器積體電路。
圖17說明包含顯示驅動器積體電路的電腦系統530的另一實施例，此顯示驅動器積體電路(例如)可為圖2中的顯示驅動器積體電路。參看圖17，電腦系統530可為影像處理裝置(image processing device)，例如，數位攝影機(digital camera)，或安裝有數位攝影機的行動電話(mobile phone)、智慧型電話(smartphone)或平板個人電腦。
電腦系統530更包含記憶體裝置531、包含用於控制記憶體裝置531的資料處理操作(例如，寫入操作或讀取操作)的記憶體控制器的應用程式處理器532、輸入裝置533、影像感測器(image sensor)534，以及顯示裝置535。
輸入裝置533輸入用於控制應用程式處理器532的操作的控制信號，或待由應用程式處理器532處理的資料。輸入裝置533可為(例如)諸如但不限於觸控板、電腦滑鼠、小鍵盤及/或鍵盤的指標裝置。
電腦系統530的影像感測器534將光學影像(optical image)轉換成數位信號(digital signal)。將經轉換的數位信號傳輸至應用程式處理器532。根據應用程式處理器532的控制，經由顯示裝置535來顯示經轉換的數位信號，或將經轉換的數位信號儲存於記憶體裝置531中。顯示裝置535可包含圖2中的顯示驅動器積體電路。
根據前述實施例中的一或多者，當劃分以及處理影像資 料時，提供可處理影像資料的顯示驅動器積體電路。此等實施例可應用於控制顯示面板的顯示驅動器積體電路。
本文中已揭露實例實施例，且儘管採用特定術語，但此等術語是僅在一般且描述性的意義上而非出於限制的目的被使用，且應僅在一般且描述性的意義上而非出於限制的目的予以解譯。在一些情況下，在本領域具有知識者根據本申請案的申請將顯而易見，結合特定實施例而描述的特徵、特性及/或元件可單獨地被使用或與結合其他實施例而描述的特徵、特性及/或元件組合地被使用，除非另有指示。因此，在本領域具有知識者應理解，在不脫離如以下申請專利範圍中闡述的本發明的精神以及範疇的情況下，可進行各種形式與細節改變。
100‧‧‧顯示驅動器積體電路
110‧‧‧第一驅動器積體電路/主控器
111‧‧‧主控行動產業處理器介面鏈路
112‧‧‧主控行緩衝器控制器
113‧‧‧主控資料緩衝器
114‧‧‧主控求和
115‧‧‧主控框內介面控制器
116‧‧‧主控像素緩衝器
117‧‧‧主控影像處理器
118‧‧‧主控時序控制器
119‧‧‧主控行驅動器
120‧‧‧第二驅動器積體電路/受控器
121‧‧‧受控行動產業處理器介面鏈路
122‧‧‧受控行緩衝器控制器
123‧‧‧受控資料緩衝器
124‧‧‧受控求和
125‧‧‧受控框內介面控制器
126‧‧‧受控像素緩衝器
127‧‧‧受控影像處理器
128‧‧‧受控時序控制器
129‧‧‧受控行驅動器
DI1‧‧‧第一影像資料信號
DI2‧‧‧第二影像資料信號
P1‧‧‧第一部分
P2‧‧‧第二部分

Claims (19)

  1. 一種顯示驅動器積體電路，包括：第一驅動器積體電路，用以自主機接收第一影像資料信號且處理所述第一影像資料信號；以及第二驅動器積體電路，用以自所述主機接收第二影像資料信號且處理所述第二影像資料信號，其中所述第一驅動器積體電路用以將所述第一影像資料信號的第一部分傳輸至所述第二驅動器積體電路，且所述第二驅動器積體電路用以將所述第二影像資料信號的第二部分傳輸至所述第一驅動器積體電路，其中所述第一驅動器積體電路用以使用所述第二部分來處理所述第一影像資料信號，所述第二驅動器積體電路用以使用所述第一部分來處理所述第二影像資料信號，所述第一部分包含所述第一影像資料信號之用於邊界影像處理的像素資訊，所述第二部分包含所述第二影像資料信號之用於邊界影像處理的像素資訊。
  2. 如申請專利範圍第1項所述的顯示驅動器積體電路，其中所述第一驅動器積體電路用以將所述經處理的第一影像資料信號傳輸至顯示面板。
  3. 如申請專利範圍第2項所述的顯示驅動器積體電路，其中當所述第一影像資料信號包含對應於所述顯示面板的左區域的像素資訊時，所述第一部分包含對應於所述左區域的邊界的像素資訊。
  4. 如申請專利範圍第3項所述的顯示驅動器積體電路，其中所述第一影像資料信號中的像素的次序待由所述主機中的應用程式處理器反轉。
  5. 如申請專利範圍第1項所述的顯示驅動器積體電路，其中所述第二驅動器積體電路用以將所述經處理的第二影像資料信號傳輸至顯示面板。
  6. 如申請專利範圍第5項所述的顯示驅動器積體電路，其中當所述第二影像資料信號包含對應於所述顯示面板的右區域的像素資訊時，所述第二部分包含對應於所述右區域的邊界的像素資訊。
  7. 如申請專利範圍第1項所述的顯示驅動器積體電路，其中所述第一驅動器積體電路包含：第一資料緩衝器，包含至少一個第一行緩衝器以儲存所述第一影像資料信號；第一行緩衝器控制器，用以控制所述至少一個第一行緩衝器；以及第一框內介面控制器，用以傳輸所述第一部分且接收所述第二部分。
  8. 如申請專利範圍第7項所述的顯示驅動器積體電路，其中所述第二驅動器積體電路包含：第二資料緩衝器，包含至少一個第二行緩衝器以儲存所述第二影像資料信號；第二行緩衝器控制器，用以控制所述至少一個第二行緩衝器；以及第二框內介面控制器，用以傳輸所述第二部分且接收所述第一部分。
  9. 如申請專利範圍第8項所述的顯示驅動器積體電路，其中所述第一資料緩衝器用以與第一水平同步信號同步地接收所述第一影像資料信號，且用以與所述第一水平同步信號同步地將所述第一影像資料信號輸出至顯示面板，且所述第二資料緩衝器用以與第二水平同步信號同步地接收所述第二影像資料信號，且用以與所述第一水平同步信號同步地將所述第二影像資料信號輸出至所述顯示面板。
  10. 如申請專利範圍第9項所述的顯示驅動器積體電路，其中所述至少一個第一行緩衝器以及所述至少一個第二行緩衝器中的每一者包含半部左行緩衝器以及半部右行緩衝器，且所述半部左行緩衝器以及所述半部右行緩衝器中的每一者獨立地執行讀取操作或寫入操作。
  11. 一種行動裝置，包括：應用程式處理器；以及顯示驅動器積體電路，用以自所述應用程式處理器接收第一影像資料信號以及第二影像資料信號，其中所述顯示驅動器積體電路包含：第一驅動器積體電路，用以自主機接收第一影像資料信號且處理所述第一影像資料信號；以及第二驅動器積體電路，用以自所述主機接收第二影像資料信號且處理所述第二影像資料信號，其中所述第一驅動器積體電路用以將所述第一影像資料信號的第一部分傳輸至所述第二驅動器 積體電路，且所述第二驅動器積體電路用以將所述第二影像資料信號的第二部分傳輸至所述第一驅動器積體電路，其中所述第一驅動器積體電路用以使用所述第二部分來處理所述第一影像資料信號，所述第二驅動器積體電路用以使用所述第一部分來處理所述第二影像資料信號，所述第一部分包含所述第一影像資料信號之用於邊界影像處理的像素資訊，所述第二部分包含所述第二影像資料信號之用於邊界影像處理的像素資訊。
  12. 如申請專利範圍第11項所述的行動裝置，其中所述第一驅動器積體電路用以將所述經處理的第一影像資料信號傳輸至顯示面板。
  13. 如申請專利範圍第12項所述的行動裝置，其中當所述第一影像資料信號包含對應於所述顯示面板的左區域的像素資訊時，所述第一部分包含對應於所述左區域的邊界的像素資訊。
  14. 如申請專利範圍第11項所述的行動裝置，其中所述第二驅動器積體電路用以將所述經處理的第二影像資料信號傳輸至顯示面板。
  15. 如申請專利範圍第14項所述的行動裝置，其中當所述第二影像資料信號包含對應於所述顯示面板的右區域的像素資訊時，所述第二部分包含對應於所述右區域的邊界的像素資訊。
  16. 一種驅動器設備，包括：第一驅動器，用以處理第一資料信號；以及 第二驅動器，用以處理第二資料信號，其中所述第一資料信號包含對應於影像的第一區域的像素資訊，且所述第二資料信號包含對應於所述影像的第二區域的像素資訊，且其中所述第一驅動器用以在水平邊沿時間期間將所述第一資料信號的部分傳送至所述第二驅動器，且所述第二驅動器用以在所述水平邊沿時間期間將所述第二影像資料信號的部分傳送至所述第一驅動器以產生所述影像，其中所述第一驅動器用以基於所述第二資料信號的自所述第二驅動器傳送的所述部分來處理所述第一資料信號，且所述第二驅動器用以基於所述第一資料信號的自所述第一驅動器傳送的所述部分來處理所述第二資料信號，所述第一資料信號的自所述第一驅動器傳送的所述部分包含所述第一資料信號之用於邊界影像處理的像素資訊，所述第二資料信號的自所述第二驅動器傳送的所述部分包含所述第二資料信號之用於邊界影像處理的像素資訊。
  17. 如申請專利範圍第16項所述的驅動器設備，其中所述第一驅動器包含第一控制器以經由第一組行驅動器而處理所述第一資料信號以供輸出，且所述第二驅動器包含第二控制器以經由第二組行驅動器而處理所述第二資料信號。
  18. 如申請專利範圍第17項所述的驅動器設備，其中所述第一驅動器以及所述第二驅動器包含於不同積體電路晶片中。
  19. 如申請專利範圍第16項所述的驅動器設備，其中所述第一資料信號的所述部分或所述第二資料信號的所述部分中的至少 一者對應於所述影像的所述第一區域與所述第二區域之間的邊界。
TW104111366A 2014-05-08 2015-04-09 顯示驅動器積體電路、行動裝置以及驅動器設備 TWI681377B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0055087 2014-05-08
KR1020140055087A KR102154190B1 (ko) 2014-05-08 2014-05-08 멀티칩으로 구성된 드라이버 집적 회로 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
TW201543435A TW201543435A (zh) 2015-11-16
TWI681377B true TWI681377B (zh) 2020-01-01

Family

ID=54368370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111366A TWI681377B (zh) 2014-05-08 2015-04-09 顯示驅動器積體電路、行動裝置以及驅動器設備

Country Status (4)

Country Link
US (1) US9830872B2 (zh)
KR (1) KR102154190B1 (zh)
CN (1) CN105096795B (zh)
TW (1) TWI681377B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526980B (zh) * 2013-10-16 2016-03-21 聯詠科技股份有限公司 用於液晶顯示器之非重疊資料資料傳輸之方法以及相關傳輸電路
KR102261510B1 (ko) * 2014-11-04 2021-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
TWI597706B (zh) * 2015-04-17 2017-09-01 矽創電子股份有限公司 顯示裝置與電腦系統
KR102373690B1 (ko) * 2015-12-01 2022-03-17 엘지디스플레이 주식회사 데이터 송수신 장치 및 이를 포함한 터치센서 내장형 표시장치
CN107633809B (zh) * 2017-09-30 2019-05-21 京东方科技集团股份有限公司 消除多ic驱动显示屏暗线的方法、显示屏及显示装置
JP2019109353A (ja) * 2017-12-18 2019-07-04 シャープ株式会社 表示制御装置および該表示制御装置を備えた液晶表示装置
US10885871B2 (en) 2018-03-14 2021-01-05 Samsung Display Co., Ltd. Scalable driving architecture for large size displays
US10832632B2 (en) 2018-03-14 2020-11-10 Samsung Display Co., Ltd. Low power architecture for mobile displays
TWI663591B (zh) * 2018-04-23 2019-06-21 宏碁股份有限公司 用於顯示器之同步控制電路
CN109064987A (zh) * 2018-08-31 2018-12-21 深圳市华星光电技术有限公司 液晶显示面板及具有该液晶显示面板的液晶显示装置
KR102592124B1 (ko) * 2018-09-21 2023-10-20 삼성전자주식회사 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법
US10950194B1 (en) * 2019-10-04 2021-03-16 Solomon Systech (Shenzhen) Limited Display panel with distributed driver network
CN112992029B (zh) * 2021-03-18 2022-11-01 合肥京东方显示技术有限公司 显示装置的显示方法、显示装置以及计算机存储介质
CN113781945A (zh) * 2021-08-24 2021-12-10 Tcl华星光电技术有限公司 显示装置驱动控制电路组件以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548465B (en) * 2000-12-30 2003-08-21 Lg Philips Lcd Co Ltd Liquid crystal display device
US7184010B2 (en) * 2001-10-02 2007-02-27 Hitachi, Ltd. Liquid crystal display device
US20080111925A1 (en) * 2006-11-14 2008-05-15 Eiji Kato Signal processing circuit and method
TW201123160A (en) * 2009-12-18 2011-07-01 Lg Display Co Ltd Liquid crystal display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
KR100318384B1 (ko) 1999-02-01 2001-12-22 김순택 액정표시장치 및 그 구동 방법
JP2002023710A (ja) 2000-07-06 2002-01-25 Hitachi Ltd 液晶表示装置
JP3866577B2 (ja) * 2002-01-18 2007-01-10 シャープ株式会社 表示駆動装置
JP3802492B2 (ja) 2003-01-29 2006-07-26 Ｎｅｃエレクトロニクス株式会社 表示装置
JP4749687B2 (ja) * 2004-07-30 2011-08-17 シャープ株式会社 表示装置
JP4063800B2 (ja) * 2004-08-02 2008-03-19 沖電気工業株式会社 表示パネル駆動装置
US20080001898A1 (en) * 2006-06-30 2008-01-03 Himax Technologies, Inc. Data bus power down for low power lcd source driver
KR100973561B1 (ko) * 2008-06-25 2010-08-03 삼성전자주식회사 표시장치
JP5375375B2 (ja) 2009-07-02 2013-12-25 ソニー株式会社 半導体集積回路および液晶駆動回路
KR101111946B1 (ko) * 2009-12-17 2012-02-14 엠텍비젼 주식회사 촬상 장치, 이미지 시그널 프로세서 칩 및 칩 간의 메모리 공유 방법
KR101987191B1 (ko) * 2012-08-31 2019-09-30 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR102029089B1 (ko) * 2012-12-18 2019-10-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548465B (en) * 2000-12-30 2003-08-21 Lg Philips Lcd Co Ltd Liquid crystal display device
US7184010B2 (en) * 2001-10-02 2007-02-27 Hitachi, Ltd. Liquid crystal display device
US20080111925A1 (en) * 2006-11-14 2008-05-15 Eiji Kato Signal processing circuit and method
TW201123160A (en) * 2009-12-18 2011-07-01 Lg Display Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
US20150325164A1 (en) 2015-11-12
KR102154190B1 (ko) 2020-09-09
CN105096795B (zh) 2019-12-31
US9830872B2 (en) 2017-11-28
KR20150128167A (ko) 2015-11-18
CN105096795A (zh) 2015-11-25
TW201543435A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
TWI681377B (zh) 顯示驅動器積體電路、行動裝置以及驅動器設備
KR102262174B1 (ko) 발광 제어 구동 회로 및 이를 포함하는 표시 장치
KR101861723B1 (ko) 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
US10096303B2 (en) Host and multi-display system including the same
US10438526B2 (en) Display driver, and display device and system including the same
TWI490842B (zh) 顯示裝置、驅動晶片組及其運作方法
US20160379538A1 (en) Method and apparatus for transmitting data and display apparatus
TWI702581B (zh) 影像移位控制器及包含影像移位控制器之顯示裝置
US10741128B2 (en) Dual scan out display system
US10431134B2 (en) Display device having master and slave drivers and electronic device having the same
EP3220228B1 (en) Gate driver and display device including the same
US9898999B2 (en) Display driver IC, apparatus including the same, and method of operating the same
US11423845B2 (en) Source driver integrated circuit transmitting sensing data based on cascade manner, display device including the same, and method of operating display device
KR102219762B1 (ko) 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
US11289034B2 (en) Display device performing local dimming
JP2015106159A (ja) ディスプレイドライバｉｃ、その動作方法、及びそれを含む装置
US9563595B2 (en) eDP interface and control method of transmission rate of eDP interface
JP6465583B2 (ja) タイミングコントローラおよびそれを用いたディスプレイ装置
US10262624B2 (en) Separating a compressed stream into multiple streams
US10896652B2 (en) Display control device and liquid crystal display device including display control device
US20150310835A1 (en) Driving circuit and display device including the same
US9697756B2 (en) Timing controller including configurable clock signal generators according to display mode and display device having the same
KR20170039807A (ko) 주사 구동부 및 그의 구동방법
JP2015004820A (ja) 表示装置、及びソースドライバ
JP6312101B2 (ja) 半導体デバイスおよび表示装置