TWI678856B - 電子裝置及其電源傳輸電路 - Google Patents

電子裝置及其電源傳輸電路 Download PDF

Info

Publication number
TWI678856B
TWI678856B TW107134660A TW107134660A TWI678856B TW I678856 B TWI678856 B TW I678856B TW 107134660 A TW107134660 A TW 107134660A TW 107134660 A TW107134660 A TW 107134660A TW I678856 B TWI678856 B TW I678856B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
power
control
coupled
Prior art date
Application number
TW107134660A
Other languages
English (en)
Other versions
TW202015303A (zh
Inventor
林豐裕
Feng-Yu Lin
宋孝韋
Hsiao-Wei Sung
Original Assignee
和碩聯合科技股份有限公司
Pegatron Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 和碩聯合科技股份有限公司, Pegatron Corporation filed Critical 和碩聯合科技股份有限公司
Priority to TW107134660A priority Critical patent/TWI678856B/zh
Priority to CN201910645126.7A priority patent/CN110971121B/zh
Priority to US16/534,979 priority patent/US10915125B2/en
Application granted granted Critical
Publication of TWI678856B publication Critical patent/TWI678856B/zh
Publication of TW202015303A publication Critical patent/TW202015303A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

一種電子裝置及其電源傳輸電路。電源傳輸電路包括第一傳輸電晶體、第二傳輸電晶體以及第一控制電路。第一傳輸電晶體的第一端用以做為電源傳輸電路的電源輸入端。第一傳輸電晶體的第二端耦接第一節點。第一傳輸電晶體的控制端耦接控制節點。第二傳輸電晶體的第一端用以做為電源傳輸電路的電源輸出端。第二傳輸電晶體的第二端耦接第一節點。第二傳輸電晶體的控制端耦接控制節點。第一控制電路耦接電源輸入端、電源輸出端以及控制節點。當電源輸出端的電壓大於或等於電源輸入端的電壓時，第一控制電路輸出第一電壓至控制節點，以關斷第一傳輸電晶體及第二傳輸電晶體。

Description

電子裝置及其電源傳輸電路
本發明是有關於一種電源技術，且特別是有關於一種電源傳輸電路以及採用此電源傳輸電路的電子裝置。
現行的電子裝置通常具有多種不同的電源輸入埠。電子裝置可透過此些電源輸入埠分別接收多個輸入電源，並以此些輸入電源的其中一者來對電子裝置中的裝置主體供電。在此些輸入電源為並聯輸入的架構之下，通常會在每一電源輸入埠與裝置主體之間的電源傳輸路徑上串接二極體，以避免對裝置主體供電的輸入電源的電流倒灌至其他電源輸入埠。然而，二極體在導通狀態下的功率消耗大、溫度高且供電效率差。除此之外，由於各電源輸入埠與裝置主體之間的電源傳輸路徑上串接了二極體，因此裝置主體將由電壓最高的輸入電源來供電。如此一來，也降低了裝置主體在供電來源選擇上的彈性。
有鑑於此，本發明提供一種電子裝置及其電源傳輸電路，不僅可改善電源傳輸電路的功率消耗、溫度以及供電效率，更可提高電子裝置的裝置主體在供電來源選擇上的彈性。
本發明的電源傳輸電路包括第一傳輸電晶體、第二傳輸電晶體以及第一控制電路。第一傳輸電晶體的第一端用以做為電源傳輸電路的電源輸入端。第一傳輸電晶體的第二端耦接第一節點。第一傳輸電晶體的控制端耦接控制節點。第二傳輸電晶體的第一端用以做為電源傳輸電路的電源輸出端。第二傳輸電晶體的第二端耦接第一節點。第二傳輸電晶體的控制端耦接控制節點。第一控制電路耦接電源輸入端、電源輸出端以及控制節點。當電源輸出端的電壓大於或等於電源輸入端的電壓時，第一控制電路輸出第一電壓至控制節點，以關斷第一傳輸電晶體及第二傳輸電晶體。
在本發明的一實施例中，當電源輸出端的電壓小於電源輸入端的電壓時，第一控制電路輸出第二電壓至控制節點，以導通第一傳輸電晶體及第二傳輸電晶體。
在本發明的一實施例中，第一控制電路包括第一輸入電晶體、分壓電路、第二輸入電晶體以及電阻器。第一輸入電晶體的第一端耦接電源輸入端。第一輸入電晶體的第二端耦接第一輸入電晶體的控制端。分壓電路耦接在第一輸入電晶體的第二端與接地電壓端之間，用以對第一輸入電晶體的第二端的電壓進行分壓以產生第三電壓。第二輸入電晶體的第一端耦接電源輸出端。第二輸入電晶體的第二端耦接控制節點。第二輸入電晶體的控制端耦接分壓電路以接收第三電壓。電阻器耦接在第二輸入電晶體的第二端與接地電壓端之間。
在本發明的一實施例中，電源傳輸電路更包括第二控制電路。第二控制電路耦接第一節點及控制節點，且接收禁能信號。第二控制電路反應於禁能信號關斷第一傳輸電晶體及第二傳輸電晶體。
在本發明的一實施例中，第二控制電路包括第一控制電晶體、第一電阻器、第二電阻器以及第二控制電晶體。第一控制電晶體的第一端耦接接地電壓端。第一控制電晶體的控制端接收禁能信號。第一電阻器耦接在第一控制電晶體的控制端與接地電壓端之間。第二電阻器的第一端耦接第一控制電晶體的第二端。第二控制電晶體的第一端耦接控制節點。第二控制電晶體的第二端耦接第一節點。第二控制電晶體的控制端耦接第二電阻器的第二端。
本發明的電子裝置包括裝置主體以及至少一電源傳輸電路。裝置主體耦接電源匯流排。此至少一電源傳輸電路中的每一者的電源輸入端用以接收至少一輸入電源的其中一者。此至少一電源傳輸電路中的每一者的電源輸出端耦接電源匯流排以對裝置主體供電。此至少一電源傳輸電路中的每一者包括第一傳輸電晶體、第二傳輸電晶體以及第一控制電路。第一傳輸電晶體的第一端用以做為電源傳輸電路的電源輸入端。第一傳輸電晶體的第二端耦接第一節點。第一傳輸電晶體的控制端耦接控制節點。第二傳輸電晶體的第一端用以做為電源傳輸電路的電源輸出端。第二傳輸電晶體的第二端耦接第一節點。第二傳輸電晶體的控制端耦接控制節點。第一控制電路耦接電源輸入端、電源輸出端以及控制節點。當電源輸出端的電壓大於或等於電源輸入端的電壓時，第一控制電路輸出第一電壓至控制節點，以關斷第一傳輸電晶體及第二傳輸電晶體。
在本發明的一實施例中，上述的至少一電源傳輸電路為多個電源傳輸電路。當此些電源傳輸電路的其中一者的電源輸入端的電壓大於電源匯流排的電壓時，此些電源傳輸電路的其中該者的第一傳輸電晶體及第二傳輸電晶體被導通，致使電源匯流排的電壓大於或等於此些電源傳輸電路的其餘者的電源輸入端的電壓，且此些電源傳輸電路的其餘者的第一傳輸電晶體及第二傳輸電晶體被關斷。
基於上述，在本發明實施例所提出的電子裝置及其電源傳輸電路中，電源傳輸電路採用電晶體來實現，可改善電源傳輸電路的功率消耗、溫度以及供電效率。再者，藉由控制各電源傳輸電路中的電晶體的啟閉，可避免對裝置主體供電的輸入電源的電流倒灌至其他輸入電源。另外，各電源傳輸電路皆具備禁能的功能，因此裝置主體的供電來源是可選擇的，如此一來，可提高裝置主體在供電來源選擇上的彈性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為了使本發明之內容可以被更容易明瞭，以下特舉實施例做為本發明確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，乃代表相同或類似部件。
以下請參照圖1，圖1是依照本發明一實施例所繪示的電子裝置100的電路方塊示意圖。在本發明的一實施例中，電子裝置100可例如是筆記型電腦(notebook computer)、平板電腦(tablet)或纜線數據機(cable modem)等等，但本發明並不以此為限。電子裝置100可包括裝置主體120以及至少一電源傳輸電路。但為了便於說明以及圖式簡潔起見，在圖1的實施例中是以兩個電源傳輸電路141及142為範例來說明，至於其他數量之電源傳輸電路的實施方式當可依據以下說明而類推得知。
如圖1所示，裝置主體120耦接電源匯流排PBUS以取得正常運作所需的電力。裝置主體120包括用以執行電子裝置100之主要功能的電路。
電源傳輸電路141的電源輸入端PI1用以接收輸入電源PW1，且電源傳輸電路141的電源輸出端PO1耦接電源匯流排PBUS。電源傳輸電路141可根據電源輸入端PI1(即輸入電源PW1)的電壓與電源輸出端PO1(即電源匯流排PBUS)的電壓的大小關係，決定是否導通電源輸入端PI1與電源輸出端PO1之間的電力傳輸路徑。
類似地，電源傳輸電路142的電源輸入端PI2用以接收輸入電源PW2，且電源傳輸電路142的電源輸出端PO2耦接電源匯流排PBUS。電源傳輸電路142可根據電源輸入端PI2(即輸入電源PW2)的電壓與電源輸出端PO2(即電源匯流排PBUS)的電壓的大小關係，決定是否導通電源輸入端PI2與電源輸出端PO2之間的電力傳輸路徑。
更進一步來說，若輸入電源PW1的電壓大於電源匯流排PBUS的電壓，則電源傳輸電路141會導通電源輸入端PI1與電源輸出端PO1之間的電力傳輸路徑，以讓輸入電源PW1提供電力給裝置主體120。若輸入電源PW1的電壓小於或等於電源匯流排PBUS的電壓，則電源傳輸電路141會斷開電源輸入端PI1與電源輸出端PO1之間的電力傳輸路徑，以避免電流自電源匯流排PBUS倒灌至電源輸入端PI1。
類似地，若輸入電源PW2的電壓大於電源匯流排PBUS的電壓，則電源傳輸電路142會導通電源輸入端PI2與電源輸出端PO2之間的電力傳輸路徑，以讓輸入電源PW2提供電力給裝置主體120。若輸入電源PW2的電壓小於或等於電源匯流排PBUS的電壓，則電源傳輸電路142會斷開電源輸入端PI2與電源輸出端PO2之間的電力傳輸路徑，以避免電流自電源匯流排PBUS倒灌至電源輸入端PI2。
在本發明的一實施例中，輸入電源PW1及輸入電源PW2可分別由不同的電源供應裝置所提供，其中輸入電源PW1的電壓值可等於或不等於輸入電源PW2的電壓值，其端視實際應用或設計需求而定。
在本發明的一實施例中，若輸入電源PW1的電壓(即電源傳輸電路141的電源輸入端PI1的電壓)大於電源匯流排PBUS的電壓，電源傳輸電路141會導通電源輸入端PI1與電源輸出端PO1之間的電力傳輸路徑。如此一來，可能導致電源匯流排PBUS的電壓上升至大於或等於輸入電源PW2的電壓(即電源傳輸電路142的電源輸入端PI2的電壓)。於此情況下，電源傳輸電路142會斷開電源輸入端PI2與電源輸出端PO2之間的電力傳輸路徑，以避免電流自電源匯流排PBUS倒灌至電源輸入端PI2，反之亦然。
在圖1所示的實施例中，電源傳輸電路141與電源傳輸電路142的電路架構相類似，故以下將以電源傳輸電路141為範例進行說明，而電源傳輸電路142的實施方式則可依此類推。
請合併參照圖1及圖2，圖2是依照本發明一實施例所繪示的電源傳輸電路141的電路方塊示意圖。電源傳輸電路141包括第一傳輸電晶體M1、第二傳輸電晶體M2以及第一控制電路240。第一傳輸電晶體M1的第一端E11用以做為電源傳輸電路141的電源輸入端PI1。第一傳輸電晶體M1的第二端E12耦接第一節點ND1。第一傳輸電晶體M1的控制端E13耦接控制節點NDC。第二傳輸電晶體M2的第一端E21用以做為電源傳輸電路141的電源輸出端PO1。第二傳輸電晶體M2的第二端E22耦接第一節點ND1。第二傳輸電晶體M2的控制端E23耦接控制節點NDC。
第一控制電路240耦接電源輸入端PI1、電源輸出端PO1以及控制節點NDC。當電源輸出端PO1的電壓小於電源輸入端PI1的電壓時，第一控制電路240可輸出第二電壓V2至控制節點NDC，以導通第一傳輸電晶體M1及第二傳輸電晶體M2。如此一來，輸入電源PW1可透過第一傳輸電晶體M1及第二傳輸電晶體M2傳輸至電源匯流排PBUS，以對裝置主體120供電。由於電晶體(即第一傳輸電晶體M1及第二傳輸電晶體M2)的導通電阻值小、功率消耗低，故相較於採用二極體的電源傳輸電路，圖2所示的電源傳輸電路141具有功率消耗低、溫度低以及供電效率高的優點。
相對地，當電源輸出端PO1的電壓大於或等於電源輸入端PI1的電壓時，第一控制電路240可輸出第一電壓V1至控制節點NDC，以關斷第一傳輸電晶體M1及第二傳輸電晶體M2。如此一來，可避免電流自電源輸出端PO1透過第一傳輸電晶體M1及第二傳輸電晶體M2倒灌至電源輸入端PI1。
在本發明的一實施例中，第一傳輸電晶體M1以及第二傳輸電晶體M2可例如是P型金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，但本發明不限於此。
在本發明的一實施例中，第一控制電路240可採用差動放大電路來實現，但本發明不限於此。以下請參照圖3，圖3是依照本發明一實施例所繪示的第一控制電路240的電路架構示意圖。第一控制電路240可包括第一輸入電晶體Q1、第二輸入電晶體Q2、分壓電路DV以及電阻器R3。第一輸入電晶體Q1的第一端E31耦接電源輸入端PI1。第一輸入電晶體Q1的第二端E32耦接第一輸入電晶體Q1的控制端E33。分壓電路DV耦接在第一輸入電晶體Q1的第二端E32與接地電壓端GND之間。分壓電路DV可依據一分壓比例對第一輸入電晶體Q1的第二端E32的電壓進行分壓以產生第三電壓V3。第二輸入電晶體Q2的第一端E41耦接電源輸出端PO1。第二輸入電晶體Q2的第二端E42耦接控制節點NDC。第二輸入電晶體Q2的控制端E43耦接分壓電路DV以接收第三電壓V3。電阻器R3耦接在第二輸入電晶體Q2的第二端E42與接地電壓端GND之間。
在本發明的一實施例中，第一輸入電晶體Q1及第二輸入電晶體Q2可例如是PNP型雙載子接面電晶體(bipolar junction transistor，BJT)，但本發明不限於此。
在本發明的一實施例中，分壓電路DV可採用串接的電阻器R1與R2來實現，並於電阻器R1與R2的共接點NCM產生第三電壓V3，但本發明不限於此。另外，電阻器R1的電阻值極小於電阻器R2的電阻值。
以下搭配圖3的第一控制電路240說明圖2的電源傳輸電路141的詳細運作。假設電源輸入端PI1的電壓VI為15伏特，電源輸出端PO1的電壓VO為0伏特，第一輸入電晶體Q1及第二輸入電晶體Q2的臨界電壓VTH為0.7伏特，且電阻器R2的電阻值為電阻器R1的電阻值的200倍(即分壓電路DV的分壓比例為0.995)，則分壓電路DV所產生的第三電壓V3(亦即第二輸入電晶體Q2的控制端E43的電壓)可根據式(1)來決定。於此示範性實施例中，第三電壓V3的電壓值約為14.23伏特。
式(1)
由於第二輸入電晶體Q2的第一端E41與第二輸入電晶體Q2的控制端E43之間的電壓差(即 )為-14.23伏特，小於第二輸入電晶體Q2的臨界電壓VTH(為0.7伏特)，因此第二輸入電晶體Q2為截止狀態，致使控制節點NDC的電壓為接地電壓端GND的電壓而導通第一傳輸電晶體M1及第二傳輸電晶體M2。此時，輸入電源PW1可透過第一傳輸電晶體M1及第二傳輸電晶體M2傳輸至電源匯流排PBUS，以對裝置主體120供電。
當電源輸出端PO1的電壓VO上升至大於或等於15伏特時，由於第二輸入電晶體Q2的第一端E41與第二輸入電晶體Q2的控制端E43之間的電壓差(即 )為0.77伏特，大於第二輸入電晶體Q2的臨界電壓VTH(為0.7伏特)，因此第二輸入電晶體Q2被導通，致使控制節點NDC的電壓約為電源輸出端PO1的電壓VO而關斷第一傳輸電晶體M1及第二傳輸電晶體M2，以避免電流自電源輸出端PO1倒灌至電源輸入端PI1。
附帶一提的是，第二輸入電晶體Q2與第一輸入電晶體Q1之間可能存在誤差，亦即第一輸入電晶體Q1的臨界電壓可能小於第二輸入電晶體Q2的臨界電壓。因此，藉由調整分壓電路DV的分壓比例以降低第三電壓V3的電壓值，可補償第二輸入電晶體Q2與第一輸入電晶體Q1之間的上述誤差，以確保在電源輸出端PO1的電壓VO大於或等於電源輸入端PI1的電壓VI的情況下，第一傳輸電晶體M1及第二傳輸電晶體M2確實為截止狀態。
以下請合併參照圖1及圖4，圖4是依照本發明另一實施例所繪示的電源傳輸電路141’的電路方塊示意圖，可提高裝置主體120在供電來源選擇上的彈性。另外，電源傳輸電路142’的電路架構類似於電源傳輸電路141’，故電源傳輸電路142’的實施方式可依以下說明而類推之。
電源傳輸電路141’包括第一傳輸電晶體M1、第二傳輸電晶體M2、第一控制電路240以及第二控制電路440。圖4的第一傳輸電晶體M1、第二傳輸電晶體M2以及第一控制電路240的實施方式分別類似於圖2的第一傳輸電晶體M1、第二傳輸電晶體M2以及第一控制電路240，故可參酌上述的相關說明，在此不再贅述。第二控制電路440耦接第一節點ND1及控制節點NDC，且接收對應的禁能信號SE1。第二控制電路440可反應於禁能信號SE1關斷第一傳輸電晶體M1及第二傳輸電晶體M2，從而斷開電源輸入端PI1與電源輸出端PO1之間的電力傳輸路徑。
在本發明的一實施例中，若禁能信號SE1為第一位準，則第二控制電路440可反應於第一位準的禁能信號SE1而關斷第一傳輸電晶體M1及第二傳輸電晶體M2；相對地，若禁能信號SE1為第二位準或是第二控制電路440並未接收到禁能信號SE1，則由第一控制電路240來控制第一傳輸電晶體M1及第二傳輸電晶體M2的啟閉。關於第一控制電路240控制第一傳輸電晶體M1及第二傳輸電晶體M2之詳細運作，可參酌上述圖2~圖3的相關說明，在此不再贅述。
可以理解的是，若要選擇輸入電源PW2做為裝置主體120的供電來源，則提供第一位準的禁能信號SE1至電源傳輸電路141’，以斷開電源輸入端PI1與電源輸出端PO1之間的電力傳輸路徑，並提供第二位準的另一禁能信號至電源傳輸電路142’(或不提供禁能信號至電源傳輸電路142’)。相對地，若要選擇輸入電源PW1做為裝置主體120的供電來源，則提供第一位準的另一禁能信號至電源傳輸電路142’，以斷開電源輸入端PI2與電源輸出端PO2之間的電力傳輸路徑，並提供第二位準的禁能信號SE1至電源傳輸電路141’(或不提供禁能信號SE1至電源傳輸電路141’)。如此一來，可提高裝置主體120在供電來源選擇上的彈性。
在本發明的一實施例中，電子裝置100更可包括按鈕模組(未繪示)，其中按鈕模組耦接電源傳輸電路141’、142’，且具有多個按鈕。按鈕模組可反應於對應的按鈕被按壓而產生並輸出對應的禁能信號至對應的電源傳輸電路，以禁能或致能此對應的電源傳輸電路。如此一來，使用者可透過按鈕模組選擇裝置主體120的供電來源。
在本發明的另一實施例中，裝置主體120可包括電源設定應用程式(未繪示)。使用者可讓裝置主體120執行此電源設定應用程式，從而使裝置主體120的螢幕顯示此電源設定應用程式的使用者介面(user interface，UI)。其中，電源設定應用程式的使用者介面可包括對應於電源傳輸電路141’、142’的禁能/致能選項。裝置主體120可根據使用者介面中對應於電源傳輸電路141’的禁能/致能選項，產生對應的的禁能信號SE1至電源傳輸電路141’，以禁能或致能電源傳輸電路141’。同樣地，裝置主體120可根據使用者介面中對應於電源傳輸電路142’的禁能/致能選項，產生對應的的禁能信號至電源傳輸電路142’，以禁能或致能電源傳輸電路142’。如此一來，使用者可透過點選對應於電源傳輸電路141’、142’的致能/禁能選項，從而達到選擇裝置主體120之供電來源的目的。
以下請合併參照圖4及圖5，圖5是依照本發明一實施例所繪示的第二控制電路440的電路架構示意圖。第二控制電路440可包括第一控制電晶體M3、第二控制電晶體Q3以及電阻器R4及R5。第一控制電晶體M3的第一端E61耦接接地電壓端GND。第一控制電晶體M3的控制端E63接收對應的禁能信號SE1。電阻器R4耦接在第一控制電晶體M3的控制端E63與接地電壓端GND之間。電阻器R5的第一端E51耦接第一控制電晶體M3的第二端E62。第二控制電晶體Q3的第一端E71耦接控制節點NDC。第二控制電晶體Q3的第二端E72耦接第一節點ND1。第二控制電晶體Q3的控制端E73耦接電阻器R5的第二端E52。
在本發明的一實施例中，第一控制電晶體M3可例如是N型金氧半場效電晶體，而第二控制電晶體Q3可例如是PNP型雙載子接面電晶體，但不限於此。
以下說明第二控制電路440的詳細運作。當禁能信號SE1為邏輯高位準時，第一控制電晶體M3被導通，致使第二控制電晶體Q3被導通。於此情況下，控制節點NDC的電壓約等於第一節點ND1的電壓，致使圖4的第一傳輸電晶體M1及第二傳輸電晶體M2被關斷。相對地，當禁能信號SE1為邏輯低位準或是第二控制電路440並未接收到禁能信號SE1時，第一控制電晶體M3被截止，致使第二控制電晶體Q3被截止，因此控制節點NDC的電壓將由第一控制電路240所控制，亦即第一傳輸電晶體M1及第二傳輸電晶體M2將由第一控制電路240所控制。
綜上所述，在本發明實施例所提出的電子裝置及其電源傳輸電路中，電源傳輸電路採用電晶體來實現，可改善電源傳輸電路的功率消耗、溫度以及供電效率。再者，藉由控制各電源傳輸電路中的電晶體的啟閉，可避免對裝置主體供電的輸入電源的電流倒灌至其他輸入電源。另外，各電源傳輸電路皆具備禁能的功能，因此裝置主體的供電來源是可選擇的，如此一來，可提高裝置主體在供電來源選擇上的彈性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電子裝置
120‧‧‧裝置主體
141、141’、142、142’‧‧‧電源傳輸電路
240‧‧‧第一控制電路
440‧‧‧第二控制電路
DV‧‧‧分壓電路
E11、E21、E31、E41、E51、E61、E71‧‧‧第一端
E12、E22、E32、E42、E52、E62、E72‧‧‧第二端
E13、E23、E33、E43、E63、E73‧‧‧控制端
GND‧‧‧接地電壓端
M1‧‧‧第一傳輸電晶體
M2‧‧‧第二傳輸電晶體
M3‧‧‧第一控制電晶體
NCM‧‧‧共接點
ND1‧‧‧第一節點
NDC‧‧‧控制節點
PBUS‧‧‧電源匯流排
PI1、PI2‧‧‧電源輸入端
PO1、PO2‧‧‧電源輸出端
PW1、PW2‧‧‧輸入電源
Q1‧‧‧第一輸入電晶體
Q2‧‧‧第二輸入電晶體
Q3‧‧‧第二控制電晶體
R1、R2、R3、R4、R5‧‧‧電阻器
SE1‧‧‧禁能信號
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
VI、VO‧‧‧電壓
下面的所附圖式是本發明的說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。 圖1是依照本發明一實施例所繪示的電子裝置的電路方塊示意圖。 圖2是依照本發明一實施例所繪示的電源傳輸電路的電路方塊示意圖。 圖3是依照本發明一實施例所繪示的第一控制電路的電路架構示意圖。 圖4是依照本發明另一實施例所繪示的電源傳輸電路的電路方塊示意圖。 圖5是依照本發明一實施例所繪示的第二控制電路的電路架構示意圖。

Claims (11)

  1. 一種電源傳輸電路，包括： 一第一傳輸電晶體，該第一傳輸電晶體的第一端用以做為該電源傳輸電路的一電源輸入端，該第一傳輸電晶體的第二端耦接一第一節點，且該第一傳輸電晶體的控制端耦接一控制節點； 一第二傳輸電晶體，該第二傳輸電晶體的第一端用以做為該電源傳輸電路的一電源輸出端，該第二傳輸電晶體的第二端耦接該第一節點，且該第二傳輸電晶體的控制端耦接該控制節點；以及 一第一控制電路，耦接該電源輸入端、該電源輸出端以及該控制節點，其中當該電源輸出端的電壓大於或等於該電源輸入端的電壓時，該第一控制電路輸出一第一電壓至該控制節點，以關斷該第一傳輸電晶體及該第二傳輸電晶體。
  2. 如申請專利範圍第1項所述的電源傳輸電路，其中當該電源輸出端的電壓小於該電源輸入端的電壓時，該第一控制電路輸出一第二電壓至該控制節點，以導通該第一傳輸電晶體及該第二傳輸電晶體。
  3. 如申請專利範圍第2項所述的電源傳輸電路，其中該第一控制電路包括： 一第一輸入電晶體，該第一輸入電晶體的第一端耦接該電源輸入端，該第一輸入電晶體的第二端耦接該第一輸入電晶體的控制端； 一分壓電路，耦接在該第一輸入電晶體的該第二端與一接地電壓端之間，用以對該第一輸入電晶體的該第二端的電壓進行分壓以產生一第三電壓； 一第二輸入電晶體，該第二輸入電晶體的第一端耦接該電源輸出端，該第二輸入電晶體的第二端耦接該控制節點，且該第二輸入電晶體的控制端耦接該分壓電路以接收該第三電壓；以及 一電阻器，耦接在該第二輸入電晶體的該第二端與該接地電壓端之間。
  4. 如申請專利範圍第1項所述的電源傳輸電路，更包括： 一第二控制電路，耦接該第一節點及該控制節點，且接收一禁能信號，其中該第二控制電路反應於該禁能信號關斷該第一傳輸電晶體及該第二傳輸電晶體。
  5. 如申請專利範圍第4項所述的電源傳輸電路，其中該第二控制電路包括： 一第一控制電晶體，該第一控制電晶體的第一端耦接一接地電壓端，且該第一控制電晶體的控制端接收該禁能信號； 一第一電阻器，耦接在該第一控制電晶體的該控制端與該接地電壓端之間； 一第二電阻器，該第二電阻器的第一端耦接該第一控制電晶體的第二端；以及 一第二控制電晶體，該第二控制電晶體的第一端耦接該控制節點，該第二控制電晶體的第二端耦接該第一節點，且該第二控制電晶體的控制端耦接該第二電阻器的第二端。
  6. 一種電子裝置，包括： 一裝置主體，耦接一電源匯流排；以及 至少一電源傳輸電路，該至少一電源傳輸電路中的每一者的一電源輸入端用以接收至少一輸入電源的其中一者，且該至少一電源傳輸電路中的每一者的一電源輸出端耦接該電源匯流排以對該裝置主體供電， 其中該至少一電源傳輸電路中的每一者包括： 一第一傳輸電晶體，該第一傳輸電晶體的第一端用以做為該電源傳輸電路的該電源輸入端，該第一傳輸電晶體的第二端耦接一第一節點，且該第一傳輸電晶體的控制端耦接一控制節點； 一第二傳輸電晶體，該第二傳輸電晶體的第一端用以做為該電源傳輸電路的該電源輸出端，該第二傳輸電晶體的第二端耦接該第一節點，且該第二傳輸電晶體的控制端耦接該控制節點；以及 一第一控制電路，耦接該電源輸入端、該電源輸出端以及該控制節點，其中當該電源輸出端的電壓大於或等於該電源輸入端的電壓時，該第一控制電路輸出一第一電壓至該控制節點，以關斷該第一傳輸電晶體及該第二傳輸電晶體。
  7. 如申請專利範圍第6項所述的電子裝置，其中當該電源輸出端的電壓小於該電源輸入端的電壓時，該第一控制電路輸出一第二電壓至該控制節點，以導通該第一傳輸電晶體及該第二傳輸電晶體。
  8. 如申請專利範圍第7項所述的電子裝置，其中該第一控制電路包括： 一第一輸入電晶體，該第一輸入電晶體的第一端耦接該電源輸入端，該第一輸入電晶體的第二端耦接該第一輸入電晶體的控制端； 一分壓電路，耦接在該第一輸入電晶體的該第二端與一接地電壓端之間，用以對該第一輸入電晶體的該第二端的電壓進行分壓以產生一第三電壓； 一第二輸入電晶體，該第二輸入電晶體的第一端耦接該電源輸出端，該第二輸入電晶體的第二端耦接該控制節點，且該第二輸入電晶體的控制端耦接該分壓電路以接收該第三電壓；以及 一電阻器，耦接在該第二輸入電晶體的該第二端與該接地電壓端之間。
  9. 如申請專利範圍第6項所述的電子裝置，其中該至少一電源傳輸電路中的每一者更包括： 一第二控制電路，耦接該第一節點及該控制節點，且接收一禁能信號，其中該第二控制電路反應於該禁能信號關斷該第一傳輸電晶體及該第二傳輸電晶體。
  10. 如申請專利範圍第9項所述的電子裝置，其中該第二控制電路包括： 一第一控制電晶體，該第一控制電晶體的第一端耦接一接地電壓端，且該第一控制電晶體的控制端接收該禁能信號； 一第一電阻器，耦接在該第一控制電晶體的該控制端與該接地電壓端之間； 一第二電阻器，該第二電阻器的第一端耦接該第一控制電晶體的第二端；以及 一第二控制電晶體，該第二控制電晶體的第一端耦接該控制節點，該第二控制電晶體的第二端耦接該第一節點，且該第二控制電晶體的控制端耦接該第二電阻器的第二端。
  11. 如申請專利範圍第6項所述的電子裝置，其中該至少一電源傳輸電路為多個電源傳輸電路，其中： 當該些電源傳輸電路的其中一者的該電源輸入端的電壓大於該電源匯流排的電壓時，該些電源傳輸電路的其中該者的該第一傳輸電晶體及該第二傳輸電晶體被導通，致使該電源匯流排的電壓大於或等於該些電源傳輸電路的其餘者的該電源輸入端的電壓，且該些電源傳輸電路的該其餘者的該第一傳輸電晶體及該第二傳輸電晶體被關斷。
TW107134660A 2018-10-01 2018-10-01 電子裝置及其電源傳輸電路 TWI678856B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107134660A TWI678856B (zh) 2018-10-01 2018-10-01 電子裝置及其電源傳輸電路
CN201910645126.7A CN110971121B (zh) 2018-10-01 2019-07-17 电子装置及其电源传输电路
US16/534,979 US10915125B2 (en) 2018-10-01 2019-08-07 Electronic device and power transmission circuit of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107134660A TWI678856B (zh) 2018-10-01 2018-10-01 電子裝置及其電源傳輸電路

Publications (2)

Publication Number Publication Date
TWI678856B true TWI678856B (zh) 2019-12-01
TW202015303A TW202015303A (zh) 2020-04-16

Family

ID=69582570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134660A TWI678856B (zh) 2018-10-01 2018-10-01 電子裝置及其電源傳輸電路

Country Status (3)

Country Link
US (1) US10915125B2 (zh)
CN (1) CN110971121B (zh)
TW (1) TWI678856B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513834B (en) * 2001-03-30 2002-12-11 Delta Electronics Inc Failure protection device of parallel type power supply
CN100461582C (zh) * 2003-10-27 2009-02-11 索尼株式会社 电池组
CN106708145A (zh) * 2017-03-30 2017-05-24 深圳市华星光电技术有限公司 多通道供电电路
US9774185B2 (en) * 2011-11-22 2017-09-26 Thales Secured and regulated continuous power supply system with multiple inputs
TW201810897A (zh) * 2016-08-19 2018-03-16 廣達電腦股份有限公司 單向導通裝置
US10038392B2 (en) * 2014-08-29 2018-07-31 Toshiba Mitsubishi-Electric Industrial Systems Corporation Inverter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693599B2 (ja) * 2001-07-09 2005-09-07 シャープ株式会社 スイッチドキャパシタ型安定化電源装置
US7466573B2 (en) * 2006-05-16 2008-12-16 Honeywell International, Inc. Method and apparatus for integrated active-diode-ORing and soft power switching
CN101179198A (zh) 2006-11-08 2008-05-14 深圳迈瑞生物医疗电子股份有限公司 一种同步整流型电池充电电路及其保护电路
TWI430315B (zh) * 2010-12-02 2014-03-11 Richwave Technology Corp 雙極雙投開關裝置
CN203951596U (zh) * 2014-05-20 2014-11-19 深圳创维数字技术股份有限公司 防电流倒灌电路
CN107154732B (zh) * 2016-03-04 2019-03-19 矽力杰半导体技术(杭州)有限公司 一种开关控制电路及控制方法
CN206542207U (zh) 2017-02-07 2017-10-03 长春工程学院 一种防反接防倒灌电池充电保护电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513834B (en) * 2001-03-30 2002-12-11 Delta Electronics Inc Failure protection device of parallel type power supply
CN100461582C (zh) * 2003-10-27 2009-02-11 索尼株式会社 电池组
US9774185B2 (en) * 2011-11-22 2017-09-26 Thales Secured and regulated continuous power supply system with multiple inputs
US10038392B2 (en) * 2014-08-29 2018-07-31 Toshiba Mitsubishi-Electric Industrial Systems Corporation Inverter
TW201810897A (zh) * 2016-08-19 2018-03-16 廣達電腦股份有限公司 單向導通裝置
CN106708145A (zh) * 2017-03-30 2017-05-24 深圳市华星光电技术有限公司 多通道供电电路

Also Published As

Publication number Publication date
CN110971121A (zh) 2020-04-07
US10915125B2 (en) 2021-02-09
US20200103929A1 (en) 2020-04-02
CN110971121B (zh) 2021-03-09
TW202015303A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
CN109377956B (zh) 保护电路和供电电路
TWI548184B (zh) 用於電子裝置之保護裝置及方法
TWI670591B (zh) 用於可編程邏輯裝置的熱插拔操作之系統及方法
US20110115533A1 (en) Power-on-reset circuit with brown-out reset for multiple power supplies
TW201434266A (zh) 移位電路
TW202145734A (zh) 連接埠控制裝置
TWI678856B (zh) 電子裝置及其電源傳輸電路
TWI654842B (zh) 反相器
TWI651734B (zh) 半導體裝置之資料輸出電路
US9787309B2 (en) Methods for preventing reverse conduction
TW201621897A (zh) 電壓切換裝置
TW201337301A (zh) 電源功率測試板
CN106896775B (zh) 用于可编程逻辑控制器的输出电路
EP2933923B1 (en) Interface circuit
TWI540419B (zh) 電子裝置
TWI443951B (zh) 電荷泵電路及其控制方法
TW201624165A (zh) 電源調節電路及具有該電源調節電路的電腦一體機
RU2653179C2 (ru) Схема и способ для оптимизации диапазона входного напряжения интегральной микросхемы
TWI534583B (zh) 低壓差穩壓器
TWI535198B (zh) 差分信號驅動器
WO2020192656A1 (zh) 上电时序控制单元、上电时序控制方法及显示装置
TWI477940B (zh) 線性穩壓電路
TWI669911B (zh) 通用序列匯流排電路
TWI634407B (zh) 上電控制電路及控制電路
JP2012027522A (ja) レギュレータ装置