TWI670852B - 用於功率電子元件的三族氮化物基板及其製作方法 - Google Patents

用於功率電子元件的三族氮化物基板及其製作方法 Download PDF

Info

Publication number
TWI670852B
TWI670852B TW106140099A TW106140099A TWI670852B TW I670852 B TWI670852 B TW I670852B TW 106140099 A TW106140099 A TW 106140099A TW 106140099 A TW106140099 A TW 106140099A TW I670852 B TWI670852 B TW I670852B
Authority
TW
Taiwan
Prior art keywords
superlattice
laminate
aluminum content
layer structure
superlattice laminate
Prior art date
Application number
TW106140099A
Other languages
English (en)
Other versions
TW201828468A (zh
Inventor
趙明
Original Assignee
比利時商愛美科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 比利時商愛美科公司 filed Critical 比利時商愛美科公司
Publication of TW201828468A publication Critical patent/TW201828468A/zh
Application granted granted Critical
Publication of TWI670852B publication Critical patent/TWI670852B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明揭示用於功率電子元件之三族氮化物基板，其包括一基底基板、位於該基底基板上面之一個三族氮化物疊層體及位於該基底基板與該三族氮化物疊層體之間的一緩衝層結構。該緩衝層結構至少包括一第一超晶格疊層體及位於該第一超晶格疊層體上面之一第二超晶格疊層體。該第一超晶格疊層體包括由複數個第一AlGaN層組成之一第一超晶格單元之一重複。該第二超晶格疊層體包括由複數個第二AlGaN層組成之一第二超晶格單元之一重複。該第一超晶格疊層體之一平均鋁含量比該第二超晶格疊層體之一平均鋁含量大一預定差，以改良垂直崩潰電壓。

Description

用於功率電子元件的三族氮化物基板及其製作方法
本發明係關於一種用於功率電子元件之三族氮化物基板及用於製作此一基板之方法。
對三族氮化物材料高電壓功率元件之主要要求中之一者係元件堆疊需要具高電阻性，同時具有一高洩漏電流阻擋能力。通常在結構被以兩種極性垂直加偏壓時，在室溫(25℃)及一高溫度(通常係150℃)兩者下以在1 µA/mm2 之一垂直洩漏電流密度下之電壓評估此洩漏電流阻擋能力。由於缺少同質基板，因此通常藉由使用金屬有機氣相磊晶(MOVPE)或分子束磊晶(MBE)而在諸如Si、藍寶石及SiC等異質基板上生長三族氮化物材料元件。此類異質磊晶程序然後需要生長緩衝層，緩衝層管理晶格失配引入之應力，使得可生長具有令人滿意之材料品質及電性質之元件作用層。另外，在大多數情形中，應力管理緩衝層亦可有貢獻於全堆疊之洩漏阻擋能力。 增強堆疊洩漏阻擋能力之一種常見實踐係簡單地增加緩衝區厚度。一超晶格(SL)緩衝區係一類通常由成對AlN/Alx Ga1-x N (0=＜x＜1)層之多個重複/週期組成之緩衝結構。為了在具有一SL緩衝區之一Si基板上生長一元件堆疊，SL緩衝區必須極厚(3 µm至4 µm)以提供充分洩漏阻擋能力。此類厚度導致提供原位凸晶圓之充分彎曲以便在磊晶後冷卻期間補償熱失配引入之凹晶圓彎曲中的困難。 依據US 2012/223328 A1，已知一種三族氮化物磊晶疊層基板，其包括一基板、一緩衝區及一主疊層體(以此次序)，其中緩衝區包含一初始生長層、一第一超晶格疊層體及一第二超晶格疊層體(以此次序)。第一超晶格疊層體包含5組至20組的第一AlN層與第二GaN層，第一AlN層與第二GaN層交替地堆疊，且每一組的第一AlN層與第二GaN層具有小於44 nm之一厚度。第二超晶格疊層體包含複數組由一AlN材料或一AlGaN材料製成之第一層與由具有不同於第一層之一帶隙之一AlGaN材料製成之第二層，第一層與第二層交替地堆疊。雙超晶格疊層體結構用於達成結晶度之一改良及對基板翹曲之一抑制兩者。
本發明之一目的係提供一種用於功率電子元件之三族氮化物基板，該基板使得一緩衝結構能夠具有經改良洩漏阻擋能力，即，具有一經改良垂直崩潰電壓。 特定而言，本發明之一目的係提供一種用於功率電子元件之三族氮化物基板，該基板使得一緩衝結構能夠具有充分洩漏阻擋能力且使得基板翹曲能夠保持在可接受限制內。 本發明之另一目的係提供一種用於製作此三族氮化物基板之方法。 在本發明之一態樣中，呈現一種用於功率電子元件之三族氮化物基板，該三族氮化物基板包括一基底基板、位於該基底基板上面之一個三族氮化物疊層體及位於該基底基板與該三族氮化物疊層體之間的一緩衝層結構。該緩衝層結構至少包括一第一超晶格疊層體及位於該第一超晶格疊層體上面之一第二超晶格疊層體。該第一超晶格疊層體包括由複數個第一AlGaN層組成之一第一超晶格單元之一重複，該複數個第一AlGaN層中之每一者由Alx Ga1-x N製成，其中0≦x≦1且x在該等第一AlGaN層當中係不同的。該第二超晶格疊層體包括由複數個第二AlGaN層組成之一第二超晶格單元之一重複，該複數個第二AlGaN層中之每一者由Aly Ga1-y N製成，其中0≦y≦1且y在該等第二AlGaN層當中係不同的。該第一超晶格疊層體之一平均鋁含量比該第二超晶格疊層體之一平均鋁含量大一預定差。根據本發明，該預定差可改良用於功率電子元件之三族氮化物基板之一崩潰電壓。該緩衝層結構經提供以補償晶格失配且控制晶圓彎曲。 已發現，第一或下部超晶格疊層體具有比第二或上部超晶格疊層體高之一平均鋁含量可增強崩潰電壓(相比而言：AlN之崩潰場12E6 V/cm比GaN之崩潰場3.3E6 V/cm高約4倍)。已發現，在本發明之實施例中，由於鋁含量之一預定差，可在室溫(25℃)下達成正向及/或反向垂直偏壓中之超過150 V/µm之一崩潰場強度。 在本發明之實施例中，鋁含量之預定差可將在室溫(25℃)下之基板翹曲控制在可接受限制內，例如，針對直徑係200 mm之一基板低於50 µm。 已發現，與僅具有一單個超晶格疊層體之一緩衝區相比，在第一(下部)超晶格疊層體中比第二(上部)超晶格疊層體中之平均鋁含量(或等效鋁含量)高可在已處於相當小堆疊厚度下同時有貢獻於控制基板翹曲以及改良緩衝區崩潰電壓。此乃因在上部超晶格疊層體中具有比在下部超晶格疊層體中低之一平均鋁含量會將額外壓縮應力引入至堆疊中，此可補償在冷卻期間引入之拉伸應力。 對於第一超晶格疊層體之每一第一超晶格單元，x可在成對的毗鄰(即，鄰接)第一AlGaN層之間不同。例如，對於由一第一個第一AlGaN層、一第二個第一AlGaN層及一第三個第一AlGaN層組成之一第一超晶格單元，x可在第一個第一AlGaN層與第二個第一AlGaN層之間不同且x可在第二個第一AlGaN層與第三個第一AlGaN層之間不同。對應地，對於第二超晶格疊層體之每一第二超晶格單元，y可在成對的毗鄰第二AlGaN層之間不同。例如，對於由一第一個第二AlGaN層、一第二個第二AlGaN層及一第三個第二AlGaN層組成之一第二超晶格單元，y可在第一個第二AlGaN層與第二個第二AlGaN層之間不同且y可在第二個第二AlGaN層與第三個第二AlGaN層之間不同。 在本發明之實施例中，第一超晶格疊層體之平均鋁含量係至少30%。 在本發明之實施例中，平均鋁含量之預定差係至少5%。此意味著，舉例而言，若第一超晶格疊層體具有30%之一平均鋁含量，則第二超晶格疊層體具有25%或低於25%之一平均鋁含量。較佳地，使毗鄰超晶格疊層體之間平均鋁含量之差異保持處於一最小值，同時仍滿足晶圓翹曲控制要求，使得整個堆疊中之兩個(或所有)超晶格疊層體可具有高鋁含量以使Vbd能力最大化。 在本發明之實施例中，緩衝層結構可包括位於第二超晶格疊層體之頂部上之至少一個額外超晶格疊層體，其中每一額外超晶格疊層體包括由複數個各別第三AlGaN層組成之一各別第三超晶格單元之一重複，該複數個各別第三AlGaN層中之每一者由Ali Ga1-i N製成，其中0≦i≦1且i在該各別第三超晶格單元之該等各別第三AlGaN層當中係不同的；且其中第一超晶格疊層體之平均鋁含量比第二超晶格疊層體之平均鋁含量大至少5%，且第二超晶格疊層體之平均鋁含量比額外超晶格疊層體之平均鋁含量大至少5%。第一、第二及額外超晶格疊層體之平均鋁含量可因此自下而上減小，在毗鄰超晶格疊層體之間具有5%平均鋁含量差之一最小值。 在本發明之實施例中，額外超晶格疊層體之平均鋁含量係至少5%。 超晶格疊層體可視情況但較佳地直接彼此堆疊地形成，即，無任何界面層。 在實施例中，超晶格單元可各自由一底部層AlN與一頂部AlGaN層組成。在此類實施例中，不同超晶格疊層體之超晶格單元之間平均鋁含量之變異可藉由下列而達成：頂部層之鋁含量之一變異或藉由頂部層之厚度之一變異，同時使此層之鋁含量保持恆定；藉由厚度及鋁含量兩者之一變異之一組合；或其他方式。因此，舉例而言，等效鋁含量亦可藉由修改AlN層厚度、同時保持頂部AlGaN層之相同組成及厚度而改變。相同原理可適用於具有更多或不同層之超晶格單元：可使總體結構保持相同或類似，同時僅改變AlGaN層中之一者之鋁含量及/或厚度以影響超晶格單元之平均鋁含量且因此影響超晶格疊層體(其係單元之一重複)之平均鋁含量。 在本發明之實施例中，至少一個超晶格疊層體之厚度應足夠高以允許超晶格疊層體之充分應變鬆弛，此對應於晶圓原位曲率之斜率明顯減小之處之厚度。厚度取決於該超晶格疊層體內之平均鋁含量以及層結構。在此等實施例中，至少一個超晶格疊層體較佳地具有壓縮應力開始鬆弛之處之一厚度，此對應於晶圓原位曲率之斜率明顯減小之處之厚度。舉例而言，至少一個超晶格疊層體之一較佳厚度可至少係原位晶圓曲率之斜率下降至低於0.015 km-1/s之處之厚度。上文可進一步適用於超晶格疊層體中之每一者。 在本發明之實施例中，一至少部分應變鬆弛存在於緩衝層結構中在第一及/或第二超晶格疊層體之至少一對毗鄰層之間。應變鬆弛可具有在全應變鬆弛之部分之一範圍內之任何度數。應變鬆弛特此意指平面內應變之鬆弛。在超晶格疊層體中之至少一者之兩個互相鄰接層之間具有一至少部分應變鬆弛會使得緩衝層結構能夠形成為具有一較大厚度：在緩衝層結構之生長期間，壓縮應變可累積且基底基板之一原位曲率可增加。若原位曲率增加至超出一臨界量(精確值係基底基板特有的)，則可發生基底基板之塑膠變形。藉由在超晶格疊層體之至少一者中具有一至少部分應變鬆弛，原位曲率之增加速率可降低，使得可在未達到塑膠變形之限制之情況下形成一較厚緩衝層結構。 第一及/或第二超晶格疊層體之成對毗鄰層(除該對毗鄰之至少部分應變鬆弛層外)可係偽晶層。一對偽晶層特此意指一對一下部層與一上部層，其中上部層之(平面內)晶格常數與下部層之(平面內)晶格常數相匹配。 在本發明之實施例中，第一、第二及/或額外超晶格單元可由至少三個AlGaN層組成及/或可由最多五個AlGaN層組成。該等層之鋁含量可任意地選擇且因此出於其他原因而最佳化以便進一步控制晶圓翹曲，只要超晶格單元(及因此疊層體)之平均鋁含量在針對本發明之實施例定義之範圍內即可。 在本發明之實施例中，第一、第二及/或額外超晶格單元具有一AlN層，例如底部層。 在本發明之實施例中，第一、第二及/或額外超晶格單元具有一Alj Ga1-j N層，其中0＜j≦0.5，例如一上部層。 在本發明之實施例中，選自第一、第二及/或額外超晶格疊層體之一或多個層可含有雜質原子以進一步改良崩潰電壓。雜質原子濃度可高於1×1018 [原子/cm3 ]。雜質原子可係選自由以下各項組成之群組之一或多種物質：C原子、Fe原子、Mn原子、Mg原子、V原子、Cr原子、Be原子及B原子。雜質原子較佳地係C原子或Fe原子。 在可與本文中所闡述之其他態樣組合之另一態樣中，本發明提供一種用於製作用於功率電子元件之三族氮化物基板之方法，其包括以下步驟：提供一基底基板；在該基底基板上生長一緩衝層結構；及在該緩衝層結構上生長一個三族氮化物疊層體；其中該緩衝層結構至少包括一第一超晶格疊層體及位於該第一超晶格疊層體上面之一第二超晶格疊層體。該第一超晶格疊層體包括由複數個第一AlGaN層組成之一第一超晶格單元之一重複，該複數個第一AlGaN層中之每一者由Alx Ga1-x N製成，其中0≦x≦1且x在該等第一AlGaN層當中係不同的。該第二超晶格疊層體包括由複數個第二AlGaN層組成之一第二超晶格單元之一重複，該複數個第二AlGaN層中之每一者由Aly Ga1-y N製成，其中0≦y≦1且y在該等第二AlGaN層當中係不同的。在生長該緩衝層結構後，程序條件經控制使得該第一超晶格疊層體之一平均鋁含量比該第二超晶格疊層體之一平均鋁含量大一預定差。藉由該預定差，可改良用於功率電子元件之三族氮化物基板之一崩潰電壓。 結合涉及三族氮化物基板之以上態樣所論述之優點、細節及實施例可對應地適用於本發明方法態樣。因此，對上文做出參考。 已發現，程序條件可經控制使得第一或下部超晶格疊層體具有比第二或上部超晶格疊層體高之一平均鋁含量，達到崩潰電壓可被增強之此一程度。已發現，在本發明之實施例中，由於鋁含量之一預定差，可達成正向及/或反向垂直偏壓中之至少150 V/µm之一崩潰場強度。 在本發明之實施例中，鋁含量之預定差可將在室溫(25℃)下之基板翹曲控制在可接受限制內，例如，針對直徑係200 mm之一基板低於50 µm。已發現，與具有僅一單個超晶格疊層體之一緩衝區相比，在第一(下部)超晶格疊層體中比第二(上部)超晶格疊層體中之平均鋁含量(或等效鋁含量)高可在具有一經減小堆疊厚度之情況下同時有貢獻於控制基板翹曲以及改良緩衝區崩潰電壓。此乃因在上部超晶格疊層體中具有比下部超晶格疊層體中低之一較平均鋁含量會將額外壓縮應力引入至堆疊中，此可補償在冷卻期間引入之拉伸應力。 在根據本發明之實施例中，藉由使用金屬有機氣相磊晶(MOVPE)或分子束磊晶(MBE)而在諸如Si、藍寶石及SiC等異質基板上生長三族氮化物材料基板。 在根據本發明之實施例中，緩衝層結構經生長使得在第一及/或第二超晶格疊層體之至少一個對毗鄰層之間發生一至少部分應變鬆弛。應變鬆弛可具有在全應變鬆弛之部分之一範圍內之任何度數。應變鬆弛特此意指平面內應變之鬆弛。在超晶格疊層體中之至少一者之兩個層之間具有一至少部分應變鬆弛使得緩衝層結構能夠形成為具有一較大厚度，如上文所論述。 第一及/或第二超晶格疊層體之成對毗鄰層(除該對毗鄰之至少部分應變鬆弛層外)可以偽晶方式生長。
將關於特定實施例且參考特定圖式闡述本發明，但本發明不受其限制而是僅受申請專利範圍限制。所闡述之圖式僅係示意性而非限制性的。在圖式中，出於說明性目的可放大且未按比例繪製某些部件之大小。尺寸及相對尺寸不必對應於對本發明之實踐之實際減小。 此外，在說明中及申請專利範圍中之術語第一、第二、第三及諸如此類用於在類似部件之間進行區分且未必用於闡述一順序或時間次序。該等術語在適當情況下可互換，且本發明之實施例可以除本文中所闡述或圖解說明外之其他順序操作。 此外，在說明中及申請專利範圍中之術語頂部、底部、上面、上方、下方及諸如此類用於說明性目的且未必用於闡述相對位置。如此使用之術語在適當情況下可互換，且本文中所闡述之本發明之實施例可以除本文中所闡述或圖解說明外之其他定向操作。例如，術語上面及下面可分別指沿著基底基板(或形成於其上之層中之任一者) (其一主延伸平面或一主表面)之一法向方向之方向及與該法向方向相反之方向。 此外，儘管稱為「較佳」，但各項實施例應理解為可以其實施本發明之例示性方式而非理解為限制本發明之範疇。 申請專利範圍中所使用之術語「包括」不應解釋為侷限於其下文所列舉之部件或步驟；其不排除其他部件或步驟。其需要解釋為規定所陳述特徵、整數、步驟或組件如所提及而存在，但不排除一或多個其他特徵、整數、步驟或組件或者其群組之存在或添加。因此，「一元件包括A及B」之表達之範疇不應限於元件僅由組件A及B組成，而是關於本發明，僅枚舉元件之組件A及B，且進一步，該技術方案應解釋為包含彼等組件之等效物。 在本發明中，呈現一階梯式超晶格(SL)緩衝區方案，其實施例與一傳統SL緩衝區相比可不僅在就緩衝區厚度增強洩漏阻擋能力方面更高效，而且在引入原位凸晶圓彎曲方面更高效。 階梯式SL緩衝區方案可包括SL結構之多個區塊或疊層體。圖1中示意性地展示具有此一階梯式SL緩衝區之基於GaN之功率HEMT (或二極體)堆疊的一實例。如所展示，每一SL疊層體由一SL單元之一重複組成，SL單元又由複數個AlGaN層(較佳地係三個至五個AlGaN層)組成。基底基板可係三族氮化物材料之一異質基板，例如一Si基板、藍寶石基板或SiC基板。可選成核層及/或過渡層可設置於基底基板與SL疊層體之間。在上部SL疊層體之頂部上(即，在GaN通道層下面)，可設置另一可選(Al)GaN層，該另一可選(Al)GaN層可經有意或無意C摻雜。 在SL1疊層體中，SL1疊層體之等效(平均) Al%係Aleq-1 %。在SLn疊層體中，SLn疊層體之等效(平均) Al%係Aleq-n %。等效Al%係使用公式計算，圖2中針對由具有厚度DAlN 之一AlN層與具有厚度DAlGaN 之一Alx Ga1-x N層組成之一SL單元展示該公式之一實例。貫穿本發明，索引「x」、「y」、「z」或諸如此類係指原子百分比。 在根據本發明之實施例中，要求Aleq-n % ＜ Aleq-(n-1) % ＜ Aleq-(n-2) %＜ Aleq-(n-3) %＜…＜ Aleq-1 % (因此使用術語「階梯式超晶格緩衝區」)，使得具有一較高Aleq %之SL疊層體可在增強洩漏阻擋能力方面更有效，同時可在每一SL疊層體之間引入一較高原位凸晶圓彎曲。SL疊層體較佳地具有一C濃度≥ 1E18 cm-3 以進一步增加電阻。 在下文中，呈現實驗結果，其藉由比較性實例而證明階梯式SL緩衝區之效益。所有實例皆生長於200 mm Si基板上。 圖3展示根據本發明之一第一實例。堆疊示意圖展示此緩衝結構中之兩個SL疊層體，其中總堆疊厚度係約4 µm (200 nm AlN成核層+ 1 µm SL1 + 1.65 µm SL2 + 1 µm C-GaN + 300 nm GaN，其係有貢獻於總垂直Vbd之總堆疊)。SL1疊層體具有40.6%之一等效Al%且SL2疊層體具有23.6%之一等效Al%。SL1疊層體及SL2疊層體兩者皆由SL單元之重複組成，SL單元由一AlN層(5 nm)分別與頂部上之一Alx Ga1-x N層、Aly Ga1-y N層(28 nm)組成。等效Al%之差異係藉由改變頂部層中之Al含量而達成：在此實例中，x係0.3而y係0.1。SL1由30個重複組成；SL2由50個繞重複組成。右圖係在此堆疊之生長期間記錄之原位晶圓曲率，其中曲線的尖銳尖峰及短範圍高頻率振盪係量測系統之假影。正曲率表示一凸晶圓形狀且負曲率表示一凹晶圓形狀。根據斯托尼(Stoney)方程式，原位晶圓曲率之斜率與生長前部處之平面內應力成比例。一正斜率指示一壓縮平面內應力且一負斜率指示一拉伸平面內應力。原位晶圓曲率指示貫穿SL生長可維持一壓縮應力，該壓縮應力可在冷卻期間有效地補償拉伸應力且使磊晶晶圓翹曲最小化。尤其，當SL2疊層體開始生長時，可看出原位曲率之斜率之一明顯增加。此歸因於在於SL1疊層體上生長SL2疊層體時晶格失配引入之壓縮應力，晶格失配引入之壓縮應力係因為SL2疊層體中之等效Al%小於SL1疊層體中之等效Al% (針對一Alx Ga1-x N層，x越小，晶格常數越大)同時SL1疊層體之壓縮應變在生長SL2疊層體之前已變得充分鬆弛。由虛線框指示之區域分別表示在SL1疊層體及SL2疊層體之生長期間之原位曲率。 最終磊晶晶圓翹曲(在室溫(即，25℃)下)係+40 µm。翹曲之正號與原位曲率所沿循相同(即，凸晶圓形狀)。對於在一200 mm Si CMOS線中之元件加工，晶圓翹曲之典型SPEC係≤ ±50 µm且一正翹曲對於磊晶晶圓整體之穩定性更有利。因此，在此第一實例中達成之晶圓翹曲在可接受限制內。 圖4展示在25℃及150℃下之垂直緩衝區崩潰(Vbd)量測結果。左側圖解說明量測方法，其中藉由Ti/Au金屬化及抬離而在樣本上加工正方形(100 µm X 100 µm)金屬點。緩衝區崩潰電壓定義為在洩漏電流達到1 µA/mm²處之電壓。量測值證明儘管總緩衝結構厚度僅係4.14 µm仍存在一高崩潰電壓。 圖5展示根據本發明之一第二實例。堆疊示意圖展示此緩衝結構中之兩個SL疊層體，其中總厚度係約4 µm。SL1疊層體具有40.0%之一等效Al%且SL2疊層體具有23.6%之一等效Al%。SL1疊層體及SL2疊層體兩者皆由SL單元之重複組成，SL單元由AlN層(5 nm)分別與頂部上之一Alx Ga1-x N層、Aly Ga1-y N層(分別係10 nm、28 nm)組成。在此實例中，x=y=0.1，且等效Al%之差異係藉由改變頂部層之厚度而達成。SL1由66個重複組成；SL2由50個重複組成。右圖係在此堆疊之生長期間記錄之原位晶圓曲率，其中曲線的尖銳尖峰及短範圍高頻率振盪係量測系統之假影。正曲率表示一凸晶圓形狀且負曲率表示一凹晶圓形狀。根據斯托尼方程式，原位晶圓曲率之斜率與生長前部處之平面內應力成比例。一正斜率指示一壓縮平面內應力且一負斜率指示一拉伸平面內應力。原位晶圓曲率指示貫穿SL生長可維持一壓縮應力，該壓縮應力可在冷卻期間有效地補償拉伸應力以便使磊晶晶圓翹曲最小化。尤其，當SL2疊層體開始生長時，可看出原位曲率之斜率之一明顯增加。此歸因於在於SL1疊層體上生長SL2疊層體時晶格失配引入之壓縮應力，晶格失配引入之壓縮應力係因為儘管SL1疊層體及SL2疊層體兩者中之AlGaN層中之Al%相同，但SL2疊層體中之等效Al%小於SL1疊層體中之等效Al% (同時SL1疊層體之壓縮應變在生長SL2疊層體之前已變得充分鬆弛)。由虛線框指示之區域分別表示在SL1疊層體及SL2疊層體之生長期間之原位曲率。 最終磊晶晶圓翹曲(在冷卻之後)係約-20 µm。翹曲之正號與原位曲率所沿循相同(即，凸晶圓形狀)。對於在一200 mm Si生產線中之元件加工，晶圓翹曲之典型SPEC係≤ ±50 µm且一正翹曲對於磊晶晶圓整體之穩定性更有利。因此，最終翹曲在可接受限制內。 圖6展示在25℃及150℃下之垂直緩衝區崩潰(Vbd)量測結果。量測值證明儘管總緩衝結構厚度僅係4.14 µm仍存在一高崩潰電壓。 作為一參考，圖7及圖8中展示具有一單個SL疊層體之一堆疊。SL疊層體由與實例1及2中之SL2疊層體(即，一AlN層(5 nm)與頂部上具有10% Al之一AlGaN層(28 nm))相同之SL單元之100個重複組成。總堆疊厚度係約5.4 µm。由於其僅具有一個SL疊層體，因此在SL生長期間不會引入額外壓縮應力，且晶圓翹曲在室溫(25℃)下係約-40 µm，此亦係較不利的。儘管此堆疊之Vbd類似於實例1及2之Vbd，但其厚度高得多。因此，參考堆疊之崩潰場強度相比而言低得多。 圖9展示兩個實例及參考在兩個偏壓極性下以及分別在25℃及150℃下之Vbd量測值之一總結。該圖清楚地展示在所有條件下(尤其在150℃下)兩個實例之崩潰場強度比參考高得多。 圖10經提供作為對至少一個超晶格疊層體之較佳厚度之一解釋，該厚度較佳地足以允許超晶格疊層體之充分應變鬆弛。曲線之尖銳尖峰及短範圍高頻率振盪係量測系統之假影。較佳厚度對應於晶圓原位曲率之斜率明顯減小(SL單元之添加持續至少至原位晶圓曲率之斜率下降至低於0.015 km-1/s為止)處之厚度為止。此厚度取決於該超晶格疊層體之平均鋁含量以及層結構。該圖給出一實例：箭頭指示原位晶圓曲率之斜率被視為明顯減小之處，因此其係已獲得應變鬆弛之一適合厚度之處。 應注意，圖10僅表示一個實例，且緩衝層結構之生長可經執行使得在第一或第二超晶格疊層體之一下部、中間或頂部部分內之一對毗鄰層之間發生一至少部分平面內應變鬆弛。此對可包含一下部層及形成於該下部層上之一上部層，其中在緩衝層結構之生長期間，上部層相對於下部層變得或被形成為至少部分應變鬆弛。應變鬆弛可例如藉由將上部層生長為超過一臨界層厚度之一厚度而達成。另一選擇係，可將上部層生長為一偽晶層(即，薄於臨界厚度)，且隨後在於頂部上生長其他層之後，偽晶層變得部分應變鬆弛。應變鬆弛可在第一超晶格疊層體內及/或第二超晶格疊層體內之一或多個位置處發生。超晶格疊層體之所有其他層可形成偽晶層。例如，在圖5之實例中，可看出應變鬆弛已在SL1之一下部部分中發生。 在三族氮化物基板之完成及冷卻之後，一至少部分應變鬆弛可存在於緩衝層結構中在(至少)該下部層與毗鄰上部層之間。一毗鄰下部層與上部層之晶格失配誘發之平面內應變f 可定義為f = (cL – cU ) / cU ，其中cL 係下部層之平面內晶格常數且 cU 係上部層之經鬆弛平面內晶格常數。對於一偽晶上部層，上部層之平面內晶格常數與下部層之平面內晶格常數相匹配。 在上文中，已主要參考有限數目項實例闡述了發明性概念。然而，如熟習此項技術者容易瞭解，除上文所揭示之實例之外的其他實例同等地在隨附申請專利範圍所定義之發明性概念之範疇內係可能的。
DAlGaN‧‧‧厚度
DAlN‧‧‧厚度
SL1‧‧‧超晶格疊層體
SL2‧‧‧超晶格疊層體
SLn‧‧‧超晶格疊層體
Vbd‧‧‧垂直緩衝區崩潰
將藉助於以下說明及附圖進一步闡明本發明。 圖1展示根據本發明之具有一階梯式SL緩衝區之基於GaN之功率HEMT (或二極體)堆疊的一示意性實例。 圖2展示根據本發明之用於計算等效鋁含量之公式之一實例。 圖3展示根據本發明之一第一實例，其具有兩個SL疊層體，其中藉由改變SL單元之頂部層中之Al含量而達成等效Al%之差異。 圖4展示圖3之結構之在25℃及150℃下之垂直緩衝區崩潰(Vbd)量測結果。 圖5展示根據本發明之一第二實例，其具有兩個SL疊層體，其中藉由改變SL單元之頂部層之厚度而達成等效Al%之差異。 圖6展示圖5之結構之在25℃及150℃下之垂直緩衝區崩潰(Vbd)量測結果。 圖7及圖8展示具有一單個SL疊層體之一參考堆疊。 圖9展示兩個實例及參考在兩個偏壓極性下以及分別在25℃及150℃下之Vbd量測值之一總結。 圖10展示根據本發明之在一階梯式SL緩衝區之一實施例之構造期間原位晶圓曲率隨時間之變異。

Claims (15)

  1. 一種用於功率電子元件之三族氮化物基板，其包括一基底基板、位於該基底基板上面之一個三族氮化物疊層體及位於該基底基板與該三族氮化物疊層體之間的一緩衝層結構，其中該緩衝層結構至少包括一第一超晶格疊層體及位於該第一超晶格疊層體上面之一第二超晶格疊層體；該第一超晶格疊層體包括由複數個第一AlGaN層組成之一第一超晶格單元之一重複，該複數個第一AlGaN層中之每一者由AlxGa1-xN製成，其中0≦x≦1且x在該等第一AlGaN層當中係不同的；該第二超晶格疊層體包括由複數個第二AlGaN層組成之一第二超晶格單元之一重複，該複數個第二AlGaN層中之每一者由AlyGa1-yN製成，其中0≦y≦1且y在該等第二AlGaN層當中係不同的；且該第一超晶格疊層體之一平均鋁含量比該第二超晶格疊層體之一平均鋁含量大一預定差，其中該緩衝層結構具有在室溫(25℃)下在正向及/或反向垂直偏壓中超過150V/μm之一崩潰場強度。
  2. 如請求項1之三族氮化物基板，其中該基底基板包含SiC。
  3. 如請求項1或2之三族氮化物基板，其中針對直徑係200mm之一基板，該預定差將在室溫(25℃)下之基板翹曲控制為低於50μm。
  4. 如請求項1之三族氮化物基板，其中於該緩衝層結構中在該第一超晶格疊層體及/或該第二超晶格疊層體之至少一對毗鄰層之間存在一至少部分應變鬆弛。
  5. 如請求項1之三族氮化物基板，其中該第一超晶格疊層體之該平均鋁含量係至少30%。
  6. 如請求項1之三族氮化物基板，其中該預定差係至少5%。
  7. 如請求項1之三族氮化物基板，其中該緩衝層結構包括位於該第二超晶格疊層體之頂部上之至少一個額外超晶格疊層體，其中每一額外超晶格疊層體包括由複數個各別第三AlGaN層組成之一各別第三超晶格單元之一重複，該複數個各別第三AlGaN層中之每一者由AliGa1-iN製成，其中0≦i≦1且i在該各別第三超晶格單元之該等各別第三AlGaN層當中係不同的；且該第一超晶格疊層體之該平均鋁含量比該第二超晶格疊層體之該平均鋁含量大至少5%，且該第二超晶格疊層體之該平均鋁含量比該額外超晶格疊層體之該平均鋁含量大至少5%。
  8. 如請求項7之三族氮化物基板，其中該額外超晶格疊層體之該平均鋁含量係至少5%。
  9. 如請求項7之三族氮化物基板，其中該等第一、第二及/或第三超晶格 單元由至少三個AlGaN層組成。
  10. 如請求項9之三族氮化物基板，其中該等第一、第二及/或第三超晶格單元具有一AljGa1-jN層，其中0≦j≦0.5。
  11. 如請求項7之三族氮化物基板，其中選自該等第一、第二及/或額外超晶格疊層體之一或多個層含有雜質原子，其中該等雜質原子係選自由以下各項組成之群組之一或多種物質：C原子、Fe原子、Mn原子、Mg原子、V原子、Cr原子、Be原子及B原子，較佳地係C原子或Fe原子。
  12. 一種用於製作用於功率電子元件之三族氮化物基板之方法，其包括以下步驟：提供一基底基板，在該基底基板上生長一緩衝層結構，及在該緩衝層結構上生長一個三族氮化物疊層體，其中：該緩衝層結構至少包括一第一超晶格疊層體及位於該第一超晶格疊層體上面之一第二超晶格疊層體；該第一超晶格疊層體包括由複數個第一AlGaN層組成之一第一超晶格單元之一重複，該複數個第一AlGaN層中之每一者由AlxGa1-xN製成，其中0≦x≦1且x在該等第一AlGaN層當中係不同的；該第二超晶格疊層體包括由複數個第二AlGaN層組成之一第二超晶格單元之一重複，該複數個第二AlGaN層中之每一者由AlyGa1-yN製成，其中0≦y≦1且y在該等第二AlGaN層當中係不同的；且在生長該緩衝層結構後，程序條件經控制使得該第一超晶格疊層體之一平均鋁含量比該第二超晶格疊層體之一平均鋁含量大一預定差， 其中該緩衝層結構具有在室溫(25℃)下在正向及/或反向垂直偏壓中超過150V/μm之一崩潰場強度。
  13. 如請求項12之方法，其中該第一超晶格單元與該第二超晶格單元具有相同層結構，惟該等AlGaN層中之至少一者之鋁含量及/或厚度存在一變異而影響該等超晶格單元之平均鋁含量且因此影響該等超晶格疊層體之平均鋁含量除外。
  14. 如請求項12或13之方法，其中針對至少一個超晶格疊層體，超晶格單元之生長至少持續至原位晶圓曲率之斜率下降至低於0.015km-l/s為止。
  15. 如請求項12或13之方法，其中該緩衝層結構經生長使得在該第一超晶格疊層體及/或該第二超晶格疊層體之至少一對毗鄰層之間發生一至少部分應變鬆弛。
TW106140099A 2017-01-23 2017-11-20 用於功率電子元件的三族氮化物基板及其製作方法 TWI670852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17152589 2017-01-23
??17152589.2 2017-01-23

Publications (2)

Publication Number Publication Date
TW201828468A TW201828468A (zh) 2018-08-01
TWI670852B true TWI670852B (zh) 2019-09-01

Family

ID=57906453

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140099A TWI670852B (zh) 2017-01-23 2017-11-20 用於功率電子元件的三族氮化物基板及其製作方法

Country Status (5)

Country Link
US (1) US10192959B2 (zh)
EP (1) EP3352199B1 (zh)
JP (1) JP7158842B2 (zh)
CN (1) CN108346694B (zh)
TW (1) TWI670852B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720520B2 (en) * 2017-06-21 2020-07-21 Infineon Technologies Austria Ag Method of controlling wafer bow in a type III-V semiconductor device
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device
US10611052B1 (en) * 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
CN112368841B (zh) 2020-06-23 2023-03-14 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造方法
JP7378562B2 (ja) * 2021-10-27 2023-11-13 財團法人工業技術研究院 平衡応力を有する半導体基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605403A (en) * 2004-04-22 2006-02-01 Cree Inc Improved substrate buffer structure for group Ⅲ nitride devices
TW201222632A (en) * 2010-11-24 2012-06-01 Transphorm Inc Layer structures for controlling stress of heteroepitaxially grown III-nitride layers
US20140209862A1 (en) * 2011-07-11 2014-07-31 Dowa Electronics Materials Co., Ltd. Group iii nitride epitaxial substrate and method for manufacturing the same
TW201523704A (zh) * 2013-10-17 2015-06-16 Nanogan Ltd 無裂痕氮化鎵材料
US20160149000A1 (en) * 2013-07-30 2016-05-26 Sumitomo Chemical Company, Limited Semiconductor wafer and method of producing semiconductor wafer
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778765B2 (ja) 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP2003077835A (ja) * 2001-09-06 2003-03-14 Ngk Insulators Ltd Ｉｉｉ族窒化物素子及びｉｉｉ族窒化物エピタキシャル基板
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
KR20120022872A (ko) * 2009-05-22 2012-03-12 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스, 반도체 기판의 제조 방법 및 전자 디바이스의 제조 방법
KR101358633B1 (ko) 2009-11-04 2014-02-04 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 에피택셜 적층 기판
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
CN102162137B (zh) * 2011-01-28 2013-05-29 中国科学院上海硅酸盐研究所 一种高质量应变的Ge/SiGe超晶格结构及其制备方法
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP5785103B2 (ja) 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
KR20130139707A (ko) 2012-06-13 2013-12-23 삼성전자주식회사 반도체 소자 및 이에 사용되는 초격자층
KR20130141290A (ko) * 2012-06-15 2013-12-26 삼성전자주식회사 초격자 구조체 및 이를 포함한 반도체 소자
CN103578926B (zh) * 2012-08-09 2018-01-02 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
JP5841085B2 (ja) * 2013-02-26 2016-01-06 日本電信電話株式会社 半導体緩衝層の構造決定方法
EP2779213B1 (en) * 2013-03-12 2015-05-06 Siltronic AG Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
JP2015053328A (ja) 2013-09-05 2015-03-19 富士通株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605403A (en) * 2004-04-22 2006-02-01 Cree Inc Improved substrate buffer structure for group Ⅲ nitride devices
TW201222632A (en) * 2010-11-24 2012-06-01 Transphorm Inc Layer structures for controlling stress of heteroepitaxially grown III-nitride layers
US20140209862A1 (en) * 2011-07-11 2014-07-31 Dowa Electronics Materials Co., Ltd. Group iii nitride epitaxial substrate and method for manufacturing the same
US20160149000A1 (en) * 2013-07-30 2016-05-26 Sumitomo Chemical Company, Limited Semiconductor wafer and method of producing semiconductor wafer
TW201523704A (zh) * 2013-10-17 2015-06-16 Nanogan Ltd 無裂痕氮化鎵材料
US20160359004A1 (en) * 2015-06-03 2016-12-08 Veeco Instruments, Inc. Stress control for heteroepitaxy

Also Published As

Publication number Publication date
US20180212025A1 (en) 2018-07-26
TW201828468A (zh) 2018-08-01
CN108346694B (zh) 2020-10-02
US10192959B2 (en) 2019-01-29
JP2018174296A (ja) 2018-11-08
EP3352199A1 (en) 2018-07-25
CN108346694A (zh) 2018-07-31
EP3352199B1 (en) 2021-07-14
JP7158842B2 (ja) 2022-10-24

Similar Documents

Publication Publication Date Title
TWI670852B (zh) 用於功率電子元件的三族氮化物基板及其製作方法
JP6638033B2 (ja) 半導体基板および半導体基板の製造方法
KR101358633B1 (ko) Ⅲ족 질화물 에피택셜 적층 기판
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
US9660066B2 (en) High electron mobility transistor
JP5117283B2 (ja) 半導体電子デバイス
JP5100427B2 (ja) 半導体電子デバイス
US20070045639A1 (en) Semiconductor electronic device
CN110544716B (zh) Iii-n半导体结构及形成iii-n半导体结构的方法
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
JP7073446B2 (ja) 六方格子結晶構造を有するｉｉｉ－ｖ族半導体層を含んだ半導体構造
JP2011049488A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP6653750B2 (ja) 半導体基体及び半導体装置
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
US20150263099A1 (en) Semiconductor device
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
US20160118486A1 (en) Semiconductor device
EP2704184A1 (en) Semiconductor buffer structure, semiconductor device including the same, and manufacturing method thereof
JP2011216823A (ja) 多重構造窒化物半導体構造
JP2016207715A (ja) 半導体ウエハ及び半導体装置