TWI670706B - 驅動電壓產生器 - Google Patents

驅動電壓產生器 Download PDF

Info

Publication number
TWI670706B
TWI670706B TW107117814A TW107117814A TWI670706B TW I670706 B TWI670706 B TW I670706B TW 107117814 A TW107117814 A TW 107117814A TW 107117814 A TW107117814 A TW 107117814A TW I670706 B TWI670706 B TW I670706B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
terminal
coupled
transistors
Prior art date
Application number
TW107117814A
Other languages
English (en)
Other versions
TW202004729A (zh
Inventor
劉立偉
卓均勇
邵文彬
何檀均
陳彥淵
洪紹桓
黃柏文
Original Assignee
奕力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奕力科技股份有限公司 filed Critical 奕力科技股份有限公司
Priority to TW107117814A priority Critical patent/TWI670706B/zh
Priority to CN201810793125.2A priority patent/CN110534068B/zh
Application granted granted Critical
Publication of TWI670706B publication Critical patent/TWI670706B/zh
Publication of TW202004729A publication Critical patent/TW202004729A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

驅動電壓產生器包括第一放大電路以及第二放大電路。第一放大電路具有多個第一差動對，全部的第一差動對具有第一導電型態。各第一差動對的第一輸入端接收第一輸入電壓或第二輸入電壓。第二放大電路具有多個第二差動對，全部的第二差動對具有相同的第二導電型態。各第二差動對的第一輸入端接收第三輸入電壓或第四輸入電壓。其中，第一導電型態與第二導電型態相反，第一輸入電壓的與第二輸入電壓的電壓值介於第一電壓範圍間，第三輸入電壓與第四輸入電壓的電壓值介於第二電壓範圍間，第一電壓範圍與第二電壓範圍不相重疊。

Description

驅動電壓產生器
本發明是有關於一種驅動電壓產生器，且特別是有關於一種具差運算能力的驅動電壓產生器。
為提供高解析度的驅動電壓，習知技術提出具有內插運算能力的放大電路，以處理部分位元的輸入信號。在習知的放大電路中，具有多個P型電晶體以及多個N型電晶體所建構的多個差動對，且各個差動對的一輸入端接收輸出電壓，而另一輸入端則接收可能為高電壓或低電壓的輸入電壓。
在當輸入電壓接近於電源電壓或參考接地電壓時，習知技術的放大電路中，將有半數的差動對會被斷開，而無法有效執行內插運算，並導致輸出電壓不準確。
在另一方面，習知技術亦提出同時提供P型、N型差動對以同時接收一輸入電壓，來克服上述的問題。然而，此類型的放大電路需要很多數量的電晶體，且在當發生部分N型差動對被導通，而部分N型差動對被斷開，且所有P型差動對都被導通的情況下時，放大電路所執行的內插運算也會產生錯誤。
本發明提供一種驅動電壓產生器，可產生準確的輸出電壓。
本發明的驅動電壓產生器，包括第一放大電路以及第二放大電路。第一放大電路具有多個第一電晶體。第一電晶體形成多個第一差動對，全部的第一電晶體具有相同的第一導電型態。各第一差動對的第一輸入端接收第一輸入電壓或第二輸入電壓，第一差動對的第二輸入端共同耦接至第一放大電路的輸出端以接收第一輸出電壓。第二放大電路具有多個第二電晶體。第二電晶體形成多個第二差動對，全部的第二電晶體具有相同的第二導電型態。各第二差動對的第一輸入端接收第三輸入電壓或第四輸入電壓，第二差動對的第二輸入端耦接至第二放大電路的輸出端以接收第二輸出電壓。其中，第一導電型態與第二導電型態相反，第一輸入電壓的與第二輸入電壓的電壓值介於第一電壓範圍間，第三輸入電壓與第四輸入電壓的電壓值介於第二電壓範圍間，第一電壓範圍與第二電壓範圍不相重疊。
基於上述，本發明提供的驅動電壓產生器，依據不同輸入電壓的電壓值範圍，分別提供不同導電型態的差動對，來進行內插運算。如此一來，驅動電壓產生器依據內插運算所產生的輸出電壓的誤差可以被減小，提升輸出電壓的準確度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的驅動電壓產生器的示意圖。驅動電壓產生器100包括放大電路110以及120。放大電路110包括多個電晶體N11~NN1以及N12~NN2，電晶體N11~NN1分別與電晶體N12~NN2形成多個差動對。放大電路110接收多個的輸入電壓VIN1並產生輸出電壓AVF1。值得注意的，在本實施例中，用以形成多個差動對的所有的電晶體N11~NN1以及N12~NN2都具有相同的導電型態，在本實施例中，所有的電晶體N11~NN1以及N12~NN2都是N型的電晶體。以單一差動對為範例（例如由電晶體N11、N12所形成的差動對），其中，電晶體N12的控制端接收放大電路110所產生的輸出電壓AVF1。電晶體N11的控制端則接收輸入電壓VIN1的其中之一。在本實施例中，各個輸入電壓VIN1可以為輸入電壓VH1或輸入電壓VL1，其中，輸入電壓VH1的電壓值大於輸入電壓VL1的電壓值。放大電路110透過接收為輸入電壓VH1或輸入電壓VL1的多個輸入電壓VIN1，並針對多個輸入電壓VIN1進行內插運算以產生輸出電壓AVF1。
在本實施例中，輸入電壓VH1以及輸入電壓VL1的電壓值可被設定為介於一第一電壓範圍間。第一電壓範圍大於一參考電源的電壓值，並小於放大電路110所接收的電源電壓的電壓值。以應用在顯示裝置的驅動電壓產生器為範例，參考電源可以是顯示裝置中的共用電壓（common voltage）。
在另一方面，放大電路120包括多個電晶體P11~PN1以及P12~PN2，電晶體P11~PN1分別與電晶體P12~PN2形成多個差動對。放大電路120接收多個的輸入電壓VIN2並產生輸出電壓AVF2。值得注意的，在本實施例中，用以形成多個差動對的所有的電晶體P11~PN1以及P12~PN2都具有相同的導電型態，在本實施例中，所有的電晶體P11~PN1以及P12~PN2都是P型的電晶體。以單一差動對為範例（例如由電晶體P11、P12所形成的差動對），其中，電晶體P12的控制端接收放大電路120所產生的輸出電壓AVF2。電晶體P11的控制端則接收輸入電壓VIN2的其中之一。在本實施例中，各個輸入電壓VIN2可以為輸入電壓VH2或輸入電壓VL2，其中，輸入電壓VH2的電壓值大於輸入電壓VL2的電壓值，且輸入電壓VH2的電壓值小於輸入電壓VL1的電壓值。放大電路120透過接收為輸入電壓VH2或輸入電壓VL2的多個輸入電壓VIN2，並針對多個輸入電壓VIN2進行內插運算以產生輸出電壓AVF2。
在本實施例中，輸入電壓VH2以及輸入電壓VL2的電壓值可被設定為介於一第二電壓範圍間。第二電壓範圍小於前述的參考電源的電壓值，並大於放大電路120所接收的參考接地電壓的電壓值。同樣以應用在顯示裝置的驅動電壓產生器為範例，參考電源是顯示裝置中的共用電壓。
由上述的說明可以得知，在驅動電壓產生器100中，放大電路110提供N型電晶體N11~NN2所形成的N型差動對以接收具有相對高電壓的輸入電壓VH1以及VL1，放大電路120則提供P型電晶體P11~PN2所形成的P型差動對以接收具有相對低電壓的輸入電壓VH2以及VL2，並分別進行內插運算。在此前提下，放大電路110中的N型電晶體N11~NN2以及放大電路120中的P型電晶體P11~PN2，皆不會因為輸入電壓的電壓值變化而產生被關閉的現象。可有效確保所產生的輸出電壓AVF1以及AVF2的準確性。並且，本發明實施例的驅動電壓產生器100，在單一個放大電路110、120中，可有效減低所需要的差動對的數量，減低電路所需要的面積，並降低成本。
值得一提的，在應用至液晶顯示裝置中，驅動電壓產生器100可同時提供正極性的驅動電壓以及負極性的驅動電壓。其中，放大電路110所產生的輸出電壓AVF1可作為正極性的驅動電壓，放大電路120所產生的輸出電壓AVF2則作為負極性的驅動電壓。
請參照圖2，圖2繪示本發明實施例的放大電路的實施方式的示意圖。圖2繪示的放大電路200可用以產生作為正極性驅動電壓的輸出電壓AVF1。放大電路200包括電晶體N11~NN1以及N12~NN2，電晶體N11~NN1與電晶體N12~NN2分別構成多個差動對，其中，電晶體N11~NN1與電晶體N12~NN2皆為N型電晶體。放大電路200並包括電流源IS1~ISN、增益級電路210以及輸出級電路220。電流源IS1~ISN分別耦接至電晶體N11~NN1與電晶體N12~NN2所分別形成的差動對，並耦接至參考接地電壓AGND。
在本實施例中，各個電晶體N11~NN1中未耦接至電流源IS1~ISN的端點共同耦接至差動輸出端DE1，電晶體N12~NN2中未耦接至電流源IS1~ISN的端點則共同耦接至差動輸出端DE2。另外，輸入電壓VIN1可具有N個電壓，其中包括A個輸入電壓VH1以及B個輸入電壓VL1，其中，A+B=N，A、B、N皆為自然數。電晶體N11~NN1與電晶體N12~NN2所分別的各個差動對，透過接收為輸入電壓VH1或輸入電壓VL1的輸入電壓VIN1，並依據各自電流源IS1~ISN的大小，進行內插的運算，最後將結果傳送至差動輸出端DE1、DE2上，其中IS1~ISN可為相等或不同大小的電流源。
在另一方面，增益級電路210則耦接至差動輸出端DE1以及DE2。增益級電路210提供主動負載，並依據電晶體N11~NN1與電晶體N12~NN2所分別形成的差動對所產生的內插運算的結果來進行放大，並產生增益電壓VG1以及增益電壓VG2。
輸出級電路220耦接至增益級電路210，並接收增益電壓VG1以及增益電壓VG2。輸出級電路220依據增益電壓VG1以及增益電壓VG2以產生輸出電壓AVF1。
以下請參照圖3，圖3繪示本發明實施例的放大電路的實施方式的示意圖。圖3繪示的放大電路300可用以產生作為正極性驅動電壓的輸出電壓AVF1。放大電路300包括由電晶體N11~NN2所構成的多個差動對、電流源IS1~ISN、增益級電路310以及輸出級電路320。放大電路300中所有的差動對皆由相同導電型態的（N型）電晶體N11~NN2所構成，其中，電晶體N11~NN1的控制端接收輸入電壓VH1或VL1，而電晶體N12~NN2的控制端則共同接收輸出電壓AVF1。電晶體N11~NN1的第一端共同耦接至差動輸出端DE1，電晶體N11~NN1的第二端分別耦接至電流源IS1~ISN。電晶體N12~NN2的第一端共同耦接至差動輸出端DE2，電晶體N12~NN2的第二端分別耦接至電流源IS1~ISN。
各電流源IS1~ISN可由一個或多個電晶體所構成。以電流源IS1為範例，電流源IS1包括電晶體N4_1、N3_1，電晶體N4_1、N3_1依序串接在電晶體N11的第二端與參考接地端AGND間，並分別受控於偏壓電壓AVBN2以及AVBN1。再以電流源ISN為範例，電流源ISN包括電晶體N4_N、N3_N，電晶體N4_N、N3_N依序串接在電晶體NN1的第二端與參考接地端AGND間，並分別受控於偏壓電壓AVBN2以及AVBN1。其中，電晶體N4_1~N4_N、N3_1~N3_N均為N型電晶體，並與電晶體N11~NN2具有相同的導電型態。
增益級電路310包括電晶體P5~P8、N5~N8、P10、P11、N10以及N11。電晶體P5的第一端接收電源電壓AVDD，電晶體P5的控制端耦接至電晶體P6的控制端，且電晶體P5的控制端並透過電晶體P7耦接至電晶體P5的第二端。電晶體P6的第一端接收電源電壓AVDD，電晶體P6的第二端耦接至電晶體P8的第一端。電晶體P7串接在電晶體P5的控制端與第二端間，電晶體P7的控制端耦接至電晶體P8的控制端，並接收偏壓電壓AVBP4P。
值得一提的，電晶體P5以及電晶體P7的耦接端點CP1另耦接至差動輸出端DE2，電晶體P6以及電晶體P8的耦接端點CP則另耦接至差動輸出端DE1。
電晶體P10以及N10相互並聯耦接，並串接在電晶體P7的第二端以及電晶體N7的第一端間。電晶體N10以及P10分別受控於偏壓電壓AVBN3P以及AVBP3P。電晶體N11以及P11相互並聯耦接，並串接在電晶體P8的第二端以及電晶體N8的第一端間。電晶體N11以及P11分別受控於偏壓電壓AVBN5P以及AVBP5P。
電晶體N5的第一端耦接至電晶體N7的第二端，電晶體N5的控制端耦接至電晶體N7的第一端，並耦接至電晶體N6的控制端，電晶體N5的第二端接收參考電源VMID或參考接地電壓AGND。電晶體N6的第一端耦接至電晶體N8的第二端，電晶體N6的第二端接收參考電源VMID或參考接地電壓AGND。電晶體N7串接在電晶體N5及N10間，電晶體N8串接在電晶體N6及N11間，且電晶體N7、N8的控制端相互耦接，並接收偏壓電壓AVBN4P。
增益級電路310在電晶體P8及P11耦接的端點SP產生增益電壓VG1，並在電晶體N8與N11耦接的端點SN產生增益電壓VG2。增益電壓VG1以及VG2用以提供至輸出級電路320。
輸出級電路320包括電晶體P9、N9以及電容MCP及MCN。電晶體P9的第一端接收電源電壓AVDD，電晶體P9的控制端耦接至端點SP，並接收增益電壓VG1。電晶體P9的第二端形成輸出端，並產生輸出電壓AVF1。電晶體N9的第一端耦接至電晶體P9的第二端，電晶體N9的第二端接收參考電源VMID或參考接地電壓AGND，電晶體N9的控制端耦接至端點SN，並接收增益電壓VG2。電容MCP串接在端點CP以及電晶體P9的第二端間，電容MCN串接在端點CN以及電晶體N9的第一端間，其中端點CN為電晶體N8、N6相互耦接的端點。其中，電晶體P9、N9依據分別接收的增益電壓VG1、VG2來產生輸出電壓AVF1。
在本實施例中，電源電壓AVDD的電壓值大於參考電源VMID的電壓值，且參考電源VMID的電壓值大於參考接地電壓AGND的電壓值。
基於輸入電壓VH1以及VL1皆具有相對高的電壓值，用以形成差動對的電晶體N11~NN2不會產生被關閉的狀態。因此，放大電路300的內插運算動作可以正確的被執行，產生準確的輸出電壓AVF1。其中，當放大電路300應用於顯示裝置時，輸入電壓VH1以及VL1均大於共用電壓。
請參照圖4，圖4繪示本發明實施例的放大電路的實施方式的示意圖。圖4繪示的放大電路400可用以產生作為負極性驅動電壓的輸出電壓AVF2。放大電路400包括電晶體P11~PN1以及P12~PN2，電晶體P11~PN1與電晶體P12~PN2分別構成多個差動對，其中，電晶體P11~PN1與電晶體P12~PN2皆為P型電晶體。放大電路400並包括電流源IS1~ISN、增益級電路410以及輸出級電路420。電流源IS1~ISN分別耦接至電晶體P11~PN1與電晶體P12~PN2所分別形成的差動對，並耦接至電源電壓AVDD。
在本實施例中，各個電晶體P11~PN1中未耦接至電流源IS1~ISN的端點共同耦接至差動輸出端DE1，電晶體P12~PN2中未耦接至電流源IS1~ISN的端點則共同耦接至差動輸出端DE2。另外，輸入電壓VIN2可具有N個電壓，其中包括A個輸入電壓VH2以及B個輸入電壓VL2，其中，A+B=N，A，B、N皆為自然數。電晶體P11~PN1與電晶體P12~PN2所分別的各個差動對，透過接收為輸入電壓VH2或輸入電壓VL2的輸入電壓VIN2，並依據各自電流源IS1~ISN的大小，去進行內插的運算，最後將結果傳送至差動輸出端DE1、DE2上，其中IS1~ISN可為相等或不同大小的電流源。
在另一方面，增益級電路410則耦接至差動輸出端DE1以及DE2。增益級電路410提供主動負載，並依據電晶體P11~PN1與電晶體P12~PN2所分別形成的差動對所產生的內插運算的結果來進行放大，並產生增益電壓VG1以及增益電壓VG2。
輸出級電路420耦接至軌式增益級電路410，並接收增益電壓VG1以及增益電壓VG2。輸出級電路420依據增益電壓VG1以及增益電壓VG2以產生輸出電壓AVF2。
以下請參照圖5，圖5繪示本發明實施例的放大電路的實施方式的示意圖。圖5繪示的放大電路500可用以產生作為負極性驅動電壓的輸出電壓AVF2。放大電路500包括由電晶體P11~PN2所構成的多個差動對、電流源IS1~ISN、增益級電路510以及輸出級電路520。放大電路500中所有的差動對皆由相同導電型態的（P型）電晶體P11~PN2所構成，其中，電晶體P11~PN1的控制端接收輸入電壓VH2或VL2，而電晶體P12~PN2的控制端則共同接收輸出電壓AVF2。電晶體P11~PN1的第二端共同耦接至差動輸出端DE1，電晶體P11~PN1的第一端分別耦接至電流源IS1~ISN。電晶體P12~PN2的第二端共同耦接至差動輸出端DE2，電晶體P12~PN2的第一端分別耦接至電流源IS1~ISN。
各電流源IS1~ISN可由一個或多個電晶體所構成。以電流源IS1為範例，電流源IS1包括電晶體P3_1、P4_1，電晶體P3_1、P4_1依序串接在電源電壓AVDD以及電晶體P11的第一端間，並分別受控於偏壓電壓AVBP1以及AVBP2。再以電流源ISN為範例，電流源ISN包括電晶體P3_N、P4_N，電晶體P3_N、P4_N依序串接在電源電壓AVDD以及電晶體PN1的第一端間，並分別受控於偏壓電壓AVBP1以及AVBP2。其中，電晶體P4_1~P4_N、P3_1~P3_N均為P型電晶體，並與電晶體P11~PN2具有相同的導電型態。
增益級電路510包括電晶體P5~P8、N5~N8、P10、P11、N10以及N11。電晶體P5的第一端接收電源電壓AVDD或參考電源VMID，電晶體P5的控制端耦接至電晶體P6的控制端，且電晶體P5的控制端並透過電晶體P7耦接至電晶體P5的第二端。電晶體P6的第一端接收電源電壓AVDD或參考電源VMID，電晶體P6的第二端耦接至電晶體P8的第一端。電晶體P7串接在電晶體P5的控制端與第二端間，電晶體P7的控制端耦接至電晶體P8的控制端，並接收偏壓電壓AVBP4N。
電晶體P10以及N10相互並聯耦接，並串接在電晶體P7的第二端以及電晶體N7的第一端間。電晶體N10以及P10分別受控於偏壓電壓AVBN3N以及AVBP3N。電晶體N11以及P11相互並聯耦接，並串接在電晶體P8的第二端以及電晶體N8的第一端間。電晶體N11以及P11分別受控於偏壓電壓AVBN5N以及AVBP5N。
電晶體N5的第一端耦接至電晶體N7的第二端，電晶體N5的控制端耦接至電晶體N7的第一端，並耦接至電晶體N6的控制端，電晶體N5的第二端接收參考接地電壓AGND。電晶體N6的第一端耦接至電晶體N8的第二端，電晶體N6的第二端接收參考接地電壓AGND。電晶體N7串接在電晶體N5及N10間，電晶體N8串接在電晶體N6及N11間，且電晶體N7、N8的控制端相互耦接，並接收偏壓電壓AVBN4N。
值得一提的，電晶體N5以及電晶體N7的耦接端點CN1另耦接至差動輸出端DE2，電晶體N6以及電晶體N8的耦接端點CN則另耦接至差動輸出端DE1。
增益級電路510在電晶體P8及P11耦接的端點SP產生增益電壓VG1，並在電晶體N8與N11耦接的端點SN產生增益電壓VG2。增益電壓VG1以及VG2用以提供至輸出級電路520。
輸出級電路520包括電晶體P9、N9以及電容MCP及MCN。電晶體P9的第一端接收電源電壓AVDD或參考電源VMID，電晶體P9的控制端耦接至端點SP，並接收增益電壓VG1。電晶體P9的第二端形成輸出端，並產生輸出電壓AVF2。電晶體N9的第一端耦接至電晶體P9的第二端，電晶體N9的第二端接收參考接地電壓AGND，電晶體N9的控制端耦接至端點SN，並接收增益電壓VG2。電容MCP串接在端點CP以及電晶體P9的第二端間，電容MCN串接在端點CN以及電晶體N9的第一端間，其中端點CN為電晶體N8、N6相互耦接的端點。其中，電晶體P9、N9依據分別接收的增益電壓VG1、VG2來產生輸出電壓AVF2。
在本實施例中，電源電壓AVDD的電壓值大於參考電源VMID的電壓值，且參考電源VMID的電壓值大於參考接地電壓AGND的電壓值。
基於輸入電壓VH2以及VL2皆具有相對低的電壓值，用以形成差動對的電晶體P11~PN2不會產生被關閉的狀態。因此，放大電路500的內插運算動作可以正確的被執行，產生準確的輸出電壓AVF2。其中，當放大電路500應用於顯示裝置時，輸入電壓VH2以及VL2均小於共用電壓。
請參照圖6，圖6繪示本發明另一實施例的驅動電壓產生器的示意圖。驅動電壓產生器600包括放大電路612、622、解碼器611、621以及信號切換器630。解碼器611耦接放大電路612，解碼器611接收輸入電壓VH1以及VL1，並接收資料信號DIN1，並依據資料信號DIN1以選擇輸入電壓VH1以及VL1來產生多個輸入電壓VIN1。舉例來說明，以資料信號DIN1具有三個位元為範例，解碼器611可產生八個輸入電壓VIN1。其中，依據資料信號DIN1的數值，解碼器611可選擇八個輸入電壓VIN1中的A個等於輸入電壓VH1，並使其餘的8-A個輸入電壓VIN1等於輸入電壓VL1。另外根據不同的設計，解碼器611也可產生五個輸入電壓VIN1，其中五個輸入電壓對應到的差動對，可依據IS1~IS5的電流大小設計形成8：4：2：1：1共五種權重比例。其中，依據資料信號DIN1的數值，解碼器611可選擇五個輸入電壓VIN1中的A個等於輸入電壓VH1，並使其餘的5-A個輸入電壓VIN1等於輸入電壓VL1。當然上述的權重比例也可以設計成另外的形式，上述的說明僅只是一個實施範例，不用以限縮本發明的實施範疇。
輸入電壓VIN1被傳送至放大電路612中的多個差動對，放大電路612並依據輸入電壓VIN1進行內插運算，且產生輸出電壓AVF1。
另外，解碼器621耦接放大電路622，解碼器621接收輸入電壓VH2以及VL2，並接收資料信號DIN2，並依據資料信號DIN2以選擇輸入電壓VH2以及VL2來產生多個輸入電壓VIN2。舉例來說明，同樣以資料信號DIN2具有三個位元為範例，解碼器621可產生八個輸入電壓VIN2。其中，依據資料信號DIN2的數值，解碼器621可選擇八個輸入電壓VIN2中的B個等於輸入電壓VH2，並使其餘的8-B個輸入電壓VIN2等於輸入電壓VL2。另外根據不同的設計，解碼器621也可產生五個輸入電壓VIN2，其中五個輸入電壓對應到的差動對，可依據IS1~IS5的電流大小設計形成8：4：2：1：1共五種權重比例。其中，依據資料信號DIN2的數值，解碼器621可選擇五個輸入電壓VIN2中的A個等於輸入電壓VH2，並使其餘的5-A個輸入電壓VIN2等於輸入電壓VL2。透過傳送輸入電壓VIN2至放大電路622中的多個差動對，放大電路622依據輸入電壓VIN2進行內插運算，且產生輸出電壓AVF2。同樣的，上述的權重比例也可以設計成另外的形式，上述的說明僅只是一個實施範例，不用以限縮本發明的實施範疇。
在本實施例中輸入電壓VH1的電壓值大於輸入電壓VL1的電壓值，輸入電壓VL1的電壓值大於輸入電壓VH2的電壓值，而輸入電壓VH2的電壓值大於輸入電壓VL2的電壓值。並且，輸入電壓VH1以及VL1的電壓值可設定大於一參考電源的電壓值，在顯示裝置的領域中，參考電源可以為共用電壓。相對應的，輸入電壓VH2以及VL2的電壓值則可設定為小於共用電壓。
信號切換器630包括多個開關SW1~SW4，並耦接在放大電路612的輸出端、放大電路622的輸出端以及驅動端DRVE1、DRVE2間。信號切換器630接收控制信號CTRL，並依據控制信號CTRL以使輸出電壓AVF1被傳送至驅動端DRVE1以及驅動端DRVE2的其中之一，並使輸出電壓AVF2被傳送至驅動端DRVE1以及驅動端DRVE2的其中之另一。
細節上來說明，當開關SW1、SW4依據控制信號CTRL而被導通，開關SW2、SW3可依據控制信號CTRL而被斷開。在此同時，輸出電壓AVF1以及AVF2分別透過開關SW1、SW4，被傳送至驅動端DRVE1以及驅動端DRVE2。如此，驅動端DRVE1以及驅動端DRVE2上可分別產生正極性的輸出電壓AVF1以及負極性的輸出電壓AVF2。
在另一方面，當開關SW2、SW3依據控制信號CTRL而被導通，開關SW1、SW4可依據控制信號CTRL而被斷開。在此同時，輸出電壓AVF1以及AVF2分別透過開關SW3、SW2，被傳送至驅動端DRVE2以及驅動端DRVE1。如此，驅動端DRVE1以及驅動端DRVE2上可分別產生負極性的輸出電壓AVF2以及正極性的輸出電壓AVF1，並達到極性反轉的目的。
在本實施例中，開關SW1~SW4可透過任意形式的電晶體來建構，或者，也可以透過傳輸閘（transmission gate）的電路元件來建構，沒有特定的限制。
值得注意的，為設置高位元的驅動電壓產生器時，可透過在驅動電壓產生器600的前端設置例如為7位元的解碼器，再配合驅動電壓產生器600提供具有3位元內差運算能力的放大電路612、622，可完成10位元的驅動電壓產生器的設計。並且，基於放大電路612、622可產生準確的內插運算結果的前提下，驅動電壓產生器600的表現度可以有效的被提升。
綜上所述，本發明提供僅包括單一導電型態的多個差動對，來設置放大電路，並使不同的放大電路接收不同電壓範圍的輸入電壓以執行內差運算。如此一來，各放大電路可產生準確的內差運算結果，並提升驅動電壓產生器所產生的輸出電壓的準確度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、600‧‧‧驅動電壓產生器
110、120、200、300、400、500、612、622‧‧‧放大電路
210、310、410、510‧‧‧增益級電路
220、320、420、520‧‧‧輸出級電路
611、621‧‧‧解碼器
630‧‧‧信號切換器
N11~NN1、N12~NN2、P11~PN1、P12~PN2、N3_1~N3_N、N4_1~N4_N、P3_1~P3_N、P4_1~P4_N、P5~P11、N5~N11‧‧‧電晶體
VIN1、VIN2、VH1、VH2、VL1、VL2‧‧‧輸入電壓
AVF1、AVF2‧‧‧輸出電壓
IS1~ISN‧‧‧電流源
AGND‧‧‧參考接地電壓
DE1、DE2‧‧‧差動輸出端
VG1、VG2‧‧‧增益電壓
AVBN2、AVBN1、AVBP1、AVBP2、AVBN3N、AVBN3P、AVBP3P、AVBP3N、AVBP4P、AVBP4N、AVBN4P、AVBN4N、AVBN5N、AVBP5N、AVBN5P、AVBP5P‧‧‧偏壓電壓
VMID‧‧‧參考電源
MCP、MCN‧‧‧電容
SP、SN、CN、CN1、CP、CP1‧‧‧端點
AVDD‧‧‧電源電壓
SW1~SW4‧‧‧開關
DRVE1、DRVE2‧‧‧驅動端
DIN1、DIN2‧‧‧資料訊號
CTRL‧‧‧控制信號
圖1繪示本發明一實施例的驅動電壓產生器的示意圖。 圖2繪示本發明實施例的放大電路的實施方式的示意圖。 圖3繪示本發明實施例的放大電路的實施方式的示意圖。 圖4繪示本發明實施例的放大電路的實施方式的示意圖。 圖5繪示本發明實施例的放大電路的實施方式的示意圖。 圖6繪示本發明另一實施例的驅動電壓產生器的示意圖。

Claims (14)

  1. 一種驅動電壓產生器，包括：一第一放大電路，具有多個第一電晶體，該些第一電晶體形成多個第一差動對，全部的該些第一電晶體具有相同的一第一導電型態，其中，各該第一差動對的第一輸入端接收一第一輸入電壓或一第二輸入電壓，該些第一差動對的第二輸入端共同耦接至該第一放大電路的輸出端以接收一第一輸出電壓；以及一第二放大電路，具有多個第二電晶體，該些第二電晶體形成多個第二差動對，全部的該些第二電晶體具有相同的一第二導電型態，其中，各該第二差動對的第一輸入端接收一第三輸入電壓或一第四輸入電壓，該些第二差動對的第二輸入端耦接至該第二放大電路的輸出端以接收一第二輸出電壓，其中，該第一導電型態與該第二導電型態相反，該第一輸入電壓的與該第二輸入電壓的電壓值介於一第一電壓範圍間，該第三輸入電壓與該第四輸入電壓的電壓值介於一第二電壓範圍間，該第一電壓範圍與該第二電壓範圍不相重疊。
  2. 如申請專利範圍第1項所述的驅動電壓產生器，其中該第一電壓範圍介於一電源電壓以及一參考電源間，該第二電壓範圍介於該參考電源以及一參考接地電壓間，該第一導電型態為N型，該第二導電型態為P型，該電源電壓大於該參考電源，且該參考電源大於該參考接地電壓。
  3. 如申請專利範圍第1項所述的驅動電壓產生器，其中該第一放大電路更包括：多個電流源，分別串接在該些第一差動對與一參考接地電壓間，依據一第一偏壓電壓以分別產生多個電流；一增益級電路，耦接至各該第一差動對的一第一差動輸出端以及一第二差動輸出端，該增益級電路提供主動負載，並產生一第一增益電壓以及一第二增益電壓；以及一輸出級電路，耦接至該增益級電路，依據該第一增益電壓以及該第二增益電壓以產生該第一輸出電壓。
  4. 如申請專利範圍第3項所述的驅動電壓產生器，其中各該電流源包括：至少一第三電晶體，具有第一端耦接至對應的第一差動對，該至少一第三電晶體的第二端接收一參考接地電壓，該至少一第三電晶體的控制端接收該第一偏壓電壓，且該至少一第三電晶體的導電型態與該些第一電晶體的導電型態相同。
  5. 如申請專利範圍第3項所述的驅動電壓產生器，其中該增益級電路包括：一第三電晶體，具有第一端接收一電源電壓，該第三電晶體的第二端以及控制端共同耦接至該第二差動輸出端；一第四電晶體，具有第一端接收該電源電壓，該第四電晶體的第二端耦接至該第一差動輸出端，該第四電晶體的控制端耦接至該第三電晶體的控制端；一第五電晶體，第一端與控制端相互耦接，該第五電晶體的第二端耦接至一參考接地電壓或一參考電源；一第六電晶體，具有控制端耦接至該第五電晶體的控制端，該第六電晶體的第二端耦接至該參考接地電壓或該參考電源；一第七電晶體，串接在該第三電晶體的第二端以及該第五電晶體的第一端間，受控於一第二偏壓電壓；一第八電晶體，串接在該第三電晶體的第二端以及該第五電晶體的第一端間，受控於一第三偏壓電壓；一第九電晶體，串接在該第四電晶體的第二端以及該第六電晶體的第一端間，受控於一第四偏壓電壓；以及一第十電晶體，串接在該第四電晶體的第二端以及該第六電晶體的第一端間，受控於一第五偏壓電壓。
  6. 如申請專利範圍第5項所述的驅動電壓產生器，其中該增益級電路更包括：一第十一電晶體，串接在該第三電晶體的第二端與該第三電晶體的控制端間；一第十二電晶體，具有第一端耦接至該第四電晶體的第二端，該第十二電晶體的第二端耦接至該第九電晶體間，並用以產生該第一增益電壓，該第十二電晶體的控制端耦接至該第十一電晶體的控制端；一第十三電晶體，串接在該第五電晶體的第一端與該第七電晶體間；以及一第十四電晶體，串接在該第六電晶體的第一端與該第九電晶體間，該第十四電晶體的控制端耦接至該第十三電晶體的控制端。
  7. 如申請專利範圍第3項所述的驅動電壓產生器，其中該輸出級電路包括：一第三電晶體，具有第一端接收一電源電壓，該第三電晶體的控制端接收該第一增益電壓，該第三電晶體的第二端輸出該第一輸出電壓；一第一電容，串接在該增益級電路以及該第三電晶體的第二端間；一第四電晶體，具有第一端耦接至該第三電晶體的第二端，該第四電晶體的控制端接收該第二增益電壓，該第四電晶體的第二端接收一參考接地電壓或一參考電源；以及一第二電容，串接在該第四電晶體的第一端以及該增益級電路間。
  8. 如申請專利範圍第1項所述的驅動電壓產生器，其中該第二放大電路更包括：多個電流源，分別串接在該些第二差動對與一電源電壓間，依據一第一偏壓電壓以分別產生多個電流；一增益級電路，耦接至各該第二差動對的一第一差動輸出端以及一第二差動輸出端，該增益級電路提供主動負載，並產生一第一增益電壓以及一第二增益電壓；以及一輸出級電路，耦接至該增益級電路，依據該第一增益電壓以及該第二增益電壓以產生該第二輸出電壓。
  9. 如申請專利範圍第8項所述的驅動電壓產生器，其中各該電流源包括：至少一第三電晶體，具有第一端接收該電源電壓，該至少一第三電晶體的第二端耦接至對應的第二差動對，該至少一第三電晶體的控制端接收該第一偏壓電壓，且該至少一第三電晶體的導電型態與該些第二電晶體的導電型態相同。
  10. 如申請專利範圍第8項所述的驅動電壓產生器，其中該增益級電路包括：一第三電晶體，具有第一端接收該電源電壓或一參考電源，該第三電晶體的第二端與控制端相互耦接；一第四電晶體，具有第一端接收該電源電壓或該參考電源，該第四電晶體的控制端耦接至該第三電晶體的控制端；一第五電晶體，具有第一端以及控制端共同耦接至該第二差動輸出端，該第五電晶體的第二端耦接至一參考接地電壓；一第六電晶體，具有第一端耦接至該第一差動輸出端，該第六電晶體的第二端耦接至該參考接地電壓，該第六電晶體的控制端耦接至該第五電晶體的控制端；一第七電晶體，串接在該第三電晶體的第二端以及該第五電晶體的第一端間，受控於一第二偏壓電壓；一第八電晶體，串接在該第三電晶體的第二端以及該第五電晶體的第一端間，受控於一第三偏壓電壓；一第九電晶體，串接在該第四電晶體的第二端以及該第六電晶體的第一端間，受控於一第四偏壓電壓；以及一第十電晶體，串接在該第四電晶體的第二端以及該第六電晶體的第一端間，受控於一第五偏壓電壓。
  11. 如申請專利範圍第10項所述的驅動電壓產生器，其中該增益級電路更包括：一第十一電晶體，串接在該第三電晶體的第二端與該第三電晶體的控制端間；一第十二電晶體，具有第一端耦接至該第四電晶體的第二端，該第十二電晶體的第二端耦接至該第九電晶體間，並用以產生該第一增益電壓，該第十二電晶體的控制端耦接至該第十一電晶體的控制端；一第十三電晶體，串接在該第五電晶體的第一端與該第七電晶體間；以及一第十四電晶體，串接在該第六電晶體的第一端與該第九電晶體間，該第十四電晶體的控制端耦接至該第十三電晶體的控制端。
  12. 如申請專利範圍第8項所述的驅動電壓產生器，其中該輸出級電路包括：一第三電晶體，具有第一端接收該電源電壓或一參考電壓，該第三電晶體的控制端接收該第一增益電壓，該第三電晶體的第二端輸出該第二輸出電壓；一第一電容，串接在該增益級電路以及該第三電晶體的第二端間；一第四電晶體，具有第一端耦接至該第三電晶體的第二端，該第四電晶體的控制端接收該第二增益電壓，該第四電晶體的第二端接收一參考接地電壓；以及一第二電容，串接在該第四電晶體的第一端以及該增益級電路間。
  13. 如申請專利範圍第1項所述的驅動電壓產生器，更包括：一第一解碼器，耦接至該些第一差動對的第一輸入端，接收具有多個位元的一第一數位信號，並依據該第一數位信號以選擇提供該第一輸入電壓或該第二輸入電壓至各該第一差動對的第一輸入端；以及一第二解碼器，耦接至該些第二差動對的第一輸入端，接收具有多個位元的一第二數位信號，並依據該第二數位信號以選擇提供該第三輸入電壓或該第四輸入電壓至各該第二差動對的第一輸入端。
  14. 如申請專利範圍第1項所述的驅動電壓產生器，更包括：一信號切換器，耦接在該第一放大電路的輸出端、該第二放大電路的輸出端、一第一驅動端以及一第二驅動端間，接收一控制信號，並依據該控制信號以使該第一輸出電壓被傳送至該第一驅動端以及該第二驅動端的其中之一，使該第二輸出電壓被傳送至該第一驅動端以及該第二驅動端的其中之另一。
TW107117814A 2018-05-24 2018-05-24 驅動電壓產生器 TWI670706B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107117814A TWI670706B (zh) 2018-05-24 2018-05-24 驅動電壓產生器
CN201810793125.2A CN110534068B (zh) 2018-05-24 2018-07-18 驱动电压产生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107117814A TWI670706B (zh) 2018-05-24 2018-05-24 驅動電壓產生器

Publications (2)

Publication Number Publication Date
TWI670706B true TWI670706B (zh) 2019-09-01
TW202004729A TW202004729A (zh) 2020-01-16

Family

ID=68618836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117814A TWI670706B (zh) 2018-05-24 2018-05-24 驅動電壓產生器

Country Status (2)

Country Link
CN (1) CN110534068B (zh)
TW (1) TWI670706B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200410192A (en) * 2002-12-05 2004-06-16 Samsung Electronics Co Ltd Method and apparatus for driving a thin film transistor liquid crystal display
TW200812224A (en) * 2006-08-29 2008-03-01 Ili Technology Corp Amplifying circuit having a pull-up circuit and a pull-down circuit for boosting slew rate
CN101364794A (zh) * 2007-08-08 2009-02-11 恩益禧电子股份有限公司 放大电路和显示单元
CN101645252A (zh) * 2008-08-06 2010-02-10 恩益禧电子股份有限公司 显示面板驱动器和显示装置
TW201442418A (zh) * 2013-04-23 2014-11-01 Sitronix Technology Corp 摺疊式運算放大器
TWM560677U (zh) * 2018-01-10 2018-05-21 奕力科技股份有限公司 驅動電路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221194B2 (en) * 2005-02-18 2007-05-22 Tpo Displays Corp. Analog buffers composed of thin film transistors
CN101154360B (zh) * 2006-09-27 2011-07-13 奇美电子股份有限公司 图像显示***和驱动显示组件的方法
CN101282108B (zh) * 2007-04-03 2010-04-07 联詠科技股份有限公司 低差动电压输出电路
TWI524663B (zh) * 2014-03-19 2016-03-01 聯詠科技股份有限公司 運算放大器及其驅動電路
CN104916257A (zh) * 2015-07-15 2015-09-16 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200410192A (en) * 2002-12-05 2004-06-16 Samsung Electronics Co Ltd Method and apparatus for driving a thin film transistor liquid crystal display
TW200812224A (en) * 2006-08-29 2008-03-01 Ili Technology Corp Amplifying circuit having a pull-up circuit and a pull-down circuit for boosting slew rate
CN101364794A (zh) * 2007-08-08 2009-02-11 恩益禧电子股份有限公司 放大电路和显示单元
CN101645252A (zh) * 2008-08-06 2010-02-10 恩益禧电子股份有限公司 显示面板驱动器和显示装置
TW201442418A (zh) * 2013-04-23 2014-11-01 Sitronix Technology Corp 摺疊式運算放大器
TWM560677U (zh) * 2018-01-10 2018-05-21 奕力科技股份有限公司 驅動電路

Also Published As

Publication number Publication date
CN110534068A (zh) 2019-12-03
TW202004729A (zh) 2020-01-16
CN110534068B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
EP3113359B1 (en) Amplifier arrangement
TWI695580B (zh) 切換電容輸入電路、切換電容放大器以及切換電容電壓比較器
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
TWI517566B (zh) 可調式阻抗電路以及阻抗設定方法
CN101855829A (zh) 包括放大器的信号处理器
TWI504139B (zh) 運算放大器電路
JP4928290B2 (ja) 差動信号比較器
TWI670706B (zh) 驅動電壓產生器
JP5275278B2 (ja) 差動増幅器、及びソースドライバ
JP5457269B2 (ja) オペアンプ
WO2012124106A1 (ja) 差動電流源および差動カレントミラー回路
EP3419164B1 (en) Variable gain amplifier
TW200937849A (en) Amplification circuits with function of voltage interpolation
TW202025624A (zh) 放大器電路以及用於控制運算放大器之增益頻寬的方法
JP3930461B2 (ja) 増幅回路及びこれを用いた液晶ディスプレイ装置
JP5417470B2 (ja) ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
US6967515B2 (en) Single-ended to differential conversion circuit with duty cycle correction
JP2005328464A (ja) 増幅器及びこれを用いた液晶ディスプレイ装置
JP2006332731A (ja) Ｃｍｏｓラッチ式コンパレータ
JP2006352607A (ja) 差動増幅器およびアナログデジタルコンバータ
JP6399486B2 (ja) 演算増幅回路
Vij et al. An operational amplifier with recycling folded Cascode topology and adaptive biaisng
TWI806543B (zh) 放大器及其共模電壓的控制方法
TWI492542B (zh) 輸入介面電路
TWI674757B (zh) 緩衝電路