TWI662793B - 多位元正反器及電子設備 - Google Patents

Abstract

本發明實施例提供一種多位元正反器。所述多位元正反器包括時脈輸入引腳、時脈緩衝電路及多個正反器。時脈緩衝電路用來接收自時脈輸入引腳所收到的第一時脈信號，並且根據第一時脈信號提供第二時脈信號與第三時脈信號。而每一正反器均用來接收第二時脈信號與第三時脈信號，並且根據第二時脈信號與第三時脈信號來儲存資料。因此，所述多位元正反器是設計讓每一正反器均能共用同一時脈。

Description

多位元正反器及電子設備

本發明是有關於一種正反器（flip flop，FF），且特別是一種能夠共用時脈的多位元（multi-bit）正反器及電子設備。

正反器只能儲存一個位元的資料。當想要儲存多位元的資料時，就必須將多個正反器合併起來使用，且其即統稱為多位元正反器。由於在現有的多位元正反器中，時脈路徑（clock path）為整體電路設計最複雜的部份之一，因此，如何改進多位元正反器的時脈路徑，同時有效降低時脈振幅（clock swing），為本技術領域的重要課題。

本發明實施例提供一種多位元正反器。所述多位元正反器包括時脈輸入引腳、時脈緩衝電路及多個正反器。時脈輸入引腳被配置為接收第一時脈信號。時脈緩衝電路耦接於時脈輸入引腳，用來接收第一時脈信號，並且根據第一時脈信號提供第二時脈信號與第三時脈信號，其中時脈緩衝電路包括第一反相器（inverter）及第二反相器。第一反相器經由第一節點耦接於時脈輸入引腳，用來接收與反相第一時脈信號，並且經由第二節點輸出已反相的第一時脈信號作為第二時脈信號。第二反相器經由第三節點耦接於第二節點，用來接收與反相第二時脈信號，並且經由第四節點輸出已反相的第二時脈信號作為第三時脈信號。而每一正反器均具有相應的資料輸入端與資料輸出端，且每一正反器均耦接於第三節點與第四節點，用來接收第二時脈信號與第三時脈信號，並且根據第二時脈信號與第三時脈信號來儲存資料。

本發明實施例另提供一種多位元正反器。所述多位元正反器包括時脈輸入引腳、時脈緩衝電路及多個正反器。時脈輸入引腳被配置為接收第一時脈信號。時脈緩衝電路耦接於時脈輸入引腳，用來接收第一時脈信號，並且根據第一時脈信號提供第二時脈信號與第三時脈信號，其中時脈緩衝電路包括第一反相器、第二反相器及一電晶體串。第一反相器經由第一節點耦接於時脈輸入引腳，用來接收與反相第一時脈信號，並且經由第二節點輸出已反相的第一時脈信號作為第四時脈信號。第二反相器經由第三節點耦接於第二節點，用來接收與反相第四時脈信號，並且經由第四節點輸出已反相的第四時脈信號作為第五時脈信號。電晶體串耦接於第三節點與第四節點，用來接收第四時脈信號與第五時脈信號，並且根據第四時脈信號與第五時脈信號，經由第五節點與第六節點提供第二時脈信號與第三時脈信號。而每一該些正反器均具有相應的資料輸入端與資料輸出端，且每一正反器均耦接於第五節點與第六節點，用來接收第二時脈信號與第三時脈信號，並且根據第二時脈信號與第三時脈信號來儲存資料。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中相同參考數字可用以表示類似的元件。

詳細地說，本發明實施例所提供的多位元正反器，可以是適用於任何具有計算功能的電子設備中，例如智慧型手機、遊戲機、路由器或平板電腦等。總而言之，本發明並不限制該電子設備所包含本實施例的多位元正反器的具體實現方式，本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。請參閱圖1，圖1是本發明實施例所提供的多位元正反器的電路示意圖。多位元正反器1包括時脈輸入引腳PIN1、時脈緩衝電路110及多個正反器，例如正反器121到正反器128。值得一提的是，為了方便以下說明，圖1的多個正反器則是僅先採用數量為8個的例子來進行說明，但其數量並非用以限制本發明。在本實施例中，時脈輸入引腳PIN1被配置為接收時脈信號CP。時脈緩衝電路110耦接於時脈輸入引腳PIN1，用來接收時脈信號CP，並且根據時脈信號CP提供時脈信號CKB與時脈信號CKD。

如圖1所示，時脈緩衝電路110可包括第一反相器111及第二反相器112。第一反相器111經由節點T11耦接於時脈輸入引腳PIN1，用來接收與反相時脈信號CP，並且經由節點T12輸出已反相的時脈信號CP作為時脈信號CKB。第二反相器112經由節點T13耦接於節點T12，用來接收與反相時脈信號CKB，並且經由節點T14輸出已反相的時脈信號CKB作為時脈信號CKD。另外，每一正反器121～128均具有相應的資料輸入端與資料輸出端，例如正反器121具有資料輸入端D1與資料輸出端Q1，正反器122具有資料輸入端D2與資料輸出端Q2，以此類推，正反器127具有資料輸入端D7與資料輸出端Q7，正反器128則具有資料輸入端D8與資料輸出端Q8，且每一正反器121～128均耦接於節點T13與節點T14，用來接收時脈信號CKB與時脈信號CKD，並且根據時脈信號CKB與時脈信號CKD來儲存資料。

可以理解的是，在本實施例中，節點T11與節點T12即能分別指的是第一反相器111的輸入端與輸出端，且節點T13與節點T14也就分別指的是第二反相器112的輸入端與輸出端。另外，根據以上內容的教示，本技術領域中具有通常知識者應可理解到，本實施例所提供的多位元正反器1是設計讓每一正反器121～128均耦接於節點T13與節點T14，因此，使得每一正反器121～128均能共用同一時脈信號CKB與同一時脈信號CKD。需要說明的是，本實施例的每一正反器121～128可以是靜態（static）正反器、動態（dynamic）正反器或任何類型的正反器。總而言之，本發明並不限制每一正反器121～128的具體實現方式，本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。然而，由於每一正反器121～128所根據時脈信號CKB與時脈信號CKD來儲存資料的運作原理已為本技術領域中具有通常知識者所習知，因此有關上述每一正反器121～128的細部內容於此就不再多加贅述。

進一步來說，第一反相器111可包括相互串聯的P型金氧半場效電晶體（PMOSFET）P11及N型金氧半場效電晶體（NMOSFET）N11，但本發明並不以此連接關係及電晶體類型為限制。在本實施例中，P型金氧半場效電晶體P11的源極耦接於電源電壓VDD，N型金氧半場效電晶體N11的源極耦接於接地電壓VSS，P型金氧半場效電晶體P11的汲極及N型金氧半場效電晶體N11的汲極則共同耦接於節點T12，P型金氧半場效電晶體P11的閘極及N型金氧半場效電晶體N11的閘極則共同耦接於節點T11。類似地，第二反相器112可包括相互串聯的P型金氧半場效電晶體P12及N型金氧半場效電晶體N12，但本發明亦不以此連接關係及電晶體類型為限制。在本實施例中，P型金氧半場效電晶體P12的源極耦接於電源電壓VDD，N型金氧半場效電晶體N12的源極耦接於接地電壓VSS，P型金氧半場效電晶體P12的汲極及N型金氧半場效電晶體N12的汲極則共同耦接於節點T14，P型金氧半場效電晶體P12的閘極及N型金氧半場效電晶體N12的閘極則共同耦接於節點T13。

更仔細地說，請一併參閱圖2，圖2是圖1的多位元正反器的時序示意圖。如圖2所示，由於在時脈信號CKD的第一上升邊緣時（亦即，在時脈信號CKB的第一下升邊緣時），第i個正反器12i（其中，i為1至8的任整數）的資料輸入端Di所輸入的資料信號具有邏輯「高」位準，因此第i個正反器12i的資料輸出端Qi所輸出的資料信號即可自邏輯「低」位準變至邏輯「高」位準。接下來，由於在時脈信號CKD的第二上升邊緣時（亦即，在時脈信號CKB的第二下升邊緣時），第i個正反器12i的資料輸入端Di所輸入的資料信號具有邏輯「低」位準，因此第i個正反器12i的資料輸出端Qi所輸出的資料信號則可自邏輯「高」位準變至邏輯「低」位準。

這也就是說，在本實施例中，第i個正反器12i將可僅藉由在時脈信號CKD的上升邊緣（或時脈信號CKD的下升邊緣）來鎖存其資料輸入端Di所輸入的資料信號。由於正反器12i所鎖存資料信號的原理亦已為本技術領域中具有通常知識者所習知，因此有關上述細部內容於此就不再多加贅述。必須瞭解的是，上述P型金氧半場效電晶體P11、P12及N型金氧半場效電晶體N11、N12更可以是以超低臨限電壓（ultra low voltage trigger，uLVT）金氧半場效電晶體來實現，但本發明亦不以此電晶體類型為限制。因此，當本實施例是使用uLVT金氧半場效電晶體時，第i個正反器12i就只須要根據時脈信號CKB與時脈信號CKD上的相對較小準位變化而來執行上述鎖存動作。

另一方面，若再考量到降低時脈信號CKB與時脈信號CKD的振幅的話，因此，請參閱圖3，圖3是本發明另一實施例所提供的多位元正反器的電路示意圖。其中，圖3中部分與圖1相同或相似之元件以相同或相似之圖號標示，故於此不再多加詳述其細節。如圖3所示，多位元正反器3的時脈緩衝電路310可包括第一反相器111、第二反相器112、P型金氧半場效電晶體P33與N型金氧半場效電晶體N33。在本實施例中，P型金氧半場效電晶體P33串聯於P型金氧半場效電晶體P11及電源電壓VDD間，其中P型金氧半場效電晶體P33的源極耦接於電源電壓VDD，P型金氧半場效電晶體P33的汲極與閘極共同耦接於P型金氧半場效電晶體P11的源極。另外，在本實施例中，N型金氧半場效電晶體N33串聯於N型金氧半場效電晶體N12及接地電壓VSS間，其中N型金氧半場效電晶體N33的源極耦接於接地電壓VSS，N型金氧半場效電晶體N33的汲極與閘極共同耦接於N型金氧半場效電晶體N12的源極。因此，相較於圖1的時脈信號CKB與時脈信號CKD，圖3的時脈信號CKB與時脈信號CKD則均可降低其振幅達1Vt，例如時脈信號CKB的邏輯「高」位準減少了1Vt，且時脈信號CKD的邏輯「低」位準則增加了1Vt，但本發明並不限制Vt的具體實現方式。由於詳盡細節亦如同前述實施例所述，故於此就不再多加贅述。

類似地，請參閱圖4，圖4也是本發明另一實施例所提供的多位元正反器的電路示意圖。其中，圖4中部分與圖1相同或相似之元件以相同或相似之圖號標示，故於此不再多加詳述其細節。如圖4所示，相較於圖1及圖3的時脈緩衝電路110及310，圖4的時脈緩衝電路410則用來接收時脈信號CP，並且根據時脈信號CP提供時脈信號CKN與時脈信號CKP。另外，圖4的每一正反器121～128則改均耦接於節點T45與節點T46，用來接收時脈信號CKN與時脈信號CKP，並且根據時脈信號CKN與時脈信號CKP來儲存資料。在本實施例中，時脈緩衝電路410可包括第一反相器111、第二反相器112及電晶體串313。電晶體串313耦接於節點T13與節點T14，用來接收時脈信號CKB與時脈信號CKD，並且根據時脈信號CKB與時脈信號CKD，經由節點T45與節點T46提供時脈信號CKN與時脈信號CKP。

進一步來說，電晶體串313可包括相互串聯的P型金氧半場效電晶體P43及N型金氧半場效電晶體N43、N44。在本實施例中，P型金氧半場效電晶體P43的源極耦接於電源電壓VDD，P型金氧半場效電晶體P43的汲極與N型金氧半場效電晶體N43的汲極共同耦接於節點T45，N型金氧半場效電晶體N43的源極與N型金氧半場效電晶體N44的汲極共同耦接於節點T46，N型金氧半場效電晶體N44的源極耦接於接地電壓VSS，P型金氧半場效電晶體P43的閘極則與N型金氧半場效電晶體N43的閘極共同耦接於節點T13，N型金氧半場效電晶體N44的閘極耦接於節點T14。可以理解的是，在本實施例中，節點T45與節點T46也就能分別指的是時脈緩衝電路410的兩輸出端，且節點T45即用來提供時脈信號CKN，節點T46則用來提供時脈信號CKP。

另外，如圖4所示，時脈緩衝電路410更可包括P型金氧半場效電晶體P44及電容C1、C2。在本實施例中，P型金氧半場效電晶體P44的源極耦接於節點T45，P型金氧半場效電晶體P44的汲極耦接於節點T46，P型金氧半場效電晶體P44的閘極則與N型金氧半場效電晶體N44的閘極共同耦接於節點T14。電容C1的第一端耦接於電源電壓VDD，電容C1的第二端則耦接於節點T45。而電容C2的第一端耦接於接地電壓VSS，電容C2的第二端則耦接於節點T46。接著，請一併參閱圖5，圖5是圖4的多位元正反器的時序示意圖。根據以上內容的教示，本技術領域中具有通常知識者應可理解到，相較於圖1及圖3的實施例，圖4的第i個正反器12i將可僅藉由在時脈信號CKN的上升邊緣（或時脈信號CKP的下升邊緣）來鎖存其資料輸入端Di所輸入的資料信號。必須瞭解的是，由於本實施例用到了P型金氧半場效電晶體P43、P44及N型金氧半場效電晶體N43、N44，因此，相較於圖1的時脈信號CKB與時脈信號CKD，圖4的時脈信號CKN與時脈信號CKP則均可降低其振幅達高準位的一半，如圖5所示。由於詳盡細節亦如同前述實施例所述，故於此就不再多加贅述。

另一方面，若考量到讓圖1中的多位元正反器1也能夠具有時脈控制功率轉換（clock-controled power switch）功能，因此，請一併參閱圖6，圖6是本發明另一實施例所提供的多位元正反器的電路示意圖。其中，圖6中部分與圖1相同或相似之元件以相同或相似之圖號標示，故於此不再多加詳述其細節。如圖6所示，時脈緩衝電路610更用來根據時脈信號CKB與時脈信號CKD，經由節點T65與節點T66提供功率轉換信號SW1與功率轉換信號SW2，且每一正反器121～128更均耦接於節點T65與節點T66，用來接收功率轉換信號SW1與功率轉換信號SW2。可以理解的是，在本實施例中，節點T65即用來提供功率轉換信號SW1，且節點T66則用來提供功率轉換信號SW2。

進一步來說，圖6的時脈緩衝電路610可包括第一反相器111、第二反相器112、P型金氧半場效電晶體P63、P64及N型金氧半場效電晶體N63、N64。在本實施例中，P型金氧半場效電晶體P63的源極耦接於電源電壓VDD，P型金氧半場效電晶體P63的汲極耦接於節點T65，P型金氧半場效電晶體P63的閘極則與正反器121～128共同耦接於節點T13。另外，N型金氧半場效電晶體N63的源極耦接於節點T65，N型金氧半場效電晶體N63的汲極耦接於電源電壓VDD，N型金氧半場效電晶體N63的閘極則與P型金氧半場效電晶體P63的閘極共同耦接於節點T13。類似地，P型金氧半場效電晶體P64的源極耦接於節點T66，P型金氧半場效電晶體P64的汲極耦接於接地電壓VSS，P型金氧半場效電晶體P64的閘極則與正反器121～128共同耦接於節點T14。另外，N型金氧半場效電晶體N64的源極耦接於接地電壓VSS，N型金氧半場效電晶體N64的汲極耦接於節點T66，N型金氧半場效電晶體N64的閘極則與P型金氧半場效電晶體P64的閘極共同耦接於節點T14。

接著，請一併參閱圖7，圖7是圖6的多位元正反器的時序示意圖。根據以上內容的教示，本技術領域中具有通常知識者應可理解到，上述P型金氧半場效電晶體P63、P64及N型金氧半場效電晶體N63、N64即可被整體視作為一個弱保持電路（weak keeper circuit）。也就是說，本實施例所提供的多位元正反器6是設計讓在時脈信號CP為邏輯低位準時，使用此弱保持電路來作為功率轉換。一般而言，通常是藉由設計不同的臨界電壓或通道長度來區分強保持電路及弱保持電路。總而言之，本發明並不限制此弱保持電路的具體實現方式，本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。需要說明的是，由於具有功率轉換功能的正反器的運作原理亦已為本技術領域中具有通常知識者所習知，因此有關上述細部內容於此就不再多加贅述。

另一方面，若除了考量到讓圖1中的多位元正反器1也能夠具有時脈控制功率轉換功能外，同時再考量到降低如圖6中的功率轉換信號SW1與功率轉換信號SW2振幅的話，因此，請參閱圖8，圖8是本發明另一實施例所提供的多位元正反器的電路示意圖。其中，圖8中部分與圖6相同或相似之元件以相同或相似之圖號標示，故於此不再多加詳述其細節。如圖8所示，相較於圖6的時脈緩衝電路610，圖8的時脈緩衝電路810可包括第一反相器111、第二反相器112、P型金氧半場效電晶體P83、P84、P85及N型金氧半場效電晶體N83、N84、N85。在本實施例中，P型金氧半場效電晶體P83的源極耦接於電源電壓VDD，P型金氧半場效電晶體P83的汲極耦接於節點T65，P型金氧半場效電晶體P83的閘極則與正反器121～128共同耦接於節點T13。另外，P型金氧半場效電晶體P84的源極耦接於電源電壓VDD，P型金氧半場效電晶體P84的汲極與閘極共同耦接於P型金氧半場效電晶體P85的源極，P型金氧半場效電晶體P85的汲極耦接於節點T65，P型金氧半場效電晶體P85的閘極則與正反器121～128共同耦接於節點T14。

類似地，N型金氧半場效電晶體N83的源極耦接於接地電壓VSS，N型金氧半場效電晶體N83的汲極耦接於節點T66，N型金氧半場效電晶體N83的閘極則與正反器121～128共同耦接於節點T14。N型金氧半場效電晶體N84的源極耦接於接地電壓VSS，N型金氧半場效電晶體N84的汲極與閘極共同耦接於N型金氧半場效電晶體N85的源極，N型金氧半場效電晶體N85的汲極耦接於節點T66，N型金氧半場效電晶體N85的閘極則與正反器121～128共同耦接於節點T13。因此，相較於圖6的功率轉換信號SW1與功率轉換信號SW2，圖8的功率轉換信號SW1與功率轉換信號SW2則均可降低其振幅達1Vt，例如功率轉換信號SW1的邏輯「高」位準減少了1Vt，且功率轉換信號SW2的邏輯「低」位準則增加了1Vt，但本發明並不限制Vt的具體實現方式。由於操作細節亦如同前述實施例所述，故於此就不再多加贅述。

最後，如同前面內容所述，每一正反器121～128可以是動態正反器，因此，請參閱圖9，圖9是圖1的多位元正反器中的正反器的電路示意圖。其中，圖9中部分與圖1相同或相似之元件以相同或相似之圖號標示，故於此不再多加詳述其細節。值得一提的是，為了方便以下說明，本實施例將是僅以正反器121的例子來進行說明。如圖9所示，正反器121包括傳輸閘901、第三反相器902、第四反相器903、上拉電晶體904及下拉電晶體905。傳輸閘901耦接於正反器121的資料輸入端D1，用來接收第一資料信號（未繪示），並且根據時脈信號CKB與時脈信號CKD輸出第一資料信號至子節點A1。第三反相器902經由子節點A1耦接於傳輸閘901，用來反相第一資料信號，並且輸出已反相的第一資料信號至子節點A2。第四反相器903耦接於子節點A2與正反器121的資料輸出端Q1間，用來反相已反相的第一資料信號以產生第二資料信號（未繪示），並且輸出第二資料信號至正反器121的資料輸出端Q1。上拉電晶體904耦接於子節點A2與電源電壓VDD間，用來上拉子節點A2的電壓至電源電壓VDD。下拉電晶體905耦接於子節點A2與接地電壓VSS間，用來下拉子節點A2的電壓至接地電壓VSS。可以理解的是，本實施例的「子節點A1」即能指的是傳輸閘901與第三反相器902相連接的節點，且「子節點A2」也就指的是第三反相器902與第四反相器903相連接的節點。

在本實施例中，傳輸閘901包括相互並聯的N型金氧半場效電晶體N93及P型金氧半場效電晶體P93，N型金氧半場效電晶體N93的汲極及P型金氧半場效電晶體P93的汲極共同經由子節點A3耦接於正反器121的資料輸入端D1，N型金氧半場效電晶體N93的源極及P型金氧半場效電晶體P93的源極共同經由子節點A4耦接於子節點A1，N型金氧半場效電晶體N93的閘極用來接收時脈信號CKB，P型金氧半場效電晶體P93的閘極則用來接收時脈信號CKD。可以理解的是，本實施例的「子節點A3」即能指的是N型金氧半場效電晶體N93的汲極與P型金氧半場效電晶體P93的汲極相連接的節點，且「子節點A4」也就指的是N型金氧半場效電晶體N93的源極與P型金氧半場效電晶體P93的源極相連接的節點。

另外，第三反相器902為三態（tri-state）反相器，且其包括相互串聯的P型金氧半場效電晶體P94、P95及N型金氧半場效電晶體N94、N95，P型金氧半場效電晶體P94的源極耦接於電源電壓VDD，N型金氧半場效電晶體N95的源極耦接於接地電壓VSS，P型金氧半場效電晶體P94的閘極及N型金氧半場效電晶體N95的閘極均分別耦接於子節點A1，以用來接收第一資料信號，P型金氧半場效電晶體P95的源極耦接於P型金氧半場效電晶體P94的汲極，N型金氧半場效電晶體N94的源極耦接於N型金氧半場效電晶體N95的汲極，P型金氧半場效電晶體P95的汲極及N型金氧半場效電晶體N94的汲極共同經由子節點A5耦接於子節點A2，P型金氧半場效電晶體P95的閘極用來接收時脈信號CKB，N型金氧半場效電晶體N94的閘極則用來接收該時脈信號CKD。

第四反相器903包括相互串聯的P型金氧半場效電晶體P96及N型金氧半場效電晶體N96，P型金氧半場效電晶體P96的源極耦接於電源電壓VDD，N型金氧半場效電晶體N96的源極耦接於接地電壓VSS，P型金氧半場效電晶體P96的汲極及N型金氧半場效電晶體N96的汲極共同經由子節點A6耦接於正反器121的資料輸出端Q1，P型金氧半場效電晶體P96的閘極及N型金氧半場效電晶體N96的閘極則共同經由子節點A7耦接於該子節點A2，以用來接收已反相的第一資料信號。再者，上拉電晶體904為P型金氧半場效電晶體P97，下拉電晶體905為N型金氧半場效電晶體N97，P型金氧半場效電晶體P97的源極耦接於電源電壓VDD，N型金氧半場效電晶體N97的源極耦接於接地電壓VSS，P型金氧半場效電晶體P97的汲極及N型金氧半場效電晶體N97的汲極均分別耦接於子節點A2，P型金氧半場效電晶體P97的閘極及N型金氧半場效電晶體N97的閘極則均分別耦接於正反器121的資料輸出端Q1，以用來接收第二資料信號。

需要說明的是，在本實施例中，上拉電晶體904及下拉電晶體905即組構成一回授反相器906，且相較於第三反相器902，此回授反相器被配置為弱保持電路。也就是說，當下一筆新的資料要寫入時，第三反相器902和回授反相器906會容易在子節點A2上發生資料衝突，所以第三反相器902的信號輸出能力要必須比回授反相器906的信號輸出能力來得較強，這樣才能強制更新子節點A2上的資料。因此，相較於第三反相器902，回授反相器906必須被配置為弱保持電路。由於P型金氧半場效電晶體P93、P94、P95、P96、P97及N型金氧半場效電晶體N93、N94、N95、N96、N97的運作原理亦已為本技術領域中具有通常知識者所習知，因此有關上述正反器121的細部內容於此就不再多加贅述。

綜上所述，本發明實施例所提供的多位元正反器，是設計讓每一正反器均能共用同一時脈，藉此改進多位元正反器的時脈路徑。除此之外，本發明實施例所提供的多位元正反器，還設計到能夠降低時脈振幅，以及能夠具有時脈控制功率轉換功能的優點。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

1、3、4、6、8‧‧‧多位元正反器

121～128‧‧‧正反器

PIN1‧‧‧時脈輸入引腳

110、310、410、610、810‧‧‧時脈緩衝電路

CP、CKB、CKD、CKN、CKP‧‧‧ 時脈信號

111‧‧‧第一反相器

112‧‧‧第二反相器

313‧‧‧電晶體串

D1～D8、Di‧‧‧資料輸入端

Q1～Q8、Qi‧‧‧資料輸出端

T11、T12、T13、T14、T45、T46、T65、T66‧‧‧節點

P11、P12、P33、P43、P44、P63、P64、 P83、P84、P85 、P93、P94、P95、P96、P97‧‧‧P型金氧半場效電晶體

N11、N12、N33、N43、N44、N63、N64、N83、N84、N85 、N93、N94、N95、N96、N97‧‧‧N型金氧半場效電晶體

VDD‧‧‧電源電壓

VSS‧‧‧接地電壓

C1、C2‧‧‧電容

SW1‧‧‧功率轉換信號

SW2‧‧‧功率轉換信號

A1、A2、A3、A4、A5、A6、A7‧‧‧子節點

901‧‧‧傳輸閘

902‧‧‧第三反相器

903‧‧‧第四反相器

904‧‧‧上拉電晶體

905‧‧‧下拉電晶體

906‧‧‧回授反相器

圖1是本發明實施例所提供的多位元正反器的電路示意圖； 圖2是圖1的多位元正反器的時序示意圖； 圖3是本發明另一實施例所提供的多位元正反器的電路示意圖； 圖4是本發明另一實施例所提供的多位元正反器的電路示意圖； 圖5是圖4的多位元正反器的時序示意圖； 圖6是本發明另一實施例所提供的多位元正反器的電路示意圖； 圖7是圖6的多位元正反器的時序示意圖； 圖8是本發明另一實施例所提供的多位元正反器的電路示意圖； 圖9是圖1的多位元正反器中的正反器的電路示意圖。

Claims (18)

1. 一種多位元正反器(multi-bit flip flop)，包括：一時脈輸入引腳，被配置為接收一第一時脈信號；一時脈緩衝電路，耦接於該時脈輸入引腳，用來接收該第一時脈信號，並且根據該第一時脈信號提供一第二時脈信號與一第三時脈信號，其中該時脈緩衝電路包括：一第一反相器，經由一第一節點耦接於該時脈輸入引腳，用來接收與反相該第一時脈信號，並且經由一第二節點輸出已反相的該第一時脈信號作為該第二時脈信號；一第二反相器，經由一第三節點耦接於該第二節點，用來接收與反相該第二時脈信號，並且經由一第四節點輸出已反相的該第二時脈信號作為該第三時脈信號；以及一時脈控制功率轉換器，根據該第二時脈信號與該第三時脈信號，經由一第五節點與一第六節點提供一第一功率轉換信號與一第二功率轉換信號；以及多個正反器，其中每一該些正反器均具有相應的一資料輸入端與一資料輸出端，且每一該些正反器均耦接於該第三節點與該第四節點，用來接收該第二時脈信號與該第三時脈信號，並且根據該第二時脈信號與該第三時脈信號來儲存資料，其中，每一該些正反器均耦接於該第五節點與該第六節點，用來接收該第一功率轉換信號與該第二功率轉換信號。
2. 如請求項第1項所述的多位元正反器，其中該第一反相器包括相互串聯的一第一P型金氧半場效電晶體(PMOSFET)及一第一N型金氧半場效電晶體(NMOSFET)，其中該第一P型金氧半場效電晶體的源極耦接於一電源電壓，該第一N型金氧半場效電晶體的源極耦接於一接地電壓，該第一P型金氧半場效電晶體的汲極及該第一N型金氧半場效電晶體的汲極則共同耦接於該第二節點，該第一P型金氧半場效電晶體的閘極及該第一N型金氧半場效電晶體的閘極則共同耦接於該第一節點。
3. 如請求項第2項所述的多位元正反器，其中該第二反相器包括相互串聯的一第二P型金氧半場效電晶體及一第二N型金氧半場效電晶體，其中該第二P型金氧半場效電晶體的源極耦接於該電源電壓，該第二N型金氧半場效電晶體的源極耦接於該接地電壓，該第二P型金氧半場效電晶體的汲極及該第二N型金氧半場效電晶體的汲極則共同耦接於該第四節點，該第二P型金氧半場效電晶體的閘極及該第二N型金氧半場效電晶體的閘極則共同耦接於該第三節點。
4. 如請求項第3項所述的多位元正反器，其中該時脈緩衝電路更包括：一第三P型金氧半場效電晶體，串聯於該第一P型金氧半場效電晶體及該電源電壓間，其中該第三P型金氧半場效電晶體的源極耦接於該電源電壓，該第三P型金氧半場效電晶體的汲極與閘極共同耦接於該第一P型金氧半場效電晶體的源極；以及一第三N型金氧半場效電晶體，串聯於該第二N型金氧半場效電晶體及該接地電壓間，其中該三N型金氧半場效電晶體的源極耦接於該接地電壓，該第三N型金氧半場效電晶體的汲極與閘極共同耦接於該第二N型金氧半場效電晶體的源極。
5. 如請求項第3項所述的多位元正反器，其中該時脈控制功率轉換器包括：一第三P型金氧半場效電晶體，該第三P型金氧半場效電晶體的源極耦接於該電源電壓，該第三P型金氧半場效電晶體的汲極耦接於該第五節點，該第三P型金氧半場效電晶體的閘極則與該些正反器共同耦接於該第三節點；一第三N型金氧半場效電晶體，該三N型金氧半場效電晶體的源極耦接於該第五節點，該第三N型金氧半場效電晶體的汲極耦接於該電源電壓，該第三N型金氧半場效電晶體的閘極則與該第三P型金氧半場效電晶體的閘極共同耦接於該第三節點；一第四P型金氧半場效電晶體，該第四P型金氧半場效電晶體的源極耦接於該第六節點，該第四P型金氧半場效電晶體的汲極耦接於該接地電壓，該第四P型金氧半場效電晶體的閘極則與該些正反器共同耦接於該第四節點；以及一第四N型金氧半場效電晶體，該四N型金氧半場效電晶體的源極耦接於該接地電壓，該第四N型金氧半場效電晶體的汲極耦接於該第六節點，該第四N型金氧半場效電晶體的閘極則與該第四P型金氧半場效電晶體的閘極共同耦接於該第四節點。
6. 如請求項第5項所述的多位元正反器，其中該時脈緩衝電路更包括：一第三P型金氧半場效電晶體，該第三P型金氧半場效電晶體的源極耦接於該電源電壓，該第三P型金氧半場效電晶體的汲極耦接於該第五節點，該第三P型金氧半場效電晶體的閘極則與該些正反器共同耦接於該第三節點；一第四至一第五P型金氧半場效電晶體，該第四P型金氧半場效電晶體的源極耦接於該電源電壓，該第四P型金氧半場效電晶體的汲極與閘極共同耦接於該第五P型金氧半場效電晶體的源極，該第五P型金氧半場效電晶體的汲極耦接於該第五節點，該第五P型金氧半場效電晶體的閘極則與該些正反器共同耦接於該第四節點；一第三N型金氧半場效電晶體，該三N型金氧半場效電晶體的源極耦接於該接地電壓，該第三N型金氧半場效電晶體的汲極耦接於該第六節點，該第三N型金氧半場效電晶體的閘極則與該些正反器共同耦接於該第四節點；以及一第四至一第五N型金氧半場效電晶體，該四N型金氧半場效電晶體的源極耦接於該接地電壓，該第四N型金氧半場效電晶體的汲極與閘極共同耦接於該第五N型金氧半場效電晶體的源極，該第五N型金氧半場效電晶體的汲極耦接於該第六節點，該第五N型金氧半場效電晶體的閘極則與該些正反器共同耦接於該第三節點。
7. 如請求項第3項所述的多位元正反器，其中每一該些正反器均為一動態正反器，且其包括：一傳輸閘，耦接於該正反器的該資料輸入端，用來接收一第一資料信號，並且根據該第二時脈信號與該第三時脈信號輸出該第一資料信號至一第一子節點；一第三反相器，經由該第一子節點耦接於該傳輸閘，用來反相該第一資料信號，並且輸出已反相的該第一資料信號至一第二子節點；一第四反相器，耦接於該第二子節點與該正反器的該資料輸出端間，用來反相已反相的該第一資料信號以產生一第二資料信號，並且輸出該第二資料信號至該正反器的該資料輸出端；一上拉電晶體，耦接於該第二子節點與該電源電壓間，用來上拉該二子節點的電壓至該電源電壓；以及一下拉電晶體，耦接於該第二子節點與該接地電壓間，用來下拉該二子節點的電壓至該接地電壓。
8. 如請求項第7項所述的多位元正反器，其中該傳輸閘包括相互並聯的一第三N型金氧半場效電晶體及一第三P型金氧半場效電晶體，該第三N型金氧半場效電晶體的汲極及該第三P型金氧半場效電晶體的汲極共同經由一第三子節點耦接於該正反器的該資料輸入端，該第三N型金氧半場效電晶體的源極及該第三P型金氧半場效電晶體的源極共同經由一第四子節點耦接於該第一子節點，該第三N型金氧半場效電晶體的閘極用來接收該第二時脈信號，該第三P型金氧半場效電晶體的閘極則用來接收該第三時脈信號。
9. 如請求項第8項所述的多位元正反器，其中該第三反相器為一三態反相器，且其包括相互串聯的一第四P型金氧半場效電晶體、一第五P型金氧半場效電晶體、一第四N型金氧半場效電晶體及一第五N型金氧半場效電晶體，該第四P型金氧半場效電晶體的源極耦接於該電源電壓，該第五N型金氧半場效電晶體的源極耦接於該接地電壓，該第四P型金氧半場效電晶體的閘極及該第五N型金氧半場效電晶體的閘極均分別耦接於該第一子節點，以用來接收該第一資料信號，該第五P型金氧半場效電晶體的源極耦接於該第四P型金氧半場效電晶體的汲極，該第四N型金氧半場效電晶體的源極耦接於該第五N型金氧半場效電晶體的汲極，該第五P型金氧半場效電晶體的汲極及該第四N型金氧半場效電晶體的汲極共同經由一第五子節點耦接於該第二子節點，該第五P型金氧半場效電晶體的閘極用來接收該第二時脈信號，該第四N型金氧半場效電晶體的閘極則用來接收該第三時脈信號。
10. 如請求項第9項所述的多位元正反器，其中該第四反相器包括相互串聯的一第六P型金氧半場效電晶體及一第六N型金氧半場效電晶體，該第六P型金氧半場效電晶體的源極耦接於該電源電壓，該第六N型金氧半場效電晶體的源極耦接於該接地電壓，該第六P型金氧半場效電晶體的汲極及該第六N型金氧半場效電晶體的汲極共同經由一第六子節點耦接於該正反器的該資料輸出端，該第六P型金氧半場效電晶體的閘極及該第六N型金氧半場效電晶體的閘極則共同經由一第七子節點耦接於該第二子節點，以用來接收已反相的該第一資料信號。
11. 如請求項第10項所述的多位元正反器，其中該上拉電晶體為一第七P型金氧半場效電晶體，該下拉電晶體為一第七N型金氧半場效電晶體，該第七P型金氧半場效電晶體的源極耦接於該電源電壓，該第七N型金氧半場效電晶體的源極耦接於該接地電壓，該第七P型金氧半場效電晶體的汲極及該第七N型金氧半場效電晶體的汲極均分別耦接於該第二子節點，該第七P型金氧半場效電晶體的閘極及該第七N型金氧半場效電晶體的閘極則均分別耦接於該正反器的該資料輸出端，以用來接收該第二資料信號。
12. 如請求項第11項所述的多位元正反器，其中該上拉電晶體及該下拉電晶體組構成一回授反相器，且相較於該第三反相器，該回授反相器被配置為一弱保持電路。
13. 一種多位元正反器，包括：一時脈輸入引腳，被配置為接收一第一時脈信號；一時脈緩衝電路，耦接於該時脈輸入引腳，用來接收該第一時脈信號，並且根據該第一時脈信號提供一第二時脈信號與一第三時脈信號，其中該時脈緩衝電路包括：一第一反相器，經由一第一節點耦接於該時脈輸入引腳，用來接收與反相該第一時脈信號，並且經由一第二節點輸出已反相的該第一時脈信號作為一第四時脈信號；一第二反相器，經由一第三節點耦接於該第二節點，用來接收與反相該第四時脈信號，並且經由一第四節點輸出已反相的該第四時脈信號作為一第五時脈信號；以及一電晶體串，耦接於該第三節點與該第四節點，用來接收該第四時脈信號與該第五時脈信號，並且根據該第四時脈信號與該第五時脈信號，經由一第五節點與一第六節點提供該第二時脈信號與該第三時脈信號；以及多個正反器，其中每一該些正反器均具有相應的一資料輸入端與一資料輸出端，且每一該些正反器均耦接於該第五節點與該第六節點，用來接收該第二時脈信號與該第三時脈信號，並且根據該第二時脈信號與該第三時脈信號來儲存資料。
14. 如請求項第13項所述的多位元正反器，其中該第一反相器包括相互串聯的一第一P型金氧半場效電晶體及一第一N型金氧半場效電晶體，該第一P型金氧半場效電晶體的源極耦接於一電源電壓，該第一N型金氧半場效電晶體的源極耦接於一接地電壓，該第一P型金氧半場效電晶體的汲極及該第一N型金氧半場效電晶體的汲極則共同耦接於該第二節點，該第一P型金氧半場效電晶體的閘極及該第一N型金氧半場效電晶體的閘極則共同耦接於該第一節點。
15. 如請求項第14項所述的多位元正反器，其中該第二反相器包括相互串聯的一第二P型金氧半場效電晶體及一第二N型金氧半場效電晶體，該第二P型金氧半場效電晶體的源極耦接於該電源電壓，該第二N型金氧半場效電晶體的源極耦接於該接地電壓，該第二P型金氧半場效電晶體的汲極及該第二N型金氧半場效電晶體的汲極則共同耦接於該第四節點，該第二P型金氧半場效電晶體的閘極及該第二N型金氧半場效電晶體的閘極則共同耦接於該第三節點。
16. 如請求項第15項所述的多位元正反器，其中該電晶體串包括相互串聯的一第三P型金氧半場效電晶體、一第三N型金氧半場效電晶體及一第四N型金氧半場效電晶體，其中該第三P型金氧半場效電晶體的源極耦接於該電源電壓，該第三P型金氧半場效電晶體的汲極與該第三N型金氧半場效電晶體的汲極共同耦接於該第五節點，該第三N型金氧半場效電晶體的源極與該第四N型金氧半場效電晶體的汲極共同耦接於該第六節點，該第四N型金氧半場效電晶體的源極耦接於該接地電壓，該第三P型金氧半場效電晶體的閘極則與該第三N型金氧半場效電晶體的閘極共同耦接於該第三節點，該第四N型金氧半場效電晶體的閘極耦接於該第四節點。
17. 如請求項第16項所述的多位元正反器，其中該時脈緩衝電路更包括：一第四P型金氧半場效電晶體，該第四P型金氧半場效電晶體的源極耦接於該第五節點，該第四P型金氧半場效電晶體的汲極耦接於該第六節點，該第四P型金氧半場效電晶體的閘極則與該第四N型金氧半場效電晶體的閘極共同耦接於該第四節點；一第一電容，該第一電容的第一端耦接於該電源電壓，該第一電容的第二端耦接於該第五節點；以及一第二電容，該第二電容的第一端耦接於該接地電壓，該第二電容的第二端耦接於該第六節點。
18. 一種電子設備，包括如請求項第1至17項任一項所述的多位元正反器。