TWI659305B - 用於擴展私用快取中快取行之獨佔持有之設備 - Google Patents

用於擴展私用快取中快取行之獨佔持有之設備 Download PDF

Info

Publication number
TWI659305B
TWI659305B TW107100734A TW107100734A TWI659305B TW I659305 B TWI659305 B TW I659305B TW 107100734 A TW107100734 A TW 107100734A TW 107100734 A TW107100734 A TW 107100734A TW I659305 B TWI659305 B TW I659305B
Authority
TW
Taiwan
Prior art keywords
storage
type
cache
cache line
private
Prior art date
Application number
TW107100734A
Other languages
English (en)
Other versions
TW201830251A (zh
Inventor
布魯斯 C 吉爾米
克理斯俊 傑可比
丹尼爾 V 羅薩
安東尼 莎波里多
多納德 W 席米得
岑中龍
Original Assignee
美商萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萬國商業機器公司 filed Critical 美商萬國商業機器公司
Publication of TW201830251A publication Critical patent/TW201830251A/zh
Application granted granted Critical
Publication of TWI659305B publication Critical patent/TWI659305B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6042—Allocation of cache space to multiple users or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
  • Advance Control (AREA)

Abstract

提供一種運算環境設備以擴展在處理一儲存器運算元請求後在私用(或本端)快取中之一快取行之一獨佔持有。該設備包括判定至由該運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有。此外，進行用於處理該儲存器運算元請求的私用快取中之該對應的快取行之一狀態是否經獨佔擁有之一判定。基於判定該儲存器運算元請求經指明持有，且用於處理該儲存器運算元請求之私用快取中之對應的快取行之該狀態經獨佔擁有，在完成該儲存器運算元請求之處理後，繼續獨佔地持有該私用快取中之該對應的快取行。該繼續持有可包括起始一計數器以有助於在一所要的設定間隔內之該繼續持有。

Description

用於擴展私用快取中快取行之獨佔持有之設備
一或多個態樣大體係關於運算環境內之處理，且詳言之，係關於改良此處理。
多處理運算環境中，諸如中央處理單元(CPU)或核心之多個處理單元經連接以共用對共同儲存器(諸如，共同主要儲存位置)之存取。跨該組態之儲存階層可包括每一處理單元私用或本端之各種快取層級、在若干處理單元間共用之各種快取層級及主儲存器。當處理單元將更新儲存位置時，儲存行由儲存階層轉移至處理單元，且該行獨佔地在執行更新之處理單元私用的快取層級內持有。當一儲存行由一處理單元獨佔地持有時，不准許其他處理單元更新或讀取彼儲存行，直至在該行經釋放且不再由該處理單元獨佔地持有為止。 在若干電腦處理程序共用對主儲存器之區域的存取之情況下，可使用旗語(或鎖)控制對彼儲存區域之存取。旗語通常為主儲存器中之一字組或雙字組，且旗語內容規定當前准許該組態內之哪一處理單元存取對應的儲存區域。當在一處理單元上執行之一處理程序需要存取儲存區域時，彼處理程序更新旗語以指示共用區域在使用中，完成存取共用區域之任務，且接著再次更新旗語以指示共用區域不再在使用中。
在一或多個態樣中，經由提供用於有助於運算環境中之處理的電腦程式產品來克服現有技術的某些缺點及提供額外優點。該電腦程式產品包括一儲存媒體，其可由處理單元讀取且儲存用於由處理單元執行以用於執行一方法之指令。舉例而言，該方法包括判定至由一運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有。此外，該方法包括確定用於處理該儲存器運算元請求之私用快取中之一對應的快取行之一狀態是否由該處理單元獨佔地擁有。基於判定儲存器運算元請求經指明持有，且用於處理該儲存器運算元請求之私用快取中之對應的快取行之狀態經獨佔擁有，該方法進一步包括在完成該儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之對應的快取行。繼續持有包括起始一計數器以有助於在所要的間隔內繼續持有。 有利地，電腦環境處理係藉由以下操作來增強：針對一程式提供一設備(或能力)以對一處理單元傳訊對應於由該運算環境之多個處理單元共用的一儲存位置之一特定儲存器運算元請求或存取經指明持有。基於將一特定儲存器運算元請求識別為持有，且基於用於處理該儲存器運算元請求之私用快取中的一對應的快取行之一狀態經獨佔擁有之判定，接著處理單元在完成儲存器運算元請求之處理後繼續獨佔地在一所要的間隔內持有私用快取中之對應的快取行。因此，出於貫穿運算環境獨佔地持有快取行之目的，該處理單元可在比常規長的持續時間內脫離標準記憶體管理協定，藉此增大在釋放快取行前完成正在處理單元中執行之處理程序之機率。此有利地減少了含有一旗語(或鎖)之一快取行潛在地徒然穿越該運算環境之次數，藉此增加總體系統效能。 在一或多個實施中，起始該計數器可包括起始用於在完成儲存器運算元請求之處理後繼續獨佔地持有該私用快取中之對應的快取行之一設定間隔，及在該計數器達到設定間隔後，中斷私用快取中之對應的快取行之該獨佔持有。在一或多個實施例中，設定間隔之長度取決於該儲存器運算元請求之一存取類型，其中該存取類型可為提取型、儲存型或更新型存取中之一者。在特定實施例中，對於儲存型及更新型存取，設定間隔之長度可比對於提取型存取大。 在一或多個實施中，該設定間隔可來自由一基於時間之間隔及一基於循環之間隔組成之一群組。另外，在一或多個實施例中，該方法可包括判定該儲存器運算元請求之一存取類型，且基於判定該存取類型為提取型存取，基於該計數器達到該設定間隔，中斷私用快取中之該對應的快取行之該獨佔持有。 在某些實施例中，該方法可進一步包括判定該儲存器運算元請求之一存取類型，及基於該存取類型為一儲存型或更新型，該方法可包括判定指明一後續儲存器運算元請求針對對應的快取行釋放。基於後續儲存器運算元請求經指明釋放，該方法可包括中斷私用快取中之該對應的快取行之該獨佔持有。另外，起始該計數器可包括在完成該儲存器運算元請求之處理後，起始用於私用快取中之該對應的快取行之該繼續獨佔持有之一設定間隔。此外，中斷該對應的快取行之該持有可發生於計數器達到設定間隔或接收到指明釋放用於對應的快取行之一後續儲存器運算元請求中之較早者。 在一或多個實施中，在完成儲存器運算元請求之處理後繼續獨佔地持有私用快取中之對應的快取行期間，將拒絕來自用於私用快取中之對應的快取行之運算環境之系統控制的任何快取失效命令。 在另一態樣中，提供一種用於有助於一運算環境內之處理之電腦系統。該電腦系統包括一記憶體，及與一記憶體通信耦接之一處理單元，其中該電腦系統經組態以執行一方法。舉例而言，該方法包括判定至由一運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有。此外，該方法包括確定用於處理該儲存器運算元請求之私用快取中之一對應的快取行之一狀態是否由該處理單元獨佔地擁有。基於判定儲存器運算元請求經指明持有，且用於處理該儲存器運算元請求之私用快取中之對應的快取行之狀態經獨佔擁有，該方法進一步包括在完成該儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之對應的快取行。繼續持有包括起始一計數器以有助於在所要的間隔內繼續持有。 在再一態樣中，提供一種有助於一運算環境內之處理之電腦實施方法。舉例而言，該電腦實施方法包括由一處理單元判定至由一運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有。此外，該方法包括確定用於處理該儲存器運算元請求之私用快取中之一對應的快取行之一狀態是否由該處理單元獨佔地擁有。基於判定儲存器運算元請求經指明持有，且用於處理該儲存器運算元請求之私用快取中之對應的快取行之狀態經獨佔擁有，該方法進一步包括在完成該儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之對應的快取行。繼續持有包括起始一計數器以有助於在所要的間隔內繼續持有。 經由本文中所描述之技術實現額外特徵及優點。本文中詳細描述其他實施例及態樣且將其視為所主張態樣之一部分。
如所指出，意欲增強個別處理單元效能(諸如，管線化、超標量、無序執行及分支預測)之處理單元特徵可導致推測性記憶體請求。至私用儲存位置之推測性請求可為有利的，但至共同儲存位置之過度推測性請求可對旗語(或鎖)處理不利。 用於旗語控制一共同共用儲存位置之處理單元間的競爭隨著以下而增大：推測性記憶體請求之數目因運算環境(或運算組態)中之處理單元而增加，運算環境中的處理單元之數目增加，或潛在地基於記憶體子系統拓樸等。隨著處理單元間之競爭增大，每一個別處理單元變得日益更難成功地獲得及持有含有一特定共用記憶體位置之儲存行。因此，總體系統效能可降級。 舉例而言，當多個處理單元嘗試更新對應於一旗語之一儲存位置時，系統控制可將快取失效命令對運算環境中之所有處理單元廣播，包括當前持有該儲存行之處理單元，該儲存行可在獨佔式狀態中含有該旗語。標準記憶體管理協定可使當前執行擁有鎖之一處理程序之處理單元釋放該行之獨佔式所有權，隨後該處理程序可完成所有任務且隨後該處理程序可更新該鎖以指示共用區域不再在使用中。在此情況下，處理單元將需要稍後再次獨佔地擷取該行以便結束處理程序。鑒於此，含有一旗語之快取行可頻繁地穿越運算環境，而不使任一個別處理程序受益。 根據本發明之一或多個態樣，提供一種設備，其用於一程式對一處理單元傳訊一特定儲存器運算元存取對應於含有一旗語(或鎖)之一共同儲存位置，且將具有一擴展之持有。當傳訊時，出於貫穿運算環境獨佔地持有快取行之目的，該處理單元可在比常規長的持續時間內脫離標準記憶體管理協定，藉此增大在釋放快取行前完成正在處理單元上執行之處理程序之機率。結果，含有旗語之快取行徒然穿越運算環境之次數減少，藉此增加系統效能。 參看圖1描述併有及使用本發明之一或多個態樣的運算環境之一個實施例。在一個實例中，運算環境可基於由紐約阿蒙克市之International Business Machines Corporation提供之z/Architecture。z/Architecture之一個實施例描述於2015年3月IBM公開案第SA22-7832-10號之「z/Architecture Principles of Operation」中，該公開案在此以全文引用的方式併入本文中。Z/ARCHITECTURE係美國紐約阿蒙克市之International Business Machines Corporation之註冊商標。 在另一實例中，運算環境可基於由紐約阿蒙克市之International Business Machines Corporation提供之功率架構。功率架構之一個實施例描述於2015年4月9日International Business Machines Corporation之「Power ISA™ Version 2.07B」中，其在此以全文引用的方式併入本文中。功率架構為美國紐約阿蒙克市之International Business Machines Corporation之註冊商標。 運算環境亦可基於其他架構，包括(但不限於) Intel x86架構。亦存在其他實例。 如圖1中所展示，運算環境100包括(例如)節點10，該節點具有(例如)電腦系統/伺服器12，該電腦系統/伺服器與眾多其他通用或專用運算系統環境或組態一起操作。可適合與電腦系統/伺服器12一起使用之熟知運算系統、環境及/或組態之實例包括(但不限於)：個人電腦(PC)系統、伺服器電腦系統、精簡型用戶端、複雜型用戶端、手持型或膝上型電腦裝置、多處理器系統、基於微處理器之系統、機上盒、可程式化消費型電子器件、網路PC、小型電腦系統、大型電腦系統及包括以上系統或裝置中之任一者的分散式雲端運算環境及類似者。 可在正由電腦系統執行之電腦系統可執行指令(諸如，程式模組)之一般情境下描述電腦系統/伺服器12。通常，程式模組可包括執行特定任務或實施特定抽象資料類型之常式、程式、物件、組件、邏輯、資料結構等。電腦系統/伺服器12可實踐於許多運算環境中，包括(但不限於)分散式雲端運算環境，其中任務係由經由通信網路鏈接之遠端處理器件執行。在分散式雲端運算環境中，程式模組可位於包括記憶體儲存器件的本端及遠端電腦系統儲存媒體兩者中。 如圖1中所展示，以通用運算器件之形式展示電腦系統/伺服器12。電腦系統/伺服器12之組件可包括(但不限於)一或多個處理器或處理單元16、一系統記憶體28及一匯流排18，該匯流排將包括系統記憶體28之各種系統組件耦接至處理器16。 匯流排18表示任何若干類型之匯流排結構中之一或多者，包括記憶體匯流排或記憶體控制器、周邊匯流排、加速圖形埠及處理器或使用多種匯流排架構中之任一者之本端匯流排。以實例說明而非限制，此等架構包括工業標準架構(ISA)匯流排、微通道架構(MCA)匯流排、增強型ISA (EISA)匯流排、視訊電子標準協會(VESA)本端匯流排及周邊組件互連(PCI)匯流排。 電腦系統/伺服器12通常包括多種電腦系統可讀媒體。此等媒體可為可由電腦系統/伺服器12存取之任何可用媒體，且其包括揮發性及非揮發性媒體、抽取式及非抽取式媒體。 系統記憶體28可包括呈揮發性記憶體之形式的電腦系統可讀媒體，諸如，隨機存取記憶體(RAM) 30及/或快取記憶體32。電腦系統/伺服器12可進一步包括其他抽取式/非抽取式、揮發性/非揮發性電腦系統儲存媒體。僅藉由實例，可提供儲存系統34以用於自非抽取式、非揮發性磁性媒體(未圖示且通常稱為「硬碟機」)讀取且寫入至該磁性媒體。儘管未展示，但可提供用於自抽取式、非揮發性磁碟(例如，「軟碟」)讀取及寫入至抽取式、非揮發性磁碟之磁碟機，及用於自抽取式、非揮發性光碟(諸如，CD-ROM、DVD-ROM或其他光學媒體)讀取及寫入至抽取式、非揮發性光碟之光碟機。在此等情況下，每一者可由一或多個資料媒體介面連接至匯流排18。如以下將進一步描繪及描述，記憶體28可包括具有經組態以進行本發明之實施例之功能的一組(例如，至少一個)程式模組之至少一個程式產品。 以實例說明而非限制，具有一組(至少一個)程式模組42之程式/公用程式40以及作業系統17、一或多個應用程式、其他程式模組及程式資料可儲存於記憶體28中。作業系統、一或多個應用程式、其他程式模組及程式資料或其某一組合中之每一者可包括網路連接環境之實施。程式模組42可通常執行如本文所描述的本發明之一或多個實施例之功能及/或方法。 電腦系統/伺服器12亦可與以下各者通信：一或多個外部器件14，諸如，鍵盤、指標器件、顯示器24等；使使用者能夠與電腦系統/伺服器12互動之一或多個器件；及/或使電腦系統/伺服器12能夠與一或多個其他運算器件通信之任何器件(例如，網路卡、數據機等)。此通信可經由輸入/輸出(I/O)介面22發生。仍然，電腦系統/伺服器12可經由網路配接器20與諸如區域網路(LAN)、一般廣域網路(WAN)及/或公用網絡(例如，網際網路)之一或多個網路通信。如所描繪，網路配接器20經由匯流排18與電腦系統/伺服器12之其他組件通信。應理解，雖未展示，但其他硬體及/或軟體組件可與電腦系統/伺服器12一起使用。實例包括(但不限於)：微碼、器件驅動器、冗餘處理單元、外部磁碟機陣列、RAID系統、磁帶機及資料存檔儲存系統等。 作為實例，處理單元16可包括用以執行指令之多個功能組件。此等功能組件可包括(例如)提取待被執行之指令之指令提取組件；解碼提取之指令之指令解碼單元；執行經解碼指令之指令執行組件；必要時存取記憶體以用於指令執行之記憶體存取組件；及提供經執行指令之結果之寫回組件。根據本發明之一態樣，此等組件中之一或多者可用以實施與關於經識別為持有的對應於儲存器運算元請求之一快取行之典型記憶體管理協定之偏離，及恢復關於經識別為釋放的對應於儲存器運算元請求之一快取行之典型記憶體管理協定，如以下進一步描述。 在一個實施例中，處理單元16亦包括待由該等功能組件中之一或多者使用的一或多個暫存器。 參看圖2描述併有及使用本發明之一或多個態樣的運算環境之另一實例。在一個實例中，運算環境可再次基於上文提及之由紐約阿蒙克市之International Business Machines Corporation提供之z/Architecture。在另一實例中，運算環境可基於上文提及之由紐約阿蒙克市之International Business Machines Corporation提供之功率架構。運算環境亦可基於其他架構，包括(但不限於)因特爾64及IA-32架構。亦存在其他實例。 參考圖2，在一個實例中，運算環境200包括耦接至一或多個較高層級快取205之至少一個處理單元(PU)，諸如，中央處理單元(CPU)。中央處理單元16包括(例如)一或多個執行單元201以請求及消耗資料。執行單元201耦接至一裝載/儲存單元(LSU) 202，其包括一裝載/儲存佇列(LSQ) 203。裝載/儲存單元202發出擷取預取之資料或使該資料自記憶體子系統或較高層級快取提取之記憶體存取操作(裝載及儲存)。LSU 202可經由(例如)轉譯機構(諸如，轉譯後援緩衝器(TLB)或有效至實位址轉譯表(ERAT))耦接至本端(或私用)快取204。 處理單元16耦接至一記憶體階層且與其通信，該記憶體階層包括(例如)：本端(或私用)快取204，其可包括一L1資料快取；一或多個較高層級快取205，其可包括單一二層(L2)快取或多個其他依序編號之較高層級，例如，L3、L4；一記憶體215；及一相關聯之記憶體控制器210，其控制對記憶體215之存取。本端快取204充當用於經預取之資料(及/或資料串流)之預取緩衝器。本端快取204具有對應的負載錯過佇列(LMQ)，快取利用其保存關於進行中的預取請求之資訊。 另外，在一個實施例中，本端快取204可具有相關聯之快取目錄，其可實施為快取之部分或維持與快取之分開。快取目錄可針對本端快取中之每一快取行包括一標籤。該標籤提供關於快取行之資訊，包括快取行中的資料之實或絕對位址之至少部分，以及狀態資訊，諸如，該資料是獨佔式地持有還是共用，等；資料之使用，諸如，其最近使用、最近不太使用或最近使用與最近不太使用之間的某處，等；及/或其他狀態資訊。該標籤亦可包括關於快取行中之資料的額外資訊。每一快取層級可具有相關聯之快取目錄，或為其自身目錄，或為共用目錄。 除了實例記憶體階層之外，運算環境200亦可包括自處理單元16之角度看來形成記憶體階層之部分的額外儲存器件。該儲存器件可為一或多個電子儲存媒體，諸如，軟碟、硬碟機、CD-ROM或DVD。CPU 102藉由各種機制(作為實例，包括經由匯流排及/或直接通道)與記憶體階層內的以上器件中之每一者通信。 匯流排可表示若干類型之匯流排結構中之任何種中的一或多者，包括記憶體匯流排或記憶體控制器、周邊匯流排、加速圖形埠及使用多種匯流排架構中之任一者之處理器或本端匯流排。以實例說明而非限制，此等架構包括行業標準架構(ISA)匯流排、視訊電子器件標準協會(VESA)局部匯流排及外圍組件互連(PCI)匯流排。 在另一實施例中，本文中揭示之處理可在多處理器環境中使用，諸如，以下參看圖3描述之環境。在一個實例中，多處理器環境300包括多個核心302a……302n。每一核心包括至少一個硬體執行緒或處理單元304a、304n，其包括本端(或私用)快取，諸如，L1快取306a、306n。每一核心302a、302n耦接至零或多個較高層級私用快取(例如，L2快取)。另外，多處理器環境300包括零或多個共用快取310，諸如，L3及/或L4快取，其在核心之間共用，且更特定言之，在處理單元間共用。亦可存在其他拓樸。 多處理器環境(或處理單元之一子集)中之每一處理單元亦可包括待用以查詢快取(若可用，包括共用快取中之一或多者)中之一或多者的一查詢功能，以獲得快取駐留狀態及/或選定資料之其他資訊。 如所指出，根據本發明之一或多個態樣，本文中提供一種用於增強運算環境內之處理之設備。如圖4中所說明，該設備可包括判定至由運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有400之能力。此外，該設備可包括確定用於處理儲存器運算元請求的私用快取中之對應的快取行之狀態是否經獨佔擁有410。基於判定該儲存器運算元請求經指明持有，且用於處理儲存器運算元請求的私用快取中之對應的快取行之狀態經獨佔擁有，該設備包括在完成儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之對應的快取行。該繼續持有可包括起始一計數器以有助於在一所要的間隔內之該繼續持有。 在一或多個實施中，起始該計數器可包括起始用於在完成儲存器運算元請求之處理後繼續獨佔地持有該私用快取中之對應的快取行之一設定間隔，及在達到設定間隔後，中斷私用快取中之對應的快取行之該獨佔持有。在一或多個實施例中，設定間隔之長度可取決於儲存器運算元請求之存取類型。舉例而言，存取類型可為提取型、儲存型或更新型存取。在某些實施例中，設定間隔之長度對於儲存型存取或更新型存取可比對於提取型存取大。藉由實例，設定間隔可為基於時間之間隔或基於循環之間隔，及在計數器降序計數(或升序計數)至設定計數間隔後，可釋放對應的快取行之繼續持有。 在一或多個實施中，該設備可包括判定儲存器運算元請求之一存取類型，及基於判定該存取類型為提取型存取，可基於計數器達到設定計數間隔釋放私用快取中之對應的快取行之獨佔持有。 在一或多個實施例中，該設備可判定儲存器運算元請求之存取類型，且基於該存取類型為儲存型或更新型，進一步判定後續運算元請求是否經指明針對對應的快取行釋放。基於後續儲存器運算元請求經指明釋放，中斷對私用快取中之對應的快取行之獨佔持有。此外，起始該計數器可包括在完成儲存器運算元請求之處理後起始用於私用快取中之對應的快取行之繼續獨佔持有之設定間隔，及在後續儲存器運算元請求經指明釋放或計數器達到設定計數間隔中之最早者後，中斷對應的快取行之持有。 在一或多個實施例中，在完成儲存器運算元請求之處理後繼續獨佔地持有私用快取中之對應的快取行期間，拒絕用於私用快取中之對應的快取行之任何快取失效命令(例如，來自運算環境之系統控制)。 圖5A及圖5B描繪根據本發明之一或多個態樣的過程流程之更詳細實施例。首先參看圖5A，處理單元可提取指令500，且解碼該指令以判定(例如)運算元有關信號、執行單元(LSU、FXU等)、「持有」指明、「釋放」指明等505。如所指出，提供持有指明及釋放指明之能力可在指令集架構(ISA)中實施，其一實例在以下參看圖6A至圖7描述。 將該指令排入佇列供執行510，且處理單元判定該指令是否準備發出515。若「否」，則指令保持在佇列中510。否則，將該指令發出至執行單元。在此實例中，假定該指令包括儲存器運算元請求或存取且經發出至裝載儲存單元(LSU) 501 (圖5B)供處理。 參看圖5B，LSU 501判定儲存器運算元位址530，且向全部儲存階層(包括處理單元之私用快取，諸如，L1快取)請求儲存器運算元存取535。 在描繪之實施中，LSU 501判定該儲存器運算元請求是否經指明為持有540。若「否」，則在處理儲存器運算元請求過程 中使用標準記憶體管理協定595。若「是」，則LSU 501判定儲存存取之類型545。在描繪之實例中，關注的儲存存取之類型可涉及提取型存取，或替代地，與儲存器運算元請求相關聯之儲存型存取或更新型存取。 假定存在提取型存取，則在請求完成處理後，處理判定私用快取行之狀態550。該狀態為唯讀(RO)或獨佔式(EX)。若唯讀，則LSU 501繼續標準記憶體管理協定595。然而，若私用快取中之對應的快取行保持為獨佔式(EX)，則起始一計數器以有助於在所要的(或設定)間隔內對快取行之持有。詳言之，在一或多個實施中，一計時器可開始計時週期T1 555。注意，在一或多個其他實施例中，可使用基於循環之間隔，而非基於時間之間隔。 LSU 501判定時間週期T1是否已期滿560，且若「否」，則繼續獨佔地持有私用快取中之對應的快取行，例如，藉由拒絕來自與特定私用快取行相關聯之系統控制(SC)的任何快取失效(XI)命令565。一旦計時週期或間隔已期滿，則處理返回至標準記憶體管理協定595。注意，在擴展之持有間隔期間，儲存器運算元請求之處理可能已完成，但請求與之相關聯的指令之處理可能尚未完成，且因此，揭示之設備給該程式提供繼續比另外將習知地執行長的對快取行之持有之選項。藉由特定實例，在指令為裝載及測試指令之情況下，此處理可為有利的，如下文所論述。 返回至查詢545，在儲存存取之類型為儲存型或更新型存取之情況下，接著在請求完成處理後，處理判定私用快取行之狀態570。若唯讀(RO)，則處理返回至標準記憶體協定595。若獨佔式(EX)，則起始計數器以有助於在所要的間隔內繼續獨佔地持有私用快取中之對應的快取行。在基於時間之間隔實例中，此可涉及開始T2計時週期或間隔575。注意，在一或多個實施例中，計時週期T2可顯著大於計時週期T1。亦注意，在一或多個其他實施例中，可使用基於循環之間隔，而非基於時間之間隔。 LSU 501接下來判定計時週期T2是否已期滿580，且若「是」，則返回至標準記憶體管理協定595，釋放對應的快取行之持有。若計時週期T2尚未期滿，則處理判定對於對應的(例如，L1)快取行，指明釋放之後續儲存器運算元請求是否已完成585。若「是」，則處理返回至標準記憶體管理協定595。若「否」，則LSU 501拒絕來自與特定私用(例如，L1)快取行相關聯之系統控制的任何快取失效(XI)命令590，且返回至判定計時週期T2是否已期滿580。 根據本發明之一或多個實施例可使用的一指令格式之一個實施例在以下參看圖6A至圖7描述。在圖6A中，將一指令格式描繪稱為下一個指令存取意圖(NIAI)指令。此指令格式可包括作業碼欄位601，其指示此為下一個指令存取意圖指令。另外，可提供保留欄位602，其在一或多個實施例中可含有零。該指令格式亦可包括欄位或運算元，諸如，存取意圖控制欄位603 (I1 )，及另一存取意圖控制欄位604 (I2 )。 對於此指令格式，術語主要存取運算元意謂指令之最低編號之儲存器運算元。類似地，術語次要存取運算元意謂指令之下一個最低編號之儲存器運算元。此等術語不具有與術語第一運算元及第二運算元相同之意義，即使可存在某一相關性。 受制於I1 603及I2 604欄位中之控制，對CPU傳訊針對下一個連續指令之主要存取及次要存取運算元中之任一者或兩者之未來存取意圖。下一個連續指令可為在NIAI指令後擷取及執行之指令。I1 603欄位可含有對CPU傳訊針對下一個連續指令之主要存取運算元之存取意圖之一程式碼。I2 604欄位可含有對CPU傳訊針對下一個連續指令之次要存取運算元之存取意圖之一程式碼。當下一個連續指令僅具有單個儲存器運算元時，可省略I2 604欄位。 指令格式之一個實施例可包括單一存取意圖欄位。指令格式之另一實施例可包括兩個存取意圖欄位。指令格式之另一實施例可包括多個存取意圖欄位。指令格式之再一實施例可包括含有指定後續接下來連續指令之數目之一值的一欄位或運算元。存取意圖控制欄位I1 603及I2 604可具有諸如圖6B中描繪之格式610，其中I1 603及I2 604欄位之位元的設定數目含有一不帶正負號整數，其用作對CPU傳訊針對下一個連續指令之對應的運算元之存取意圖之一程式碼。 根據本發明之一或多個態樣，可提供用於(例如)下一個指令存取意圖指令之新存取意圖程式碼以允許程式及處理單元經由儲存階層擴展與運算元參考之儲存位置相關聯的一快取行之持有(若獨佔地獲得)。與典型或習知儲存器運算元協定比較，該持有可為任一擴展的間隔，諸如，所要的時間週期。以此方式，使用共用儲存資源之程式具備在潛在地失去對至運算環境中之另一處理單元之共用儲存資源之控制前獲得針對進一步進展之額外時間的能力，其中多個處理單元共用一儲存區域。另外，若存取意圖控制欄位含有一不同設定值(指示釋放)，則處理單元可終止擴展之時間週期，其中貫穿儲存階層獨佔地持有該快取行(亦即，其中擴展之時間週期由一對先前指令起始，該一對先前指令包括具有經指明為持有之一程式碼的下一個指令存取意圖)。在此情況下，意圖為轉交共用儲存資源之控制以用於其他處理單元利用。僅藉由特定實例，用於一持有值之存取意圖控制欄位可為(例如)值8，其中下一個連續指令之對應的運算元參考係針對多處理環境中之一共同儲存區域。另外，用於一釋放值之存取意圖控制欄位可為(例如)值7，其中下一個連續指令之對應的運算元參考係針對多處理環境中之一共同儲存區域。 如所指出，藉由使用控制欄位中之持有及釋放值，有可能減輕儲存子系統中之不必要的操作。指明為「持有」之一存取意圖控制欄位可用於提取型、儲存型或更新型之運算元參考。作為使用存取意圖持有值之結果可獨佔地持有一快取行之擴展間隔對於儲存型及更新型運算元可比對於提取型運算元顯著長。當該程式使用具有一對應的儲存型或更新型運算元之一存取意圖值「持有」(對該處理單元傳訊持有一特定快取行)且快取行經成功地更新時，該程式可稍後藉由使用指定存取意圖「釋放」值(具有參考同一特定快取行之對應的儲存型或更新型運算元)之後續下一個指令存取意圖指令來明確地終止獨佔持有。 在該程式使用具有一對應的提取型運算元之一存取意圖持有值之情況下，對該處理單元傳訊獨佔地持有該特定快取行，該處理單元判定何時終止該持有，而不用來自程式之任何進一步指示，如本文中所解釋。 當該程式使用具有有條件地更新該儲存位置之一對應的運算元參考之一存取意圖持有值且不滿足限定儲存更新之該條件時，在擴展之時間週期內，貫穿儲存階層，處理單元不獨佔地持有對應的快取行。比較及調換指令為有條件地更新一儲存位置的儲存器運算元參考之一實例。注意，對應於一存取意圖釋放值之運算元應為儲存型或更新型運算元。另外，存取意圖持有或釋放值可供主要存取運算元使用，如由I1 欄位指定。 以下描述當使用旗語輔助(或鎖輔助)時使用具有存取意圖持有及釋放值之下一個指令存取意圖指令之一特定實例。有利地，減小用於使用此等存取意圖值之一共用儲存區域之多處理組態中的多個CPU間之競爭。 在以上材料中，提供藉由使用下一個指令存取意圖(NIAI)指令中之存取意圖持有及釋放值擴增由鎖定及解鎖功能組成之程式之一實例。該實例演示程式內可使用下一個指令存取意圖指令之位置，且解釋益處。以上實例包括若干假定。 舉例而言，符號位址LOCKADDR為含有鎖字的用於資源之標頭之儲存位置。當鎖為零時，鎖及資源可用。該鎖為非零時，鎖及資源不可用，其中LOCKADDR為由多個CPU頻繁地參考之儲存位置。 另外，通用寄存器5含有用作鎖值之非零值(諸如，CPU ID)。 注意，在以上實例中的NIAI指令之使用導致：避免對至在CPU之本端快取層級外部之儲存階層的LT指令之運算元參考之推測性查詢，藉此消除貫穿儲存子系統之不必要查詢；若鎖可用，若獨佔地獲得，由CPU之本端快取獨佔地持有對應於LT指令之運算元參考的該快取行，時間足夠長以設定鎖。注意，由於NIAI持有對應於提取型運算元參考，因此不需要後續NIAI釋放。 關於與比較及調換指令相關聯的NIAI指令之使用，注意：在對應的快取行尚未已經獨佔地獲得之情況下，避免了對至在CPU之本端快取層級外部之儲存階層的CS指令之運算元參考之推測性查詢，藉此消除貫穿儲存子系統之不必要查詢；目標為在相對長的擴展時間週期內在CPU之本端快取中獨佔地持有該快取行(對應於CS之指令之運算元參考)，以便在標註為LOCKACQUIRED與LOCKRELEASE之程式之間執行許多指令；當CS指令之所得條件程式碼為0時，更新儲存位置LOCKADDR，且CPU嘗試在擴展之時間週期內獨佔地持有對應於LOCKADDR之快取行，且預期該程式將使用對應於LOCKADDR之後續NIAI釋放來終止快取行之擴展持有；且當CS指令之所得條件程式碼為1時，不修改在位置LOCKADDR處的儲存之內容，且CPU在擴展之時間週期內不持有對應於LOCKADDR之快取行，且不需要對應於LOCKADDR之後續NIAI釋放。 關於與MVHI指令相關聯的NIAI指令之使用，注意：在對應的快取行不再獨佔地持有之情況下，避免了對至在CPU之本端快取外部之儲存階層的MVHI指令之運算元參考之推測性查詢，藉此消除貫穿儲存子系統之不必要查詢；且終止CPU嘗試獨佔地持有對應於LOCKADDR之快取行的擴展之時間週期。 注意，在第一BRNZ指令與LOCKAVAIL程式標籤之間，可將一或多個指令添加至程式，而不損害使用與LT指令相關聯之NIAI指令之意欲益處，前提條件為：僅添加少數指令；且該等添加之指令中無一者遇到CPU快取遺漏。 另外，在一或多個特定實施例中，一旦CPU針對一對應的儲存型或更新型運算元實踐持有快取行之請求，則直至在結束初始請求後，方可實踐針對一對應的儲存型或更新型運算元之後續NIAI持有請求。然而，CPU可實踐針對一對應的提取型運算元持有快取行之請求。在一或多個實施例中，在任何給定時間，處理單元或CPU可正實踐針對對應的運算元(諸如，對應的提取型運算元)持有快取行之許多請求。對於有條件地更新運算元位置之一對應的儲存型或更新型運算元，若不更新快取行，則不需要實踐持有該快取行之請求。更新包括當儲存之值與初始值相同時。比較及調換指令為有條件地更新儲存位置的儲存器運算元參考之一實例。 在具有一對應的提取型運算元之NIAI持有後，不需要用於同一快取行之後續NIAI釋放。作為針對同一快取行嘗試NIAI釋放之結果，將不終止自具有一對應的提取型運算元之NIAI持有產生的持有快取行之擴展之時間週期。另外，在具有有條件地更新運算元位置且不更新快取行之一對應的儲存型或更新型運算元之NIAI持有後，不必需要用於同一快取行之後續NIAI釋放。 參看圖7描述根據一實施例的一流程圖之一個實施例。如所展示，在一或多個實施中，CPU獲得指示存取意圖之一存取意圖指令700。存取意圖可與下一個連續指令之運算元相關聯。存取意圖亦可指示由在下一個連續指令後之指令使用該運算元。CPU接著執行存取意圖指令710。在一個實施例中，處理單元可藉由將存取意圖內部儲存(例如)於內部記憶體或內部控制暫存器中來記住存取意圖。CPU獲得下一個依續指令720。執行該下一個依續指令，且作為執行之部分，基於存取意圖指令之存取意圖控制處理單元行為730。 在一或多個實施例中，本文中描述處理單元行為控制以在完成儲存器運算元請求之處理後選擇性繼續獨佔地持有私用快取中之對應的快取行，其中儲存器運算元請求經指明持有，且用於處理儲存器運算元請求的私用快取中之對應的快取行由處理單元獨佔地擁有。如所指出，該繼續持有可包括起始一計數器以有助於在一所要的間隔內之持有。另外，基於存取類型為儲存型或更新型，可針對對應的快取行指明一後續儲存器運算元請求釋放，以便中斷獨佔地持有私用快取中之對應的快取行。如上所指出，在一或多個實施中，可利用存取意圖指令之控制欄位中之一或多者中的指明之存取意圖程式碼來實現將儲存器運算元請求識別為「持有」或「釋放」。 換言之，當成功地處理指明持有之一儲存器運算元時，本文中描述的設備之主要結果係用於處理單元拒絕來自系統控制的與由處理單元獨佔地持有之一特定快取行相關聯之快取失效命令。拒絕此等命令之副產物為，由處理單元貫穿儲存階層獨佔地持有對應的快取行之時間比典型協定將准許之時間長。當擴展之持有間隔期滿時，處理單元仍然持有該快取行，但在設定間隔期滿後，處理單元恢復典型儲存階層協定。在此情況下，在接收到來自系統控制之快取失效(XI)命令後，處理單元將釋放來自快取之行，且在實踐彼快取失效後，處理單元將不再持有該快取行。 參看圖8A及圖8B，根據本發明之一或多個態樣，有助於在運算環境內處理(800)包括：判定至由一運算環境之多個處理單元共用之一共同儲存位置的一儲存器運算元請求是否經指明持有；確定用於處理儲存器運算元請求之私用快取中之對應的快取行之狀態是否由處理單元獨佔擁有；及基於判定儲存器運算元請求經指明持有，且用於處理儲存器運算元請求之私用快取中之對應的快取行之狀態經獨佔擁有，在完成儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之對應的快取行。繼續持有包括起始一計數器以有助於在所要的間隔內繼續持有。 在一或多個實施中，起始該計數器可包括起始用於在完成儲存器運算元請求之處理後繼續獨佔地持有該私用快取中之對應的快取行之一設定間隔，及在該計數器達到設定間隔後，中斷私用快取中之對應的快取行之該獨佔持有(805)。在一或多個實施例中，設定間隔之長度可取決於該儲存器運算元請求之一存取類型，其中該存取類型可為提取型、儲存型或更新型存取(810)。在某些實施例中，設定間隔之長度對於儲存型及更新型存取可比對於提取型存取大(815)。另外，該間隔可為基於時間之間隔或基於循環之間隔(820)。 在一或多個實施例中，處理可包括判定儲存器運算元請求之存取類型，及基於判定該存取類型為提取型存取，基於計數器達到設定間隔中斷私用快取中之對應的快取行之獨佔持有(825)。 在一或多個實施例中，該處理包括判定儲存器運算元請求之存取類型，及基於該存取類型為儲存型或更新型存取，判定針對對應的快取行，一後續儲存器運算元請求是否經指明釋放，及基於該後續儲存器運算元請求經指明釋放，中斷私用快取中之對應的快取行之獨佔持有(830)。在一或多個實施例中，該起始可包括在完成儲存器運算元請求之處理後起始用於私用快取中之對應的快取行之繼續獨佔持有之設定間隔，及在計數器達到設定間隔或接收到針對對應的快取行指明釋放之後續儲存器運算元請求中之較早者發生後，中斷該對應的快取行之獨佔持有(835)。 在完成儲存器運算元請求之處理後繼續獨佔地持有私用快取中之對應的快取行期間，拒絕用於私用快取中之對應的快取行之任何快取失效命令(840)。 參看圖9A描述併有及使用一或多個態樣的運算環境之另一實施例。在此實例中，運算環境900包括(例如)原生中央處理單元(CPU) 902、記憶體904及一或多個輸入/輸出器件及/或介面906，前述各者經由(例如)一或多個匯流排908及/或其他連接件而相互耦接。作為實例，運算環境900可包括：由紐約阿蒙克市之International Business Machines Corporation提供之PowerPC處理器或pSeries伺服器；由加州帕洛阿爾托之惠普公司提供的具有Intel Itanium II處理器之HP Superdome；及/或基於由International Business Machines Corporation、惠普公司、因特爾公司、甲骨文公司或其他公司提供之架構的其他機器。 原生中央處理單元902包括一或多個原生暫存器910，諸如，在環境內之處理期間使用的一或多個通用暫存器及/或一或多個專用暫存器。此等暫存器包括表示環境在任何特定時間點之狀態的資訊。 此外，原生中央處理單元902執行儲存於記憶體904中之指令及程式碼。在一個特定實例中，中央處理單元執行儲存於記憶體904中之仿真器程式碼912。此程式碼使在一個架構中組態之運算環境能夠仿真另一架構。舉例而言，仿真器程式碼912允許基於不同於z/Architecture之架構之機器(諸如，PowerPC處理器、pSeries伺服器、HP Superdome伺服器或其他者)仿真z/Architecture且執行基於z/Architecture開發之軟體及指令。 參看圖9B描述與仿真器程式碼912有關之另外細節。共同地參看圖9A及圖9B，儲存於記憶體904中之客體指令950包括經開發以在不同於原生CPU 902之架構的架構中執行之軟體指令(例如，與機器指令相關)。舉例而言，客體指令950可已經設計以在z/Architecture處理器上執行，但取而代之，正在可為(例如)Intel Itanium II處理器之原生CPU 902上仿真。在一個實例中，仿真器程式碼912包括指令提取常式952，以自記憶體904獲得一或多個客體指令950，且視情況提供對所獲得指令之本端緩衝。其亦包括指令轉譯常式954以判定已經獲得的客體指令之類型及將客體指令轉譯成一或多個對應的原生指令956。此轉譯包括(例如)識別待由客體指令執行之功能及挑選原生指令執行彼功能。 另外，仿真器程式碼912包括仿真控制常式960以使原生指令被執行。仿真控制常式960可使原生CPU 902執行仿真一或多個先前所獲得之客體指令之原生指令的常式，且在此執行結束時，將控制返回至指令擷取常式以仿真下一客體指令或客體指令群組之獲得。原生指令956之執行可包括將資料自記憶體904載入至暫存器中；將資料自暫存器儲存回至記憶體；或執行某一類型之算術或邏輯運算，如由轉譯常式判定。 每一常式(例如)實施於軟體中，該軟體儲存於記憶體中且由原生中央處理單元902執行。在其他實例中，一或多個常式或操作實施於韌體、硬體、軟體或其某一組合中。所仿真處理器之暫存器可使用原生CPU之暫存器910或藉由使用記憶體904中之位置來仿真。在實施例中，客體指令950、原生指令956及仿真器程式碼912可駐留於同一記憶體中或可分佈於不同記憶體器件當中。 如本文中所使用，韌體包括(例如)處理器之微碼、毫碼(millicode)及/或巨集碼。該術語包括(例如)用於實施較高層級機器程式碼之硬體層級指令及/或資料結構。在一個實施例中，韌體可包括(例如)專屬程式碼，其通常作為包括受信任軟體或特定針對基礎硬體之微碼之微碼遞送，且控制對系統硬體之作業系統存取。 經獲得、轉譯及執行之客體指令950為(例如)本文中描述的指令中之一或多者。將具有一種架構(例如，z/Architecture)之指令自記憶體提取、轉譯及表示為另一架構(例如，PowerPC、pSeries、Intel等)之原生指令956之序列。接著可執行此等原生指令。 儘管提供各種實例，但在不脫離所主張態樣之精神的情況下，變化係可能的。舉例而言，包括於暫存器中之值及/或由指令使用之欄位在其他實施例中可在諸如記憶體位置等之其他位置中。許多其他變化係可能的。 一或多個態樣可關於雲端運算。 事先應理解，儘管本發明包括關於雲端運算之詳細描述，但本文中所敍述之教示之實施不限於雲端運算環境。相反，本發明之實施例能夠結合現在已知或日後開發之任何其他類型之運算環境來實施。 雲端運算為用於實現對可組態運算資源(例如，網路、網路頻寬、伺服器、處理、記憶體、儲存器、應用程式、虛擬機及服務)之共用集區的方便、按需網路存取之服務遞送之模型，該等可組態運算資源可按最小管理精力或與服務之提供者之互動來迅速地佈建及釋放。此雲端模型可包括至少五個特性、至少三個服務模型及至少四個部署模型。 特性如下： 按需自助服務：雲端消費者可按需要自動地單向佈建運算能力(諸如，伺服器時間及網路儲存)，而無需與服務之提供者之人為互動。 寬帶網路存取：可經由網路獲得能力及經由標準機制存取能力，該等標準機制藉由異質精簡型或複雜型用戶端平台(例如，行動電話、膝上型電腦及PDA)促進使用。 資源集用：提供者之運算資源經集用以使用多租戶模型為多個消費者服務，其中根據需求動態指派及重新指派不同實體及虛擬資源。存在位置獨立性之意義，此係因為消費者通常不具有對所提供之資源之確切位置的控制或瞭解，但可能能夠按較高抽象層級(例如，國家、州或資料中心)指定位置。 迅速彈性：可迅速地且彈性地佈建能力(在一些狀況下，自動地)以快速地向外延展，且可迅速地釋放能力以快速地向內延展。在消費者看來，可用於佈建之能力常常看起來為無限的且可在任何時間以任何數量來購買。 所量測服務：雲端系統藉由在適於服務類型(例如，儲存、處理、頻寬及作用中使用者帳戶)之某一抽象層級下充分利用計量能力而自動控制及最佳化資源使用。可監視、控制及報告資源使用，從而為所利用之服務之提供者及消費者兩者提供透明度。 服務模型如下： 軟體即服務(SaaS)：提供給消費者之能力係使用在雲端基礎架構上執行之提供者之應用程式。可經由諸如網頁瀏覽器(例如，基於網路之電子郵件)之精簡型用戶端介面自各種用戶端器件存取應用程式。消費者並不管理或控制包括網路、伺服器、作業系統、儲存器或甚至個別應用程式能力之基礎雲端基礎架構，其中可能的例外狀況為有限的使用者特定應用程式組態設定。 平台即服務(PaaS)：提供給消費者之能力係將使用由提供者所支援之程式設計語言及工具建立的消費者建立或獲取之應用程式部署至雲端基礎架構上。消費者並不管理或控制包括網路、伺服器、作業系統或儲存器之基礎雲端基礎架構，但具有對所部署之應用程式及可能的代管環境組態之應用程式的控制。 基礎架構即服務(IaaS)：提供給消費者之能力係佈建處理、儲存、網絡及其他基礎運算資源，其中消費者能夠部署及執行可包括作業系統及應用程式之任意軟體。消費者並不管理或控制基礎雲端基礎架構，但具有對作業系統、儲存器、所部署應用程式之控制，及可能的對選擇網路連接組件(例如，主機防火牆)之有限控制。 部署模型如下： 私用雲端：僅針對組織操作雲端基礎架構。私用雲端可由組織或第三方來管理且可存在內部部署或外部部署。 社群雲端：該雲端基礎架構由若干組織共用且支援已分擔問題(例如，任務、安全要求、原則及合規性考量)之特定社群。該雲端可由組織或第三方來管理且可存在於內部部署或外部部署。 公用雲端：該雲端基礎架構可用於公眾或大型工業集團且為出售雲端服務之組織所擁有。 混合雲端：該雲端基礎架構為兩個或多於兩個雲端(私用、社群或公用)之組合物，該等雲端保持獨特實體，但藉由實現資料及應用程式攜帶性(例如，用於在雲端之間實現負載平衡之雲端爆裂)之標準化或專屬技術束縛在一起。 藉由聚焦於無狀態性、低耦合、模組化及語義互操作性對雲端運算環境進行服務定向。雲端運算之核心為包含互連節點之網路之基礎架構。一個此節點係圖1中所描繪之節點10。 運算節點10僅為合適的雲端運算節點之一個實例且並不意欲表明關於本文中所描述之本發明之實施例的使用或功能性之範疇的任何限制。無論如何，雲端運算節點10能夠按上文所闡述般來實施及/或執行上文所闡述之功能性中之任一者。 現參看圖10，描繪說明性雲端運算環境50。如所展示，雲端運算環境50包含一或多個運算節點10，雲端消費者所使用之本端運算裝置(諸如，個人數位助理(PDA)或蜂巢式電話54A、桌上型電腦54B、膝上型電腦54C及/或汽車電腦系統54N)可與該一或多個運算節點通信。節點10可彼此通信。可在一或多個網路(諸如，如上文所描述之私用、社群、公用或混合雲端或其組合)中將該等節點實體地或虛擬地分組(未圖示)。此允許雲端運算環境50提供基礎架構、平台及/或軟體作為服務，針對該等服務，雲端消費者不需要在本端運算器件上維持資源。應理解，圖7中所展示之運算器件54A至54N之類型意欲僅為說明性的，且運算節點10及雲端運算環境50可經由任何類型之網路及/或網路可定址連接(例如，使用網頁瀏覽器)與任何類型之電腦化器件通信。 現參看圖11，展示由雲端運算環境50 (圖10)所提供之功能抽象層之集合。事先應理解，圖11中所展示之組件、層及功能意欲僅為說明性的且本發明之實施例不限於此。如所描繪，提供以下層及對應功能。 硬體及軟體層60包括硬體及軟體組件。硬體組件之實例包括大型電腦61；基於RISC (精簡指令集電腦)架構之伺服器62；伺服器63；刀鋒伺服器64；儲存器件65；及網路及網路連接組件66。在一些實施例中，軟體組件包括網路應用伺服器軟體67及資料庫軟體68。 虛擬化層70提供抽象層，可自該抽象層提供虛擬實體之以下實例：虛擬伺服器71；虛擬儲存器72；虛擬網路73，包括虛擬私用網路；虛擬應用程式及作業系統74；及虛擬用戶端75。 在一個實例中，管理層80可提供下文所描述之功能。資源佈建81提供運算資源及用以執行雲端運算環境內之任務之其他資源的動態採購。當在雲端運算環境內利用資源時，計量及定價82提供成本追蹤，及對此等資源之消耗之帳務處理及***開立。在一個實例中，此等資源可包含應用程式軟體許可。安全性提供針對雲端消費者及任務之身分驗證，以及對資料及其他資源之保護。使用者入口網站83為消費者及系統管理者提供對雲端運算環境之存取。服務層級管理84提供雲端運算資源分配及管理，使得符合所需服務層級。服務層級協議(SLA)規劃及履行85提供雲端運算資源之預先配置及採購，針對雲端運算資源之未來要求係根據SLA來預期。 工作負載層90提供功能性之實例，可針對該功能性利用雲端運算環境。可自此層提供之工作負載及功能的實例包括：地圖測繪及導航91；軟體開發及生命週期管理92；虛擬教室教育遞送93；資料分析處理94；異動處理95；及指令處理96。 本發明可為在整合之任何可能技術詳細層級處的系統、方法及/或電腦程式產品。該電腦程式產品可包括一(或多個)電腦可讀儲存媒體，其上具有電腦可讀程式指令以使處理器進行本發明之態樣。 電腦可讀儲存媒體可為有形器件，其可保留及儲存指令以供指令執行器件使用。電腦可讀儲存媒體可為(例如但不限於)電子儲存器件、磁性儲存器件、光學儲存器件、電磁儲存器件、半導體儲存器件或前述各者之任何合適組合。電腦可讀儲存媒體之更具體實例之非窮盡性清單包括以下各者：攜帶型電腦磁片、硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可擦除可程式化唯讀記憶體(EPROM或快閃記憶體)、靜態隨機存取記憶體(SRAM)、攜帶型光碟唯讀記憶體(CD-ROM)、數位化通用光碟(DVD)、記憶卡、軟性磁碟、機械編碼器件(諸如，其上記錄有指令之凹槽中之打孔卡片或凸起結構)及前述各者之任何合適組合。如本文所使用，不應將電腦可讀儲存媒體本身解釋為暫時性信號，諸如，無線電波或其他自由傳播之電磁波、經由波導或其他傳輸媒體傳播之電磁波(例如，經由光纜傳遞之光脈衝)，或經由電線傳輸之電信號。 本文中所描述之電腦可讀程式指令可自電腦可讀儲存媒體下載至各別運算/處理器件或經由網路(例如，網際網路、區域網路、廣域網路及/或無線網路)下載至外部電腦或外部儲存器件。網路可包含銅傳輸電纜、光傳輸光纖、無線傳輸、路由器、防火牆、交換器、閘道器電腦及/或邊緣伺服器。每一運算/處理器件中之網路配接卡或網路介面自網路接收電腦可讀程式指令且轉遞電腦可讀程式指令以用於儲存於各別運算/處理器件內之電腦可讀儲存媒體中。 用於進行本發明之操作之電腦可讀程式指令可為以一或多種程式設計語言之任何組合撰寫之組譯器指令、指令集架構(ISA)指令、機器指令、機器相關指令、微碼、韌體指令、狀態設定資料、用於積體電路系統之組態資料，或原始程式碼或物件碼(object code)，該一或多種程式設計語言包括諸如Smalltalk、C++或類似者之物件導向式程式設計語言，及諸如「C」程式設計語言或類似程式設計語言之程序性程式設計語言。電腦可讀程式指令可全部在使用者之電腦上執行，作為單獨套裝軟體部分在使用者之電腦上執行，部分在使用者之電腦上且部分在遠端電腦上執行或全部在遠端電腦或伺服器上執行。在後種情形中，遠端電腦可經由任一類型之網路(包括區域網路(LAN)或廣域網路(WAN))連接至用戶之電腦，或可進行至外部電腦之連接(例如，經由使用網際網路服務提供者之網際網路)。在一些實施例中，電子電路(包括例如可程式化邏輯電路、場可程式化閘陣列(FPGA)或可程式化邏輯陣列(PLA))可藉由利用電腦可讀程式指令之狀態資訊來個人化電子電路而執行電腦可讀程式指令，以便執行本發明之態樣。 本文參考根據本發明之實施例之方法、裝置(系統)及電腦程式產品之流程圖說明及/或方塊圖描述本發明之態樣。應理解，可藉由電腦可讀程式指令實施流程圖說明及/或方塊圖中之每一區塊，及流程圖說明及/或方塊圖中的區塊之組合。 可將此等電腦可讀程式指令提供至通用電腦、專用電腦或其他可程式化資料處理裝置之處理器以產生機器，使得經由該電腦或其他可程式化資料處理裝置之處理器執行之指令建立用於實施該一或多個流程圖及/或方塊圖區塊中所指定之功能/動作之方式。亦可將此等電腦可讀程式指令儲存於電腦可讀儲存媒體中，該等指令其可指導電腦、可程式化資料處理裝置及/或其他器件以特定方式起作用，使得其中儲存有指令之電腦可讀儲存媒體包含製品，該製品包括實施在該一或多個流程圖及/或方塊圖區塊中指定之功能/動作之態樣的指令。 電腦可讀程式指令亦可載入至電腦、其他可程式資料處理裝置或其他器件上，以使一系列操作步驟在該電腦、其他可程式化裝置或其他器件上執行以產生電腦實施之處理程序，使得在該電腦、其他可程式化裝置或其他裝器件上執行之指令實施該或該等一或多個流程圖及/或方塊圖區塊中所指定之功能/動作。 諸圖中之流程圖及方塊圖說明根據本發明之各種實施例之系統、方法及電腦程式產品之可能實施之架構、功能性及操作。就此而言，流程圖或方塊圖中之每一區塊可表示指令之模組、片段或部分，其包含用於實施所指定之邏輯函式的一或多個可執行指令。在一些替代實施中，區塊中指出之功能可不按諸圖中所提及的次序發生。舉例而言，取決於所涉及之功能性，連續展示之兩個區塊可事實上實質上同時執行，或該等區塊有時可以相反次序執行。亦將注意，可由執行指定功能或動作或進行專用硬體及電腦指令之組合的基於專用硬體之系統實施方塊圖及/或流程圖說明之每一區塊及方塊圖及/或流程圖說明中之區塊的組合。 除上述情形之外，可藉由供應客戶環境之管理之服務提供者來提供、供應、部署、管理、服務(等等其他操作)一或多個態樣。舉例而言，服務提供者可建立、維持、支援(等等其他操作)電腦程式碼及/或執行用於一或多個消費者之一或多個態樣之電腦基礎架構。作為回報，服務提供者可根據訂用及/或收費協議接收來自消費者之付款(作為實例)。另外或替代地，服務提供者可接收來自於向一或多個第三方出售廣告內容之付款。 在一態樣中，可部署一應用程式用於執行一或多個實施例。作為一個實例，應用程式之部署包括提供可操作以執行一或多個實施例之電腦基礎架構。 作為另一態樣，可部署運算基礎架構，包含將電腦可讀程式碼整合至運算系統中，其中程式碼結合運算系統能夠執行一或多個實施例。 作為又一態樣，可提供一種用於整合運算基礎架構之處理程序，包含將電腦可讀程式碼整合至電腦系統中。電腦系統包含電腦可讀媒體，其中電腦媒體包含一或多個實施例。程式碼結合電腦系統能夠執行一或多個實施例。 雖然上文描述各種實施例，但此等僅為實例。舉例而言，其他架構之運算環境可用以併入及使用一或多個實施例。另外，可使用不同指令、指令格式、指令欄位及/或指令值。許多變化係可能的。 另外，其他類型之運算環境可為有益的且可加以使用。作為一實例，可使用適合於儲存及/或執行程式碼之資料處理系統，其包括直接或經由系統匯流排間接地耦接至記憶體元件之至少兩個處理器。記憶體元件包括(例如)在實際執行程式碼期間使用之本端記憶體、大容量儲存器，及提供至少某一程式碼之臨時儲存以便減少在執行期間必須自大容量儲存器擷取程式碼之次數的快取記憶體。 輸入/輸出或I/O器件(包括(但不限於)鍵盤、顯示器、指標器件、DASD、磁帶、CD、DVD、隨身碟(thumb drive)及其他記憶體媒體等)可直接或經由介入之I/O控制器耦接至系統。網路配接器亦可耦接至系統以使資料處理系統能夠變成經由介入之私用網路或公用網路耦接至其他資料處理系統或遠端印表機或儲存器件。數據機、纜線數據機及乙太網路卡僅為幾個可用類型之網路配接器。 本文中所使用之詞僅用於描述特定實施例之目的且並不意欲為限制性的。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另有清晰地指示。應進一步理解，術語「包含(comprises及/或comprising)」在用於本說明書中時指定所陳述之特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。 以下申請專利範圍中之所有構件或步驟加功能元件之對應結構、材料、動作及等效物(若存在)意欲包括用於結合如特定主張之其他所主張元件來執行功能的任何結構、材料或動作。已出於說明及描述之目的提出一或多個實施例之描述，但其不意欲為窮盡性的或限於所揭示之形式。對於一般熟習此項技術者而言，許多修改及變化將為顯而易見的。實施例經選擇及描述以最佳地解釋各種態樣及實際應用，使得一般熟習此項技術者能夠理解具有適於所預料之特定用途的各種修改之各種實施例。
10‧‧‧節點
12‧‧‧電腦系統/伺服器
14‧‧‧外部器件
16‧‧‧處理器或處理單元
17‧‧‧作業系統
18‧‧‧匯流排
20‧‧‧網路配接器
22‧‧‧輸入/輸出(I/O)介面
24‧‧‧顯示器
28‧‧‧記憶體
30‧‧‧隨機存取記憶體(RAM)
32‧‧‧快取記憶體
34‧‧‧儲存系統
40‧‧‧程式/公用程式
42‧‧‧程式模組
50‧‧‧雲端運算環境
54A‧‧‧運算器件
54B‧‧‧運算器件
54C‧‧‧運算器件
54N‧‧‧運算器件
60‧‧‧硬體及軟體層
61‧‧‧大型電腦
62‧‧‧基於RISC (精簡指令集電腦)架構之伺服器
63‧‧‧伺服器
64‧‧‧刀鋒伺服器
65‧‧‧儲存器件
66‧‧‧網路及網路連接組件
67‧‧‧網路應用伺服器軟體
68‧‧‧資料庫軟體
70‧‧‧虛擬化層
71‧‧‧虛擬伺服器
72‧‧‧虛擬儲存器
73‧‧‧虛擬網路
74‧‧‧虛擬應用程式及作業系統
75‧‧‧虛擬用戶端
80‧‧‧管理層
81‧‧‧資源佈建
82‧‧‧計量及定價
83‧‧‧使用者入口網站
84‧‧‧服務層級管理
85‧‧‧服務層級協議(SLA)規劃及履行
90‧‧‧工作負載層
91‧‧‧地圖測繪及導航
92‧‧‧軟體開發及生命週期管理
93‧‧‧虛擬教室教育遞送
94‧‧‧資料分析處理
95‧‧‧異動處理
96‧‧‧指令處理
100‧‧‧運算環境
200‧‧‧運算環境
201‧‧‧執行單元
202‧‧‧裝載/儲存單元(LSU)
203‧‧‧裝載/儲存佇列(LSQ)
204‧‧‧本端(或私用)快取
205‧‧‧較高層級快取
210‧‧‧相關聯之記憶體控制器
215‧‧‧記憶體
300‧‧‧多處理器環境
302a‧‧‧核心
302n‧‧‧核心
304a‧‧‧硬體執行緒或處理單元
304n‧‧‧硬體執行緒或處理單元
306a‧‧‧L1快取
306n‧‧‧L1快取
310‧‧‧共用快取
501‧‧‧裝載儲存單元(LSU)
601‧‧‧作業碼欄位
602‧‧‧保留欄位
603‧‧‧存取意圖控制欄位603 (I1)
604‧‧‧另一存取意圖控制欄位
610‧‧‧格式
900‧‧‧運算環境
902‧‧‧原生中央處理單元(CPU)
904‧‧‧記憶體
906‧‧‧輸入/輸出器件及/或介面
908‧‧‧匯流排
910‧‧‧原生暫存器
912‧‧‧仿真器程式碼
950‧‧‧客體指令
952‧‧‧指令提取常式
954‧‧‧指令轉譯常式
956‧‧‧原生指令
960‧‧‧仿真控制常式
在本說明書之結尾處之申請專利範圍中作為實例特定地指出且清楚地主張一或多個態樣。一或多個態樣之前述內容及目標、特徵及優點自結合隨附圖式進行的以下詳細描述顯而易見，其中： 圖1描繪併有及使用本發明之一或多個態樣的運算環境之一個實例； 圖2描繪併有及使用本發明之一或多個態樣的運算環境之再一實例； 圖3描繪併有及使用本發明之一或多個態樣的一多處理單元環境之一個實例； 圖4描繪根據本發明之一或多個態樣的儲存器運算元請求有關處理之一個實施例； 圖5 (包含圖5A及圖5B)描繪根據本發明之一或多個態樣的儲存器運算元請求有關處理之一更詳細實例； 圖6A說明根據本發明之一或多個態樣有用的一指令格式之一個實施例； 圖6B說明根據本發明之一或多個態樣的諸如圖6A中描繪之指令格式之存取意圖控制欄位之一個實施例； 圖7說明根據本發明之一或多個態樣的可在使用諸如圖6A及圖6B中描繪之指令控制處理行為過程中使用的流程圖之一實施例； 圖8A及圖8B描繪根據本發明之一或多個態樣的儲存器運算元請求有關處理之再一實例； 圖9A描繪併有及使用本發明之一或多個態樣的運算環境之另一實例； 圖9B描繪圖9A之記憶體之另外細節； 圖10描繪雲端運算環境之一個實施例；及 圖11描繪抽象模型層之一個實例。

Claims (25)

  1. 一種用於有助於一運算環境內之處理之電腦程式產品，該電腦程式產品包含： 一電腦可讀儲存媒體，其可由一處理單元讀取且儲存用於由該處理單元執行以用於執行一方法之指令，該方法包含： 判定至由一運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有； 確定用於處理該儲存器運算元請求之私用快取中之一對應的快取行之一狀態是否由該處理單元獨佔地擁有；及 基於判定該儲存器運算元請求經指明持有，且用於處理該儲存器運算元請求之私用快取中之該對應的快取行之該狀態經獨佔擁有，在完成該儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之該對應的快取行，該繼續持有包括起始一計數器以有助於在一所要的間隔內之該繼續持有。
  2. 如請求項1之電腦程式產品，其中該起始包含起始用於在完成該儲存器運算元請求之處理後繼續獨佔地持有私用快取中之該對應的快取行之一設定間隔，及在該計數器達到該設定間隔後，中斷私用快取中之該對應的快取行之該獨佔持有。
  3. 如請求項2之電腦程式產品，其中該設定間隔之一長度係取決於該儲存器運算元請求之一存取類型，該存取類型來自由提取型、儲存型及更新型組成之一群組。
  4. 如請求項3之電腦程式產品，其中該設定計數間隔之該長度對於該儲存型及該更新型比對於該提取型大。
  5. 如請求項2之電腦程式產品，其中該設定間隔係來自由一基於時間之間隔及一基於循環之間隔組成之一群組。
  6. 如請求項2之電腦程式產品，其進一步包含判定該儲存器運算元請求之一存取類型，且基於判定該存取類型為一提取型存取，基於該計數器達到該設定間隔，中斷私用快取中之該對應的快取行之該獨佔持有。
  7. 如請求項1之電腦程式產品，其進一步包含判定該儲存器運算元請求之一存取類型，及基於該存取類型為一儲存型或更新型存取，判定針對該對應的快取行，一後續儲存器運算元請求是否經指明釋放，及基於該後續儲存器運算元請求經指明釋放，中斷私用快取中之該對應的快取行之該獨佔持有。
  8. 如請求項7之電腦程式產品，其中該起始包含在完成該儲存器運算元請求之處理後起始用於私用快取中之該對應的快取行之繼續獨佔持有之一設定間隔，及在該計數器達到該設定間隔或接收到針對該對應的快取行指明釋放之該後續儲存器運算元請求中之較早者發生後，中斷該對應的快取行之該獨佔持有。
  9. 如請求項1之電腦程式產品，其中在於完成該儲存器運算元請求之處理後該繼續獨佔持有私用快取中之該對應的快取行期間拒絕用於私用快取中之該對應的快取行之快取失效命令。
  10. 一種用於有助於一運算環境內之處理之電腦系統，該電腦系統包含： 一記憶體；及 一處理單元，其與該記憶體通信耦接，其中該電腦系統經組態以執行一方法，該方法包含： 判定至由一運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有； 確定用於處理該儲存器運算元請求之私用快取中之一對應的快取行之一狀態是否由該處理單元獨佔地擁有；及 基於判定該儲存器運算元請求經指明持有，且用於處理該儲存器運算元請求之私用快取中之該對應的快取行之該狀態經獨佔擁有，在完成該儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之該對應的快取行，該繼續持有包括起始一計數器以有助於在一所要的間隔內之該繼續持有。
  11. 如請求項10之電腦系統，其中該起始包含起始用於在完成該儲存器運算元請求之處理後繼續獨佔地持有私用快取中之該對應的快取行之一設定間隔，及在該計數器達到該設定間隔後，中斷私用快取中之該對應的快取行之該獨佔持有。
  12. 如請求項11之電腦系統，其中該設定間隔之一長度係取決於該儲存器運算元請求之一存取類型，該存取類型來自由提取型、儲存型及更新型組成之一群組。
  13. 如請求項12之電腦系統，其中該設定間隔之該長度對於該儲存型及該更新型比對於該提取型大。
  14. 如請求項11之電腦系統，其中該設定間隔係來自由一基於時間之間隔及一基於循環之間隔組成之一群組。
  15. 如請求項11之電腦系統，其進一步包含判定該儲存器運算元請求之一存取類型，且基於判定該存取類型為一提取型存取，基於該計數器達到該設定間隔，中斷私用快取中之該對應的快取行之該獨佔持有。
  16. 如請求項10之電腦系統，其進一步包含判定該儲存器運算元請求之一存取類型，及基於該存取類型為一儲存型或更新型存取，判定針對該對應的快取行，一後續儲存器運算元請求是否經指明釋放，及基於該後續儲存器運算元請求經指明釋放，中斷私用快取中之該對應的快取行之該獨佔持有。
  17. 如請求項16之電腦系統，其中該起始包含在獨佔地完成該儲存器運算元請求之處理後起始用於私用快取中之該對應的快取行之繼續持有之一設定間隔，及在該計數器達到該設定間隔或接收到針對該對應的快取行指明釋放之該後續儲存器運算元請求中之較早者發生後，中斷該對應的快取行之該獨佔持有。
  18. 如請求項10之電腦系統，其中在於完成該儲存器運算元請求之處理後該繼續獨佔持有私用快取中之該對應的快取行期間拒絕用於私用快取中之該對應的快取行之快取失效命令。
  19. 一種用於有助於一運算環境內之處理之電腦實施方法，該電腦實施方法包含： 由一處理單元判定至由一運算環境之多個處理單元共用之一儲存位置的一儲存器運算元請求是否經指明持有； 確定用於處理該儲存器運算元請求之私用快取中之一對應的快取行之一狀態是否由該處理單元獨佔地擁有；及 基於判定該儲存器運算元請求經指明持有，且用於處理該儲存器運算元請求之私用快取中之該對應的快取行之該狀態經獨佔擁有，在完成該儲存器運算元請求之處理後，繼續獨佔地持有私用快取中之該對應的快取行，該繼續持有包括起始一計數器以有助於在一所要的間隔內之該繼續持有。
  20. 如請求項19之電腦實施方法，其中該起始包含起始用於在完成該儲存器運算元請求之處理後繼續獨佔地持有私用快取中之該對應的快取行之一設定間隔，及在該計數器達到該設定間隔後，中斷私用快取中之該對應的快取行之該獨佔持有。
  21. 如請求項20之電腦實施方法，其中該設定間隔之一長度係取決於該儲存器運算元請求之一存取類型，該存取類型來自由提取型、儲存型及更新型組成之一群組。
  22. 如請求項21之電腦實施方法，其中該設定間隔之該長度對於該儲存型及該更新型比對於該提取型大。
  23. 如請求項20之電腦實施方法，其進一步包含判定該儲存器運算元請求之一存取類型，且基於判定該存取類型為一提取型存取，基於該計數器達到該設定間隔，中斷私用快取中之該對應的快取行之該獨佔持有。
  24. 如請求項19之電腦實施方法，其進一步包含判定該儲存器運算元請求之一存取類型，及基於該存取類型為一儲存型或更新型存取，判定針對該對應的快取行，一後續儲存器運算元請求是否經指明釋放，及基於該後續儲存器運算元請求經指明釋放，中斷私用快取中之該對應的快取行之該獨佔持有。
  25. 如請求項24之電腦實施方法，其中該起始包含在完成該儲存器運算元請求之處理後起始用於私用快取中之該對應的快取行之繼續獨佔持有之一設定間隔，及在該計數器達到該設定間隔或接收到針對該對應的快取行指明釋放之該後續儲存器運算元請求中之較早者發生後，中斷該對應的快取行之該獨佔持有。
TW107100734A 2017-01-12 2018-01-09 用於擴展私用快取中快取行之獨佔持有之設備 TWI659305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/404,247 US10621090B2 (en) 2017-01-12 2017-01-12 Facility for extending exclusive hold of a cache line in private cache
US15/404,247 2017-01-12

Publications (2)

Publication Number Publication Date
TW201830251A TW201830251A (zh) 2018-08-16
TWI659305B true TWI659305B (zh) 2019-05-11

Family

ID=60953858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100734A TWI659305B (zh) 2017-01-12 2018-01-09 用於擴展私用快取中快取行之獨佔持有之設備

Country Status (13)

Country Link
US (1) US10621090B2 (zh)
EP (1) EP3568769B1 (zh)
JP (1) JP7064268B2 (zh)
KR (1) KR102313021B1 (zh)
CN (1) CN110168510B (zh)
AU (1) AU2018208419B2 (zh)
CA (1) CA3037433A1 (zh)
IL (1) IL265556B (zh)
MX (1) MX2019012410A (zh)
RU (1) RU2730440C1 (zh)
TW (1) TWI659305B (zh)
WO (1) WO2018130440A1 (zh)
ZA (1) ZA201904863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796943B (zh) * 2022-01-27 2023-03-21 凌群電腦股份有限公司 利用緩存鏡射資料實現高效運算之處理系統

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10521351B2 (en) 2017-01-12 2019-12-31 International Business Machines Corporation Temporarily suppressing processing of a restrained storage operand request
US10572387B2 (en) 2018-01-11 2020-02-25 International Business Machines Corporation Hardware control of CPU hold of a cache line in private cache where cache invalidate bit is reset upon expiration of timer
US11216315B2 (en) * 2018-02-21 2022-01-04 Rubrik, Inc. Distributed semaphore with a different keys to reduce contention for dynamic reservation of disk space
JP2020177074A (ja) * 2019-04-16 2020-10-29 株式会社デンソー 車両用装置、車両用装置の制御方法
US11681567B2 (en) * 2019-05-09 2023-06-20 International Business Machines Corporation Method and processor system for executing a TELT instruction to access a data item during execution of an atomic primitive
US11947456B2 (en) 2021-09-30 2024-04-02 Advanced Micro Devices, Inc. Weak cache line invalidation requests for speculatively executing instructions
US20240111674A1 (en) * 2022-09-29 2024-04-04 Advanced Micro Devices, Inc. Data Reuse Cache

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1857927A2 (en) * 2006-05-17 2007-11-21 Intel Corporation Method and system for enhanced thread synchronization and coordination
US20150254104A1 (en) * 2014-03-07 2015-09-10 Cavium, Inc. Method and system for work scheduling in a multi-chip system
TW201610677A (zh) * 2014-03-14 2016-03-16 萬國商業機器公司 指示異動狀態之一致性協定增強

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225921A (en) * 1978-10-02 1980-09-30 Honeywell Information Systems Inc. Transfer control technique between two units included in a data processing system
US5175829A (en) * 1988-10-25 1992-12-29 Hewlett-Packard Company Method and apparatus for bus lock during atomic computer operations
US5623632A (en) * 1995-05-17 1997-04-22 International Business Machines Corporation System and method for improving multilevel cache performance in a multiprocessing system
US5761712A (en) * 1995-06-07 1998-06-02 Advanced Micro Devices Data memory unit and method for storing data into a lockable cache in one clock cycle by previewing the tag array
US5963974A (en) 1997-04-14 1999-10-05 International Business Machines Corporation Cache intervention from a cache line exclusively holding an unmodified value
US6728866B1 (en) 2000-08-31 2004-04-27 International Business Machines Corporation Partitioned issue queue and allocation strategy
JP3729087B2 (ja) 2001-05-23 2005-12-21 日本電気株式会社 マルチプロセッサシステム、データ依存投機実行制御装置およびその方法
US6801986B2 (en) * 2001-08-20 2004-10-05 Hewlett-Packard Development Company, L.P. Livelock prevention by delaying surrender of ownership upon intervening ownership request during load locked / store conditional atomic memory operation
JP3970705B2 (ja) 2002-07-05 2007-09-05 富士通株式会社 アドレス変換装置、アドレス変換方法および２階層アドレス変換装置
US8892821B2 (en) 2003-12-10 2014-11-18 International Business Machines Corporation Method and system for thread-based memory speculation in a memory subsystem of a data processing system
US7606998B2 (en) 2004-09-10 2009-10-20 Cavium Networks, Inc. Store instruction ordering for multi-core processor
CN100414518C (zh) 2004-11-24 2008-08-27 中国科学院计算技术研究所 改进的虚拟地址变换方法及其装置
US7392351B2 (en) * 2005-03-29 2008-06-24 International Business Machines Corporation Method and apparatus for filtering snoop requests using stream registers
US8190859B2 (en) * 2006-11-13 2012-05-29 Intel Corporation Critical section detection and prediction mechanism for hardware lock elision
US8321637B2 (en) 2007-05-14 2012-11-27 International Business Machines Corporation Computing system with optimized support for transactional memory
US7849290B2 (en) 2007-07-09 2010-12-07 Oracle America, Inc. Store queue architecture for a processor that supports speculative execution
US20090138220A1 (en) * 2007-11-28 2009-05-28 Bell Jr Robert H Power-aware line intervention for a multiprocessor directory-based coherency protocol
US7975130B2 (en) 2008-02-20 2011-07-05 International Business Machines Corporation Method and system for early instruction text based operand store compare reject avoidance
US8032709B2 (en) 2008-02-22 2011-10-04 International Business Machines Corporation System, method and computer program product for handling shared cache lines in a multi-processor environment
US20090254712A1 (en) * 2008-04-02 2009-10-08 Naveen Cherukuri Adaptive cache organization for chip multiprocessors
US20100058034A1 (en) 2008-08-29 2010-03-04 International Business Machines Corporation Creating register dependencies to model hazardous memory dependencies
US20100205609A1 (en) 2009-02-11 2010-08-12 Sun Microsystems, Inc. Using time stamps to facilitate load reordering
US8352398B2 (en) * 2009-10-20 2013-01-08 Oracle International Corporation Time-based conflict resolution
US8850166B2 (en) 2010-02-18 2014-09-30 International Business Machines Corporation Load pair disjoint facility and instruction therefore
US8601240B2 (en) 2010-05-04 2013-12-03 Oracle International Corporation Selectively defering load instructions after encountering a store instruction with an unknown destination address during speculative execution
US8516200B2 (en) 2010-09-07 2013-08-20 International Business Machines Corporation Avoiding cross-interrogates in a streaming data optimized L1 cache
US8549504B2 (en) 2010-09-25 2013-10-01 Intel Corporation Apparatus, method, and system for providing a decision mechanism for conditional commits in an atomic region
US8683129B2 (en) 2010-10-21 2014-03-25 Oracle International Corporation Using speculative cache requests to reduce cache miss delays
US9767025B2 (en) * 2012-04-18 2017-09-19 Qualcomm Incorporated Write-only dataless state for maintaining cache coherency
JP2013246496A (ja) * 2012-05-23 2013-12-09 Renesas Electronics Corp 半導体装置
US10656945B2 (en) 2012-06-15 2020-05-19 International Business Machines Corporation Next instruction access intent instruction for indicating usage of a storage operand by one or more instructions subsequent to a next sequential instruction
US9563425B2 (en) * 2012-11-28 2017-02-07 Intel Corporation Instruction and logic to provide pushing buffer copy and store functionality
GB2509830B (en) 2013-02-11 2014-12-24 Imagination Tech Ltd Speculative load issue
US9223699B2 (en) * 2013-03-15 2015-12-29 Intel Corporation Cache management in managed runtime environments
US9223701B2 (en) * 2013-04-12 2015-12-29 Arm Limited Data processing apparatus and method for performing load-exclusive and store-exclusive operations
US9606806B2 (en) 2013-06-25 2017-03-28 Advanced Micro Devices, Inc. Dependence-based replay suppression
US9524163B2 (en) 2013-10-15 2016-12-20 Mill Computing, Inc. Computer processor employing hardware-based pointer processing
CN105579978B (zh) * 2013-10-31 2020-06-09 英特尔公司 用于动态控制高速缓存存储器的寻址模式的方法、设备和***
CN103714288B (zh) 2013-12-26 2016-05-25 华中科技大学 一种数据流跟踪方法
US20150378900A1 (en) * 2014-06-27 2015-12-31 International Business Machines Corporation Co-processor memory accesses in a transactional memory
US9501284B2 (en) 2014-09-30 2016-11-22 Apple Inc. Mechanism for allowing speculative execution of loads beyond a wait for event instruction
US9569265B2 (en) * 2014-10-07 2017-02-14 Check Point Software Technologies Ltd. Optimization of data locks for improved write lock performance and CPU cache usage in multi core architectures
US20160328237A1 (en) 2015-05-07 2016-11-10 Via Alliance Semiconductor Co., Ltd. System and method to reduce load-store collision penalty in speculative out of order engine
US10185564B2 (en) 2016-04-28 2019-01-22 Oracle International Corporation Method for managing software threads dependent on condition variables

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1857927A2 (en) * 2006-05-17 2007-11-21 Intel Corporation Method and system for enhanced thread synchronization and coordination
US20150254104A1 (en) * 2014-03-07 2015-09-10 Cavium, Inc. Method and system for work scheduling in a multi-chip system
TW201610677A (zh) * 2014-03-14 2016-03-16 萬國商業機器公司 指示異動狀態之一致性協定增強

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796943B (zh) * 2022-01-27 2023-03-21 凌群電腦股份有限公司 利用緩存鏡射資料實現高效運算之處理系統

Also Published As

Publication number Publication date
JP7064268B2 (ja) 2022-05-10
TW201830251A (zh) 2018-08-16
CN110168510A (zh) 2019-08-23
JP2020514856A (ja) 2020-05-21
IL265556B (en) 2021-02-28
RU2730440C1 (ru) 2020-08-21
IL265556A (en) 2019-05-30
KR102313021B1 (ko) 2021-10-14
WO2018130440A1 (en) 2018-07-19
ZA201904863B (en) 2022-04-28
KR20190088996A (ko) 2019-07-29
EP3568769A1 (en) 2019-11-20
EP3568769B1 (en) 2023-02-22
US10621090B2 (en) 2020-04-14
MX2019012410A (es) 2022-04-18
CA3037433A1 (en) 2018-07-19
AU2018208419B2 (en) 2020-10-01
AU2018208419A1 (en) 2019-06-13
US20180196751A1 (en) 2018-07-12
CN110168510B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
TWI659305B (zh) 用於擴展私用快取中快取行之獨佔持有之設備
JP6585612B2 (ja) アーキテクチャ・モードの構成
JP6437008B2 (ja) 複数のアーキテクチャにおいて初期化することができる制御ユーティリティのための共通ブート・シーケンス
TW201610667A (zh) 管理與經選擇架構設施相關聯之處理
US11366759B2 (en) Temporarily suppressing processing of a restrained storage operand request
JP2017511931A (ja) 比較及び遅延（ｃｏｍｐａｒｅ ａｎｄ ｄｅｌａｙ）命令
US11010307B2 (en) Cache management
US10621095B2 (en) Processing data based on cache residency
US10572387B2 (en) Hardware control of CPU hold of a cache line in private cache where cache invalidate bit is reset upon expiration of timer