TWI655537B - 系統碼的管理裝置及其管理方法 - Google Patents

系統碼的管理裝置及其管理方法 Download PDF

Info

Publication number
TWI655537B
TWI655537B TW107108342A TW107108342A TWI655537B TW I655537 B TWI655537 B TW I655537B TW 107108342 A TW107108342 A TW 107108342A TW 107108342 A TW107108342 A TW 107108342A TW I655537 B TWI655537 B TW I655537B
Authority
TW
Taiwan
Prior art keywords
memory
patch data
system code
volatile memory
code
Prior art date
Application number
TW107108342A
Other languages
English (en)
Other versions
TW201939282A (zh
Inventor
林哲瑜
陳威均
Original Assignee
點序科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 點序科技股份有限公司 filed Critical 點序科技股份有限公司
Priority to TW107108342A priority Critical patent/TWI655537B/zh
Priority to CN201810435277.5A priority patent/CN110262916B/zh
Application granted granted Critical
Publication of TWI655537B publication Critical patent/TWI655537B/zh
Publication of TW201939282A publication Critical patent/TW201939282A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

系統碼的管理裝置及其管理方法。系統碼的管理方法包括：初始化非揮發性記憶體的初始位址；依據初始位址讀取該非揮發性記憶體的第一記憶區塊，其中第一記憶區塊儲存碼資訊以及第一修補資料；以及，使第一修補資料替代系統碼並獲得修正後系統碼。

Description

系統碼的管理裝置及其管理方法
本發明是有關於一種系統碼的管理裝置及其管理方法，且特別是有關於一種可針對系統碼進行修補的系統碼的管理裝置及其管理方法。
在現今的電子裝置中，常透過非揮發性記憶體來儲存系統碼，並在電子裝置開機的過程中，透過載入系統碼，並依據系統碼執行開機動作。系統碼為具有重要資訊的碼，在當系統碼的載入動作失效時，系統碼本身產生錯誤時，電子裝置的開機動作將無法順利被執行，或者，電子裝置的操作無法正常的運作。
在習知的技術領域中，在電子裝置完成包裝後，系統碼的內容無法被修正。因此，當發生系統碼錯誤或不適合電子裝置的操作下，要針對系統碼進行更正，只能透過較複雜的動作來更正系統碼，需要較高的成本以及時間的耗費。
本發明提供一種系統碼的管理裝置及其管理方法，可對系統碼進行修補動作。
本發明的系統碼的管理方法包括：初始化非揮發性記憶體的初始位址；依據初始位址讀取該非揮發性記憶體的第一記憶區塊，其中第一記憶區塊儲存碼資訊以及第一修補資料；以及，使第一修補資料替代系統碼並獲得修正後系統碼。
在本發明的一實施例中，系統碼的管理方法更包括：由非揮發性記憶體的第二記憶區塊讀取第二修補資料；以及，結合第一修補資料以及第二修補資料以產生修正後系統碼。
在本發明的一實施例中，系統碼的管理方法更包括：設定位址查找表，其中位址查找表記錄第二修補資料的尺寸以及實體位址。
在本發明的一實施例中，系統碼的管理方法更包括：設定位址查找表，其中，位址查找表記錄程式記憶體的起始位置資訊，以及，使修正後系統碼依據該起始位置資訊以被儲存至程式記憶體中。
本發明的系統碼的管理裝置包括非揮發性記憶體以及控制器。控制器耦接非揮發性記憶體，用以：初始化非揮發性記憶體的初始位址；依據初始位址讀取非揮發性記憶體的第一記憶區塊，其中記憶區塊儲存碼資訊以及第一修補資料；以及，使第一修補資料替代系統碼並獲得修正後系統碼。
基於上述，本發明透過在儲存碼資訊的第一記憶區塊中另儲存的第一修補資料，並透過碼資訊被讀取的過程中，使第一修補資料被讀取，並依據第一修補資料來替換系統碼，並對系統碼進行修正。被修正後的系統碼可提供系統進行正確的開機動作，並確保系統正確工作。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的系統碼的管理方法的流程圖。其中，步驟S110中初始化非揮發性記憶體的初始位址，步驟S120依據初始位址來讀取非揮發性記憶體的第一記憶區塊，其中，第一記憶區塊中儲存碼資訊以及的第一修補資訊。在此，第一記憶區塊可以為非揮發性記憶體中的一個記憶頁中的一個區塊，非揮發性記憶體則可以是快閃記憶體，或其他形式的唯讀記憶體（read only memory, ROM）。在本發明實施例中，一個記憶頁可以被切分為四個記憶區塊。其中的一個記憶區塊（例如第一記憶區塊）可以具有預設的記憶尺寸以儲存資料，例如是4K位元組（Kbyte）。在第一記憶區塊中，除了4K位元組的資料空間以儲存資料外，另具有對應儲存資料以儲存進行錯誤檢查校正（Error Check Correction, ECC）的同位檢查資訊。
在另一方面，第一記憶區塊，4K位元組的資料空間中，部分用以儲存碼資訊（Code information）。其中，碼資訊記錄非揮發性記憶體的形式，例如非揮發性記憶體的頁尺寸（page size）、塊尺寸（block size）以及其他相關資訊，碼資訊並可記錄系統碼的位址。透過讀取碼資訊，可以獲知系統碼所在的位址，並執行系統碼的載入動作。
在本發明實施例中，碼資訊的尺寸小於第一記憶區塊提供進行資料儲存的記憶尺寸，例如，碼資訊的尺寸可以為1K位元組。如此一來，第一記憶區塊中，另包括3K位元組的記憶空間。在本發明實施例中，第一記憶區塊中所提供的3K位元組的記憶空間可用以儲存第一修補資訊。
依據上述的說明可以得知，在步驟S120中，同樣被儲存在第一記憶區塊中碼資訊以及的第一修補資訊，可以同步被讀出。接著，步驟S130使第一修補資訊替代原有的系統碼，並成為修正後系統碼，並完成系統碼的替換動作。如此一來，電子裝置可以依據修正後系統碼來執行開機動作，有效完成更換系統碼的動作。
由上述的說明可以得知，本發明實施例中，透過在用以儲存碼資訊的第一記憶區塊中的空閒空間中，儲存第一修補資訊。並透過進行碼資訊的讀取動作，一併完成第一修補資訊的讀取動作，如此一來，在當系統碼需要被置換時，可快速且有效的依據第一修補資訊來成為修正後系統碼。並使電子裝置可順利依據修正後系統碼執行開機動作。
以下請參照圖2，圖2繪示本發明實施例的系統碼的管理方法的動作示意圖。其中，控制器（未繪示）可針對非揮發性記憶體210的位址（IP）進行初始化的動作，並依據初始化位址讀取非揮發性記憶體210中的第一記憶區塊220。第一記憶區塊220中包括碼資訊221以及第一修補資料222。控制器並將所讀出的碼資訊221以及第一修補資料222寫入至緩衝記憶體230中。
接著，控制器要執行開機動作時，在不需要進行系統碼更正的狀況下，控制器可依據碼資訊221來讀取原有的系統碼，並依據原有的系統碼進行開機動作。相對的，若需要針對系統碼進行更正的情況下，控制器可使由第一記憶區塊220中讀取的第一修補資料222，置換原有的系統碼。也就是說，控制器可以讀取緩衝記憶體230中的第一修補資料222，並使第一修補資料222用以作為修正後系統碼，控制器可依據修正後系統碼執行開機動作。
附帶一提的，緩衝記憶體230可以是任意形式的隨機存取記憶體（random access memory, RAM）。
接著請參照圖3，圖3繪示本發明另一實施例的系統碼的管理方法的流程圖。在當修補資料的尺寸大於3K位元組時，可透過本發明實施例來進行系統碼的修補或更正動作。其中，步驟S310初始化非揮發性記憶體的初始位址。步驟S320依據初始位址來讀取非揮發性記憶體的第一記憶區塊，其中，非揮發性記憶體的第一記憶區塊記錄碼資訊以及第一修補資訊。值得注意的，本實施例中的第一修補資訊為完整的修補資訊的一部分。接著，步驟S330中則由非揮發性記憶體的第二記憶區塊讀取第二修補資訊，其中的第二修補資訊則為本實施例中的完整的修補資訊的另一部分。據此，步驟S340則結合的一修補資訊以及第二修補資訊以產生修正後系統碼。如此，本發明實施例可提供具有較大尺寸的修正後系統碼，並使電子裝置依據修正後系統碼執行開機動作。
由上述的說明不難得知，本發明實施例可提供任意尺寸的修正後系統碼以置換原有的系統碼，並進行系統碼的修補或更新動作。而值得注意的，若要提供具有更大尺寸的修正後系統碼，本發明實施例可使非揮發性記憶體提供一個或多個的第三記憶區塊來儲存第三修補資訊。電子裝置並可透過結合第一修補資訊、第二修補資訊以及第三修補資訊來產生修正後系統碼。其中，上述的第一資料區塊、第二資料區塊以及第三資料區塊為不相同的資料區塊。
以下請參照圖4，圖4繪示本發明實施例的系統碼的管理方法的動作示意圖。其中，控制器（未繪示）可針對非揮發性記憶體410的位址（IP）進行初始化的動作，並依據初始化位址讀取非揮發性記憶體410中的第一記憶區塊420。第一記憶區塊420中包括碼資訊421以及第一修補資料422。控制器並將所讀出的碼資訊421以及第一修補資料422寫入至緩衝記憶體440中。另外，控制器並讀取非揮發性記憶體410的第二記憶區塊中的第二修補資料430，並將第二修補資料430寫入至緩衝記憶體440中。非揮發性記憶體410可以為快閃記憶體。
接著，控制器要執行開機動作時，在不需要進行系統碼更正的狀況下，控制器可依據碼資訊421來讀取原有的系統碼，並依據原有的系統碼進行開機動作。相對的，若需要針對系統碼進行更正的情況下，控制器可讀取緩衝記憶體440中的第一修補資料422以及第二修補資料430，並結合第一修補資料422以及第二修補資料430來產生修正後系統碼。控制器可依據修正後系統碼執行開機動作。
接著請參照圖5A~圖5C，圖5A~圖5C繪示本發明實施例的位址查找表的動作示意圖。電子裝置的記憶體系統中包括唯讀記憶區501、隨機存取記憶區502、快取區503以及緩衝記憶區504，其中，唯讀記憶區501、隨機存取記憶區502、快取區503以及緩衝記憶區504的可以設定為具有連續的邏輯位址。
在圖5A中，系統碼520可由緩衝記憶區504被搬移至快取區503。位址查找表可記錄一起始位址ADD1，控制器（未繪示）可依據上述的起始位址ADD1來進行位址跳躍，以查找出系統碼520並執行系統碼520。
在圖5B中，位址查找表記錄第二修補資料550的尺寸以及實體位址。控制器可依據碼資訊530獲得第二修補資料550的所在的位址540，並使第二修補資料550被搬移至所需要的位址ADD2。另外，第二修補資料550可與第一修補資料合併以產生修補後的系統碼520，控制器並可執行系統碼520以進行開機動作。
在圖5C中，基於快取區530具有損毀區FR，因此，透過位址查找表記錄一程式記憶體（program RAM）的起始位置資訊ADD3，控制器並可依據起始位置資訊ADD3以進行位址跳躍，並可有效查找出系統碼520的有效儲存位址。如此一來，當有發生記憶體損壞的現象時，透過位址查找表，本發明實施例可將系統碼520儲存在記憶體的正常區域，且可提供控制器進行有效的存取。
值得一提的，本發明實施例可透過在電子裝置中設置一個二進位檔案來提供位址查找表。其中，透過針對二進位檔案進行編輯，可以修改第二修補資料550的尺寸以及實體位址。使本發明實施例的修正後系統碼的產生動作更具靈活度，並更容易被完成。
以下請參照圖6，圖6繪示本發明一實施例的系統碼的管理裝置的示意圖。管理裝置600包括非揮發性記憶體610、控制器620、緩衝記憶體630以及位址查找表640。控制器620耦接至非揮發性記憶體610、緩衝記憶體630以及位址查找表640。控制器620可用以執行前述圖1或圖3實施例的各個步驟。關於圖1及圖3實施例的各個步驟的實施細節，在前述的實施例都有詳細的說明，此處恕不多贅述。
位址查找表640可以設置在控制器620外部的任意形式的記憶裝置中，或者，位址查找表640也可以設置在內嵌於控制器620內部的記憶體中，沒有特別的限制。此外，控制器620可以為具運算能力的處理器。或者，控制器620可以是透過硬體描述語言（Hardware Description Language, HDL）或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列（Field Programmable Gate Array, FPGA）、複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）或是特殊應用積體電路（Application-specific Integrated Circuit, ASIC）的方式來實現的硬體電路。
綜上所述，本發明透過在儲存碼資訊的第一記憶區塊中，另儲存第一修補資料。使碼資訊以及第一修補資料可以同時被讀取，並在當需要針對系統碼進行修正的情況下，提供第一修補資料以對系統碼進行修正。如此一來，電子裝置的系統碼在不被拆機的情況下，可以簡單的被修正，提升電子裝置的系統參數調整、系統碼修正的靈活度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S110~S130、S310~S340‧‧‧系統碼的管理步驟
210、410、610‧‧‧非揮發性記憶體
220、420‧‧‧第一記憶區塊
221、421‧‧‧碼資訊
222、422‧‧‧第一修補資料
230、440、630‧‧‧緩衝記憶體
430、550‧‧‧第二修補資料
501‧‧‧唯讀記憶區
502‧‧‧隨機存取記憶區
503‧‧‧快取區
504‧‧‧緩衝記憶區
ADD1‧‧‧起始位址
FR‧‧‧損毀區
520‧‧‧系統碼
540、ADD2‧‧‧位址
ADD3‧‧‧起始位置資訊
600‧‧‧管理裝置
620‧‧‧控制器
640‧‧‧位址查找表
圖1繪示本發明一實施例的系統碼的管理方法的流程圖。 圖2繪示本發明實施例的系統碼的管理方法的動作示意圖。 圖3繪示本發明另一實施例的系統碼的管理方法的流程圖。 圖4繪示本發明實施例的系統碼的管理方法的動作示意圖。 圖5A~圖5C繪示本發明實施例的位址查找表的動作示意圖。 圖6繪示本發明一實施例的系統碼的管理裝置的示意圖。

Claims (12)

  1. 一種系統碼的管理方法，包括：初始化一非揮發性記憶體的一初始位址；依據該初始位址讀取該非揮發性記憶體的一第一記憶區塊，其中該第一記憶區塊儲存一碼資訊以及一第一修補資料；從該非揮發性記憶體的一第二記憶區塊讀取一第二修補資料；以及結合該第一修補資料以及該第二修補資料以產生一修正後系統碼。
  2. 如申請專利範圍第1項所述的管理方法，其中依據該初始位址讀取該非揮發性記憶體的該第一記憶區塊的步驟之後包括：將該碼資訊以及該第一修補資料寫入至一緩衝記憶體中。
  3. 如申請專利範圍第2項所述的管理方法，其中由該非揮發性記憶體的該第二記憶區塊讀取該第二修補資料的步驟之後包括：將該第二修補資料寫入至該緩衝記憶體中。
  4. 如申請專利範圍第3項所述的管理方法，其中結合該第一修補資料以及該第二修補資料以產生該修正後系統碼的步驟包括：由該緩衝記憶體讀取該第一修補資料以及該第二修補資料；以及使該第一修補資料以及該第二修補資料結合以獲得該修正後系統碼。
  5. 如申請專利範圍第3項所述的管理方法，更包括：設定一位址查找表，其中該位址查找表記錄該第二修補資料的尺寸以及實體位址。
  6. 如申請專利範圍第1項所述的管理方法，更包括：設定一位址查找表，其中該位址查找表記錄一程式記憶體的一起始位置資訊；以及使該修正後系統碼依據該起始位置資訊以被儲存至該程式記憶體中。
  7. 一種系統碼的管理裝置，包括：一非揮發性記憶體；以及一控制器，耦接該非揮發性記憶體，用以：初始化該非揮發性記憶體的一初始位址；依據該初始位址讀取該非揮發性記憶體的一第一記憶區塊，其中該第一記憶區塊儲存一碼資訊以及一第一修補資料；從該非揮發性記憶體的一第二記憶區塊讀取一第二修補資料；以及結合該第一修補資料以及該第二修補資料以產生一修正後系統碼。
  8. 如申請專利範圍第7項所述的管理裝置，其中該控制器在依據該初始位址讀取該非揮發性記憶體的該第一記憶區塊之後，該控制器更使該碼資訊以及該第一修補資料寫入至一緩衝記憶體中。
  9. 如申請專利範圍第8項所述的管理裝置，其中由該非揮發性記憶體的該第二記憶區塊讀取該第二修補資料之後，該控制器更使該第二修補資料寫入至該緩衝記憶體中。
  10. 如申請專利範圍第9項所述的管理裝置，其中該控制器更由該緩衝記憶體讀取該第一修補資料以及該第二修補資料，並使該第一修補資料以及該第二修補資料結合以獲得該修正後系統碼。
  11. 如申請專利範圍第9項所述的管理裝置，更包括：一位址查找表，耦接該控制器，該位址查找表記錄該第二修補資料的尺寸以及實體位址。
  12. 如申請專利範圍第7項所述的管理裝置，更包括：一位址查找表，耦接該控制器，該位址查找表記錄一程式記憶體的一起始位置資訊，其中該控制器使該修正後系統碼依據該起始位置資訊以被儲存至該程式記憶體中。
TW107108342A 2018-03-12 2018-03-12 系統碼的管理裝置及其管理方法 TWI655537B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107108342A TWI655537B (zh) 2018-03-12 2018-03-12 系統碼的管理裝置及其管理方法
CN201810435277.5A CN110262916B (zh) 2018-03-12 2018-05-09 ***码的管理装置及其管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107108342A TWI655537B (zh) 2018-03-12 2018-03-12 系統碼的管理裝置及其管理方法

Publications (2)

Publication Number Publication Date
TWI655537B true TWI655537B (zh) 2019-04-01
TW201939282A TW201939282A (zh) 2019-10-01

Family

ID=66996051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108342A TWI655537B (zh) 2018-03-12 2018-03-12 系統碼的管理裝置及其管理方法

Country Status (2)

Country Link
CN (1) CN110262916B (zh)
TW (1) TWI655537B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11144223B2 (en) * 2020-01-21 2021-10-12 Silicon Motion, Inc. Flash memory initialization scheme for writing boot up information into selected storage locations averagely and randomly distributed over more storage locations and correspondingly method for reading boot up information from selected storage locations

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675258B1 (en) * 2000-06-30 2004-01-06 Lsi Logic Corporation Methods and apparatus for seamless firmware update and propagation in a dual raid controller system
US6708231B1 (en) * 1999-08-12 2004-03-16 Mitsumi Electric Co., Ltd. Method and system for performing a peripheral firmware update
TW200925890A (en) * 2007-12-12 2009-06-16 Feature Integration Technology Inc Computer system and starting method thereof
TW201137748A (en) * 2010-04-22 2011-11-01 Advantech Co Ltd Computer system with function of rescuing system and method for the same
TW201140440A (en) * 2010-05-13 2011-11-16 Advantech Co Ltd Methods for loading operation system and system booting, and computer system using the same
TW201319942A (zh) * 2011-11-04 2013-05-16 Asrock Inc 更新韌體方法與開機方法及使用其之電子裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850207B1 (ko) * 2006-12-29 2008-08-04 삼성전자주식회사 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치
JP2009259113A (ja) * 2008-04-18 2009-11-05 Toshiba Corp 不揮発性メモリ管理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708231B1 (en) * 1999-08-12 2004-03-16 Mitsumi Electric Co., Ltd. Method and system for performing a peripheral firmware update
US6675258B1 (en) * 2000-06-30 2004-01-06 Lsi Logic Corporation Methods and apparatus for seamless firmware update and propagation in a dual raid controller system
TW200925890A (en) * 2007-12-12 2009-06-16 Feature Integration Technology Inc Computer system and starting method thereof
TW201137748A (en) * 2010-04-22 2011-11-01 Advantech Co Ltd Computer system with function of rescuing system and method for the same
TW201140440A (en) * 2010-05-13 2011-11-16 Advantech Co Ltd Methods for loading operation system and system booting, and computer system using the same
TW201319942A (zh) * 2011-11-04 2013-05-16 Asrock Inc 更新韌體方法與開機方法及使用其之電子裝置

Also Published As

Publication number Publication date
CN110262916A (zh) 2019-09-20
TW201939282A (zh) 2019-10-01
CN110262916B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
TWI546666B (zh) 資料儲存裝置以及快閃記憶體控制方法
KR101730510B1 (ko) 메타데이터 태그를 통한 불규칙적인 패리티 분포 검출
JP4129381B2 (ja) 不揮発性半導体記憶装置
JP5492679B2 (ja) 記憶装置およびメモリコントローラ
TWI461913B (zh) 快閃記憶裝置及其資料讀取方法
TWI522804B (zh) 快閃記憶體控制器以及資料儲存裝置以及快閃記憶體控制方法
JP2008198310A (ja) ビットエラーの修復方法および情報処理装置
TWI489466B (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
TWI633428B (zh) 資料儲存裝置與記憶體裝置之資料處理方法
JP2005242797A (ja) エラー訂正回路
TW201535382A (zh) 動態隨機存取記憶體（ｄｒａｍ）列備用技術
TWI591482B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
JP4775969B2 (ja) 不揮発性記憶装置
US20120017071A1 (en) Apparatus and Method Thereof for Reliable Booting from NAND Flash Memory
JP7020989B2 (ja) 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法
JP2018097516A (ja) メモリ装置、コントローラ、ホスト装置、データ処理システム、制御プログラム、メモリ装置の動作方法及びホスト装置の動作方法
TWI655537B (zh) 系統碼的管理裝置及其管理方法
US8046529B2 (en) Updating control information in non-volatile memory to control selection of content
JP2008191701A (ja) エラー回復処理方法および情報処理装置
US20050144611A1 (en) Method for determining program code
TWI550627B (zh) 儲存裝置及其操作方法
JP2002244932A (ja) 制御装置
US20100146332A1 (en) Data correction circuit and semiconductor integrated circuit
JP2011018371A (ja) メモリ記憶装置
JP2012033222A (ja) 半導体記憶装置およびその制御方法