TWI653840B - 極化碼打孔方法及裝置 - Google Patents

Abstract

本發明提供了一種極化碼打孔方法及裝置。該方法包括：接收包括碼位元序列的母極化碼，該碼位元序列具有索引{0, …, N-1}，並且包括索引為{0, …, i-1}的碼位元第一區塊、索引為{i, …, i+k-1}的碼位元第二區塊和索引為{i+k, …, i+k+k-1 }的碼位元第三區塊；將碼位元第二區塊與碼位元第三區塊交錯，以形成包括N個碼位元的重排後的碼位元序列；以及從重排後的碼位元序列中提取最後M個碼位元，以生成長度為M的打孔後的碼。通過本發明的極化碼打孔技術能調整極化碼的長度，使得已編碼位元與分配的傳輸資源相匹配。

Description

極化碼打孔方法及裝置

本發明涉及極化碼編碼，更具體地，涉及極化碼的打孔方法及裝置。

此處所提供的本發明的背景說明目的僅在於大致表明本申請的環境。目前提及的發明人所完成的工作內容，就本先前技術部分所記載的工作內容以及在申請時不作為現有技術的相關描述的多個方面而言，不應直接或間接地認定為本申請的先前技術。

極化碼(Polar code)是一類錯誤校正碼，可被用以實現各種通信通道的容量。極化碼的構建有賴於特定的遞歸(recursive)編碼操作(procedure)。該遞歸編碼操作從傳輸通道(transmission channel)的多次使用（a plurality of usages）中合成(synthesize)一組虛擬通道(virtual channel)。當碼長度無限大時，合成的虛擬通道趨向於要么無雜訊，要么完全充滿雜訊。這個現象稱為通道極化(channel polarization)。在它們最開始的構建中，極化碼僅允許碼長度為2的冪(powers of two)。可以使用打孔（puncturing）技術來修改極化碼以實現任意碼長度。在打孔時，選擇一個或多個已編碼位元（coded bit）不傳輸。

為了使得已編碼位元與分配的傳輸資源相匹配，本發明提供了一種極化碼打孔方法及裝置。

在一實施例中，提供了一種極化碼打孔方法，該方法包括：接收包括已編碼位元序列的母極化碼，該已編碼位元序列具有索引{0, …, N-1}，並且包括索引為{0, …, i-1}的已編碼位元第一區塊、索引為{i, …, i+k-1}的已編碼位元第二區塊和索引為{i+k, …, i+k+k-1 }的已編碼位元第三區塊；將該已編碼位元第二區塊與該已編碼位元第三區塊交錯，以形成包括N個已編碼位元的重排後的已編碼位元序列；以及從該重排後的已編碼位元序列中提取最後M個已編碼位元，以生成長度為M的打孔後的碼。

在另一實施例中，提供了一種用於極化碼打孔的裝置，該裝置包括交錯電路和位元選擇器，交錯電路，被配置為接收包括已編碼位元序列的母極化碼，該已編碼位元序列具有索引{0, …, N-1}並且包括索引為{0, …, i-1}的已編碼位元第一區塊、索引為{i, …, i+k-1}的已編碼位元第二區塊和索引為{i+k, …, i+k+k-1 }的已編碼位元第三區塊，以及將該已編碼位元第二區塊與該已編碼位元第三區塊交錯，以形成包括N個已編碼位元的重排後的已編碼位元序列；位元選擇器被配置為從該重排後的已編碼位元序列中提取最後M個已編碼位元，以生成長度為M的打孔後的碼。

在另一實施例中，提供了一種極化碼打孔方法，該方法包括：接收包括已編碼位元序列的母極化碼，該已編碼位元序列由極化編碼器生成，該極化編碼器根據極化圖對索引為{0, …, N-1}的輸入位元序列進行編碼以生成該母極化碼，其中該母極化碼長度為N，N為2的n次冪2n；以及生成打孔後的碼，該打孔後的碼包括排除了P個被打孔的已編碼位元的已編碼位元序列， 其中P=2q+p，q＜=n-2，q為使得0＜=p＜=2q -1的最大指數，並且其中第一部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集A={0, …, 2q - 1}中的輸入位元直接連接的已編碼位元。

在另一實施例中，提供了一種用於極化碼打孔的裝置，該裝置包括位元選擇器電路，該位元選擇器電路被配置為：接收包括已編碼位元序列的母極化碼，該已編碼位元序列由極化編碼器生成，該極化編碼器根據極化圖對索引為{0, …, N-1}的輸入位元序列進行編碼以生成該母極化碼，其中該母極化碼長度為N，N為2的n次冪2n；以及生成打孔後的碼，該打孔後的碼包括排除了P個被打孔的已編碼位元的已編碼位元序列，其中P=2q+p，q＜=n-2，q為使得0＜=p＜=2q -1的最大指數，並且其中第一部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集A={0, …, 2q - 1}中的輸入位元直接連接的已編碼位元。

當執行通道編碼時，通過本發明的極化碼打孔技術能調整極化碼的長度，以使得已編碼位元與分配的傳輸資源相匹配。

第1圖為根據本發明實施例的無線通信系統100的示意圖。無線通信系統100包括行動裝置(mobile device)110與基地台(Base Station， BS)120。行動裝置110包括上行鏈路(Uplink， UL)通道編碼器111與下行鏈路(Downlink， DL)通道解碼器112。基地台120包括UL通道解碼器121與DL通道編碼器122。這些組件如第1圖所示耦接在一起。

在一實施例中，無線通信系統100為符合多種無線通信標準之一的行動通信網路，例如，由第三代合作夥伴計劃（3GPP）所發展的多種無線通信標準。行動裝置110可以是行動電話、膝上型電腦、平面電腦及其類似設備。基地台120可以包括一個或多個天線。這些天線可以被用於收發無線信號以與包括行動裝置110的多個行動裝置進行通信。相應地，基地台120可以接收來自行動裝置110的資料，並將該資料傳送至另一行動裝置或另一通信網路，反之亦然。

在一實施例中，行動裝置110的UL通道編碼器111以極化碼執行通道編碼，從行動裝置110向基地台120發送控制資訊。控制資訊可以是在行動裝置110的協定堆疊(protocol stack)的實體層(physical layer)或上層(upper layer)所產生的UL控制資訊。因此，可以將UL控制資訊的區塊編碼為極化碼。另外，當執行通道編碼時，UL通道編碼器111配置為使用本說明書中所述的極化碼打孔技術來調整極化碼的長度，以使得已編碼位元（coded bit）與分配的傳輸資源(transmission resources)相匹配。作為舉例，傳輸資源可以是正交分頻多工（orthogonal frequency division multiplexing，OFDM）調變系統中的時間-頻率資源坐標格(resource grid)中的多個資源元素(source elements)。基地台120的UL通道解碼器121作為UL通道編碼器111的對應物(counterpart)，用於執行通道解碼。

在操作上，行動裝置110產生控制資訊，例如UL控制資訊，並執行通道編碼操作以發送控制資訊。在通道編碼操作期間，可以在UL通道編碼器111處接收控制資訊的資訊位元區塊113。UL通道編碼器111接著可以使用極化編碼器將資訊位元區塊113編碼為極化碼。隨後，UL通道編碼器111可以採用極化碼打孔技術，以根據分配的傳輸資源從極化碼中提取一定數量的已編碼位元。打孔操作形成的打孔後的碼（punctured code）132接著被發送到基地台120。在UL通道解碼器121處，可以接收並處理打孔後的碼132，並可以相應地產生對應於資訊位元113的解碼後的位元123。

基地台120處的DL通道編碼器122和行動裝置110處的DL通道解碼器112具有分別與UL通道編碼器111和DL通道解碼器121相似的功能與結構，只是操作在相反方向。在操作中，資訊位元區塊124可以在基地台120處產生並在DL通道編碼器122處編碼為極化碼。在極化碼打孔操作後，可以從極化碼中提取出打孔後的碼134。接著可以在DL通道解碼器112處接收並處理打孔後的碼134。相應地，可以獲取對應於資訊位元124的解碼後的位元114。

第2圖為根據本發明實施例的用於速率匹配的裝置200的示意圖。裝置200使用極化碼打孔技術來修改極化碼以生成打孔後的碼，從而使已編碼位元與分配的傳輸資源相匹配。參考裝置200描述的多項功能與操作可以用於第1圖中示例的用於發送UL或DL控制資訊的行動裝置110或基地台120。在一示例中，裝置200包括通道編碼器240與調變器230。通道編碼器240包括極化編碼器210和速率匹配模組220。速率匹配模組220包括打孔控制器222和位元選擇器224。這些組件如第2圖所示耦接在一起。

裝置200可以是行動裝置或基地台。裝置200可以用於透過無線通道向遠端裝置(remote device)（例如，行動裝置或基地台）發送資料。通道編碼器240用於執行通道編碼操作，以對待發送的資料進行編碼。調變器230用於進一步對編碼後的資料進行處理以產生調變信號。舉例而言，交錯、正交振幅調變(Quadrature Amplitude Modulation， QAM)、或正交相移鍵控(Quadrature Phase Shift Keying， QPSK)調變、天線映射、傳輸資源映射等，可以在調變器230處執行。調變後的信號接下來可以被發送至遠端裝置。

在一實施例中，極化編碼器220用於將資訊位元201編碼為極化碼。通常，極化碼可以基於特定的遞歸編碼操作來構建。在遞歸編碼操作期間，可以從傳輸通道W的N次使用（N usages）中合成一組N個虛擬通道，其中，N代表極化碼的碼長度。該多個合成通道也稱為位元通道。舉例而言，可以使用依序取消(Successive Cancellation，SC)解碼器以在接收器端反向(reverse)該遞歸編碼操作。當碼長度N變大時，由於通道的極化效果，位元通道的一部分可靠性逐漸增加而變好，而另一部分則可靠性逐漸降低而變差。前者位元通道可以稱為較佳通道，而後者位元通道可以被稱為較差通道。在一個示例中，極化編碼器210使用N=1024位元的極化碼長度對UL控制資訊進行編碼，以及使用N=512位元的極化碼長度對DL控制資訊進行編碼。

相應地，一種編碼策略為，在較好的通道上發送資訊位元，而為較差的通道分配固定的位元（稱為凍結位元(frozen bit)）。具體的，在一個示例中，N個位元通道(bit channel)的可靠性可以基於傳輸通道W的通道條件進行計算。基於計算得到的可靠性，最可靠的位元通道可以用於傳輸資訊位元，而可靠性最小的位元通道可以被設為固定值，例如，0。

可以通過對資料向量(data vector)（輸入位元向量）應用線性變換(linear transformation)以獲取極化碼，其中該資料向量包含資訊位元與凍結位元。具體地，該變換可以表示為如下表達式：

(1)

其中，代表極化碼向量(polar code vector)，代表輸入位元向量，代表位元反轉置換矩陣(reversal permutation matrix)，代表克羅內克積(Kronecker product)，代表基礎矩陣的第n階克羅內克積，N代表極化碼長度（為2的冪）並且，以及為方陣(square matrix)並且表示極化碼的產生矩陣。

輸入位元向量包括N個輸入位元，輸入位元的索引從0到N-1，也稱為輸入位元索引。每個輸入位元和相應的輸入位元索引對應於產生矩陣中的一列(row)。此外，每個位元通道或者合成通道對應於產生矩陣中的一列。因此，每個輸入位元對應於一位元通道。因此，輸入位元索引也用於對產生矩陣中的位元通道和列進行索引。

在一示例中，極化碼具有碼字長度N=8。輸入位元向量為。輸入位元包括長度為K=4的資訊位元及長度為F=4的凍結位元。資訊位元的索引包含在資訊位元索引集{3， 5， 6， 7}中，而凍結位元的索引包含在凍結位元索引集{0， 1， 2， 4}中。假設資訊位元集為{i1， i2， i3， i4}，以及凍結位元設置為0，則輸入位元可以相應表示如下：

在極化編碼器210處，可以首先確定資訊位元和凍結位元在輸入位元中位置。例如，可以首先確定極化編碼過程中位元通道的可靠性。該可靠性可以基於估計的通道狀況線上(on line)地計算。或者，該可靠性可以針對不同的通道狀況離線地(off line)計算並被存儲在記憶體中，並根據當前估計的通道狀況而取回。此外，極化編碼器210可以接收在速率匹配模組220處確定的數量為P的凍結位元位置204。接收的每個凍結位元位置對應于被打孔的已編碼位元（punctured coded bit）。

假設用於極化編碼的輸入位元長度(極化碼長度)為N（對應於N個輸入位元位置）以及資訊位元長度為K。因此，極化編碼器210可以從N個輸入位元位置中排除P個凍結位元位置。隨後，極化編碼器210可以從剩下的N-P個輸入位元位置中選擇K個位置用於資訊位置。選中的K個位置對應於在與剩下的N-P個輸入位元位置對應的位元通道中具有最高可靠性的位元通道。

基於確定的資訊位元位置和凍結位元位置，極化編碼器210可以將資訊位元映射到極化編碼器210的輸入向量。隨後，輸入向量可以基於產生矩陣GN被編碼為極化碼202。極化碼202具有長度N，並且隨後在速率匹配模組220處被打孔。因此，極化碼202被稱為母極化碼或母碼202，經過打孔操作後從母碼202生成的碼被稱為打孔後的碼。母碼202的碼長N被稱為母碼長度。

速率匹配模組220接收母碼202，執行打孔操作以生成打孔後的碼203。打孔控制器222被配置為確定母碼202中待被打孔的位元位置205。在一個示例中，確定過程可以基於產生矩陣GN、母碼長度N和打孔後的碼長度M。在一個示例中，在裝置200的一個元件處例如根據傳輸通道的通道狀況或傳輸資源的分配確定打孔後的碼長度M。此外，打孔控制器222也被配置為確定凍結位元位置204。對於極化碼，打孔操作可能影響通道的可靠性。當母碼202中的輸出位元被打孔，則與被打孔的輸出位元相關的位元通道就變成了差通道。與此差通道對應的輸入位元在接收端無法被解碼。因此，該輸入位元會被確定為輸入位元中的凍結位元。

位元選擇器224被配置為接收母碼202並從母碼202提取不被打孔的位元（un-punctured bit）以形成打孔後的碼203。可以基於從打孔控制器222接收的待被打孔（to-be-punctured）的位元位置205的資訊來執行提取。在一個例子中，待被打孔的位元位置205的資訊被表示為打孔模式（puncture pattern）。打孔模式可以由二進制向量表示。例如，打孔模式向量中的0可以表示被打孔的位元位置，而1表示不被打孔的位元位置。下面描述速率匹配模組220的功能和結構的更多細節。

雖然第2圖所示的速率匹配模組220採用了打孔方案來實現速率匹配功能，應當明白的是，在其他例子中，速率匹配模組220可以使用不止一種速率匹配方案來優化其速率匹配性能。例如，速率匹配模組220可以從多種速率匹配方案中選擇一種速率匹配方案，如打孔、縮短、重複等。選擇可以根據例如如下條件：例如母碼速率（定義為資訊位元長度與極化碼長度之間的比率）是否大於閾值、母碼長度是否大於傳輸資源配置所需的碼長度等等。針對不同的場景，可以選擇不同的速率匹配方案，以實現最優的速率匹配性能。

第3A圖至第3C圖為根據本發明實施例的構建極化圖(polar graph)300C的遞歸構建操作示意圖。構建的極化圖300C對應於表達式(1)中的產生矩陣，其中N=8。根據產生矩陣構建的極畫圖可以用作積於產生矩陣所執行的編碼與打孔操作的分析工具。第3A圖顯示對應於的第一極化圖300A。極化圖300A包括由兩個圓圈321和322表示的兩個輸入位元u0和u1以及由兩個圓圈341和342表示的兩個輸出位元x0和x1。極化圖300A例示了由如下表達式所代表的編碼操作： [x0 x1]=[u0 u1]

同時，極化圖300A可以例示通道極化操作。具體地，正方形301和302可以表示對應於編碼操作的兩個虛擬位元通道，上部通道301與下部通道302。輸入位元u0透過上部通道301進行發送，然而，u0的發送受到輸入位元u1的幹擾。相應地，用於發送輸入位元u0的上部通道301的可靠性降低。相反，輸入位元u1透過下部通道302進行發送，然而，u1的發送借助了上部通道301，這是因為部分u1是透過上部通道301進行發送的。因此，上部通道301降級(degraded)而下部通道302增強。

第3B圖顯示第二極化圖300B，第二極化圖300B對應於

該極化圖300B包括四個輸入位元u0-u3及四個輸出位元x0-x3。極化圖300B例示由以下表達式所代表的編碼操作： [x0 x1 x2 x3]=[u0 u1 u2 u3]

如圖所示，極化圖300B使用極化圖300A作為用以構建極化圖300B的建構區塊(building block)。極化圖300B包括第一級361和第二級362。第一級361包括上部區塊371和下部區塊372，第二級362包括上部區塊373和下部區塊374。第一級上部區塊371利用第二級362的上部通道，而第一級下部區塊372利用第二級362的下部通道。因此，由極化圖300B中的四對子位元通道形成四個位元通道：第一位元通道303和307、第二位元通道304和309、第三位元通道305和308、第四位元通道306和310。在這四個位元通道中，第一位元通道303和307雜訊最大，因為兩個位元通道303和307是相應區塊371或373中最差的位元通道；第四位元通道306和310最可靠，因為兩個位元通道306和310是相應區塊372或374中較好的位元通道。其他兩個位元通道304和309以及305和308的可靠性介於第一位元通道303和307和第四位元通道306和310之間。

第3C圖顯示對應於極化碼產生矩陣的第三極化圖300C。極化圖300C包括8個輸入位元u0-u7和8個輸出位元x0-x7。類似地，極化圖300C例示了對應於產生矩陣G8的編碼操作。如圖所示的，極化圖300C利用極化圖300A和300B作為用以構建極化圖300C的建構區塊。類似地，極化圖300C包括第一級363和第二級364。第一級363包括上部區塊375和下部區塊376，第二級364包括四個區塊377-380。第一級上部區塊375利用第二級364的上部通道，而第一級下部區塊376利用第二級364的下部通道。

基於上述構建，形成八個位元通道。例如，八個位元通道之一是通過連結（concatenate）三個子位元通道311、312和313而形成的。八個位元通道中另一個是通過連結三個子位元通道314、315和316而形成的。八個位元通道中每一個位元通道都是從輸入位元開始在輸出通道處結束。因此，與相應的位元通道相關的輸入位元用於標識相應的位元通道。例如，位元通道311-312-313從輸入位元u1開始，因此，該位元通道311-312-313被稱為位元通道u1。

當輸出位元通過八個位元通道u0-u7其中之一與輸入位元連接時，稱為輸出位元直接連接至相應的輸入位元。例如，輸出位元x4直接連接至輸入位元u1，輸出位元x3直接連接至輸入位元u6。此外，如第3C圖，輸出位元的位元反向（bit-reversed）索引是該輸出位元直接連接至的輸入位元的索引。具體地，輸出位元x0-x7的二進制索引在行（column）391示出，輸出位元x0-x7的位元反向索引在行392示出，輸入位元u0-u7的二進制索引在行393示出。作為示例，輸出位元x4具有二進制索引100，輸出位元x4的位元反向索引是001（即，輸入位元u1的索引）。輸入位元u1經由位元通道u1直接連接至輸出位元x4。因此，給定輸入位元的情況下，通過對該輸入位元的索引執行位元反向操作，可以確定直接連接至該輸入位元的輸出位元的索引。

位元通道u0-u7因極化效應(polarization effect)而具有極化特性。通常，對於用於發送基於極化圖構建的極化碼的給定通道條件，與位於極化圖頂部附近的輸入位元有關的上部位元通道具有較差的可靠性，而與位於極化圖底部附近的輸入位元有關的下部位元通道具有較好的可靠性。位元通道在極化圖中的位置越靠下，可靠性越好。因此，下部的輸入位元被優先用作資訊位元，而上部的輸入位元作為凍結位元。用作資訊位元的輸入位元稱為較佳位元，而用作凍結位元的輸入位元稱為較差位元。在第3C圖的示例中，較佳位元以具有交叉線的圓圈示出，較差位元以具有上升斜線的圓圈示出。

第4圖示出了第一傳統打孔策略的極化圖400。極化圖400類似於第3C圖中極化圖300C。極化圖400包括第一級401和第二級402。第二級402包括輸出區塊序列421-424。極化圖400包括8個輸入位元u0-u7和8個輸出位元x0-x7。八個位元通道u0-u7分別連接八對輸入位元和輸出位元。第一傳統打孔策略是首先打孔上部輸出區塊處的輸出位元。例如，對於不同長度P的待被打孔的位元（to-be-punctured bits），輸出位元按照從上至下的從頂部位元x0直至第P個輸出位元的順序打孔。

第一傳統打孔策略將打孔範圍限制到第一級區塊的輸入側的上部通道。如圖所示，在一個示例中，待被打孔的位元長度P等於4，因此，輸出位元x0-x3被選擇並且被打孔。因此，分別直接連接至被打孔輸出位元x0、x1、x2、x3的輸入位元u0、u2、u4、u6，通過位元通道u0、u2、u4、u6被影響。具體地，由於被打孔的位元不被發送，因而與被打孔的位元對應的位元通道變得無用。因此，輸入位元u0、u2、u4、u6不能被解碼，並被用作凍結位元。

該第一傳統打孔策略的缺點是，在低至中打孔率的情況下，好的位元（例如輸入位元u4和u6）被丟棄。打孔率被定義為被打孔的位元長度與母極化碼長度的比率。當用於傳輸極化碼的傳輸通道具有低信號雜訊比（low signal-to-noise ratio，SNR）時，可以採用低碼速率（輸入位元長度與打孔後的碼長度之間的比率）。例如，採用的低碼速率可以為1/5、1/3或2/5。在此情形下，資訊位元的數量比採用高碼速率時相對較少，好的位元通道對於資訊位元的可靠傳輸變得至關重要。因此，該第一傳統打孔策略的性能受到早期好位元丟失的影響，導致低碼速率傳輸時較差的性能。

第5圖示出了第二傳統打孔策略的極化圖500。就極化碼的構建而言，極化圖500類似於第3C圖中極化圖300C。例如，輸出位元的位元反向索引可以是該輸出位元通過位元通道直接連接至的輸入位元的索引。極化圖500包括第一級501和第二級502。第二級502包括兩個輸出區塊521-522。極化圖500包括8個輸入位元u0-u7和8個輸出位元x0-x7。八個位元通道u0-u7分別連接八對輸入位元和輸出位元。第二傳統打孔策略是首先從第二級502的每個輸出區塊521-522的上部輸出位元開始打孔，向下至每個輸出區塊521-522的下部輸出位元，直至到達待被打孔的位元總長度。因此，對被打孔的輸出位元的位置進行鏡像的輸入位元位置受到打孔操作的影響。例如，當輸出位元x0、x1、x4、x5被打孔時，輸入位元u0、u1、u4、u5受到影響。

與第一傳統打孔策略相比，該第二傳統打孔策略保留了接近極化圖底部的好位元。然而，對於具有較高SNR的傳輸通道採用的高碼速率，例如碼速率5/6或8/9，好位元（例如輸入位元u4-u5）的打孔會使得第二傳統打孔策略的性能劣化。

第6圖根據本發明的實施例示出了第一極化碼打孔技術示例的極化圖600。可以基於極化碼產生矩陣創建極化圖600。極化圖600中母極化碼長度是16。極化圖600包括16個輸入位元u0-u15和16個輸出位元x0-x15。極化圖600包括輸入級601和輸出級602。輸入級601包括兩個輸入區塊611-612，輸出級602包括輸出區塊序列621-628。此外，第6圖還例示了輸入位元的二進制索引613以及輸出位元的二進制索引614。對應于母極化碼長度16=24，每個二進制索引包括n=4個位元。

當選擇待被打孔的位元通道時，第一極化碼打孔技術策略考慮了輸入位元側和輸出位元側兩者的影響。連接至待被打孔的輸出位元（to-be-punctured output bits）的位元通道被稱為待被打孔的位元通道，連接至待被打孔的位元通道的輸入位元被稱為待被打孔的輸入位元。因此，第一打孔技術策略可以包括：在輸出位元側，優先選擇位於上部輸出區塊的上部通道的待被打孔的輸出位元；而在輸入位元側，優先選擇上部輸入位元作為待被打孔的輸入位元。

在一個示例中，母極化碼長度N=2n，待被打孔的位元長度為P。P可以表示為：，其中q＜=n-2，q為使得0＜=p＜=2q -1的最大指數。例如，對於P=13，P可以表示為，其中q=3，p=5。因此，基於第一打孔技術策略，打孔過程可以包括如下步驟。

在第一步，可以確定第一部分2q個待被打孔的輸出位元。具體地，2q個待被打孔的輸出位元可以被選擇為與索引包含在輸入位元索引集A={0, …, 2q-1}中的輸入位元直接連接的輸出位元。在第6圖所示的示例中，N=16，n=4，P=6，P可以表示為。因此，q=2，p=2。第一部分2q個待被打孔的輸出位元的數量是4。因此，輸入位元索引集A可以被確定為{0,1,2,3}或者是以n（n=4）位元二進制形式{0000, 0001, 0010, 0011}。對應於索引集A的輸入位元是u0-u3。可以通過將索引集A的二進制索引進行位元反向，來確定與輸入位元u0-u3直接連接的輸出位元的索引。例如，通過使索引集A={0000, 0001, 0010, 0011}位元反向，可以獲得相應的輸出位元索引為{0000, 1000, 0100, 1100}。因此，待被打孔的輸出位元可以分別被確定為x0, x8, x4, x12。

在第二步，可以確定剩下的第二部分p個待被打孔的輸出位元。具體地，p個待被打孔的輸出位元可以被選擇為與索引包含在輸入位元索引集B中的輸入位元直接連接的輸出位元，其中索引集B={2q + q位元的 (0, …, (p-1))的位元反向}= {2q + q位元的0的位元反向, 2q + q位元的1的位元反向, …, 2q + q位元的p-1的位元反向}。索引集B中每個元素等於2q與q位元的 0, …, (p-1)的位元反向之一的和。例如，在第一步的示例中q=2以及p=2。因此，q位元的 0, …, (p-1)的位元反向是2位元的{00, 01}的位元反向，或者按照位元反向形式是{00,10}。因此，索引集B= {22+ “00”, 22+ “10”}={4, 6}, 或者按照 n位元二進制形式是{0100, 0110}。因此，與索引集B對應的輸入位元是u4和u6。通過對索引集B執行4位元的位元反向操作，第二部分p個待被打孔的輸出位元的索引可以確定為對應於輸出位元x2和x6的{0010, 0110}。在第三步，其索引包含在索引集中的輸入位元可以確定為凍結位元。

第7A圖至第7C圖示出了通過相同的模擬實驗針對不同打孔方法的區塊錯誤率（block error rate, BLER）性能的比較。縱軸表示BLER，橫軸表示用於傳輸打孔極化碼的傳輸通道的SNR。此外，實線表示根據第4圖描述的第一傳統打孔策略的性能。點劃線表示根據第5圖描述的第二傳統打孔策略的性能。短劃線表示根據第6圖描述的第一打孔技術的性能。

第7A圖示出了在右側和在左側的兩個示意圖，這兩個圖分別對應于高碼速率5/6和8/9。如圖所示，對於高碼速率的極化碼編碼，第一打孔技術的性能（短劃線）要好於傳統的打孔策略。第7B圖示出了在三種不同的中碼速率1/2、2/3、3/4時三種方法的性能。如圖所示，對於中碼速率的極化碼編碼，第一打孔技術的性能（短劃線）要好於傳統的打孔策略。然而，在第7C圖，其中第7C圖示出了在三種不同的低碼速率1/5、1/3、2/5時的性能，與傳統的打孔策略相比，第一打孔技術（短劃線）呈現出中等性能。

第8圖根據本發明的實施例示出了第二極化碼打孔技術示例的極化圖800。第二打孔技術解決了當採用低碼速率時第7C圖所示的第一打孔技術的低性能問題。第8圖示出了第6圖所示的示例的結果，其中N=16, n=4, P=6,, q=2, p=2。如圖所示的，輸出位元x6被打孔。但是，由於輸出位元x6協助位元通道801（位元通道801連接輸出位元x7和輸入位元u14）的傳輸，因此對輸出位元x6打孔將使得位元通道801的可靠性劣化。因此，對好輸入位元u14和u15進行解碼的錯誤概率將增加。在低碼速率傳輸期間，靠近極化圖底部的輸入位元被用作資訊位元。因此，對輸出位元x6打孔會影響低碼速率傳輸的性能。為解決此問題，待被打孔的輸入位元的位置可以從u6的位置向下移動到u8的位置。與u8對應的待被打孔的輸出位元是x1。對x1打孔對於靠近極化圖800底部的好位元沒有顯著影響。

因此，實現第二打孔技術的打孔過程可以包括如下步驟。

在第一步，可以執行與第一打孔技術中相同的操作，以確定第一部分待被打孔的輸出位元。利用與第6圖中相同的例示，其中，要確定6個待被打孔的輸出位元，輸入位元u0-u3被確定為是待被打孔的輸入位元，因此輸出位元x0, x4, x8, x12被確定為是待被打孔的輸出位元。

在第二步，當碼速率高於閾值時，可以維持並執行第一技術中的第二步；當碼速率低於閾值時，待打孔位元被確定為如下輸出位元，該輸出位元與索引包含在輸入位元索引集B’中的輸入位元直接連接，其中B’為： B’={2q + (0, …, p/2-1)}U{2n-1 + (0, …, p/2-1)} ={2q +0, 2q +1, …, 2q +(p/2-1)}U{2n-1+0, 2n-1+1, …, 2n-1+ (p/2-1)}.

索引集B’的第一部分{2q +0, 2q +1, …, 2q +(p/2-1)}包括p/2個輸入位元索引並且對應於與待被打孔的輸入位元u0-u3相鄰的輸入位元。索引集B’的第二部分{2n-1+0, 2n-1+1, …, 2n-1+ (p/2-1)}包括另外p/2個輸入位元索引並且對應於從索引2n-1開始向下的輸入位元。在各種示例中，當p/2不是整數時，可以採用向下取整（floor）或向上取整（ceiling）函數，將p/2映射至最近的整數。

第9圖示出了通過模擬實驗針對不同打孔方法的BLER性能的比較。第9圖與示出了第一和第二傳統打孔策略的低碼速率性能的第7C圖類似。但是，第9圖中短劃線表示根據第8圖描述的第二打孔技術的性能。如第9圖所示，對於低碼速率1/5、1/3、2/5，第二打孔技術的性能與第一和第二傳統打孔策略相比，已經被改進的更強。

第10圖根據本發明的實施例示出了極化碼打孔的方法1000。方法1000可以由第2圖所示的通道編碼器240執行。方法1000從步驟S1001開始直到步驟S1099結束。

在步驟S1010，可以例如在第2圖所示的打孔控制器222處接收參數集，用於確定母極化碼中的待被打孔的已編碼位元。參數可以包括母碼長度N和打孔後的碼長度M。因此，待被打孔的已編碼位元長度可以確定為P=N-M。參數還可以包括用於生成母極化碼的產生矩陣GN的資訊。基於產生矩陣GN的資訊，可以確定極化圖的輸入位元與輸出位元之間的位元通道的連接關係。

在步驟S1020，打孔控制器222基於參數確定第一部分待被打孔的已編碼位元。在一個示例中，第一部分待被打孔的已編碼位元是與具有最低索引的輸入位元直接連接的已編碼位元。特別地，待被打孔的已編碼位元長度P可以以P=2q+p的形式表示，其中q＜=n-2且q是使得0＜=p＜=2q-1的最大指數。因此，2q ＜=2n-2=N/4。根據與產生矩陣GN對應的極化圖，第一部分待被打孔的已編碼位元可以被確定為如下碼位元：這些碼位元與索引包含在輸入位元索引集 A={0, …, 2q -1}中的輸入位元直接連接。極化圖中輸入位元和輸出位元的直接連接表示輸入位元和輸出位元經由極化圖中虛擬位元通道連接。對於產生矩陣，通過將輸入位元的二進制索引反向，可以獲得與該輸入位元直接連接的輸出位元的索引。

在步驟S1030，可以例如由打孔控制器222確定第二部分待被打孔的已編碼位元。在一個示例中，在第二部分p個待被打孔的已編碼位元中，p/2個待被打孔的位元是如下已編碼位元：這些已編碼位元與分佈在索引從N/2開始的輸入位元分區（partition）中的p/2個輸入位元直接連接。特別地，根據與產生矩陣GN對應的極化圖，第二部分待被打孔的已編碼位元可以被確定為如下已編碼位元：這些已編碼位元與索引包含在輸入位元索引集B中的輸入位元直接連接，其中索引集B ={2q + (0, …, p/2-1)}U{2n-1 + (0, …, p/2-1)} ={2q +0, 2q +1, …, 2q +(p/2-1)}U{2n-1 + 0, 2n-1 + 1, …, 2n-1 + (p/2-1)} 。索引集B的第一部分{2q + (0, …, p/2-1)} 中的元素是與在步驟S1020中確定的第一部分待被打孔的已編碼位元相鄰的輸入位元。索引集B的第二部分{2n-1 + (0, …, p/2-1)}中的元素是從極化圖中索引為2n-1=N/2的輸入位元開始向下的p/2個輸入位元。在一個示例中，2q個輸入位元的數量等於N/4。因此，索引集B的第一部分的輸入位元具有索引{N/4+ (0, …, p/2-1)}，而索引集B的第二部分的輸入位元具有索引{N/2+ (0, …, p/2-1)}。因此，與2q個待被打孔的輸出位元對應的2q個輸入位元被包含在N個輸入位元的第一個1/4中，而索引集B的第一部分和第二部分的輸入位元分佈在N個輸入位元的第二個1/4和第三個1/4中。

在步驟S1040，可以例如在第2圖所示的位元選擇器224處接收極化編碼器生成的長度為N的母碼。例如母碼可以存儲在緩衝器中。

在步驟S1050，可以基於步驟S1020和步驟S1030中的確定結果生成打孔後的碼。例如可以從打孔控制器222接收位置資訊。位置資訊可以是指示出待被打孔的位元的索引序列。另選地，位置資訊可以是指示出待被打孔的位置的0和1二進制向量。基於位置資訊，位元選擇器224可以從母碼中排除不被打孔的位元，以輸出被打孔的位元。接著方法1000進行到步驟S1099，並結束。

第11A圖至第11C圖示出了用於構建第二類型極化圖的遞歸構建操作示意圖。如上所述的，第3A圖至第3C圖提供了基於產生矩陣構建極化圖的示例，這種類型的極化圖被稱為第一類型的極化圖，產生矩陣被稱為第一類型的產生矩陣。相反地，第二類型的極化圖可以基於第二類型的產生矩陣。第二類型的產生矩陣可以是的形式，而不採用反向置換矩陣BN，其中N=2n。

第11A圖示出了與產生矩陣對應的基礎極化圖1100A。極化圖1100A的結構與第3A圖的極化圖300A類似。元素1101表示兩個輸入位元u0-u1的模2（modulo-2）相加。在兩對輸入位元和輸出位元之間形成兩個虛擬位元通道1102和1103：一個在u0和x0之間，另一個在u1和x1之間。兩個位元通道1102和1103包括在組合通道（combined channel）W2中。組合通道W2組合了用於獨立傳輸x0和x1的傳輸通道的兩次使用（usages）。

第11B圖示出了與產生矩陣對應的基礎極化圖1100B。極化圖1100B是基於極化圖1100A構建的。兩個W2通道進一步被組合，以形成W4組合通道。形成4個位元通道1104-1107。與第3A圖至第3C圖的示例不同，第11B圖的位元通道被水準放置。因此，由極化圖中的位元通道連接的輸入位元和輸出位元的索引是相同的。第11C圖示出了如何基於組合通道WN/2構建N維極化圖1100C。

就極化碼的性質而言，第二類型的極化圖和產生矩陣與第一類型的極化圖和產生矩陣相同。 兩種編碼方式之間的差別在於，對於相同的輸入位元集，兩種編碼產生的兩種輸出位元序列以不同的順序排列。特別的，對一種輸出序列執行反向置換操作將生成另一種輸出序列。

因此，參考第一類型的極化圖描述的極化碼打孔技術也適用於第二類型的極化圖。例如，在第一和第二打孔技術中，參考與待被打孔的已編碼位元的輸入位元直接連接的索引，可以確定待被打孔的已編碼位元。然而，由於對這些輸入位元的選擇與採用哪種類型的極化圖無關，因此，對於這兩種類型極化圖，利用輸入位元索引來描述打孔選擇是通用方法。具體地，對於第二類型的極化圖，與輸入位元對應的輸出位元（其直接連接到該輸入位元）通過指示位元通道的水準線連接到該輸入位元。因此，輸出位元的索引與相應輸入位元的索引相同。因而，第一和第二打孔技術適用於第一類型和第二類型的極化圖和產生矩陣。

因此，在方法1000的步驟S1010，產生矩陣的資訊可以包括產生矩陣的類型。基於產生矩陣的類型，可以獲取待被打孔的輸出位元的索引。例如，對於第一類型產生矩陣，可以通過如下方式獲取待被打孔的輸出位元的索引：將與這些待被打孔的輸出位元直接連接的相應輸入位元的索引反向。相反，對於第二類型產生矩陣，待被打孔的輸出位元的索引與直接連接至這些待被打孔的輸出位元的相應輸入位元的索引相同。或者，在一個示例中，第2圖的速率匹配模組220可以在極化編碼器210和位元選擇器224之間包括位元反向模組。當極化編碼器210基於第一類型產生矩陣操作時，可以採用位元反向模組對極化編碼器210的輸出位元執行位元反向置換。因此，置換後的輸出位元被重新排序為與從第二類型產生矩陣生成的輸出位元相同。因此，可以按照與從產生矩陣生成輸出位元相同的方式，獲取待被打孔的輸出位元的索引。

第12圖根據本發明的實施例例示了極化碼打孔過程1200。過程1200為推導出第三極化碼打孔技術提供了基礎。過程1200基於與第二類型產生矩陣對應的極化圖1204。基於極化圖1204產生的母極化碼具有長度N。在過程1200，將要生成的打孔後的碼具有長度M，待被打孔的已編碼位元具有長度P=2q + p。如所示出的，索引為{0, …, N-1}的輸入位元1201被均等地分成四個輸入區塊I0-I3。索引為{0, …, N-1}的輸出位元1202被均等地分成四個輸出區塊B0-B3。

過程1200對應於第10圖中過程1000的特殊情況。具體地，對於低碼速率情形，如在步驟S1020和S1030中確定的，待被打孔的輸入位元包括第一部分（索引集A={0, …, 2q - 1}）和第二部分（索引集B={2q + (0, …, p/2-1)}U{2n-1 + (0, …, p/2-1)}）。第一部分索引集A包括2q個輸入位元，而第二部分索引集B包括p個輸入位元。對於索引集B，索引集B的第一部分和第二部分可以由兩個索引集H1和H2表示，H1={2q + (0, …, p/2-1)}， H2={2n-1 + (0, …, p/2-1)}。

在第12圖中，當第一部分輸入位元1211（索引集A）的數量（2q）等於N/4（即， P=2q +p= N/4+p），第二部分輸入位元（索引集B）可以均等地分佈在輸入區塊I1和I2中；索引集H1的輸入位元1212位於輸入區塊I1，而索引集H2的輸入位元1213位於輸入區塊I2。此情形是過程1000的特殊情況。因此，可以確定待被打孔的輸出位元。由於極化圖1204是第二類型的極化圖，待被打孔的輸出位元的索引與待被打孔的輸入位元的索引相同。如所示出的，可以確定第一部分待被打孔的輸出位元1221以及第二部分待被打孔的輸出位元1222和1223。

此外，與上述的第一部分待被打孔的輸入位元對應於第一輸入區塊I0對應的，可以採用重新排列操作，以有利於提取待被打孔的輸出位元1221、1222和1223。具體地，輸出位元1202可以被重新排列為重排後的輸出位元1203。如所示的，輸出區塊B1和B2中的輸出位元1222-1223在重排後的輸出位元1203中彼此交錯。因此，待被打孔的輸出位元1222和1223中的輸出位元以交錯的方式彼此連續，形成待被打孔的已編碼位元區塊1232。因此，可以形成長度為P的包括區塊B0 1231和區塊1232的連續範圍1233。連續範圍1233包括待被打孔的輸出位元。因此，在一個示例中，當重排後的輸出位元1203被存儲在記憶體中，提取輸出位元以形成被打孔的碼變為了從記憶體中讀取輸出位元的連續範圍1233，簡化了提取操作。

基於上述過程1200，可以推導出第三極化碼打孔技術。具體地，在第三打孔技術的一個示例中，當待被打孔的輸出位元的數量P小於重排後的輸出位元1203中區塊B0的大小時，則區塊B0中第一組P個輸出位元被打孔。相反地，當待被打孔的輸出位元的數量P大於區塊B0的大小時，則重排後的輸出位元1203中的第一組P個輸出位元被打孔。因此，第12圖中區塊1203所示的輸出位元的重新排列使得對輸出碼的提取操作統一且簡化：從重排後的輸出位元1203中提取最後M個輸出位元1234，以生成打孔後的碼。

第13圖根據本發明的實施例示出了實現第三極化碼打孔技術的示例方法1300。方法1300從步驟S1301開始到步驟S1399結束。

在步驟S1310，接收母極化碼。可以基於第二類型的產生矩陣由極化編碼器生成母碼。或者對於由第一類型的產生矩陣生成的極化碼，可以執行位元反向置換，以將第一類型的極化碼轉換為接收的第二類型的母碼。接收的第二類型的母碼可以包括已編碼位元序列。已編碼位元序列的索引位於索引集{0, …, N-1}中。此外，已編碼位元序列可以包括索引為{0, …, i-1}的第一區塊、索引為{i, …, i+k-1}的第二區塊、索引為{i+k, …, i+k+k-1}的第三區塊，第二區塊和第三區塊均具有長度k。例如其中i=N/4，i+k=N/2。

在步驟S1320，將第二區塊和第三區塊彼此交錯，以形成重排後的已編碼位元序列。例如，重排後的序列可以存儲在緩衝器中。

在步驟S1330，從重排後的已編碼位元序列中提取最後M個已編碼位元，以生成長度為M的打孔後的碼。例如，可以從緩衝器讀取最後M個已編碼位元。方法1300進行至步驟S1399並結束。

第14圖根據本發明的實施例示出了用於極化碼匹配的裝置1400。裝置1400實現第三極化碼打孔技術。裝置1400包括通道編碼器1440與調變器1430。通道編碼器1440包括極化編碼器1410和速率匹配模組1420。這些元件以第14圖所示方式耦接。裝置1400在功能與結構上類似於裝置200。第14圖的組件1440、1410、1430在功能與結構上類似於裝置200中的組件240、210、230。但是速率匹配模組1420與速率匹配模組220不同。

具體地，速率匹配模組1420可以包括位元反向模組1422、交錯器1423、重排後的輸出位元緩衝器1425和位元選擇器1424。速率匹配模組1420被配置為接收長度為N的母碼1402，並因此生成長度為M的打孔後的碼1403。當接收的母碼1402是基於第二類型的極化圖生成的時，位元反向模組1422被配置為對接收的母碼1402執行位元反向置換操作，以生成重新排序的母碼，交錯器1423被配置為將母碼1402中的兩個已編碼位元區塊或者將重排後的母碼交錯，以生成重排後的輸出位元序列。重排後的輸出位元緩衝器1425被配置為存儲重排後的輸出位元。位元選擇器1424被配置為從重排後的輸出位元緩衝器1425中排除不被打孔的輸出位元，以生成打孔後的碼1403。

在操作上，極化編碼器1410執行極化編碼。在一個示例中，極化編碼是基於第一類型的產生矩陣生成的。因此，位元反向模組1422可以接收第一類型的母碼1402，並執行位元反向置換操作，以將母碼重新排序。或者，在另一個示例中，當極化編碼是基於第二類型的產生矩陣生成的，對母碼1402不執行位元反向置換操作。

接著，交錯器1423可以執行交錯操作。例如，初始母碼1402或者重排後的母碼可以包括輸出位元序列。輸出位元序列可以包括第一、第二、第三連續區塊。第一區塊可以包括序列中的A個輸出位元。第二和第三區塊長度相同，並且均包括序列中的B個輸出位元。因此，速率匹配模組1420可以將第二和第三區塊交錯。因此，可以創建出重排後的序列，並將其存儲入重排後的輸出位元緩衝器1425。位元選擇器1424接著從重排後的輸出位元緩衝器1425中提取最後M個輸出位元，並將該M個輸出位元輸出為打孔後的碼1403。

在各種實施例中，第2圖或第14圖中的通道編碼器240和1440可以實施為硬體、軟體或其組合。舉例而言，通道編碼器240和1440可以使用一個或多個積體電路(Integrated Circuits, ICs)來實施，例如專用積體電路（ASIC）、現場可程式化閘陣列（FPGA）及其類似。對於另一實施例，通道編碼器240和1440可以實施為包含儲存於計算機可讀非易失性(non-volatile)存儲介質中多個指令的軟體或韌體。當處理器電路執行這些指令時，將使得處理器電路執行通道編碼器240和1440的多個功能。

雖然第14圖所示的速率匹配模組1420採用了打孔方案來實現速率匹配功能，應當明白的是，在其他例子中，速率匹配模組1420可以使用不止一種速率匹配方案來優化其速率匹配性能。例如，速率匹配模組1420可以從多種速率匹配方案中選擇一種速率匹配方案，如打孔、縮短、重複等。選擇可以根據例如如下條件：例如母碼率（定義為資訊位元長度與極化碼長度之間的比率）是否大於閾值、母碼長度是否大於傳輸資源配置所需的碼長度等等。針對不同的場景，可以選擇不同的速率匹配方案，以實現最優的速率匹配性能。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬領域具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為准。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧無線通信系統

110‧‧‧行動裝置

111‧‧‧UL通道編碼器

112‧‧‧DL通道解碼器

113、124、201‧‧‧資訊位元

114、123‧‧‧解碼後的位元

120‧‧‧基地台

121‧‧‧UL通道解碼器

122‧‧‧DL通道編碼器

132、134、203‧‧‧打孔後的碼

200、1400‧‧‧裝置

202‧‧‧母極化碼

240‧‧‧通道編碼器

230‧‧‧調變器

210‧‧‧極化編碼器

220‧‧‧速率匹配模組

222‧‧‧打孔控制器

224‧‧‧位元選擇器

204‧‧‧凍結位元位置

205‧‧‧待被打孔的位元位置

300A、300B、300C、400、500、600、800‧‧‧極化圖

321、322‧‧‧輸入位元

341、342‧‧‧輸出位元

301、302‧‧‧虛擬位元通道

361、363、401、501、601‧‧‧第一級

362、364、402、502、602‧‧‧第二級

371、373、375‧‧‧上部區塊

372、374、376‧‧‧下部區塊

377~380、421~424、521~522、621~628‧‧‧輸出區塊

303、304、305、306、307、308、309、310、801‧‧‧位元通道

311、312、313、314、315和316‧‧‧子位元通道

391、614‧‧‧輸出位元的二進制索引

392‧‧‧輸出位元的位元反向索引

393、613‧‧‧輸入位元的二進制索引

611~612‧‧‧輸入區塊

1000‧‧‧方法

S1001、S1010~S1050、S1099‧‧‧步驟

1100A、1100B、1100C、1204‧‧‧極化圖

1102~1103、1104~1107‧‧‧位元通道

1201、1211、1212、1213‧‧‧輸入位元

1202、1221、1222、1223‧‧‧輸出位元

1203‧‧‧重排後的輸出位元

1231、1232‧‧‧待被打孔的已編碼位元區塊

1233‧‧‧連續範圍

1234‧‧‧最後M個輸出位元

1300‧‧‧方法

S1301、S1310~S1330、S1399‧‧‧步驟

1440‧‧‧通道編碼器

1430‧‧‧調變器

1410‧‧‧極化編碼器

1420‧‧‧速率匹配模組

1422‧‧‧位元反向模組

1423‧‧‧交錯器

1425‧‧‧重排後的輸出位元緩衝器

1424‧‧‧位元選擇器

1402‧‧‧母碼

1403‧‧‧打孔後的碼

第1圖為根據本發明實施例的無線通信系統的示意圖。 第2圖為根據本發明實施例的用於速率匹配的裝置的示意圖。 第3A圖至第3C圖為根據本發明一實施例的用於構建極化圖的遞歸構建操作示意圖。 第4圖示出了第一傳統打孔策略的極化圖。 第5圖示出了第二傳統打孔策略的極化圖。 第6圖根據本發明的實施例示出了第一極化碼打孔技術示例的極化圖。 第7A圖至第7C圖示出了通過相同的模擬實驗針對不同打孔方法的區塊錯誤率（block error rate, BLER）性能的比較。 第8圖根據本發明的實施例示出了第二極化碼打孔技術示例的極化圖。 第9圖示出了通過模擬實驗針對不同打孔方法的BLER性能的比較。 第10圖根據本發明的實施例示出了極化碼打孔的方法。 第11A圖至第11C圖示出了用於構建第二類型極化圖的遞歸構建操作示意圖。 第12圖根據本發明的實施例例示了極化碼打孔過程。 第13圖根據本發明的實施例示出了實現第三極化碼打孔技術的示例過程。 第14圖根據本發明的實施例示出了用於極化碼匹配的裝置。

Claims (20)

1. 一種極化碼打孔方法，該方法包括： 接收包括已編碼位元序列的母極化碼，該已編碼位元序列具有索引{0, …, N-1}，並且包括索引為{0, …, i-1}的已編碼位元第一區塊、索引為{i, …, i+k-1}的已編碼位元第二區塊和索引為{i+k, …, i+k+k-1 }的已編碼位元第三區塊； 將該已編碼位元第二區塊與該已編碼位元第三區塊交錯，以形成包括N個已編碼位元的重排後的已編碼位元序列；以及 從該重排後的已編碼位元序列中提取最後M個已編碼位元，以生成長度為M的打孔後的碼， 其中i，N，k，M為正整數。
2. 根據申請專利範圍第1項之極化碼打孔方法，其中，i=N/4，i+k=N/2。
3. 根據申請專利範圍第1項之極化碼打孔方法，其中，該母極化碼是基於形式為的產生矩陣G_N 生成的，其中表示基礎矩陣的第n階克羅內克積。
4. 根據申請專利範圍第1項之極化碼打孔方法，其中，進一步包括： 接收基於形式為的產生矩陣G_N 生成的極化碼，其中B_N 表示位元反向置換矩陣，表示基礎矩陣的第n階克羅內克積；以及 對接收的該極化碼執行位元反向置換，以生成該母極化碼。
5. 根據申請專利範圍第1項之極化碼打孔方法，其中，進一步包括： 在緩衝器中存儲該重排後的已編碼位元序列， 其中從該重排後的已編碼位元序列中提取最後M個已編碼位元的步驟包括從該緩衝器讀取該重排後的已編碼位元序列的該最後M個已編碼位元。
6. 一種用於極化碼打孔的裝置，該裝置包括： 交錯電路，被配置為 接收包括已編碼位元序列的母極化碼，該已編碼位元序列具有索引{0, …, N-1}並且包括索引為{0, …, i-1}的已編碼位元第一區塊、索引為{i, …, i+k-1}的已編碼位元第二區塊和索引為{i+k, …, i+k+k-1 }的已編碼位元第三區塊，以及 將該已編碼位元第二區塊與該已編碼位元第三區塊交錯，以形成包括N個已編碼位元的重排後的已編碼位元序列；以及 位元選擇器，被配置為從該重排後的已編碼位元序列中提取最後M個已編碼位元，以生成長度為M的打孔後的碼。
7. 根據申請專利範圍第6項之用於極化碼打孔的裝置，其中，i=N/4，i+k=N/2。
8. 根據申請專利範圍第6項之用於極化碼打孔的裝置，其中，該母極化碼是基於形式為的產生矩陣G_N 生成的，其中表示基礎矩陣的第n階克羅內克積。
9. 根據申請專利範圍第6項之用於極化碼打孔的裝置，其中，進一步包括位元反向電路，被配置為： 接收基於形式為的產生矩陣G_N 生成的極化碼，其中B_N 表示位元反向置換矩陣，表示基礎矩陣的第n階克羅內克積；以及 對接收的該極化碼執行位元反向置換，以生成該母極化碼。
10. 根據申請專利範圍第6項之用於極化碼打孔的裝置，其中，進一步包括緩衝器，被配置為存儲該重排後的已編碼位元序列， 該位元選擇器被配置為從該緩衝器讀取該最後M個已編碼位元。
11. 一種極化碼打孔方法，該方法包括： 接收包括已編碼位元序列的母極化碼，該已編碼位元序列由極化編碼器生成，該極化編碼器根據極化圖對索引為{0, …, N-1}的輸入位元序列進行編碼以生成該母極化碼，其中該母極化碼長度為N，N為2的n次冪2ⁿ ；以及 生成打孔後的碼，該打孔後的碼包括排除了P個被打孔的已編碼位元的已編碼位元序列， 其中P=2^q +p，q＜=n-2，q為使得0＜=p＜=2^q -1的最大指數，並且 其中第一部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集A={0, …, 2^q - 1}中的輸入位元直接連接的已編碼位元。
12. 根據申請專利範圍第11項之極化碼打孔方法，其中，第二部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集B1中的輸入位元直接連接的已編碼位元， 其中B1={2^q +0, 2^q +1, …, 2^q +(p/2-1)}U{2^n-1 +0, 2^n-1 +1, …, 2^n-1 + (p/2-1)}。
13. 根據申請專利範圍第11項之極化碼打孔方法，其中，第二部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集B2中的輸入位元直接連接的已編碼位元， 其中B2={2^q +q位元的0的位元反向, 2^q +q位元的1的位元反向, …, 2^q +q位元的(p-1)的位元反向}。
14. 根據申請專利範圍第11項之極化碼打孔方法，進一步包括： 確定第一部分該被打孔的已編碼位元；以及 當碼速率大於閾值時，確定第二部分該被打孔的已編碼位元為該極化圖中與索引包含在索引集B1中的輸入位元直接連接的已編碼位元， 其中該碼速率等於資訊位元長度與該打孔後的碼長度的比率， 其中B1={2^q +0, 2^q +1, …, 2^q +(p/2-1)}U{2^n-1 +0, 2^n-1 +1, …, 2^n-1 + (p/2-1)}。
15. 根據申請專利範圍第14項之極化碼打孔方法，進一步包括： 當該碼速率小於該閾值時，確定第二部分該被打孔的已編碼位元為該極化圖中與索引包含在索引集B2中的輸入位元直接連接的已編碼位元， 其中B2={2^q +q位元的0的位元反向, 2^q +q位元的1的位元反向, …, 2^q +q位元的(p-1)的位元反向}。
16. 一種用於極化碼打孔的裝置，該裝置包括位元選擇器電路，該位元選擇器電路被配置為： 接收包括已編碼位元序列的母極化碼，該已編碼位元序列由極化編碼器生成，該極化編碼器根據極化圖對索引為{0, …, N-1}的輸入位元序列進行編碼以生成該母極化碼，其中該母極化碼長度為N，N為2的n次冪2ⁿ ；以及 生成打孔後的碼，該打孔後的碼包括排除了P個被打孔的已編碼位元的已編碼位元序列， 其中P=2^q +p，q＜=n-2，q為使得0＜=p＜=2^q -1的最大指數，並且 其中第一部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集A={0, …, 2^q - 1}中的輸入位元直接連接的已編碼位元。
17. 根據申請專利範圍第16項之用於極化碼打孔的裝置，其中，第二部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集B1中的輸入位元直接連接的已編碼位元， 其中B1={2^q +0, 2^q +1, …, 2^q +(p/2-1)}U{2^n-1 +0, 2^n-1 +1, …, 2^n-1 + (p/2-1)}。
18. 根據申請專利範圍第16項之用於極化碼打孔的裝置，其中，第二部分該被打孔的已編碼位元包括該極化圖中與索引包含在索引集B2中的輸入位元直接連接的碼位元， 其中B2={2^q +q位元的0的位元反向, 2^q +q位元的1的位元反向, …, 2^q +q位元的(p-1)的位元反向}。
19. 根據申請專利範圍第16項之用於極化碼打孔的裝置，進一步包括打孔控制器電路，該打孔控制器電路被配置為： 確定第一部分該被打孔的已編碼位元；以及 當碼速率大於閾值時，確定第二部分該被打孔的已編碼位元為該極化圖中與索引包含在索引集B1中的輸入位元直接連接的已編碼位元， 其中該碼速率等於資訊位元長度與該打孔後的碼長度的比率， 其中B1={2^q +0, 2^q +1, …, 2^q +(p/2-1)}U{2^n-1 +0, 2^n-1 +1, …, 2^n-1 + (p/2-1)}。
20. 根據申請專利範圍第19項之用於極化碼打孔的裝置，該打孔控制器電路進一步被配置為： 當該碼速率小於該閾值時，確定第二部分該被打孔的已編碼位元為該極化圖中與索引包含在索引集B2中的輸入位元直接連接的已編碼位元， 其中B2={2^q +q位元的0的位元反向, 2^q +q位元的1的位元反向, …, 2^q +q位元的(p-1)的位元反向}。