TWI652907B - 用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計 - Google Patents

用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計 Download PDF

Info

Publication number
TWI652907B
TWI652907B TW107100637A TW107100637A TWI652907B TW I652907 B TWI652907 B TW I652907B TW 107100637 A TW107100637 A TW 107100637A TW 107100637 A TW107100637 A TW 107100637A TW I652907 B TWI652907 B TW I652907B
Authority
TW
Taiwan
Prior art keywords
lifting
offset
factors
density parity
sets
Prior art date
Application number
TW107100637A
Other languages
English (en)
Other versions
TW201832477A (zh
Inventor
邱茂清
傑費斯 提摩西 培林 費雪
李重佑
徐誠羿
張晏碩
陳威任
陳儒雅
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/594,239 external-priority patent/US10164659B2/en
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201832477A publication Critical patent/TW201832477A/zh
Application granted granted Critical
Publication of TWI652907B publication Critical patent/TWI652907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本發明提出了用於NR LDPC碼的偏移係數和提升因數設計的構思和方案。設備的處理器可生成QC-LDPC碼並使用所選擇的碼本對資料進行編碼。在生成QC-LDPC碼時，處理器可定義多組提升因數，為多組提升因數中的每個提升因數生成各偏移量表，並使用基礎矩陣和偏移係數表來生成QC-LDPC碼。

Description

用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計 【交叉引用】
本申請要求於2017年1月9日遞交的美國臨時申請案62/443,852以及2017年1月24日遞交的美國臨時申請案62/449,677的優先權，並且是2017年5月12日遞交的美國申請案15/594,239的部分延續案，且將上述專利文獻的全部內容作為參考。
本發明係相關於資訊編碼和解碼，尤指一種偏移係數(shift coefficient)和提升因數(lifting factor)設計。
除非在本發明中另有指示，否則本部分中描述的方法不是申請專利範圍的現有技術，也不因包含在該部分中而被承認是現有技術。
第三代合作夥伴計劃(3rd Generation Partnership Project，3GPP)已經批准了加快開發第五代(5th-generation，5G)新無線電(New Radio，NR)規範的計劃，因此有標準可依的5G NR無線通訊服務有望在不遠的將來得到開展。3GPP還同意在5G NR資料通道中使用准循環低密度奇偶檢查 (quasi-cyclic low-density parity-check，QC-LDPC)碼。然而，關於如何基於QC-LDPC進行編碼和解碼的細節尚未定義。
下述發明內容僅僅是說明性的，並不旨在以任何方式對本發明進行限制。也就是說，提供本發明內容是用來介紹本發明所描述的新穎且非顯而易見的技術的構思、亮點、益處和優點。優選的實施方式也會在詳細描述中做進一步介紹。因此，以下發明內容不旨在標識所要求保護主題的本質特徵，也不旨在確定所要求保護主題的保護範圍。
本發明的目的是提出用於QC-LDPC編碼和解碼的偏移係數和提升因數的結構設計的各種新穎構思和方案，該結構設計可在下一代通訊中實施，其中下一代通訊既可以是有線通訊，也可以是包括5G NR無線通訊在內的無線通訊。
一方面，一種方法可以涉及生成QC-LDPC碼的設備的處理器。該方法還可以涉及處理器使用所選擇的碼本(codebook)對資料進行編碼。在生成QC-LDPC碼時，該方法可以涉及處理器執行以下操作：(1)定義多組提升因數；(2)為多組提升因數中的每個提升因數生成各偏移量表；以及(3)使用基礎矩陣(base matrix)和偏移係數表生成QC-LDPC碼。
一方面，一種方法可以涉及生成QC-LDPC碼的設備的處理器。該方法還可以涉及處理器使用所選擇的碼本對資料進行編碼。在生成QC-LDPC碼時，該方法可以涉及處理器執行以下操作：(1)定義多組提升因數；(2)為多組提升因數中的每個提升因數生成各偏移量表；以及(3)使用基礎矩 陣和偏移係數表生成QC-LDPC碼。此外，在為多組提升因數中的每個提升因數生成相應的偏移量表時，該方法可涉及處理器使用具有取模運算(mod operation)的嵌套設計為多組提升因數中的每個提升因數生成各偏移量表，以便可以用多組提升因數中的每一組提升因數來代表不同提升因數的所有偏移係數。
一方面，一種設備可包括能夠生成QC-LDPC碼並使用QC-LDPC碼對資料進行編碼的處理器。在生成QC-LDPC碼時，處理器能夠執行以下操作：(1)定義多組提升因數；(2)為多組提升因數中的每個提升因數生成各偏移量表；以及(3)使用基礎矩陣和偏移係數表生成QC-LDPC碼。
值得注意的是，雖然本發明提出的方案和各種示例是在5G NR無線通訊的背景下提供的，但是本發明提出的構思、方案及其任何變形形式或衍生形式可以在其他適宜實施且符合相關協定、標準和規範的通訊中實施。因此，本發明提出的方案的範圍不限於本發明所提供的描述。
100‧‧‧QC-LDCP生成
200‧‧‧提升因數表
300‧‧‧偏移係數表
400‧‧‧通訊系統
405‧‧‧第一設備
450‧‧‧第二設備
410、460‧‧‧處理器
412、414‧‧‧編碼器
414、464‧‧‧解碼器
420、470‧‧‧記憶體
422、472‧‧‧指令
424、474‧‧‧資料
430、480‧‧‧收發器
432、482‧‧‧傳送器
434、484‧‧‧接收器
500、600‧‧‧進程
510、520、530、610、620、630‧‧‧方框
512、514、516、612、614、616、618‧‧‧子框
包含的附圖用來提供對本發明的進一步理解，而且併入並構成本發明的一部分。附圖說明了本發明的實施方式，並且與說明書一起用於解釋本發明的原理。請注意，附圖不一定是按比例的，因為為了清楚地說明本發明的構思，一些元件顯示的尺寸可能與實際實施方式中的尺寸不成比例。
第1圖是根據本發明實施方式的示範性QC-LDPC碼生成 示意圖。
第2圖是根據本發明實施方式的示範性提升因數表。
第3圖是根據本發明實施方式的示範性偏移係數表。
第4圖是根據本發明實施方式的示範性通訊系統的框圖。
第5圖是根據本發明實施方式的示範性進程的流程圖。
第6圖是根據本發明實施方式的示範性進程的流程圖。
本發明公開了所要求保護主題的詳細實施例和實施方式。然而應該理解，本發明公開的實施例和實施方式僅是對要求保護的主題的說明，要求保護的主題可以以各種形式實施。本發明可以以許多不同的形式來實施，並且不應該被解釋為限於本發明所描述的示範性實施例和實施方式。相反，提供這些示範性實施例和實施方式，使得對本發明的描述是徹底的和完整的，並且可以把本發明的範圍充分傳達給本領域的技術人員。在下面的描述中，公知的特徵和技術細節可能被省略，以避免不必要地模糊本發明的實施例和實施方式。
概述
第1圖是根據本發明實施方式的示範性QC-LDPC碼生成100示意圖。第2圖是根據本發明實施方式的示範性提升因數表200。第3圖是根據本發明實施方式的示範性偏移係數表300。以下描述是參考第1圖~第3圖進行的。
在本發明提出的構思和方案下，QC-LDPC碼的奇偶檢查矩陣可由基礎矩陣和偏移係數表構成，並且提升因數可以是奇偶檢查矩陣中子矩陣的尺寸。具體地，所提出的QC-LDPC碼的有效提升因數可包括給定數目組的提升因數(例如，八組)，其中每組提升因數可定義為ai×2j，其中，對於八組提升因數來說，i=0~7。第2圖所示的表200是八組提升因數的示例，這僅用於說明的目的，並非用來限制本發明。
在本發明提出的構思和方案下，八組提升因數(Z)中的每一組提升因數可以定義為：Z φ={a×2j} a {2,3,5,7,9,11,13,15},j 0~J，其中：若J=7，a=2~3，若J=6，a=5，若J=5，a=7~11，以及若J=4,a=13~15。對於多組提升因數中的每個提升因數來說，可以生成各偏移量表。第3圖中的表300示出了Z=5x2j的組的偏移係數表，這僅用於說明的目的，並非用來限制本發明。在為多組提升因數中的每個提升因數生成各偏移量表時，可生成包含偏移係數的各偏移量表，其中偏移係數與各組提升因數中的最大提升因數相對應。特別地，與八組提升因數對應的偏移量可用八個偏移係數表來代表，其中八個偏移係數表與提升因數{208,224,240,256,288,320,352,384}相對應。此外，在為多組提升因數中的每個提升因數生成相應的偏移量表時，可使用嵌套設計來生成每個偏移量表，以代表八組提升因數中每組提升因數內的不同提升因數的所有偏移係數。例如，對於在φ內給定的一個提升因數Z=a×2j來說，可以通過PZ m,n=pm,n mod Z來獲得對應的偏移係數。其中pm,n可以表示a×2J的偏移係數表中的第(m，n)個元素的偏移係數，J可以表示最大有效值。此外，對於小於a×2J的每個提升因數來說，可通過對Z執行取模運算(例如，V% Z)來獲得對應的偏移量。
示例性實施方式
第4圖示出了根據本發明實施方式的示範性通訊系統400。通訊系統可包括第一設備405和第二設備450，其中第一設備405和第二設備450可經由通訊鏈路440與彼此通訊。通訊鏈路440在一些實施方式中可以是無線鏈路，在另一些實施方式中也可以是有線鏈路。第一設備405和第二設備450可作為通訊裝置來執行各種功能，以實施本發明中描述的有關NR LDPC碼的偏移係數和提升因數設計的構思、方案、技術、進程和方法，包括與第1圖至第3圖以及下面將描述的進程500和600中的一些或全部有關的描述。更具體地，第一設備405和第二設備450可實施本發明提出的用於NR LDPC碼的偏移係數和提升因數設計的構思和方案的各個方面。
第一設備405和第二設備450可以是電子設備的一部分，其中電子設備可以是通訊裝置、計算設備、可擕式或行動設備或可穿戴設備。例如，第一設備405可在Wi-Fi存取點、智慧手機、智能手錶、智慧手環、智慧項鍊、個人數位助理或計算裝置中實施，其中計算裝置可以包括平板電腦、手提電腦、筆記型電腦、臺式電腦或伺服器。同樣，第二設備450可在Wi-Fi行動用戶端或行動站、智慧手機、智慧手錶、智慧手環、智慧項鍊、個人數位助理或計算裝置中實施，其中計算裝置可以包括平板電腦、手提電腦、筆記型電腦、臺式電腦或伺服器。或者，第一設備405和第二設備450可以以一個或複數個積體電路(integrated-circuit，IC)晶片的形式來實現，例如但並不限於一個或複數個單核處理器、一個或複數個多核 處理器或者一個或複數個複雜指令集計算(complex-instruction-set-computing，CISC)處理器。
第一設備405和第二設備450可分別包括第4圖示出的組件中的至少一部分。例如，第一設備405至少可包括處理器410，第二設備450至少可包括處理器460。另外，第一設備405可包括記憶體420和/或收發器430，其中收發器430用於無線傳送和接收資料(比如遵照一個或複數個3GPP標準、協定、規範和/或任何適用的無線協議和標準)。記憶體420和收發器430可以與處理器410進行通訊並且與處理器410可操作地耦接。與第一設備405類似，第二設備450可包括記憶體470和/或收發器480，其中收發器480用於無線傳送和接收資料(比如遵照IEEE 802.11規範和/或任何適用的無線協議和標準)。記憶體470和收發器480可與處理器460進行通訊並且與處理器460可操作地耦接。第一設備405和第二設備450還可以進一步包括其他元件(例如，電力系統、顯示裝置和使用者介面裝置)，這些元件與本發明提出的方案無關，因此為簡單和簡潔起見，上述元件既沒有在第4圖中示出，也沒有在本發明中進行描述。
收發器430可以在單個頻帶或複數個頻帶中進行無線通訊。收發器430可包括能夠無線傳送資料的傳送器432和能夠無線接收資料的接收器434。類似地，收發器480可以在單個頻帶或複數個頻帶中進行無線通訊。收發器480可包括能夠無線傳送資料的傳送器482和能夠無線接收資料的接收器484。
記憶體420和記憶體470可以是用於存儲一組或多組代碼、程式和/或指令和/或資料的存儲裝置。在第4圖示出的示例中，記憶體420中存儲一組或多組處理器可執行的指令422和資料424，記憶體470中存儲一組或多組處理器可執行的指令472和資料474。記憶體420和記憶體470可由任何合適的技術來實現，並且可包括揮發性記憶體(volatile memory)和/或非揮發性記憶體(non-volatile memory)。例如，記憶體420和記憶體470可以包括一種隨機存取記憶體(random access memory，RAM)，比如動態RAM(dynamic RAM，DRAM)、靜態RAM(static RAM，SRAM)、晶閘管RAM(thyristor RAM，T-RAM)和/或零電容器RAM(zero-capacitor RAM，Z-RAM)。或者或另外，記憶體420和記憶體470可包括一種唯讀記憶體(read-only memory，ROM)，比如掩模ROM、可程式化ROM(programmable ROM，PROM)、可拭除可程式化ROM(erasable programmable ROM，EPROM)和/或可電氣拭除式可改寫ROM(electrically erasable programmable ROM，EEPROM)。或者或另外，記憶體420和記憶體470可包括一種非揮發性隨機存取記憶體(non-volatile random-access memory，NVRAM)，比如閃存、固態記憶體、鐵電RAM(ferroelectric RAM，FeRAM)、磁阻RAM(magnetoresistive RAM，MRAM)和/或相變記憶體。
一方面，處理器410和處理器460可以以一個或複數個單核處理器、一個或複數個多核處理器或者一個或複數個CISG處理器的形式來實施。也就是說，儘管在本發明中使用詞彙「處理器」來表示處理器410和處理器460，但是根據本發明，處理器410和處理器460可在一些實施方式中包括複數個處理器，而在其他實施方式中包括單個處理器。另一方面，處理器410和處理器460可以以具有電子元件的硬體(和固件，可選)的形式來實施，其中電子元件包括但不限於一個或複數個電晶體、一個或複數個二極體、一個或複數個電容器、一個或複數個電阻器、一個或複數個電感器、一個或複數個憶阻器和/或一個或複數個變容器，上述電子元件可經過配置和佈置來實現符合本發明的特定目的。換句話講，在至少一些實施方式中，處理器410和處理器460可以是經過專門設計、佈置和配置來執行特定任務的專用機器，其中特定任務包括根據本發明各種實施方式的具有偏移係數和提升因數設計的QC-LDPC編碼。
處理器410作為專用機器，可以包括非通用和專門設計的硬體電路，這些電路被設計、佈置和配置來執行特定任務，其中特定任務與根據本發明各種實施方式的具有偏移係數和提升因數設計的QC-LDPC編碼有關。一方面，處理器410可執行存儲在記憶體420中的一組或多組代碼、程式和/或指令422以執行各種操作，使根據本發明的各種實施方式進行具有偏移係數和提升因數設計的QC-LDPC編碼。另一方面，處理器410可包括編碼器412和解碼器414，編碼器412和解碼器414一起執行特定任務和功能，使根據本發明的各種實施方式進行具有偏移係數和提升因數設計的QC-LDPC編碼。例如，編碼器412可以用來根據本發明的各種構思和方案對資料 進行編碼。類似地，解碼器414可以用來根據本發明的各種構思和方案對資料進行解碼。
處理器460作為專用機器，可以包括非通用和專門設計的硬體電路，這些電路被設計、佈置和配置來執行特定任務，其中特定任務與根據本發明各種實施方式的具有偏移係數和提升因數設計的QC-LDPC編碼有關。一方面，處理器460可執行存儲在記憶體470中的一組或多組代碼、程式和/或指令472以執行各種操作，使根據本發明的各種實施方式進行省電操作。另一方面，處理器460可包括編碼器462和解碼器464，編碼器462和解碼器464執行特定任務和功能，使根據本發明的各種實施方式進行具有偏移係數和提升因數設計的QC-LDPC編碼。例如，編碼器462可以用來根據本發明的各種構思和方案對資料進行編碼。同樣，解碼器464可以用來根據本發明的各種構思和方案對資料進行解碼。
第一設備405和第二設備450可用於實施下述的進程500和600。因此，為了避免冗餘且為簡潔起見，以下在進程500和600的背景下對第一設備405和第二設備450以及處理器410和處理器460的操作進行描述。值得注意的是，雖然下面的描述是在第一設備405的背景下提供的，但是下面的描述也適用於第二設備450。
第5圖示出了根據本發明實施方式的示範性進程500。進程500可以代表實施本發明提出的構思和方案的一方面，比如與第1圖至第3圖中的一些或全部有關的描述。更具體地，進程500可代表本發明提出的與用於NR LDPC碼的偏移係數和提升因數設計有關的構思和方案的一方面。進程500可包括如方框510、520和530中的一個或複數個以及子框512、514和516所示的一個或複數個操作、動作或功能。雖然示例為分立方框，但是根據需要的實施方式，進程500的各個方框可劃分成附加方框，組合成更少的方框或者被消除。而且，進程500的方框/子框可按照第5圖示出的循序執行，或者選擇以不同的循序執行。進程500可由通訊系統400及其任何變形形式來實施。例如，進程500可在第一設備405和/或第二設備450中實施，或者由第一設備405和/或第二設備450實施。下面以第一設備405為背景對進程500進行描述，這僅用於說明的目的，並非用來限制本發明。進程500可從方框510開始。
在510中，進程500可涉及第一設備405的處理器410生成QC-LDPC碼。在生成QC-LDPC碼時，如以下將進行描述的子框512、514和516所示，進程500可涉及處理器410執行複數個操作。進程500可從510進行到520。
在520中，進程500可涉及處理器410使用QC-LDPC碼對資料進行編碼。進程500可從520進行到530。
在530中，進程500可涉及處理器410通過收發器430傳送經過編碼的資料(例如，向設備450的收發器480)。
在512中，進程500可涉及處理器410定義多組提升因數。進程500可從512進行到514。
在514中，進程500可涉及處理器410為多組提升因數中的每個提升因數生成各偏移量表。進程500可從514 進行到516。
在516中，進程500可涉及處理器410使用基礎矩陣和偏移係數表來生成QC-LDPC碼。
在一些實施方式中，多組提升因數可包括八組提升因數。
在一些實施方式中，在定義多組提升因數時，進程500可涉及處理器410按如下方式定義八組提升因數(Z)中的每一組：Z φ={a×2j} a {2,3,5,7,9,11,13,15},j 0~J，其中：若J=7，a=2~3，若J=6，a=5，若J=5，a=7~11以及若J=4,a=13~15。
在一些實施方式中，在為多組提升因數中的每個提升因數生成各偏移量表時，進程500可涉及處理器410生成包含偏移係數的各偏移量表，其中偏移係數與各組提升因數中的最大提升因數相對應。
在一些實施方式中，與八組提升因數對應的偏移量可以用八個偏移係數表來代表，其中八個偏移係數可以與提升因數{208,224,240,256,288,320,352,384}相對應。
在一些實施方式中，在為多組提升因數中的每個提升因數生成各偏移量表時，進程500可涉及使用嵌套設計來生成每個偏移量表，以代表八組提升因數中每組提升因數內的不同提升因數的所有偏移係數。
在一些實施方式中，對於在φ內給定的提升因數Z=a×2j，可通過PZ m,n=pm,n mod Z來獲得對應的偏移係數，其中pm,n可表示a×2J的偏移係數表中的第(m，n)個元素的偏 移係數。
在一些實施方式中，對於小於a×2J的每一個提升因數來說，可通過對Z執行取模運算來獲得對應的偏移量，其中J表示最大有效值。
第6圖示出了根據本發明實施方式的示範性進程600。進程600可代表實施本發明提出的構思和方案的一方面，比如與第1圖至第3圖中的一些或全部有關的描述。更具體地，進程600可代表本發明提出的用於NR LDPC碼的偏移係數和提升因數設計的構思和方案的一方面。進程600可包括如方框610、620和630中的一個或複數個以及如子框612、614、616和618所示的一個或複數個操作、動作或功能。雖然示例為分立方框，但是根據需要的實施方式，進程600的各個方框可劃分成附加框，組合成更少的方框或者被消除。而且，進程600的方框/子框可按照第6圖示出的循序執行，或者選擇以不同的循序執行。進程600可由通訊系統400及其任何變形形式來實施。例如，進程600可在第一設備405和/或第二設備450中實施，或者由第一設備405和/或第二設備450實施。下面以第一設備405為背景對進程600進行描述，這僅用於說明的目的，並非用於限制本發明。進程600可從方框610開始。
在610中，進程600可涉及第一設備405的處理器410生成QC-LDPC碼。在生成QC-LDPC碼時，如以下將描述的子框612、614和616所示，進程600可涉及處理器410執行複數個操作。進程600可從610進行到620。
在620中，進程600可涉及處理器410使用 QC-LDPC碼對資料進行編碼。
在630中，進程600可涉及處理器410通過收發器430傳送經過編碼的資料(例如，向設備450的收發器480)。
在612中，進程600可涉及處理器410定義多組提升因數。進程600可從612進行到614。
在614中，進程600可涉及處理器410為多組提升因數中的每個提升因數生成各偏移量表。在為多組提升因數中的每個提升因數生成各偏移量表時，進程600可涉及處理器410執行如子框618所示的操作。進程600可從614進行到616。
在616中，進程600可涉及處理器410使用基礎矩陣和偏移係數表生成QC-LDPC碼。
在618中，進程600可涉及處理器410使用具有取模運算的嵌套設計為多組提升因數中的每個提升因數生成各偏移量表，以用多組提升因數中的每一組提升因數來代表不同提升因數的所有偏移係數。
在一些實施方式中，多組提升因數可包括八組提升因數。
在一些實施方式中，在定義多組提升因數時，進程600可涉及處理器405按如下方式定義八組提升因數(Z)中的每一組：Z φ={a×2j} a {2,3,5,7,9,11,13,15},j 0~J，其中：若J=7，a=2~3，若J=6，a=5，若J=5，a=7~11以及若J=4,a=13~15。
在一些實施方式中，各偏移量表可包含各組提升因數內的最大提升因數的偏移係數。而且，與八組提升因數對 應的偏移量可用八個偏移係數表來代表，其中八個偏移係數表與提升因數{208,224,240,256,288,320,352,384}相對應。
[附加注釋]
本發明所描述的主題有時說明了不同的元件包含於或連接至不同的其他元件。需要理解的是，這樣描述的架構僅僅是示例性的，也可以採用其它架構以實現相同的功能。從概念上講，實現相同功能的任何組件的佈置被有效地「關聯」起來，以實現期望的功能。因此，無論架構或中間元件如何，任何兩個在此被組合以實現特定功能的元件可以視為彼此「關聯」，以實現期望的功能。同樣，任何兩個如此關聯的元件也可以被視為彼此「可操作地連接」或「可操作地耦接」以實現期望的功能，並且任何兩個能夠如此關聯的元件也可以被視為彼此「可操作可耦接地」以實現期望的功能。可操作可耦接的具體示例包括但不限於物理上可匹配的和/或物理上交互的元件和/或無線可交互的和/或無線交互的元件和/或邏輯交互的和/或邏輯可交互的元件。
關於本發明中基本上任何複數和/或單數術語的使用，本領域技術人員能夠根據上下文和/或應用，適當地將複數變換為單數和/或將單數變換為複數。為了清楚起見，本發明中明確地闡述了各種單數/複數的置換。
而且本領域技術人員應理解，本發明所使用的術語，尤其是隨附申請專利範圍(例如，隨附申請專利範圍的主體)中所使用的術語，通常意在為「開放式」術語(例如，術語「包括」應當解釋為「包括但不限於」，術語「具有」應解 釋為「至少具有」，術語「包含」應解釋為「包含但不限於」等。本領域技術人員還應理解，如果意圖表達引導性申請專利範圍記述項的具體數量，該意圖將明確地記述在申請專利範圍中，而在不存在這種記述的情況下，則不存在這樣的意圖。例如，為輔助理解，隨附申請專利範圍可能包含了引導性短語「至少一個」和「一個或多個」的使用以引導申請專利範圍記述項。然而，這種短語的使用不應解釋為暗指不定冠詞「一」或「一個」引導申請專利範圍記述項將包含該所引導的申請專利範圍記述項的任何特定申請專利範圍局限於僅包含一個該記述項的實施例，即使當同一申請專利範圍包括了引導性短語「一個或多個」或「至少一個」以及諸如不定冠詞「一」或「一個」時(例如，「一」和/或「一個」應當解釋為表示「至少一個」或「一個或多個」；這同樣適用於引導申請專利範圍記述項的定冠詞的使用。另外，即使明確地記述了被引導的申請專利範圍記述項的具體數量，本領域技術人員應理解這些記述項應當解釋為至少表示所記述的數量(例如，沒有其它修飾語的記述「兩個記述項」表示至少兩個記述項或兩個以上的記述項)。此外，在使用類似於「A、B和C等中的至少一個」的慣用法的實例中，通常這樣的構造旨在表達本領域技術人員理解該慣用法的含義(例如，「具有A、B和C中的至少一個的系統」將包括但不限於僅具有A、僅具有B、僅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系統)。在使用類似於「A、B或C等中的至少一個」的慣用法的那些實例中，通常這樣的構造旨在表達本領域技術人員理解該慣用法的含義(例如，「具有A、B或C中的至少一個的系統」將包括但不限於僅具有A、僅具有B、僅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系統)。本領域技術人員還應進一步理解，無論是在說明書、申請專利範圍或附圖中，呈現兩個以上可選項的幾乎任何轉折詞和/或短語都應理解為包括一項、任一項或兩項的可能性。例如，術語「A或B」應理解為包括「A」或「B」或「A和B」的可能性。
通過上述論述，應理解到本發明為了示例的目的描述了本發明的各實施方式，本發明可以其他特定形式體現而不脫離本發明之精神和基本特徵。因此，本發明所公開的各個實施方式不意在限制本發明，真正的保護範圍當視後附之申請專利範圍所界定者為準。

Claims (20)

  1. 一種用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，包括：由一設備的一處理器生成一準循環低密度奇偶校驗碼；以及所述處理器使用所述準循環低密度奇偶校驗碼對資料進行編碼，其中，所述準循環低密度奇偶校驗碼的生成包括：定義多組提升因數；為所述多組提升因數中的每個提升因數生成各偏移量表；以及使用一基礎矩陣和一偏移係數表來生成所述準循環低密度奇偶校驗碼。
  2. 如申請專利範圍第1項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，所述多組提升因數包括八組提升因數。
  3. 如申請專利範圍第2項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，定義所述多組提升因數包括將所述八組提升因數Z中的每組提升因數定義為：Z φ={a×2j} a {2,3,5,7,9,11,13,15},j 0~J，其中：J=7，a=2~3，J=6，a=5，J=5，a=7~11，以及J=4，a=13~15。
  4. 如申請專利範圍第3項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，為所述多組提升因數中的每個提升因數生成所述各偏移量表包括生成包含偏移係數的所述各偏移量表，其中所述偏移係數與所述各組提升因數中的最大提升因數相對應。
  5. 如申請專利範圍第4項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，與所述八組提升因數對應的偏移量用八個偏移係數表來代表，其中所述八個偏移係數表與提升因數{208,224,240,256,288,320,352,384}相對應。
  6. 如申請專利範圍第4項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，為所述多組提升因數中的每個提升因數生成所述各偏移量表包括使用嵌套設計來生成每個所述偏移量表，以代表所述八組提升因數中每組提升因數內的不同提升因數的所有偏移係數。
  7. 如申請專利範圍第6項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，對於在φ內給定的提升因數Z=a×2j來說，通過下式來獲得對應的偏移係數：Pz m,n=pm,n mod Z，其中，pm,n表示a×2J的偏移係數表中的第(m，n)個元素的偏移係數。
  8. 如申請專利範圍第6項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，對於小於a×2J的每個提升因數來說，通過對Z執行取模運算來獲得對應的偏移量，其中，J表示最大有效值。
  9. 一種用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，包括：由一設備的一處理器生成一準循環低密度奇偶校驗碼；以及所述處理器使用所述準循環低密度奇偶校驗碼對資料進行編碼，其中，所述準循環低密度奇偶校驗碼的生成包括：定義多組提升因數；為所述多組提升因數中的每個提升因數生成各偏移量表；以及使用一基礎矩陣和一偏移係數表來生成所述準循環低密度奇偶校驗碼，其中，為所述多組提升因數中的每個提升因數生成所述各偏移量表包括使用具有取模運算的嵌套設計為所述多組提升因數中的每個提升因數生成所述各偏移量表，以用所述多組提升因數中的每組提升因數來代表不同提升因數的所有偏移係數。
  10. 如申請專利範圍第9項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，所述多組提升因數包括八組提升因數。
  11. 如申請專利範圍第10項所述之用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，定義所述多組提升因數包括將所述八組提升因數Z中的每組提升因數定義為：Z φ={a×2j} a {2,3,5,7,9,11,13,15},j 0~J，其中：J=7，a=2~3，J=6，a=5，J=5，a=7~11，以及J=4，a=13~15。
  12. 如申請專利範圍第10項所述用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計方法，其中，所述各偏移量表包含各組提升因數內的最大提升因數的偏移係數，其中，與所述八組提升因數對應的偏移量用八個偏移係數表來代表，所述八個偏移係數表與提升因數{208,224,240,256,288,320,352,384}相對應。
  13. 一種設備，包括：一處理器，能夠生成一準循環低密度奇偶校驗碼並使用所述準循環低密度奇偶校驗碼對資料進行編碼，其中，在生成所述準循環低密度奇偶校驗碼時，所述處理器執行以下操作，包括：定義多組提升因數；為所述多組提升因數中的每個提升因數生成各偏移量表；以及使用一基礎矩陣和一偏移係數表來生成所述準循環低密度奇偶校驗碼。
  14. 如申請專利範圍第13項所述之設備，其中，所述多組提升因數包括八組提升因數。
  15. 如申請專利範圍第14項所述之設備，其中，在定義所述多組提升因數時，所述處理器將所述八組提升因數Z中的每組提升因數定義為：Z φ={a×2j} a {2,3,5,7,9,11,13,15},j 0~J，其中：J=7，a=2~3，J=6，a=5，J=5，a=7~11，以及J=4，a=13~15。
  16. 如申請專利範圍第15項所述之設備，其中，在為所述多組提升因數中的每個提升因數生成所述各偏移量表時，所述處理器生成包含偏移係數的所述各偏移量表，所述偏移係數與各組提升因數中的最大提升因數相對應。
  17. 如申請專利範圍第16項所述之設備，其中，與所述八組提升因數對應的偏移量用八個偏移係數表來代表，所述八個偏移係數表與提升因數{208,224,240,256,288,320,352,384}相對應。
  18. 如申請專利範圍第16項所述之設備，其中，在為所述多組提升因數中的每個提升因數生成所述各偏移量表時，所述處理器使用嵌套設計來生成每個所述偏移量表，以代表所述八組提升因數中每組提升因數內的不同提升因數的所有偏移係數。
  19. 如申請專利範圍第18項所述之設備，其中，對於在φ內給定的提升因數Z=a×2j，通過下式來獲得對應的偏移係數：Pz m,n=pm,n mod Z，其中，pm,n表示a×2J的偏移係數表中的第(m，n)個元素的偏移係數。
  20. 如申請專利範圍第18項所述之設備，其中，對於小於a×2J的每個提升因數來說，通過對Z執行取模運算來獲得對應的偏移量，其中J表示最大有效值。
TW107100637A 2017-01-09 2018-01-08 用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計 TWI652907B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762443852P 2017-01-09 2017-01-09
US62/443,852 2017-01-09
US201762449677P 2017-01-24 2017-01-24
US62/449,677 2017-01-24
US15/594,239 2017-05-12
US15/594,239 US10164659B2 (en) 2016-05-12 2017-05-12 QC-LDPC coding methods and apparatus

Publications (2)

Publication Number Publication Date
TW201832477A TW201832477A (zh) 2018-09-01
TWI652907B true TWI652907B (zh) 2019-03-01

Family

ID=62789321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100637A TWI652907B (zh) 2017-01-09 2018-01-08 用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計

Country Status (4)

Country Link
EP (1) EP3549264A4 (zh)
CN (1) CN110192346B (zh)
TW (1) TWI652907B (zh)
WO (1) WO2018127196A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10877729B2 (en) 2019-01-31 2020-12-29 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Reconfigurable segmented scalable shifter
US10826529B2 (en) 2019-01-31 2020-11-03 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Parallel LDPC decoder
WO2020155136A1 (en) * 2019-01-31 2020-08-06 Hong Kong Applied Science and Technology Research Institute Company Limited Reconfigurable segmented scalable shifter
CN109952729B (zh) * 2019-01-31 2021-12-03 香港应用科技研究院有限公司 并行ldpc解码器
US11575390B2 (en) 2021-07-02 2023-02-07 Hong Kong Applied Science and Technology Research Insitute Co., Ltd. Low-latency segmented quasi-cyclic low-density parity-check (QC-LDPC) decoder

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005334B (zh) * 2007-01-12 2010-12-29 中兴通讯股份有限公司 一种低密度奇偶校验码的混合自动请求重传包生成方法
CN101141133B (zh) * 2007-10-23 2011-09-14 北京邮电大学 一种结构化低密度校验码的编码方法
US8433972B2 (en) * 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
CN101771421B (zh) * 2010-03-11 2012-10-17 复旦大学 基于tdmp的超高速低功耗qc-ldpc码解码器
CN103391104A (zh) * 2012-05-10 2013-11-13 中兴通讯股份有限公司 低密度奇偶校验码ldpc编码处理方法及装置
CN104868925B (zh) * 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN105471547B (zh) * 2014-09-30 2019-06-07 安华高科技股份有限公司 通信设备及通过其执行的方法

Also Published As

Publication number Publication date
TW201832477A (zh) 2018-09-01
CN110192346A (zh) 2019-08-30
EP3549264A1 (en) 2019-10-09
WO2018127196A1 (en) 2018-07-12
CN110192346B (zh) 2023-06-09
EP3549264A4 (en) 2020-01-22

Similar Documents

Publication Publication Date Title
TWI652907B (zh) 用於新無線電低密度奇偶校驗碼的偏移係數和提升因數設計
RU2716739C1 (ru) Способ, аппаратура и устройство полярного кодирования
EP3264611A1 (en) Qc-ldpc coding methods and apparatus
US20180198466A1 (en) Shift Coefficient And Lifting Factor Design For NR LDPC Code
TWI706636B (zh) 使用類循環低密度同位元檢測碼編碼簿的無線通訊方法
US10630319B2 (en) Structure of interleaver with LDPC code
CN108809328A (zh) 信息处理的方法、通信装置
CN109831409A (zh) 数据传输方法、装置、计算机可读存储介质及电子设备
US10484011B2 (en) Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications
US11239940B2 (en) Joint encoding schemes with interleaver and tone mapper for multi-RU operation
CN108631937A (zh) 一种信息处理方法、装置及设备
US10979084B2 (en) Method and apparatus for vector based LDPC base matrix usage and generation
US11115054B2 (en) Polar code encoding method and apparatus
CN113014268A (zh) 用于下一代wlan***的极高速率编解码方法
US10484013B2 (en) Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications
EP3571795A1 (en) Location of interleaver with ldpc code
EP4293916A1 (en) Encoding method and apparatus and decoding method and apparatus
US20180131392A1 (en) NR LDPC With Interleaver
WO2021147679A1 (zh) 通信方法和通信装置
EP4277132A1 (en) Encoding and decoding methods and related apparatuses
US20240007222A1 (en) Coding method and apparatus
TWI809445B (zh) 用於無線通訊的方法及裝置
TW202408185A (zh) 用於下一代ｗｌａｎ的ｂｃｃ低編碼率設計
WO2018201547A1 (zh) 信息处理的方法、通信装置
WO2019001515A1 (en) QC-LDPC CODE SHIFT COEFFICIENT TABLE DESIGN FOR LARGER CODE BLOCK SIZES IN MOBILE COMMUNICATIONS