TWI648840B - 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法 - Google Patents

具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法 Download PDF

Info

Publication number
TWI648840B
TWI648840B TW106114740A TW106114740A TWI648840B TW I648840 B TWI648840 B TW I648840B TW 106114740 A TW106114740 A TW 106114740A TW 106114740 A TW106114740 A TW 106114740A TW I648840 B TWI648840 B TW I648840B
Authority
TW
Taiwan
Prior art keywords
voltage
gate
contact hole
width
voltage semiconductor
Prior art date
Application number
TW106114740A
Other languages
English (en)
Other versions
TW201843804A (zh
Inventor
Wan Wen Tseng
曾婉雯
Jen Hao Yeh
葉人豪
Yi Rong Tu
凃宜融
Chin Wen Hsiung
熊智文
Original Assignee
Leadtrend Technology Corporation
通嘉科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leadtrend Technology Corporation, 通嘉科技股份有限公司 filed Critical Leadtrend Technology Corporation
Priority to TW106114740A priority Critical patent/TWI648840B/zh
Priority to US15/969,974 priority patent/US10580862B2/en
Publication of TW201843804A publication Critical patent/TW201843804A/zh
Application granted granted Critical
Publication of TWI648840B publication Critical patent/TWI648840B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明實施例提供一種高壓半導體元件，具有良好之單脈衝雪崩能量。該高壓半導體元件包含有一主要高壓開關元件以及一電流偵測元件。該主要高壓開關元件包含有數個開關單元，排列為一第一矩陣。每個開關單元具有一開關單元寬度。該電流偵測元件包含有數個偵測單元，排列為一第二矩陣。每個偵測單元具有一偵測單元寬度，大於該主要單元寬度。

Description

具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法
本發明係關於一種高壓金氧半電晶體(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)，尤指一種整合有電流偵測元件的高壓MOSFET。
高壓MOSFET是一種半導體元件，一般是指可以耐受超過5V以上之汲源極跨壓(drain-to-source voltage)的MOSFET。應用上，可以用來切換負載，或是用於電源管理上在不同電壓準位間的轉換，或是做為高功率放大器中的功率元件。
高壓MOSFET往往需要操作於高電流。第1A圖顯示習知的一種習知的電流偵測架構。高壓MOSFET 10的源端S直接連接到一個偵測電阻RCS1，其跨壓VCS可以忠實的反映流通電流ID，提供給其他電路作相對應的控制。但是，這樣的偵測架構下，流通電流ID全部都必須流經偵測電阻RCS1。對於相當大的流通電流ID而言，偵測電阻RCS1會產生相當可觀的能量損耗。
第1B圖顯示習知的另一種電流偵測架構。高壓MOSFET 12整合有一電流偵測高壓MOSFET NCS以及主要高壓MOSFET NM。電流偵 測高壓MOSFET NCS的偵測端CS與偵測電阻RCS2串接，而主要高壓MOSFET NM的源端S直接接地。利用電流映射(current mirror)的原理，使流經電流偵測高壓MOSFET NCS的電流大約與主要高壓MOSFET NM的電流成比例。如此，偵測電阻RCS2的跨壓VCS大致反映流通電流ID，且大多數的流通電流ID並沒有流過偵測電阻RCS2，偵測電阻RCS2不會消耗太多能量。
第1A與1B圖也同時隱含了一件事，正常操作時，高壓MOSFET 10與12都可能不得不崩潰而釋放能量。以高壓MOSFET 12為例，在當高壓MOSFET 12從導通狀態(開啟)，剛剛切換到不導通狀態(關閉)時，電感LP的電流將對高壓MOSFET 12的汲端D充電而可能產生超過高壓MOSFET 12之崩潰電壓的高壓。功率元件有一個規格，稱為單脈衝雪崩能量(Energy during avalanche for single pulse，EAS)，其指的是功率元件在一單脈衝雪崩操作下，可以釋放的最大能量。EAS越大，通常意味著功率元件比較強壯，對於能量釋放的比較均勻。
本發明實施例提供一種高壓半導體元件，具有良好之單脈衝雪崩能量。該高壓半導體元件包含有一主要高壓開關元件以及一電流偵測元件。該主要高壓開關元件包含有數個開關單元，排列為一第一矩陣。每個開關單元具有一開關單元寬度。該電流偵測元件包含有數個偵測單元，排列為一第二矩陣。每個偵測單元具有一偵測單元寬度，大於該主要單元寬度。
本發明實施例提供一種高壓半導體元件，具有良好之單脈衝 雪崩能量。該高壓半導體元件包含有一主要高壓開關元件以及一電流偵測元件。該主要高壓開關元件包含有數個開關單元，排列為一第一矩陣。每個開關單元具有一第一接觸洞比例。該電流偵測元件包含有數個偵測單元，排列為一第二矩陣。每個偵測單元具有一第二接觸洞比例，大於該第一接觸洞比例。
本發明實施例提供一種製作方法，適用於製造一高壓半導體元件於一半導體基底上。該製造方法包含有：於該半導體基底上形成圖案化之一閘導電層；對該半導體基底進行摻雜製程，以於該半導體基底上形成一體區以及一源區，其中，該體區與該源區係由同一遮罩(mask)所定義，且該遮罩包含有該閘導電層；形成一多晶矽間介電層於該閘導電層上；去除部分之該多晶矽間介電層，以形成一接觸洞；以及，於該接觸洞內形成一金屬層；其中，去除部分之該多晶矽間介電層之該步驟也去除了部分之該源區，因此，該金屬層可同時接觸該體區與該源區。
本發明實施例提供一種高壓半導體元件，形成於一半導體基底上，包含有一閘導電層、一體區以及一源區。該閘導電層作為該高壓半導體元件之一閘極。該體區以及該源區，分別做為該高壓半導體元件之一體極以及一源極。該半導體基底係作為該高壓半導體元件之一汲極，且該體區以及該源區係由同一遮罩所定義，透過摻雜製程而形成。
10‧‧‧高壓MOSFET
12‧‧‧高壓MOSFET
14‧‧‧源極
16‧‧‧偵測極
18‧‧‧閘極
20‧‧‧區域
22‧‧‧場氧化層
24‧‧‧電流偵測元件區
26‧‧‧高壓開關元件區
32‧‧‧背面金屬層
34‧‧‧N型基底
36‧‧‧N型磊晶層
38‧‧‧P型體區
40、40’‧‧‧N+源區
42‧‧‧閘氧化層
44‧‧‧閘導電層
45‧‧‧多晶矽間介電層
46‧‧‧金屬層
48、481、48’‧‧‧接觸洞
50‧‧‧垂直方向閘線
52‧‧‧水平方向閘線
60、90‧‧‧製作方法
62、64、66、68、70、72、74、76、78、80、92、94‧‧‧步驟
BJCS、BJMAIN‧‧‧雙極性接面電晶體
CCS1、CCS2、CCS11、CCS12、CCS21、CCS22、CCS31、CCS32‧‧‧偵測單元
CM1、CM2、CM11、CM12、CM21、CM22、CM31、CM32‧‧‧開關單元
CONWD-CS1、CONWD-MAIN‧‧‧接觸洞寬度
CS‧‧‧偵測端
D‧‧‧汲端
G‧‧‧閘端
GWTHMAIN、GWTHCS‧‧‧閘線寬度
ID‧‧‧流通電流
LP‧‧‧電感
NCS‧‧‧電流偵測高壓MOSFET
NM‧‧‧主要高壓MOSFET
PTCHCS、PTCHCS1、PTCHCS2、PTCHCS3‧‧‧偵測單元寬度
PTCHMAIN‧‧‧開關單元寬度
RCS1‧‧‧偵測電阻
RCS2‧‧‧偵測電阻
RCS、RMAIN‧‧‧寄生電阻
S‧‧‧源端
VCS‧‧‧跨壓
IV-IV、VI-VI‧‧‧線
第1A與1B圖顯示習知的兩種電流偵測架構。
第2圖顯示第1B圖中的高壓MOSFET 12的上視圖。
第3圖舉例顯示第2圖中區域20之一上視圖。
第4圖為沿著第2圖中之IV-IV線的一剖面圖。
第5圖舉例顯示第2圖中區域20之另一可能之上視圖。
第6圖為第5圖中沿著VI-VI線的一剖面圖。
第7圖顯示第6圖中的寄生元件，經歷EAS測試時的等效電路圖。
第8圖舉例顯示第2圖中區域20之另一可能之上視圖。
第9圖舉例顯示第2圖中區域20之另一可能之上視圖。
第10圖舉例顯示第2圖中區域20之另一可能之上視圖。
第11圖舉例顯示第2圖中區域20之另一可能之上視圖。
第12圖舉例顯示第2圖中區域20之另一可能之上視圖。
第13圖顯示了一種製作方法60，適用於製造第1B圖中之高壓MOSFET 12。
第14-1~14-6圖為高壓MOSFET 12，在製造方法60之不同階段的剖面圖。
第15圖顯示依據本發明所實施的一種製作方法90，適用於製造第1B圖中之高壓MOSFET 12。
第16-1~16-4圖為高壓MOSFET 12，在製造方法90之不同階段的剖面圖。
在本說明書中，有一些相同的符號，其表示具有相同或是類似之結構、功能、原理的元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再 重述。
第2圖顯示第1B圖中的高壓MOSFET 12的上視圖，其形成於一半導體晶片上。半導體晶片的一正面上有閘極18、源極14以及偵測極16，可以分別做為高壓MOSFET 12的閘端G、源端S、以及偵測端CS。半導體晶片的一背面(未顯示)則有一汲極，可以作為高壓MOSFET 12的汲端D。
第3圖舉例顯示第2圖中區域20之一上視圖。第4圖為沿著第2圖中之IV-IV線的一剖面圖。
第3圖主要顯示了閘導電層44以及場氧化層22的圖案。在第3圖中，場氧化層22所圍成的是一電流偵測元件區24，用來形成電流偵測高壓MOSFET NCS；電流偵測元件區24與場氧化層22之外的是一高壓開關元件區26，用來形成主要高壓MOSFET NM。電流偵測高壓MOSFET NCS可以視為由數個完全相同的偵測單元排成一個矩陣所構成，如同偵測單元CCS1與CCS2所舉例的。類似的，主要高壓MOSFET NM可以視為由數個完全相同的開關單元排列為另一矩陣所構成，如同開關單元CM1與CM2所舉例的。每個偵測單元有一開關單元寬度PTCHMAIN，每個偵測單元有一偵測單元寬度PTCHCS。在第3圖中，每個偵測單元與每個開關單元都一樣，所以開關單元寬度PTCHMAIN等於偵測單元寬度PTCHCS。在高壓開關元件區26內或是電流偵測元件區24內，閘導電層44的閘寬度(gate width)都一樣。簡單的說，高壓開關元件區26與電流偵測元件區24共用同一個單元。
第4圖中顯示有背面金屬層32、N型基底34、N型磊晶層36、P型體區38、N+源區40、閘氧化層42、閘導電層44、多晶矽間介電層45、金屬層46、場氧化層22。堆疊的一閘氧化層42與一閘導電層44構成一閘結構。 第4圖中同時顯示有數個接觸洞48，由去除部分之多晶矽間介電層45所構成。在高壓開關元件區26中，金屬層46透過接觸洞48接觸N+源區40與P型體區38，作為高壓MOSFET 12的源端S。在電流偵測元件區24中，金屬層46透過接觸洞48接觸N+源區40與P型體區38，作為高壓MOSFET 12的偵測端CS。背面金屬層32可以作為高壓MOSFET 12的汲端D。所有的閘導電層44都短路在一起，可以作為高壓MOSFET 12的閘端G。
從實驗上得知，當高壓MOSFET 12以第3圖與第4圖所顯示的結構實施時，且電流偵測元件區24中的面積以及元件架構都不變時，高壓MOSFET 12的EAS，不會隨著電流偵測元件區24的面積增加而增加。可以猜測得知，電流偵測元件區24應該是相對的脆弱，導致大部分的EAS流經電流偵測元件區24，而將其燒毀，所以高壓MOSFET 12的EAS無法從電流偵測元件區24的面積增加變強壯而得利。
在本發明的一實施例中，每個開關單元的開關單元寬度小於每個偵測單元的偵測單元寬度。每個開關單元具有一第一接觸洞比例，其為單一開關單元的接觸洞面積對單一開關單元面積的比例。每個偵測單元具有一第二接觸洞比例，其為單一偵測單元的接觸洞面積對單一偵測單元面積的比例。在另一實施例中，該第二接觸洞比例大於該第一接觸洞比例。
在本發明的實施例中，因為單元寬度的差異或是接觸洞比例的差異，可以使得偵測單元變得比較不容易崩潰。因此，EAS可能可以透過開關單元而釋放。當開關單元的數量增多時，因為能量可以透過較大面積釋放，所以EAS就可以相對應的增加。換言之，本發明的實施例可以具有良好之EAS。
根據本發明的實施例，第5圖舉例顯示第2圖中區域20之另一可能之上視圖。第6圖為第5圖中沿著VI-VI線的一剖面圖。
第5圖主要顯示了閘導電層44以及場氧化層22的圖案。在第5圖中，電流偵測元件區24用來形成第1B圖中的電流偵測高壓MOSFET NCS；高壓開關元件區26用來形成第1B圖中的主要高壓MOSFET NM。電流偵測高壓MOSFET NCS可以視為由數個完全相同的偵測單元排成一個矩陣所構成，如同偵測單元CCS11與CCS12所舉例的。類似的，主要高壓MOSFET NM可以視為由數個完全相同的開關單元排列為另一矩陣所構成，如同開關單元CM11與CM12所舉例的。每個偵測單元有一開關單元寬度PTCHMAIN，每個偵測單元有一偵測單元寬度PTCHCS1。在第5圖中，單一偵測單元與單一開關單元並不相同。與第3圖相較之下，第5圖中的電流偵測元件區24跟第3圖中的電流偵測元件區24大致相同，但是每兩條閘線去除掉一條。因此，如同第5圖所示，偵測單元寬度PTCHCS1大約是開關單元寬度PTCHMAIN的兩倍。在本發明的其他實施例中，偵測單元寬度大於開關單元寬度，其可能是整數倍或是非整數倍。
第6圖中同時顯示有數個接觸洞48與481，由去除部分之多晶矽間介電層45所構成。在高壓開關元件區26中，金屬層46透過接觸洞48接觸N+源區40與P型體區38，作為高壓MOSFET 12的源端S。在電流偵測元件區24中，金屬層46透過接觸洞481接觸N+源區40與P型體區38，作為高壓MOSFET 12的偵測端CS。接觸洞481的接觸洞寬度CONWD-CS1大於接觸洞48的接觸洞寬度CONWD-MAIN。背面金屬層32可以作為高壓MOSFET 12的汲端D。在第6圖中，偵測單元寬度PTCHCS1是開關單元寬度PTCHMAIN的兩倍。 在高壓開關元件區26內或是電流偵測元件區24內，閘導電層44的閘寬度(gate width)都一樣。多晶矽間介電層45在閘導電層44的側壁留下來的厚度也差不多都一樣。高壓開關元件區26的接觸洞比例，定義為單一開關單元的接觸洞面積對單一開關單元面積的比例，大約等於接觸洞寬度CONWD-MAIN除以開關單元寬度PTCHMAIN。電流偵測元件區24的接觸洞比例，其為單一偵測單元的接觸洞面積對單一偵測單元面積的比例，大約等於接觸洞寬度CONWD-CS1除以偵測單元寬度PTCHCS1。因此，在第6圖中，高壓開關元件區26的接觸洞比例小於電流偵測元件區24的接觸洞比例。
第6圖中也顯示了一些寄生元件。NPN雙極性接面電晶體(Bipolar Junction Transistor，BJT)BJMAIN，在高壓開關元件區26中，由N+源區40、P型體區38以及N型磊晶層36所構成。類似的，NPN BJT BJCS是由電流偵測元件區24中的N+源區40、P型體區38以及N型磊晶層36所構成。寄生電阻RMAIN以及RCS分別代表BJT BJMAIN與BJCS的基極(base electrode)到金屬層46之間的電阻。
第7圖顯示第6圖中的寄生元件，經歷EAS測試時的等效電路圖。EAS的電流IEAS從汲端D或是背面金屬層32進人。然後流過BJT BJMAIN與BJCS其中導通的一個，而釋放到接地線。寄生電阻RMAIN以及RCS越大，越容易造成BJT BJMAIN與BJCS的基極電壓升高而導通。
第6圖與第4圖之高壓開關元件區26有相同的接觸洞寬度CONWD-MAIN。但相較之下，第6圖之電流偵測元件區24的接觸洞寬度CONWD-CS1大於第4圖之電流偵測元件區24的接觸洞寬度(未標示)。因此，可以得知第6圖中的寄生電阻RCS將會小於第4圖中相對應的寄生電阻。換言 之，相較之下，第6圖之電流偵測元件區24在EAS測試之下將比較不會導通，電流IEAS比較可能可以透過大面積的高壓開關元件區26之BJT BJMAIN釋放。
實驗上也證明了，將高壓MOSFET 12的上視圖，從第3圖改變為第5圖，可以確實地增加高壓MOSFET 12的EAS。
根據本發明的實施例，第8圖舉例顯示第2圖中區域20之另一可能之上視圖。第8圖類似第5圖與第3圖，主要顯示了閘導電層44以及場氧化層22的圖案。在第8圖中，電流偵測元件區24具有數個完全相同的偵測單元，排成一個矩陣，如同偵測單元CCS21與CCS22所舉例的。類似的，高壓開關元件區26具有數個完全相同的開關單元，排列為另一矩陣，如同開關單元CM21與CM22所舉例的。每個偵測單元有一開關單元寬度PTCHMAIN，每個偵測單元有一偵測單元寬度PTCHCS2。與第3圖相較之下，第8圖中的電流偵測元件區24與第3圖中的電流偵測元件區24相同，但是每三條閘線只保留一條，而刪除了其他兩條。因此，如同第8圖所示，偵測單元寬度PTCHCS2大約是開關單元寬度PTCHMAIN的三倍。
第8圖中，在高壓開關元件區26內或是電流偵測元件區24內，閘導電層44的閘寬度都一樣。高壓開關元件區26的接觸洞比例大約等於開關單元之閘間隙(兩條閘線間的距離)對開關單元寬度PTCHMAIN之比例。類似的，電流偵測元件區24的接觸洞比例大約等於偵測單元之閘間隙對偵測單元寬度PTCHCS2之比例。明顯的，第8圖中的高壓開關元件區26的接觸洞比例，小於電流偵測元件區24的接觸洞比例。
在第5圖與第8圖中，高壓開關元件區26中的開關單元，大致跟電流偵測元件區24中的偵測單元，有類似或是一樣的單元結構。舉例來 說，第5圖與第8圖中開關單元與偵測單元在外型上都是長方形，且開關單元與偵測單元中的閘導電層44所構成的閘線都只有沿著上下延伸。但本發明並不限於此，在其他實施例中，開關單元與偵測單元並不需要有一樣或是類似的單元結構。
根據本發明的實施例，第9圖舉例顯示第2圖中區域20之另一可能之上視圖。在第9圖中，電流偵測元件區24具有數個完全相同的偵測單元，排成一個矩陣，如同偵測單元CCS31與CCS32所舉例的。類似的，高壓開關元件區26具有數個完全相同的開關單元，排列為另一矩陣，如同開關單元CM31與CM32所舉例的。偵測單元寬度PTCHCS3大約是開關單元寬度PTCHMAIN的兩倍。第9圖中，開關單元的接觸洞比例大約等於單一開關單元中，閘導電層44之外的區域佔整個單一開關單元之面積比例；偵測單元的接觸洞比例大約等於單一偵測單元中，閘導電層44之外的區域佔整個單一偵測單元之面積比例。從第9圖可以得知，開關單元的接觸洞比例小於偵測單元的接觸洞比例。
在第9圖中，開關單元與偵測單元在外型上都是長方形。開關單元的閘線只有沿著上下延伸，但是偵測單元的閘線不只是上下延伸，也有左右延伸。第9圖中，高壓開關元件區26(作為主要高壓MOSFET NM)的閘圖案(由閘導電層44所構成)，明顯的跟電流偵測元件區24(作為電流偵測高壓MOSFET NCS)的閘圖案不同。而且，第9圖中，電流偵測元件區24的閘圖案不只是透過上下垂直方向閘線50，也透過左右水平方向閘線52，來跟高壓開關元件區26的閘圖案相電連接。電流偵測元件區24的閘圖案透過兩個方向跟壓開關元件區26的閘圖案相連接，一個是水平方向，另 一個是垂直方向。
根據本發明的實施例，第10圖舉例顯示第2圖中區域20之另一可能之上視圖。第10圖與第9圖的差異，在於電流偵測元件區24中的偵測單元的數目與排列成的矩陣。第9圖中，6個偵測單元排列成2x3的矩陣。第10圖中，5個偵測單元排列成H型之矩陣。
根據本發明的實施例，第11圖舉例顯示第2圖中區域20之另一可能之上視圖。在第11圖中，高壓開關元件區26內的開關單元在外型上是長方形，而電流偵測元件區24內的偵測單元在外型上是正六角形(Hexagon)。第11圖中，開關單元的接觸洞比例小於偵測單元的接觸洞比例。
根據本發明的實施例，第12圖舉例顯示第2圖中區域20之另一可能之上視圖。在第12圖中，高壓開關元件區26內的開關單元，以及電流偵測元件區24內的偵測單元，在外型上都是正六角形。第12圖中的開關單元與偵測單元具有一樣的閘線寬，但開關單元具有較小的邊長。因此，第12圖中，開關單元的接觸洞比例小於偵測單元的接觸洞比例。
第13圖顯示了一種製作方法60，適用於製造第1B圖中之高壓MOSFET 12於一半導體基底上，而產生第4圖或是第6圖的剖面圖。第14-1~14-6圖為高壓MOSFET 12，在製造方法60之不同階段的剖面圖。
製作方法60從步驟62開始，提供N型基底34。
步驟64接續步驟62，在N型基底34上，用磊晶的方式，形成N型磊晶層36，如同第14-1圖所示。
步驟66在N型磊晶層36形成圖案化的場氧化層22，如同第 14-2圖所示。步驟66利用一黃光製程，以一光罩(在說明書中稱為FOX光罩)定義場氧化層22所在的隔絕區以及主動區，而主動區是用來稍後形成電晶體等主動元件的區域。因為場氧化層22的形成，步驟66也大致定義了高壓開關元件區26以及電流偵測元件區24。
步驟68依序的形成閘氧化層42與閘導電層44，堆疊在N型磊晶層36與場氧化層22上。閘導電層44可以包含有一多晶矽層。
步驟70圖案化閘氧化層42與閘導電層44，如同第14-3圖所示。步驟70利用一黃光製程，以一光罩(在說明書中稱為GATE光罩)定義閘導電層44要保留的區域，並用一蝕刻製程去除掉不保留之區域中的閘導電層44與閘氧化層42。剩下來的閘導電層44可以做為閘極或是閘線。在一實施例中，高壓開關元件區26以及電流偵測元件區24中的閘線寬度GWTHMAIN與GWTHCS一樣。
步驟72以閘導電層44以及場氧化層22作為一遮罩，進行一摻雜製程，在N型磊晶層36中形成P型體區38。步驟72並沒有使用光罩。舉例來說，可以先進行離子佈植製程，然後進行擴散製程，讓P型體區38擴散到部分導電層44的下方。
接續步驟72，步驟74採用一光罩(在說明書中稱為N+光罩)，透過黃光跟摻雜製程，在N型磊晶層36上形成N+源區40，如同第14-4圖所示。透過離子佈植製程，N+源區40大致形成於導電層44兩側之N型磊晶層36上。在第14-4圖中，兩兩閘導電層44之間有兩個N+源區40，彼此的距離由GATE光罩所定義，兩個N+源區40中間曝露出部分的P型體區38。
步驟76以沉積製程(deposition process)，在閘導電層44與N 型磊晶層36上形成多晶矽間介電層45，其材質可以是二氧化矽。
步驟78採用一光罩(在說明書中稱為CON光罩)，透過黃光跟蝕刻製程，去除掉部分的多晶矽間介電層45，形成接觸洞48，如第14-5圖所示。接觸洞48的底部由N+源區40與P型體區38所構成，接觸洞48的側壁由多晶矽間介電層45所構成。
步驟80以沉積製程(deposition process)，在多晶矽間介電層45與接觸洞48內，形成金屬層46。金屬層46跟N+源區40與P型體區38形成歐姆接觸。
步驟82採用一光罩(在說明書中稱為MTL光罩)，透過黃光跟蝕刻製程，去除掉部分的金屬層46，如第14-6圖所示。
接續步驟82，背面金屬層32可以形成在N型基底34之背面，而得到第4圖或是第6圖的剖面圖。
在第13圖中的製作方法60，至少需要有5道光罩，包含有FOX光罩、GATE光罩、N+光罩、CON光罩以及MTL光罩。
第15圖顯示依據本發明所實施的一種製作方法90，適用於製造第1B圖中之高壓MOSFET 12於一半導體基底上，而產生第16-4圖的剖面圖。第16-1~16-3圖為高壓MOSFET 12，在製造方法90之不同階段的剖面圖。相較於第13圖中的製作方法60，第15圖的製作方法90需要的光罩數量比較少。
第15圖之步驟62、64、66、68、70、72可以參考第13圖與其相關說明而得知，不再累述。
在第15圖中，接續步驟72，步驟92以閘導電層44以及場氧化 層22作為一遮罩，進行一摻雜製程，在N型磊晶層36中形成N+源區40’，如同第16-1圖所示。步驟92並沒有使用光罩，使用的遮罩跟步驟72的一樣。因此，N+源區40’的位置，大致跟P型體區38的位置差不多。在一擴散製程中，P型體區38擴散的比N+源區40’遠，所以P型體區38大約完整的包圍了N+源區40’的下方與側面，如同第16-1圖所示。且在第16-1圖中，兩兩閘導電層44之間只有一個N+源區40’。
第15圖中，步驟76接續步驟92。步驟76可以參照第13圖與相關說明而得知，不再累述。
步驟94接續步驟76，其採用CON光罩，透過黃光跟蝕刻製程，去除掉部分的多晶矽間介電層45以及N+源區40’，形成接觸洞48’，如第16-2圖所示。接觸洞48’的底部僅僅由P型體區38所構成，而接觸洞48’的側壁由N+源區40’與多晶矽間介電層45所構成。
步驟80以沉積製程，在多晶矽間介電層45與接觸洞48’內，形成金屬層46。金屬層46跟N+源區40’與P型體區38形成歐姆接觸。
步驟82採用一MTL光罩，透過黃光跟蝕刻製程，去除掉部分的金屬層46，如第16-3圖所示。
接續步驟82，背面金屬層32可以形成在N型基底34之背面，而得到第16-4圖的剖面圖。
在第15圖中的製作方法90，至少需要有4道光罩，包含有FOX光罩、GATE光罩、CON光罩以及MTL光罩，但不需要第13圖的製作方法90的步驟74所使用的N+光罩。相較之下，第15圖的製作方法90需要比較少的光罩，因此，製程費用可能比較低廉。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (19)

  1. 一種高壓半導體元件，具有良好之單脈衝雪崩能量，包含有：一主要高壓開關元件，包含有：數個開關單元(switch cell)，排列為一第一矩陣，其中，每個開關單元具有一開關單元寬度(switch cell width)；以及一電流偵測元件，包含有：數個偵測單元(sense cell)，排列為一第二矩陣，其中，每個偵測單元具有一偵測單元寬度(sense cell width)，大於該開關單元寬度。
  2. 如申請專利範圍第1項之該高壓半導體元件，其中，該偵測單元寬度係為該開關單元寬度之一整數倍。
  3. 如申請專利範圍第1項之該高壓半導體元件，其中，每個開關單元包含有一第一閘寬度，每個偵測單元具有一第二閘寬度，其等於該第一閘寬度。
  4. 如申請專利範圍第1項之該高壓半導體元件，其中，該高壓半導體元件包含有一半導體基底(substrate)；該主要高壓開關元件與該電流偵測元件共享一汲極，形成於該半導體基底之一背面；該主要高壓開關元件與該電流偵測元件共享一閘極，形成於該半導體基底之一正面，該主要高壓開關元件與該電流偵測元件分別具有一源極以及一偵測極，形成於該正面。
  5. 如申請專利範圍第1項之該高壓半導體元件，其中，每個開關單元包含有一第一接觸洞寬度，每個偵測單元具有一第二接觸洞寬度，其大於第一接觸洞寬度。
  6. 一種高壓半導體元件，具有良好之單脈衝雪崩能量，包含有：一主要高壓開關元件，包含有：數個開關單元，排列為一第一矩陣，其中，每個開關單元具有一第一接觸洞比例(contact ratio)；以及一電流偵測元件，包含有：數個偵測單元，排列為一第二矩陣，其中，每個偵測單元具有一第二接觸洞比例，大於該第一接觸洞比例。
  7. 如申請專利範圍第6項之該高壓半導體元件，其中，每個開關單元與每個偵測單元，在外型(shape)上相同。
  8. 如申請專利範圍第6項之該高壓半導體元件，其中，每個開關單元與每個偵測單元，在外型上不相同。
  9. 如申請專利範圍第6項之該高壓半導體元件，其中，該主要高壓開關元件與該電流偵測元件分別具有第一與第二閘圖案，該第二閘圖案透過二連接方向，連接至該第一閘圖案，且該等連接方向不互相平行。
  10. 如申請專利範圍第6項之該高壓半導體元件，其中，每個偵測單元具有一外型，該外型為長方形或是正六角形。
  11. 一種製作方法，適用於製造一高壓半導體元件於一半導體基底上，包含有：於該半導體基底上形成圖案化之一閘導電層；對該半導體基底進行摻雜製程，以於該半導體基底上形成一體區以及一源區，其中，該體區與該源區係由同一遮罩(mask)所定義，且該遮罩包含有該閘導電層；形成一多晶矽間介電層於該閘導電層上；去除部分之該多晶矽間介電層，以形成一接觸洞；以及於該接觸洞內形成一金屬層；其中，去除部分之該多晶矽間介電層之該步驟也去除了部分之該源區，因此，該金屬層可同時接觸該體區與該源區。
  12. 如申請專利範圍第11項之該製作方法，包含有：形成一場氧化層；以及以該場氧化層以及該閘導電層作為該遮罩，進行該摻雜製程。
  13. 如申請專利範圍第11項之該製作方法，包含有：磊晶以形成一磊晶層於該半導體基底上；於該磊晶層上形成圖案化之一場氧化層；以及於該磊晶層上形成該閘導電層。
  14. 如申請專利範圍第11項之該製作方法，形成該閘導電層之該步驟包含有：依序形成一閘氧化層以及該閘導電層；以及圖案化該閘氧化層以及該閘導電層。
  15. 如申請專利範圍第11項之該製作方法，其中，該接觸洞具有一底部，僅僅由該體區所構成。
  16. 一種高壓半導體元件，形成於一半導體基底上，包含有：一閘導電層，作為該高壓半導體元件之一閘極；以及一體區以及一源區，分別做為該高壓半導體元件之一體極以及一源極；其中，該半導體基底係作為該高壓半導體元件之一汲極，且該體區以及該源區係由同一遮罩所定義，透過摻雜製程而形成。
  17. 如申請專利範圍第16項之該高壓半導體元件，另包含有：一場氧化層，於該半導體基底上；其中，形成該體區以及該源區的該摻雜製程，係以該場氧化層以及該閘導電層係作為該遮罩。
  18. 如申請專利範圍第16項之該高壓半導體元件，包含有：一多晶矽間介電層；以及一接觸洞，以去除該多晶矽間介電層以及部分之該源區所形成。
  19. 如申請專利範圍第18項之該高壓半導體元件，其中，該接觸洞具有一底部，僅僅由該體區所構成。
TW106114740A 2017-05-04 2017-05-04 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法 TWI648840B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106114740A TWI648840B (zh) 2017-05-04 2017-05-04 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法
US15/969,974 US10580862B2 (en) 2017-05-04 2018-05-03 High-voltage semiconductor devices with improved EAS and related manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106114740A TWI648840B (zh) 2017-05-04 2017-05-04 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法

Publications (2)

Publication Number Publication Date
TW201843804A TW201843804A (zh) 2018-12-16
TWI648840B true TWI648840B (zh) 2019-01-21

Family

ID=64015418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114740A TWI648840B (zh) 2017-05-04 2017-05-04 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法

Country Status (2)

Country Link
US (1) US10580862B2 (zh)
TW (1) TWI648840B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004738B2 (en) * 2018-09-21 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitance reduction by metal cut design

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201112398A (en) * 2009-09-30 2011-04-01 Alpha & Omega Semiconductor High voltage MOSFET diode reverse recovery by minimizing P-body charges
CN104332495A (zh) * 2013-07-22 2015-02-04 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US5753529A (en) * 1994-05-05 1998-05-19 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
JP3628613B2 (ja) * 1997-11-03 2005-03-16 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子のための耐高圧縁部構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201112398A (en) * 2009-09-30 2011-04-01 Alpha & Omega Semiconductor High voltage MOSFET diode reverse recovery by minimizing P-body charges
CN104332495A (zh) * 2013-07-22 2015-02-04 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管及其制造方法

Also Published As

Publication number Publication date
TW201843804A (zh) 2018-12-16
US10580862B2 (en) 2020-03-03
US20180323258A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
US6905892B2 (en) Operating method for a semiconductor component
US8809861B2 (en) Thin film metal-dielectric-metal transistor
US9780003B2 (en) Bipolar junction transistor formed on fin structures
KR20010015835A (ko) 반도체 장치
KR960009180A (ko) 정전 방전 보호 장치 및 그 제조 방법
TWI677073B (zh) 雙載子接面電晶體佈局結構
TWI648840B (zh) 具有良好單脈衝雪崩能量之高壓半導體元件與相關之製作方法
CN109920778B (zh) 半导体结构及其测试方法
JP2000031471A (ja) Ｍｏｓｆｅｔ構成素子
CN108878420B (zh) 具有单脉冲雪崩能量的高压半导体元件与其制作方法
US20070034969A1 (en) Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
CN1280921C (zh) 漏极开路电路的mosfet及其半导体集成电路器件
US20130001704A1 (en) Resistors Formed Based on Metal-Oxide-Semiconductor Structures
KR20000061463A (ko) 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터 및 그 제조방법
US20040016960A1 (en) Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate
CN109830527A (zh) 半导体结构及其制造方法与半导体器件
US20040036145A1 (en) Method of making bipolar transistor with integrated base contact and field plate
ITMI990331A1 (it) Didpositivo con transitore bipolare e transitore mosfet integrati in configurazione emitter switching
KR100192973B1 (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자및그제조방법
CN114709210B (zh) 适用纳米级FinFET工艺的低钳位电压静电保护器件
CN211578754U (zh) 一种集成电路及其晶体管器件
CN112447824B (zh) 半导体装置及半导体模块
CN111584479B (zh) 静电保护结构和半导体器件
JPH10242290A (ja) 集積回路における設計オプションを選択する構造及び装置
JPS6359262B2 (zh)