TWI648722B - 畫素結構及其製造方法 - Google Patents

Abstract

本發明實施例的畫素結構包括第一及第二導電層、電極間絕緣圖案以及氧化物半導體圖案。第一導電層設置於基板上，且包括資料線、第一閘極線以及畫素電極。資料線與第一閘極線分別沿第一與第二方向延伸。畫素電極具有定義出主動區的主動區開口。電極間絕緣圖案覆蓋第一導電層。第二導電層設置於電極間絕緣圖案上，且包括第二閘極線與閘極圖案。第二閘極線沿第二方向延伸，且並聯於第一閘極線。閘極圖案由第二閘極線延伸至主動區中。氧化物半導體圖案覆蓋閘極圖案，且電性連接於資料線與畫素電極。

Description

畫素結構及其製造方法

本發明是有關於一種畫素結構及其製造方法。

近年來具有低功率、空間利用效率佳、無輻射、高畫質等優越特性的平面顯示面板逐漸成為主流顯示器。常見的平面顯示器包括液晶顯示器（liquid crystal display）、電漿顯示器（plasma display）、有機電激發光顯示器（electroluminescent display）等。

平面顯示面板多採用薄膜電晶體作為各畫素結構的切換元件，而切換元件的性能取決於薄膜電晶體中主動層的特性。目前廣泛使用的主動層包括非晶矽及低溫多晶矽。非晶矽具有載子遷移率低及導致低開口率的問題。低溫多晶矽的缺點則是製程複雜、良率低且會使薄膜電晶體的漏電提高。

本發明提供一種畫素結構及其製造方法，可改進薄膜電晶體的切換特性，且可防止閘極線發生斷線的問題。

本發明實施例的畫素結構包括第一導電層、電極間絕緣圖案、第二導電層、氧化物半導體圖案。第一導電層設置於基板上，且包括資料線、第一閘極線以及畫素電極。資料線沿第一方向延伸。第一閘極線沿第二方向延伸。畫素電極具有定義出主動區的主動區開口。資料線、第一閘極線與畫素電極環繞主動區。電極間絕緣圖案設置於基板上且覆蓋第一導電層。第二導電層設置於電極間絕緣圖案上，且包括第二閘極線以及閘極圖案。第二閘極線沿第二方向延伸，且並聯於第一閘極線。閘極圖案由第二閘極線延伸至主動區中。氧化物半導體圖案設置於主動區中且覆蓋閘極圖案。氧化物半導體圖案電性連接於資料線與畫素電極。

在本發明的一實施例中，氧化物半導體圖案的材料包括氧化鋅、氧化錫、錫-鋅系氧化物、鋁-鋅系氧化物、鋅-鎂系氧化物、錫-鎂系氧化物、銦-鎂系氧化物、銦-鎵系氧化物、銦-鎵-鋅系氧化物、銦-鋁-鋅系氧化物、銦-錫-鋅系氧化物、錫-鎵-鋅系氧化物、鋁-鎵-鋅系氧化物、銦-鋁-鋅系氧化物、銦-錫-鋅系氧化物、錫-鎵-鋅系氧化物、鋁-鎵-鋅系氧化物或其組合。

在本發明的一實施例中，畫素結構更包括通道保護圖案，設置於氧化物半導體圖案上，且覆蓋閘極圖案。

在本發明的一實施例中，畫素結構更包括閘極氧化層，設置於所述閘極圖案與所述氧化物半導體圖案之間。

在本發明的一實施例中，畫素結構更包括絕緣圖案與透明電極。絕緣圖案設置於第二導電層上。透明電極設置於絕緣圖案上且覆蓋畫素電極。透明電極具有多個狹縫。

在本發明的一實施例中，氧化物半導體圖案部分覆蓋畫素電極與資料線。

在本發明的一實施例中，電極間絕緣圖案具有源極開口以及汲極開口。源極開口暴露出資料線。汲極開口暴露出畫素電極。氧化物半導體圖案延伸至源極開口中以及汲極開口中，以分別電性連接於資料線與畫素電極。

在本發明的一實施例中，氧化物半導體圖案未交疊於資料線與畫素電極。

在本發明的一實施例中，第一導電層更包括源極圖案以及汲極圖案。源極圖案由資料線延伸至主動區中。畫素電極覆蓋汲極圖案的第一部分，且汲極圖案的第二部分位於主動區中。氧化物半導體圖案電性連接於源極圖案與汲極圖案。

本發明實施例的畫素結構的製造方法包括下列步驟：在基板上形成第一導電層，其中第一導電層包括資料線、第一閘極線以及畫素電極，資料線沿第一方向延伸，第一閘極線沿第二方向延伸，畫素電極具有定義出主動區的主動區開口，且資料線、第一閘極線以及畫素電極環繞主動區；在基板與第一導電層上形成電極間絕緣圖案；在電極間絕緣圖案上形成第二導電層，其中第二導電層包括第二閘極線以及閘極圖案，第二閘極線沿第二方向延伸且並聯於第一閘極線，閘極圖案由第二閘極線延伸至主動區中；在閘極圖案的表面上形成閘極氧化層；以及在主動區中形成氧化物半導體圖案，其中氧化物半導體圖案覆蓋閘極圖案與閘極氧化層，且氧化物半導體圖案電性連接於資料線與畫素電極。

在本發明的一實施例中，畫素結構的製造方法更包括：在氧化物半導體圖案上形成通道保護圖案，其中通道保護圖案覆蓋閘極圖案。

在本發明的一實施例中，氧化物半導體圖案覆蓋畫素電極與資料線。

在本發明的一實施例中，電極間絕緣圖案具有源極開口以及汲極開口，源極開口暴露出資料線，汲極開口暴露出畫素電極，且氧化物半導體圖案延伸至源極開口中以及汲極開口中，以分別電性連接於資料線與畫素電極。

在本發明的一實施例中，氧化物半導體圖案未交疊於資料線與畫素電極。

在本發明的一實施例中，第一導電層更包括源極圖案以及汲極圖案。源極圖案由資料線延伸至主動區中。畫素電極覆蓋汲極圖案的第一部分，且汲極圖案的第二部分位於主動區中。氧化物半導體圖案電性連接於汲極圖案與源極圖案。

基於上述，相較於將閘極線與資料線分別設置於主動層的下方與上方的設計，本發明實施例的資料線可與第一閘極線及畫素電極一起設置於作為主動層的氧化物半導體圖案的下方。因此，氧化物半導體圖案可直接地或間接地接觸於資料線與畫素電極的上表面，且可節省一道微影製程。此外，本發明實施例的主動層由具有高載子遷移率與低漏電的氧化物半導體材料構成，故可縮小薄膜電晶體的尺寸且改進切換特性，更可提高畫素結構的開口率。另一方面，本發明實施例藉由設置彼此並聯的第一閘極線與第二閘極線，可避免第一閘極線或第二閘極線因斷線而造成電性異常的問題。如此一來，可更進一步地縮小第一閘極線與第二閘極線的線寬，故可進一步增加畫素結構的開口率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明一些實施例的畫素結構10的製造方法的流程圖。圖2A至圖2E是圖1所示的畫素結構10的製造方法中各階段的結構的上視示意圖。圖3A是沿著圖2E的線A-A’的剖視示意圖。圖3B是沿著圖2E的線B-B’的剖視示意圖。圖3C是沿著圖2E的線C-C’的剖視示意圖。在此些實施例中，畫素結構10的製造方法包括下列步驟。

請參照圖1與圖2A，進行步驟S100，在基板100上形成第一導電層110。在一些實施例中，基板100可為透明基板。舉例而言，基板100的材料可包括玻璃、石英、有機聚合物、其組合或其類似者。第一導電層110包括資料線DL、第一閘極線GL1與畫素電極PE。資料線DL與第一閘極線GL1分別沿著畫素電極PE的兩側延伸。資料線DL沿第一方向D1延伸，而第一閘極線GL1沿第二方向D2延伸。第一方向D1與第二方向D2交錯。在一些實施例中，第一方向D1可實質上垂直於第二方向D2。第一閘極線GL1為非連續線段。在一些實施例中，第一閘極線GL1在與資料線DL的交錯處不連續，以使第一閘極線GL1不與資料線DL交疊。畫素電極PE具有定義出主動區AA的主動區開口AP。在一些實施例中，主動區開口AP位於畫素電極PE的鄰近於資料線DL與第一閘極線GL1的交錯處的角落。如此一來，資料線DL、第一閘極線GL1以及畫素電極PE可環繞主動區AA。在一些實施例中，資料線DL與第一閘極線GL1可分別包括鉬、鉬/鋁/鉬多層結構或其他金屬材料。畫素電極PE可為透明導電層，例如是由銦錫氧化物、銦鋅氧化物、其組合或其類似者構成。在一些實施例中，資料線DL與第一閘極線GL1的線寬可分別為1 μm至3 μm。

在一些實施例中，第一導電層110可包括多條資料線DL、多條第一閘極線GL1與多個陣列排列的畫素電極PE。多條資料線DL沿著第一方向D1排列，且多條第一閘極線GL1沿第二方向D2排列。如此一來，多條資料線DL與多條第一閘極線GL1可分隔出多個畫素（次畫素）區。多個畫素電極PE分別位於多個畫素（次畫素）區中。

請參照圖1圖2B，進行步驟S102，在基板100與第一導電層110上形成電極間絕緣圖案120。在一些實施例中，形成電極間絕緣圖案120的方法包括在基板100上形成絕緣材料層（未繪示）。隨後，對絕緣材料層進行圖案化以形成電極間絕緣圖案120。電極間絕緣圖案120包括閘極開口VG、源極開口VS與汲極開口VD。閘極開口VG暴露出第一閘極線GL1。在一些實施例中，電極間絕緣圖案120具有多個閘極開口VG。第一閘極線GL1的每一線段可暴露於至少兩個閘極開口VG。源極開口VS暴露出資料線DL，且汲極開口VD暴露出畫素電極PE。源極開口VS與汲極開口VD可位於主動區AA的相對兩側。在一些實施例中，電極間絕緣圖案120的材料可包括氧化矽、氮化矽、其組合或其類似者。

進行步驟S104，在電極間絕緣圖案120上形成第二導電層130。第二導電層130包括第二閘極線GL2與閘極圖案GE。第二閘極線GL2沿第二方向D2延伸。在一些實施例中，第二閘極線GL2覆蓋於第一閘極線GL1上。在一些實施例中，第二閘極線GL2的線寬可為1 μm至3 μm。此外，第二閘極線GL2可為連續的線段。如此一來，第二閘極線GL2的一部分可覆蓋並跨越資料線DL。第二閘極線GL2填入於電極間絕緣圖案120的閘極開口VG中，使得第二閘極線GL2電性連接於第一閘極線GL1。在一些實施例中，第一閘極線GL1的每一線段的兩端暴露於兩個閘極開口VG中，以使得形成於第一閘極線GL1上的第二閘極線GL2可並聯於第一閘極線GL1的每一線段。在其他實施例中，第一閘極線GL1的每一線段可暴露於三個以上的閘極開口VG中。閘極圖案GE由第二閘極線GL2沿著第一方向D1而延伸至主動區AA中。源極開口VS與汲極開口VD可位於閘極圖案GE的相對兩側。在一些實施例中，閘極圖案GE為第二閘極線GL2的延伸部。換言之，第二閘極線GL2與閘極圖案GE之間可不具有介面，且可由相同的材料及相同的製程步驟形成。在一些實施例中，第二閘極線GL2與閘極圖案GE的材料可包括鋁合金，例如是鋁釹合金。

在一些實施例中，在形成第二導電層130之後，可對閘極圖案GE進行氧化製程。如此一來，可在閘極圖案GE的表面形成閘極氧化層132（請參照圖3A）。在一些實施例中，形成閘極氧化層132的方法例如是陽極氧化法。舉例而言，閘極氧化層132的材料可為氧化鋁，且厚度例如是100 nm。以簡潔起見，圖2A至圖2E省略繪示閘極氧化層132。

請參照圖1與圖2C，進行步驟S106，在主動區AA中形成氧化物半導體圖案140。氧化物半導體圖案140覆蓋閘極圖案GE。在一些實施例中，氧化物半導體圖案140沿著第二方向D2延伸至資料線DL及畫素電極PE上。此外，氧化物半導體圖案140填入於源極開口VS與汲極開口VD中，以電性連接於資料線DL及畫素電極PE。由此可知，氧化物半導體圖案140是接觸於資料線DL及畫素電極PE的上表面。在一些實施例中，氧化物半導體圖案140直接接觸於資料線DL與畫素電極PE的上表面。在一些實施例中，氧化物半導體圖案140的材料可包括氧化鋅、氧化錫、錫-鋅系氧化物、鋁-鋅系氧化物、鋅-鎂系氧化物、錫-鎂系氧化物、銦-鎂系氧化物、銦-鎵系氧化物、銦-鎵-鋅系氧化物、銦-鋁-鋅系氧化物、銦-錫-鋅系氧化物、錫-鎵-鋅系氧化物、鋁-鎵-鋅系氧化物、銦-鋁-鋅系氧化物、銦-錫-鋅系氧化物、錫-鎵-鋅系氧化物、鋁-鎵-鋅系氧化物或其組合。

請參照圖1與圖2D，進行步驟S108，在氧化物半導體圖案140上形成通道保護圖案150。通道保護圖案150與閘極圖案GE交疊。在一些實施例中，通道保護圖案150的上視圖案可為I形，且通道保護圖案150的直線部分沿第一方向D1延伸。此外，在一些實施例中，通道保護圖案150部分地交疊於氧化物半導體圖案140上，而不延伸至資料線DL與畫素電極PE上。氧化物半導體圖案140的被通道保護圖案150覆蓋的一部分（或稱第一部分）可避免受到環境中氧分子的影響，而保持半導體性質（亦即具有較高的阻抗）。另一方面，氧化物半導體圖案140的不與通道保護圖案150交疊的另一部分（或稱第二部分）可受到環境中氧分子的影響而具有趨近於導體的性質（亦即具有較低的阻抗）。如此一來，可降低資料線DL與氧化物半導體圖案140的第二部分之間的接觸電阻，而形成較佳的歐姆接觸（ohmic contact）。相似地，也可降低畫素電極PE與氧化物半導體圖案140的第二部分之間的接觸電阻，且形成較佳的歐姆接觸。所屬領域中具有通常知識者可依據設計需求調整通道保護圖案150的上視圖案與面積，本發明並不以此為限。在一些實施例中，通道保護圖案150的材料可包括有機光阻。

閘極圖案GE、閘極氧化層132（請參照圖3A）以及氧化物半導體圖案140構成一薄膜電晶體，其可作為畫素結構的切換元件。具體而言，氧化物半導體圖案140的被通道保護圖案150覆蓋的第一部分可定義出薄膜電晶體的通道。閘極圖案GE可作為薄膜電晶體的閘極，且閘極氧化層132可作為薄膜電晶體的閘介電層。此外，氧化物半導體圖案140的未被通道保護圖案150覆蓋的第二部分填入汲極開口VD與源極開口VS中，以分別作為薄膜電晶體的汲極與源極，且分別電性連接於畫素電極PE與資料線DL。

請參照圖1與圖2E，進行步驟S110，在第二導電層130、氧化物半導體圖案140與通道保護圖案150上形成絕緣圖案160。在一些實施例中，形成絕緣圖案160的方法包括形成全面地覆蓋於基板100上的絕緣材料層（未繪示）。絕緣材料層覆蓋基板100的中心顯示區以及邊緣走線區。接著，對絕緣材料層進行圖案化，以形成絕緣圖案160。絕緣圖案160在邊緣走線區內具有接墊開口162與接墊開口164。接墊開口162暴露出資料線DL，而接墊開口164暴露出第一閘極線GL1。另一方面，絕緣圖案160全面地覆蓋基板100的中心顯示區。換言之，絕緣圖案160全面地覆蓋中心顯示區中的第一導電層110、電極間絕緣圖案120、第二導電層130、氧化物半導體圖案140與通道保護圖案150。在一些實施例中，絕緣圖案160的材料可包括氧化矽、氮化矽、其組合或其類似者。

進行步驟S112，在絕緣圖案160上形成透明電極170。透明電極170部分地覆蓋基板100的中心顯示區。具體而言，透明電極170部分地覆蓋畫素電極PE、第一閘極線GL1、第二閘極線GL2以及資料線DL。此外，透明電極170並未交疊於主動區AA、源極開口VS與汲極開口VD。換言之，透明電極170具有開口以暴露出閘極圖案GE、氧化物半導體圖案140、通道保護圖案150、源極開口VS與汲極開口VD。在一些實施例中，位於中心顯示區內的透明電極170具有多個狹縫SL。多個狹縫SL暴露出絕緣圖案160。在一些實施例中，多個狹縫SL沿著第一方向D1延伸，且沿第二方向D2排列。在一些實施例中，多個狹縫SL可為長條形，且多個狹縫SL的長度可彼此相同或相異。在其他實施例中，多個狹縫SL也可為其他形狀，本發明並不以狹縫SL的形狀或尺寸為限。另一方面，透明電極170覆蓋基板100的邊緣走線區，以使透明電極170填入於接墊開口162與接墊開口164中。如此一來，位於邊緣走線區的透明電極170與資料線DL、第一閘極線GL1以及第二閘極線GL2電性連接。

至此，已完成畫素結構10的製造。在一些實施例中，可將具有彩色濾光片的另一基板結合至畫素結構10上，且將液晶層填充於此另一基板與畫素結構10之間，以形成顯示裝置。接下來，將參照圖2E與圖3A至圖3C來說明畫素結構10的結構。

請參照圖2E與圖3A至圖3C，畫素結構10包括第一導電層110、電極間絕緣圖案120、第二導電層130以及氧化物半導體圖案140。第一導電層110設置於基板100上，且包括資料線DL、第一閘極線GL1以及畫素電極PE。資料線DL沿第一方向D1延伸。第一閘極線GL1沿第二方向D2延伸。畫素電極PE具有定義出主動區AA的主動區開口AP（如圖2A所示）。資料線DL、第一閘極線GL1與畫素電極PE環繞主動區AA。電極間絕緣圖案120設置於基板100上，且覆蓋第一導電層110。第二導電層130設置於電極間絕緣圖案120上，且包括第二閘極線GL2以及閘極圖案GE。第二閘極線GL2沿第二方向D2延伸，且並聯於第一閘極線GL1。閘極圖案GE由第二閘極線GL2延伸至主動區AA中。氧化物半導體圖案140設置於主動區AA中，且覆蓋閘極圖案GE。此外，氧化物半導體圖案140電性連接於資料線DL與畫素電極PE。

在一些實施例中，畫素結構10更包括通道保護圖案150。通道保護圖案150設置於氧化物半導體圖案140上，且覆蓋閘極圖案GE。在一些實施例中，畫素結構10更包括閘極氧化層132。閘極氧化層132設置於閘極圖案GE與氧化物半導體圖案140之間。在一些實施例中，畫素結構10更包括絕緣圖案160以及透明電極170。絕緣圖案160設置於第二導電層130上。透明電極170設置於絕緣圖案160上，且覆蓋畫素電極PE。透明電極170具有多個狹縫SL。在一些實施例中，氧化物半導體圖案140部分覆蓋畫素電極PE與資料線DL。在此些實施例中，電極間絕緣圖案120具有源極開口VS與汲極開口VD。源極開口VS暴露出資料線DL。汲極開口VD暴露出畫素電極PE。氧化物半導體圖案140延伸至源極開口VS中以及汲極開口VD中，以分別電性連接於資料線DL與畫素電極PE。

基於上述，相較於將閘極線與資料線分別設置於主動層的下方與上方的設計，本發明實施例的資料線DL可與第一閘極線GL1及畫素電極PE一起設置於作為主動層的氧化物半導體圖案140的下方。因此，氧化物半導體圖案140可接觸於資料線DL與畫素電極PE的上表面，且可節省一道微影製程。此外，本發明實施例的主動層由具有高載子遷移率與低漏電的氧化物半導體材料構成，故可縮小薄膜電晶體的尺寸且改進切換特性，更可提高畫素結構10的開口率。另一方面，本發明實施例藉由設置彼此並聯的第一閘極線GL1與第二閘極線GL2，可避免第一閘極線GL1或第二閘極線GL2因斷線而造成電性異常的問題。如此一來，可更進一步地縮小第一閘極線GL1與第二閘極線GL2的線寬，故可進一步增加畫素結構10的開口率。

圖4A至圖4E是依照本發明另一些實施例的畫素結構20的製造方法中各階段的結構的上視示意圖。圖5A是沿著圖4E的線D-D’的剖視示意圖。圖5B是沿著圖4E的線E-E’的剖視示意圖。圖5C是沿著圖4E的線F-F’的剖視示意圖。

畫素結構20的製造方法相似於圖2A至圖2E所示的畫素結構10的製造方法，以下僅說明兩者之間的差異處，相同或相似處則不再贅述。此外，相同或相似的元件標號代表相同或相似的元件（例如是第一導電層110與第一導電層210）。

請參照圖1與圖4A，進行步驟S100，在基板100上形成第一導電層210。第一導電層210包括資料線DL、第一閘極線GL1與畫素電極PE，且更包括源極圖案SE與汲極圖案DE。在一些實施例中，先在基板100上形成資料線DL、第一閘極線GL1、源極圖案SE與汲極圖案DE，接著再形成畫素電極PE。源極圖案SE由資料線DL延伸至主動區AA中。在一些實施例中，源極圖案SE為資料線DL的延伸部。換言之，資料線DL與源極圖案SE之間可不具有介面，且可由相同的材料及相同的製程步驟形成。汲極圖案DE具有第一部分DE1與第二部分DE2。畫素電極PE覆蓋第一部分DE1。第二部分DE2由第一部分DE1延伸至主動區AA中，且不與畫素電極PE交疊。源極圖案SE與汲極圖案DE的第二部分DE2彼此相對，且彼此分離而不相互接觸。

請參照圖1與圖4B，進行步驟S102，在基板100與第一導電層210上形成電極間絕緣圖案220。在一些實施例中，電極間絕緣圖案220包括閘極開口VG，而可不包括如圖2B所示的源極開口VS與汲極開口VD。隨後，進行步驟S104，在電極間絕緣圖案220上形成第二導電層130。第二導電層130包括第二閘極線GL2與閘極圖案GE。閘極圖案GE由第二閘極線GL2沿著第一方向D1而延伸至主動區AA中，且不與源極圖案SE及汲極圖案DE接觸。在一些實施例中，在形成第二導電層130之後，可對閘極圖案GE進行氧化製程。如此一來，可在閘極圖案GE的表面形成閘極氧化層132（請參照圖5B）。

請參照圖1與圖4C，進行步驟S106，在主動區AA中形成氧化物半導體圖案240。氧化物半導體圖案240覆蓋閘極圖案GE。在一些實施例中，氧化物半導體圖案240沿著第二方向D2延伸，且不與資料線DL及畫素電極PE交疊。

請參照圖1與圖4D，進行步驟S108，在氧化物半導體圖案240上形成通道保護圖案250。在一些實施例中，通道保護圖案250沿著第一方向D1及第二方向D2延伸而覆蓋資料線DL、第一閘極線GL1與第二閘極線GL2。此外，通道保護圖案250包括沿著第一方向D1延伸且覆蓋閘極圖案GE的延伸部。在一些實施例中，通道保護圖案250的延伸部的上視圖案可為I形。

進行步驟S110，在第二導電層130、氧化物半導體圖案240與通道保護圖案250上形成絕緣圖案260。在一些實施例中，形成絕緣圖案260的方法包括形成全面地覆蓋於基板100上的絕緣材料層（未繪示）。絕緣材料層覆蓋基板100的中心顯示區以及邊緣走線區。接著，對絕緣材料層進行圖案化，以形成絕緣圖案260。絕緣圖案260在邊緣走線區內具有接墊開口162與接墊開口164。接墊開口162暴露出資料線DL，而接墊開口164暴露出第一閘極線GL1。另一方面，絕緣圖案160在中心顯示區中具有第一源極開口VS1、第二源極開口VS2、第一汲極開口VD1以及第二汲極開口VD2。第一源極開口VS1與第一汲極開口VD1暴露出氧化物半導體圖案240，且位於通道保護圖案250的延伸部的相對兩側。第二源極開口VS2暴露出源極圖案SE，而第二汲極開口VD2暴露出汲極圖案DE的第二部分DE2。

請參照圖1與圖4E，進行步驟S112，在絕緣圖案260上形成透明電極270。在一些實施例中，透明電極270可包括第一部分270a、第二部分270b以及第三部分270c。第一部分270a與第二部分270b位於基板100的中心顯示區中。第一部分270a部分地覆蓋畫素電極PE、第一閘極線GL1、第二閘極線GL2以及資料線DL。在一些實施例中，透明電極270的第一部分270a具有多個狹縫SL。此外，第一部分270a向主動區AA延伸，以自畫素電極PE上而經由汲極圖案DE的第二部分DE2上延伸至通道保護圖案250一側的氧化物半導體圖案240上。如此一來，第一部分270a的延伸部填入於第一汲極開口VD1與第二汲極開口VD2中，以電性連接被第一汲極開口VD1暴露出的氧化物半導體圖案240以及被第二汲極開口VD2暴露出的汲極圖案DE的第二部分DE2。透明電極270的第二部分270b覆蓋位於通道保護圖案250的另一側的氧化物半導體圖案240以及源極圖案SE。如此一來，透明電極270的第一部分270a的延伸部與第二部分270b位於通道保護圖案250的相對兩側。此外，透明電極270的第二部分270b填入於第一源極開口VS1與第二源極開口VS2中，以電性連接被第一源極開口VS1暴露出的氧化物半導體圖案240以及被第二源極開口VS2暴露出的源極圖案SE。在一些實施例中，透明電極270的第二部分270b更覆蓋部分的資料線DL。另一方面，透明電極270的第三部分270c覆蓋基板100的邊緣走線區，以使透明電極270的第三部分270c填入於接墊開口162與接墊開口164中。如此一來，透明電極270的第三部分270c與資料線DL、第一閘極線GL1以及第二閘極線GL2電性連接。

至此，已完成畫素結構20的製造。請參照圖4E與圖5A至圖5C，在畫素結構20中，閘極圖案GE、閘極氧化層132、氧化物半導體圖案240、源極圖案SE與汲極圖案DE構成一薄膜電晶體，其可作為畫素結構20的切換元件。此外，氧化物半導體圖案240的被通道保護圖案250覆蓋的一部分可定義出薄膜電晶體的通道。閘極圖案GE可作為薄膜電晶體的閘極，且閘極氧化層132可作為薄膜電晶體的閘介電層。汲極圖案DE與源極圖案SE可分別作為薄膜電晶體的汲極與源極。在此些實施例中，氧化物半導體圖案240並未直接延伸至資料線DL與畫素電極PE上，而是藉由透明電極270的第一部分270a與第二部分270b分別電性連接於汲極圖案DE與源極圖案SE的上表面。換言之，氧化物半導體圖案240分別電性連接於畫素電極PE與資料線DL的上表面。

綜上所述，相較於將閘極線與資料線分別設置於主動層的下方與上方的設計，本發明實施例的資料線可與第一閘極線及畫素電極一起設置於作為主動層的氧化物半導體圖案的下方。因此，氧化物半導體圖案可直接地或間接地接觸於資料線與畫素電極的上表面，且可節省一道微影製程。此外，本發明實施例的主動層由具有高載子遷移率以及低漏電的氧化物半導體材料構成，故可縮小薄膜電晶體的尺寸且改進切換特性，更可提高畫素結構的開口率。另一方面，本發明實施例藉由設置彼此並聯的第一閘極線與第二閘極線，可避免第一閘極線或第二閘極線因斷線而造成電性異常的問題。如此一來，可更進一步地縮小第一閘極線與第二閘極線的線寬，故可進一步增加畫素結構的開口率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20‧‧‧畫素結構

100‧‧‧基板

110、210‧‧‧第一導電層

120、220‧‧‧電極間絕緣圖案

130‧‧‧第二導電層

132‧‧‧閘極氧化層

140、240‧‧‧氧化物半導體圖案

150、250‧‧‧通道保護圖案

160、260‧‧‧絕緣圖案

162、164‧‧‧接墊開口

170、270‧‧‧透明電極

270a‧‧‧第一部分

270b‧‧‧第二部分

270c‧‧‧第三部分

AA‧‧‧主動區

AP‧‧‧主動區開口

D1‧‧‧第一方向

D2‧‧‧第二方向

DE‧‧‧汲極圖案

DE1‧‧‧第一部分

DE2‧‧‧第二部分

DL‧‧‧資料線

GE‧‧‧閘極圖案

GL1‧‧‧第一閘極線

GL2‧‧‧第二閘極線

PE‧‧‧畫素電極

S100、S102、S104、S106、S108、S110、S112‧‧‧步驟

SE‧‧‧源極圖案

SL‧‧‧狹縫

VD‧‧‧汲極開口

VD1‧‧‧第一汲極開口

VD2‧‧‧第二汲極開口

VG‧‧‧閘極開口

VS‧‧‧源極開口

VS1‧‧‧第一源極開口

VS2‧‧‧第二源極開口

圖1是依照本發明一些實施例的畫素結構的製造方法的流程圖。 圖2A至圖2E是圖1所示的畫素結構的製造方法中各階段的結構的上視示意圖。 圖3A是沿著圖2E的線A-A’的剖視示意圖。 圖3B是沿著圖2E的線B-B’的剖視示意圖。 圖3C是沿著圖2E的線C-C’的剖視示意圖。 圖4A至圖4E是依照本發明另一些實施例的畫素結構的製造方法中各階段的結構的上視示意圖。 圖5A是沿著圖4E的線D-D’的剖視示意圖。 圖5B是沿著圖4E的線E-E’的剖視示意圖。 圖5C是沿著圖4E的線F-F’的剖視示意圖。

Claims (15)

1. 一種畫素結構，包括： 第一導電層，設置於基板上，其中所述第一導電層包括： 資料線，沿第一方向延伸； 第一閘極線，沿第二方向延伸；以及 畫素電極，具有定義出主動區的主動區開口，其中所述資料線、所述第一閘極線與所述畫素電極環繞所述主動區； 電極間絕緣圖案，設置於所述基板上且覆蓋所述第一導電層； 第二導電層，設置於所述電極間絕緣圖案上，其中所述第二導電層包括： 第二閘極線，沿所述第二方向延伸，且並聯於所述第一閘極線；以及 閘極圖案，由所述第二閘極線延伸至所述主動區中；以及 氧化物半導體圖案，設置於所述主動區中且覆蓋所述閘極圖案，其中所述氧化物半導體圖案電性連接於所述資料線與所述畫素電極。
2. 如申請專利範圍第1項所述的畫素結構，其中所述氧化物半導體圖案的材料包括氧化鋅、氧化錫、錫-鋅系氧化物、鋁-鋅系氧化物、鋅-鎂系氧化物、錫-鎂系氧化物、銦-鎂系氧化物、銦-鎵系氧化物、銦-鎵-鋅系氧化物、銦-鋁-鋅系氧化物、銦-錫-鋅系氧化物、錫-鎵-鋅系氧化物、鋁-鎵-鋅系氧化物、銦-鋁-鋅系氧化物、銦-錫-鋅系氧化物、錫-鎵-鋅系氧化物、鋁-鎵-鋅系氧化物或其組合。
3. 如申請專利範圍第1項所述的畫素結構，更包括： 通道保護圖案，設置於所述氧化物半導體圖案上，且覆蓋所述閘極圖案。
4. 如申請專利範圍第1項所述的畫素結構，更包括： 閘極氧化層，設置於所述閘極圖案與所述氧化物半導體圖案之間。
5. 如申請專利範圍第1項所述的畫素結構，更包括： 絕緣圖案，設置於所述第二導電層上；以及 透明電極，設置於所述絕緣圖案上且覆蓋所述畫素電極，其中所述透明電極具有多個狹縫。
6. 如申請專利範圍第1項所述的畫素結構，其中所述氧化物半導體圖案部分覆蓋所述畫素電極與所述資料線。
7. 如申請專利範圍第6項所述的畫素結構，其中所述電極間絕緣圖案具有源極開口以及汲極開口，所述源極開口暴露出所述資料線，所述汲極開口暴露出所述畫素電極，且所述氧化物半導體圖案延伸至所述源極開口中以及所述汲極開口中，以分別電性連接於所述資料線與所述畫素電極。
8. 如申請專利範圍第1項所述的畫素結構，其中所述氧化物半導體圖案未交疊於所述資料線與所述畫素電極。
9. 如申請專利範圍第8項所述的畫素結構，其中所述第一導電層更包括： 源極圖案，由所述資料線延伸至所述主動區中；以及 汲極圖案，其中所述畫素電極覆蓋所述汲極圖案的第一部分，且所述汲極圖案的第二部分位於所述主動區中， 其中所述氧化物半導體圖案電性連接於所述源極圖案與所述汲極圖案。
10. 一種畫素結構的製造方法，包括： 在基板上形成第一導電層，其中所述第一導電層包括資料線、第一閘極線以及畫素電極，所述資料線沿第一方向延伸，所述第一閘極線沿第二方向延伸，所述畫素電極具有定義出主動區的主動區開口，且所述資料線、所述第一閘極線以及所述畫素電極環繞所述主動區； 在所述基板與所述第一導電層上形成電極間絕緣圖案； 在所述電極間絕緣圖案上形成第二導電層，其中所述第二導電層包括第二閘極線以及閘極圖案，所述第二閘極線沿所述第二方向延伸且並聯於所述第一閘極線，所述閘極圖案由所述第二閘極線延伸至所述主動區中； 在所述閘極圖案的表面上形成閘極氧化層；以及 在所述主動區中形成氧化物半導體圖案，其中所述氧化物半導體圖案覆蓋所述閘極圖案與所述閘極氧化層，且所述氧化物半導體圖案電性連接於所述資料線與所述畫素電極。
11. 如申請專利範圍第10項所述的畫素結構的製造方法，更包括： 在所述氧化物半導體圖案上形成通道保護圖案，其中所述通道保護圖案覆蓋所述閘極圖案。
12. 如申請專利範圍第10項所述的畫素結構的製造方法，其中所述氧化物半導體圖案覆蓋所述畫素電極與所述資料線。
13. 如申請專利範圍第12項所述的畫素結構的製造方法，其中所述電極間絕緣圖案具有源極開口以及汲極開口，所述源極開口暴露出所述資料線，所述汲極開口暴露出所述畫素電極，且所述氧化物半導體圖案延伸至所述源極開口中以及所述汲極開口中，以分別電性連接於所述資料線與所述畫素電極。
14. 如申請專利範圍第10項所述的畫素結構的製造方法，其中所述氧化物半導體圖案未交疊於所述資料線與所述畫素電極。
15. 如申請專利範圍第14項所述的畫素結構的製造方法，其中所述第一導電層更包括： 源極圖案，由所述資料線延伸至所述主動區中；以及 汲極圖案，其中所述畫素電極覆蓋所述汲極圖案的第一部分，且所述汲極圖案的第二部分位於所述主動區中， 其中所述氧化物半導體圖案電性連接於所述汲極圖案與所述源極圖案。