TWI646871B - 多層電路板 - Google Patents

多層電路板 Download PDF

Info

Publication number
TWI646871B
TWI646871B TW106120022A TW106120022A TWI646871B TW I646871 B TWI646871 B TW I646871B TW 106120022 A TW106120022 A TW 106120022A TW 106120022 A TW106120022 A TW 106120022A TW I646871 B TWI646871 B TW I646871B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
connecting portion
intermediate layer
wire
Prior art date
Application number
TW106120022A
Other languages
English (en)
Other versions
TW201906505A (zh
Inventor
林欽宏
趙令溪
顏志仲
Original Assignee
達方電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 達方電子股份有限公司 filed Critical 達方電子股份有限公司
Priority to TW106120022A priority Critical patent/TWI646871B/zh
Application granted granted Critical
Publication of TWI646871B publication Critical patent/TWI646871B/zh
Publication of TW201906505A publication Critical patent/TW201906505A/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種多層電路板,包含一下電路層、一上電路層以及一中間層。下電路層具有一基底設置面以及一基底電路,基底電路設置於基底設置面。基底電路具有複數條導線以及一疊合結構,疊合結構由至少兩條導線交錯疊合組成的疊合結構。疊合結構的厚度,大於基底電路其他部分的厚度。上電路層具有一上層設置面及一上層電路,上層電路設置於上層設置面,並且上電路層以上層設置面朝向基底設置面設置。中間層設置於基底設置面以及上層設置面之間;中間層還具有一容置空間,容置空間的位置對應於疊合結構。疊合結構中的導線交錯疊合處位於容置空間中,避免中間層直接對疊於疊合結構上。

Description

多層電路板
本發明係有關於電路板的層結構,特別是關於一種多層電路板。
如圖1,多層電路板,例如用於筆記型電腦鍵盤模組的多層電路板,係以一絕緣的中間層2,隔離兩個不同的電路層4、6,讓兩個電路層4、6上的導線各自走線,而不發生不必要的短路。以圖1下層的電路層6為例,由於線路的安排,有時導線1、1a需要交錯配置但不互相導通,就需要設置跳線結構。跳線結構是由導線1、電絕緣層3以及導線1a互相交疊的疊合結構,最後上層的電路層4在覆蓋於疊合結構上。如圖1所示,在疊合結構的影響下,多層電路板上會出現局部厚度增加的凸起部分,而影響多層電路板的平整度。
疊合結構造成局部厚度增加的狀況,也會出現在多層電路板的其他部分。
如圖2及圖3所示,位於多層電路板下層的電路層6,具有對外延伸形成的排線段7,排線段7上彙整所有需要對外連接的導線1,並分別連接到接觸墊5。排線段7上除了接觸墊5之外,需要以保護膜8進行保護 導線1。一般而言,保護膜8觸了覆蓋於排線段7之外,也會局部地疊合於上層的電路層4之上,或是局部地***上層的電路層4與中間層2之間。前述的狀況,會形成由保護膜8、上層電路層4、中間層2以及下層電路層6依序層疊的疊合結構。前述過度堆疊的疊合結構,同樣造成局部厚度增加的狀況,而影響多層電路板的平整度。
鑑於上述問題,本發明提出一種多層電路板,避免形成過度堆疊的疊合結構,而維持多層電路板的平整度。
為達成上述目的,本發明提出一種多層電路板,包含一下電路層、一上電路層以及一中間層。下電路層具有一基底設置面以及一基底電路,基底電路設置於基底設置面,基底電路具有複數條導線以及一疊合結構,疊合結構由至少兩條導線交錯疊合組成,其中疊合結構的厚度,大於基底電路其他部分的厚度。上電路層具有一上層設置面及一上層電路,上層電路設置於上層設置面,並且上電路層以上層設置面朝向基底設置面。中間層設置於基底設置面以及上層設置面之間。中間層具有一容置空間,容置空間的位置對應於疊合結構,並且疊合結構中的導線交錯疊合處位於容置空間中。藉由疊合結構中的導線交錯疊合處位於容置空間,避免了疊合結構上進一步堆疊層結構,從而避免局部凸起增加厚度的狀況。
於本發明至少一實施例中,多層電路板更包含一電絕緣層,設置於疊合結構中,隔離交錯疊合的導線。
於本發明至少一實施例中,中間層具有至少一穿孔,且基底電路以及上層電路分別具有一開關接觸墊,二開關接觸墊的位置對應於穿孔的位置。
於本發明至少一實施例中,疊合結構中的導線交錯疊合處與上層設置面之間具有一間隔距離。
本發明又提出一種多層電路板,包含一下電路層、一上電路層、一中間層以及一保護層。下電路層具有一基底設置面以及一基底電路,基底電路設置於基底設置面,基底電路具有複數條導線,且基底設置面的一側邊緣向外延伸形成一連接部,基底電路延伸至連接部。上電路層具有一上層設置面以及一上層電路,上層電路設置於上層設置面,上電路層以上層設置面朝向基底設置面設置。中間層設置於基底設置面以及上層設置面之間。保護層覆蓋於連接部上的基底電路。保護層與上電路層不重複交疊於中間層上,從而避免局部凸起增加厚度的狀況。
於本發明至少一實施例中,中間層具有一退縮區,退縮區使得中間層130的邊緣跟連接部之間保持間隔距離。
於本發明至少一實施例中,連接部具有一連接部末端,遠離基底設置面的一端,連接部末端設置複數個導電接觸墊,連接於基底電路延伸於連接部的部份,且保護層暴露導電接觸墊。
於本發明至少一實施例中,保護層與中間層為一體成形,而自中間層向外延伸。
於本發明至少一實施例中,連接部包含一連接部根部,連接基底設置面與連接部,且上電路層具有延伸部,延伸覆蓋連接部接近連接部根部的部份,且連接部由保護層覆蓋。
於本發明至少一實施例中,保護層自上電路層向外延伸。
於本發明至少一實施例中,中間層形成一退縮區使得中間層的邊緣跟連接部之間保持間隔距離。
本發明又提出一種多層電路板,包含一中間層、一第一電路層以及一第二電路層。中間層具有一容置空間與一穿孔。第一電路層設置於中間層的第一側,第一電路層具有一第一導線、一第二導線以及一電絕緣層,於容置空間的垂直投影區域中,第一導線、電絕緣層和第二導線間依序堆疊而形成一疊合結構,第二導線跨過電絕緣層而延伸在第一導線的兩相對側,且藉由電絕緣層阻隔使第一導線和第二導線間保持電性隔離。第二電路層設置於中間層的第二側,第一電路層與第二電路層分別位於中間層的兩相對側,第二電路層具有一第三導線,多層電路板可被按壓變形,使第三導線穿過穿孔而與第一導線及第二導線其中之一導通。疊合結構高度大於第一導線高度,在垂直方向上,疊合結構部分進入容置空間中。避免了疊合結構上進一步堆疊層結構,從而避免局部凸起增加厚度的狀況。
如於本發明至少一實施例中,疊合結構在水平方向上具有一第一尺寸,容置空間在水平方向上具有一第二尺寸,第一尺寸小於第二尺寸,使得疊合結構週緣與中間層在水平方向上保持分離。
本發明又提出一種多層電路板,包含一中間層、一第一電路層以及一第二電路層。第一電路層設置於中間層的第一側,第一電路層具有一第一導線、一導電接觸墊、一第一本體部以及一連接部,連接部具有相對的一連接部根部與一連接部末端,連接部根部和第一本體部相連結,導電接觸墊位於連接部末端,第一導線自第一本體部延伸至連接部而電性耦接於導電接觸墊。第二電路層設置於中間層的第二側,第一電路層與第二電路層分別位於中間層的兩相對側,第二電路層僅延伸在第一本體部垂直投影區域內,但未延伸到連接部垂直投影區域內。保護層具有相對的一保護層根部與一保護層末端,保護層根部與第二電路層部分重疊,但保護層根部並未延伸到中間層垂直投影區域內,保護層覆蓋導電接觸墊以外的連接部表面。
本發明又提出一種多層電路板,包含一中間層、一第一電路層以及一第二電路層。第一電路層設置於中間層的第一側,第一電路層具有一第一導線、一導電接觸墊、一第一本體部、以及一連接部,連接部具有相對的一連接部根部與一連接部末端,連接部根部和第一本體部相連結,導電接觸墊位於連接部末端,第一導線自第一本體部延伸至連接部而電性耦接於導電接觸墊。第二電路層設置於中間層的第二側,第一電路層與第二電路層分別位於中間層的兩相對側,第二電路層僅延伸在第一本體部垂直投影區域內,但未延伸到連接部垂直投影區域內。中間層自第一本體部垂直投影區域延伸到連接部垂直投影區域,且中間層覆蓋導電接觸墊以外的連接部表面。
本發明又提出一種多層電路板,包含一中間層、一第一電路層以及一第二電路層。第一電路層設置於中間層的第一側,第一電路層具有一第一導線、一導電接觸墊、一第一本體部、以及一連接部,連接部具有相對的一連接部根部與一連接部末端,連接部根部和第一本體部相連結,導電接觸墊位於連接部末端,第一導線自第一本體部延伸至連接部而電性耦接於導電接觸墊。第二電路層設置於中間層的第二側,第一電路層與第二電路層分別位於中間層的兩相對側,第二電路層自第一本體部垂直投影區域延伸到連接部垂直投影區域,且第二電路層覆蓋導電接觸墊以外的連接部表面。
本發明主要係針對多層電路板中,可能發生層結構過度堆疊的部份,移除局部層結構,藉以避免過度的層結構堆疊而導致局部厚度過大的問題,維持了多層電路板的平整度以及平均厚度。
1‧‧‧導線
1a‧‧‧導線
2‧‧‧中間層
3‧‧‧電絕緣層
4‧‧‧電路層
5‧‧‧接觸墊
6‧‧‧電路層
7‧‧‧排線段
8‧‧‧保護膜
10‧‧‧筆記型電腦鍵盤模組
13‧‧‧按鍵座
14‧‧‧按鍵帽
16‧‧‧彈性裝置
18‧‧‧底板
100‧‧‧多層電路板
110‧‧‧下電路層
111‧‧‧基底設置面
112‧‧‧基底電路
112a‧‧‧導線
112b‧‧‧開關接觸墊
112c‧‧‧導電接觸墊
116‧‧‧電絕緣層
117‧‧‧本體部
118‧‧‧疊合結構
120‧‧‧上電路層
121‧‧‧上層設置面
122‧‧‧上層電路
122a‧‧‧開關接觸墊
122b‧‧‧開關接觸墊
128‧‧‧延伸部
130‧‧‧中間層
132‧‧‧穿孔
134‧‧‧容置空間
138‧‧‧退縮區
140‧‧‧連接部
140a‧‧‧連接部根部
140b‧‧‧連接部末端
150‧‧‧保護層
200‧‧‧多層電路板
210‧‧‧第一電路層
211‧‧‧第一本體部
212‧‧‧第一導線
213‧‧‧連接部
213a‧‧‧連接部根部
213b‧‧‧連接部末端
214‧‧‧第二導線
216‧‧‧電絕緣層
217‧‧‧導電接觸墊
218‧‧‧疊合結構
220‧‧‧第二電路層
222‧‧‧第三導線
230‧‧‧中間層
230a‧‧‧第一側
230b‧‧‧第二側
232‧‧‧穿孔
234‧‧‧容置空間
250‧‧‧保護層
250a‧‧‧保護層根部
250b‧‧‧保護層末端
W1‧‧‧第一尺寸
W2‧‧‧第二尺寸
圖1為先前技術中的多層電路板之剖面圖,揭示層結構直接堆疊於疊合結構上;圖2及圖3為先前技術中的多層電路板之剖面圖,揭示保護層與其他層結構的過度堆疊;圖4為應用本發明實施例之筆記型電腦鍵盤模組的分解立體圖;圖5為本發明第一實施例的分解立體圖;圖6為本發明第一實施例中,部分元件結合後的立體圖; 圖7為本發明第一實施例中,多層電路板的立體圖;圖8為本發明第一實施例中,疊合結構的放大立體圖;圖9為本發明第一實施例中,多層電路板的剖面圖;圖10為本發明第二實施例中,疊合結構的放大立體圖;圖11為本發明第二實施例中,多層電路板的剖面分解圖;圖12為本發明第三實施例的分解立體圖;圖13及圖14為本發明第三實施例之剖面圖,揭示保護層與其他層結構的堆疊狀態;圖15為本發明第四實施例中,多層電路板的剖面分解圖;圖16為本發明第五實施例的分解立體圖;圖17為本發明第六實施例的分解立體圖;圖18為本發明第六實施例中,多層電路板的立體圖;圖19為本發明第六實施例之剖面圖,揭示保護層與其他層結構的堆疊狀態;圖20為本發明第七實施例中,多層電路板的剖面分解圖;圖21為本發明第八實施例的分解立體圖;圖22為本發明第八實施例之剖面圖,揭示保護層與其他層結構的堆疊狀態;圖23為本發明第九實施例中,多層電路板的剖面分解圖。
為使得對本發明的內容有更清楚及更準確的理解,現將結合附圖詳細說明,說明書附圖示出本發明的實施例的示例,其中,相同的標號表示相同的組件。可以理解的是,說明書附圖示出的比例並非本發明實際實施的比例,其僅為示意說明為目的,並未依照原尺寸作圖。
請參閱圖4所示,為本發明第一實施例所揭露的一種多層電路板100。所述多層電路板100可為一軟式電路板(Flexible Printed Circuit,FPC),可作為筆記型電腦鍵盤模組10的開關電路層。前述的圖中所示鍵盤模組10係為簡化示意說明,並非限定本發明所適用之配置形式。鍵盤模組10包含複數個按鍵帽14、複數個彈性裝置16以及一底板18。按鍵帽14的底面具有一碰觸結構15。該複數個彈性裝置16設置於多層電路板100上,並各別抵接於一碰觸結構15。多層電路板100設置於複數個按鍵帽14與底板18之間。
如圖5、圖6以及圖7所示,多層電路板100包含一下電路層110、一上電路層120以及一中間層130。下電路層110、中間層130以及上電路層120層疊結合而構成多層電路板100,且中間層130位於下電路層110以及上電路層120之間。
如圖5所示,下電路層110具有一基底設置面111以及一基底電路112,基底電路112設置於基底設置面111。基底電路112具有複數條導線112a以及一疊合結構118,疊合結構118由至少兩條導線112a交錯疊合組成。疊合結構118的厚度,大於基底電路112其他部分的厚度。疊合結構118可為一條導線112a交錯疊合於另一條導線112a、一條導線112a交錯疊合於多條導線112a,或是多條導線112a與多條導線112a交錯。
如圖8以及圖9所示,多層電路板100更包含一電絕緣層116,設置於疊合結構118中,隔離交錯疊合的導線112a。電絕緣層116可由紫外線膠(UV膠)等粘著膠料固化而成,或是由絕緣材料製作的薄膜貼附於下方的導線112a上。電絕緣層116使兩條導線112a不會互相短路。
如圖8所示,位於下方的導線112a設置先以印刷電路製程設置於基底設置面111,接著於導線112a上覆蓋電絕緣層116。前述的電絕緣層116除了覆蓋於導線112a上,也會延伸覆蓋於導線112a兩側的基底設置面111。最後再製作另一條交錯於其上的導線112a,使上方的導線112a延伸於下方導線112a的兩相對側。疊合結構118的最大厚度是兩條導線112a厚度加上電絕緣層116的厚度,疊合結構118其餘部分的厚度則是導線112a的厚度加上電絕緣層116的厚度。因此,疊合結構118的厚度大於基底電路112其他部分的厚度,而在疊合結構118及周遭部分形成一個在基底設置面111上局部凸起的區域。需注意的是圖式中的厚度比例係為了凸顯並說明疊合結構118中的厚度變化狀況,並非實際厚度比例。
如圖5所示,上電路層120具有一上層設置面121以及一上層電路122,上層電路122設置於上層設置面121。上電路層120以上層設置面121朝向基底設置面111,而設置於基底設置面111上方。
如圖5、圖6以及圖7所示,中間層130由絕緣材料製作,設置於基底設置面111以及上層設置面121之間,並透過紫外線膠等絕緣膠結合於下電路層110的基底設置面111以及上電路層120的上層設置面121。藉由中間層130之隔離,下電路層110與上電路層120之間保持間隔 距離,並且使基底電路112及上層電路122常態地互相絕緣,而不會發生任意性的短路。
如圖5、圖6以及圖7所示,於一具體實施例中,中間層130具有複數個穿孔132,且多層電路板100具有複數對開關接觸墊112b、122b,各對開關接觸墊112b、122b分別設置於基底電路112以及上層電路122,各對開關接觸墊112b、122b的位置係對應於該複數個穿孔132其中之一的位置。
如圖4所示,前述的開關接觸墊112b、122a可用於作為觸發開關,例如作為鍵盤模組10的觸發開關。當按鍵帽14受到使用者按壓向下時,碰觸結構15向下移動並壓縮彈性裝置16。碰觸結構15接觸到上電路層120開關接觸墊122b後,上電路層120變形,而讓開關接觸墊112b、122a互相接觸而導通,發出對應的電訊號。
如圖5、圖6、圖8以及圖9所示,中間層130具有容置空間134,容置空間134的位置對應於疊合結構118。
如圖5、圖8以及圖9所示,當中間層130結合於基底設置面111時,導線112a交錯疊合處的疊合結構118係位於容置空間134中。此外,在厚度的安排上,容置空間134的高度較佳係略大於疊合結構118的厚度。當上電路層122與中間層130互相結合時,疊合結構118與上電路層122之間具有一間隔距離,如此避免疊合結構118抵接上電路層122,而發生上電路層122向上凸起狀況。在這種結構下,多層電路板100對應於疊合結構118的部份就不會因疊合結構118的存在而凸起增加局部厚度,有助於維持多層電路板100的平整度。
換言之,於本發明係針對疊合結構118,移除對應的中間層130形成容置空間134,使得多層電路板100不會因為局部過度堆疊增加厚度而改變平整度。
如圖10以及圖11所示,第一實施例的多層電路板可以進一步簡化如第二實施例,而不在以上、下區分各層結構。
第二實施例的多層電路板200包含一中間層230、一第一電路層210以及一第二電路層220。
中間層230具有一容置空間234與一穿孔232,且中間層230具有相對的第一側230a以及第二側230b。
如圖11所示,第一電路層210設置於中間層230的第一側230a。第一電路層210具有一第一導線212、一第二導線214以及一電絕緣層216。於容置空間234的垂直投影區域中,第一導線212、電絕緣層216和第二導線214間依序堆疊而形成一疊合結構218。
如圖10及圖11所示,第二導線214跨過電絕緣層216而延伸在第一導線212的兩相對側,且藉由電絕緣層216阻隔使第一導線212和第二導線214間保持電性隔離。
如圖11所示,第二電路層220設置於中間層230的第二側230b,並且第一電路層210與第二電路層220分別位於中間層230的兩相對側。第二電路層220具有一第三導線222。當按鍵帽14受到使用者按壓向下移動時,多層電路板200也因應地變形,使第三導線222穿過穿孔232而與第一導線212及第二導線214其中之一導通。此外,疊合結構218高度係為第一導線212、電絕緣層216和第二導線214三者高度的總和;在垂直方 向上,容置空間234高度略大於疊合結構218高度,如此疊合結構218進入容置空間234中,且不會接觸擠壓到第二電路層220,而使第二電路層220向上凸起,有助於維持多層電路板100的平整度。另一方面,疊合結構218在水平方向上具有一第一尺寸W1,容置空間234在水平方向上具有一第二尺寸W2,第一尺寸W1小於第二尺寸W2,使得疊合結構218週緣與中間層230在水平方向上保持分離,使兩者間不會有堆疊狀況發生。
移除部分層結構,減少多層結構之間的層疊次數的結構設計,也可以應用於多層電路板的其他部分,避免局部厚度因為過度堆疊而增加。
如圖12所示,為本發明第三實施例所揭露的一種多層電路板100,包含一下電路層110、一上電路層120以及一中間層130。前述下電路層110、中間層130以及上電路層120依序層疊結合而形成多層電路板100。
如圖12所示,下電路層110具有一基底設置面111以及一基底電路112,基底電路112設置於基底設置面111。基底電路112具有複數條導線112a,而且基底設置面111具有一本體部117與一連接部140,該連接部140係自本體部117的一側邊緣向外延伸形成,且基底電路112的導線112a延伸至連接部140。此處本體部117指的是基底電路112位於底板18垂直投影內的部分,而連接部140指的是基底電路112超出底板18垂直投影部分。連接部140具有一連接部根部140a以及一連接部末端140b。連接部根部140位於該連接部140以及基底設置面111連結處,而連接部末端140b係遠離基底設置面111末端處。連接部末端140b設置複數個導電接 觸墊112c,該複數個導電接觸墊112c電性藕接於基底電路112延伸於連接部140的部份。
如圖12所示,上電路層120具有一上層設置面121及一上層電路122。上層設置面121係上電路層120下表面,亦即上層設置面121係與該基底設置面111相對,上層電路122設置於上層設置面121;上電路層120延伸覆蓋部分下電路層110,但上電路層120不延伸覆蓋於下電路層110的連接部140。
如圖12、圖13以及圖14所示,中間層130設置於基底設置面111以及上層設置面121之間,並透過紫外線膠等絕緣膠料結合於下電路層110以及上電路層120。藉由中間層130之隔離,下電路層110與上電路層120之間保持間隔距離,並且使基底電路112及上層電路122常態地互相絕緣,而不會發生任意性的短路。中間層130具有一退縮區138,對應連接部根部140a的部份,退縮區138使得中間層130的邊緣跟連接部140之間保持間隔距離。在此退縮區138中,沒有下電路層110、中間層130以及上電路層120依序層疊的結構。
如圖12以及圖13以及圖14所示,第三實施例的多層電路板100還包含一保護層150。保護層150結合於連接部140,而覆蓋連接部140上的基底電路112,但保護層150不覆蓋導電接觸墊112c,並暴露導電接觸墊112c。因此,保護層150可以保護設置於連接部140上的基底電路112,而導電接觸墊112c仍可外露用於需要對外電性連接,使得連接部140作為多層電路板100的訊號排線。
圖13以及圖14所示是第三實施例中,兩種不同的層結構層疊態樣。因為中間層130具有退縮區138,在連接部根部140a的位置,保護層150至多僅重疊於上電路層120以及下電路層110,保護層150與中間層130兩者間不交疊。因此,從剖面結構觀察第二實施例的結構,至多僅有下電路層110、上電路層120以及保護層150的層疊結構,不會有局部區域發生下電路層110、中間層130、上電路層120以及保護層150同時層疊的狀況。多層電路板100不會因為過度的層結構堆疊,而導致局部厚度過大的問題。由於保留了退縮區138的設置,因此即使保護層150黏貼偏斜,仍可避免保護層150與中間層130層疊的情形;在可確保保護層黏貼正確性的情況下,只要讓保護層150邊緣確實對正接續於上電路層120邊緣,也可以省略退縮區138的設置。
如圖15所示,第四實施例的多層電路板可以進一步簡化如第四實施例,而不在以上、下區分各層結構。
如圖15所示,第四實施例的多層電路板200包含一中間層230、一第一電路層210、一第二電路層220以及一保護層250。
如圖15所示,中間層230具有一第一側230a以及一第二側230b,第一電路層210設置於中間層的第一側230a,第一電路層210具有一第一導線212、一導電接觸墊217、一第一本體部211(立體圖示可參考圖12實施例中的本體部117)以及一連接部213。連接部213係自第一本體部211的一側邊緣向外延伸形成,且第一導線212延伸至連接部213。此處第一本體部211是用以承載第一導線212位於底板18垂直投影內的部分,而連接部213是用以承載第一導線212超出底板18垂直投影部分。連接部 213具有相對的一連接部根部213a與一連接部末端213b(立體圖示可參考圖12實施例中的連接部根部140a以及連接部末端140b)。連接部根部213a係位於連接部213和第一本體部211相連結處,而連接部末端213b係遠離第一本體部211的末端處。導電接觸墊217位於連接部末端213b,第一導線212自第一本體部211延伸至連接部213而電性耦接於導電接觸墊217。
如圖15所示,第二電路層220設置於中間層230的第二側230b。第一電路層210與第二電路層220分別位於中間層230的兩相對側,第二電路層220僅延伸在第一本體部211垂直投影區域內,但未延伸到連接部213垂直投影區域內。
如圖15所示,保護層250具有相對的一保護層根部250a與一保護層末端250b。保護層根部250a第二電路層250b部分重疊,但保護層根部250a並未延伸到中間層230垂直投影區域內,保護層250覆蓋導電接觸墊217以外的連接部213表面。因此,從剖面結構觀察第四實施例的結構,至多僅有第一電路層210、第二電路層220以及保護層250的層疊結構,不會有局部區域發生第一電路層210、第二電路層220、中間層230以及保護層250同時層疊的狀況。
如圖16所示,為本發明第五實施例所揭露的一種多層電路板100。本實施例為不設置退縮區138,而是讓上電路層120額外具有一延伸部128,該延伸部128係自本體部向外延伸,但僅局部地延伸覆蓋連接部140接近連接部根部140a的部份,其餘部分仍由保護層150進行覆蓋;同時保護層150長度配合地適度縮減,同樣地也可以避免保護層150層疊於中間層130上方的問題。
如圖17、圖18以及圖19所示,所示,為本發明第六實施例所揭露的一種多層電路板100,包含一下電路層110、一上電路層120以及一中間層130。下電路層110以及上電路層120的設置,大致與第三及第四實施例相同,以下不再贅述。以下僅就差異部分進行說明。
如圖17、圖18以及圖19所示,保護層150與中間層130為一體成形,而自中間層130的一側邊緣向外延伸。保護層150覆蓋於連接部140上的基底電路112,但暴露導電接觸墊112c。因此,位於連接部140的基底電路112可以完整的受到覆蓋保護。位於連接部末端140b的導電接觸墊112c則可以作為訊號端子,用以連接電連接器或作為其他外部電路的焊接點。
如圖19所示,因此,從剖面結構觀察第六實施例的結構,至多僅有下電路層110、中間層130以及上電路層120的層疊結構,在連接部140的部份甚至只有中間層130與連接部140層疊。這種結構同樣使得保護層150與上電路層120不重複交疊於中間層130,多層電路板100不會因為過度的層結構堆疊,而導致局部厚度過大的問題。
如圖20所示,第六實施例的多層電路板可以進一步簡化如第七實施例,而不在以上、下區分各層結構。
第七實施例的多層電路板200包含一中間層230、一第一電路層210以及一第二電路層220。
如圖20所示,中間層230具有一第一側230a以及一第二側230b。第一電路層210設置於中間層230的第一側230a。第一電路層210具有一第一導線212、一導電接觸墊217、一第一本體部211(立體圖示可 參考圖12實施例中的本體部117)、以及一連接部213。連接部213係自第一本體部211的一側邊緣向外延伸形成,且第一導線212延伸至連接部213。此處第一本體部211是用以承載第一導線212位於底板18垂直投影內的部分,而連接部213是用以承載第一導線212超出底板18垂直投影部分。連接部213具有相對的一連接部根部213a與一連接部末端213b(立體圖示可參考圖12實施例中的連接部根部140a以及連接部末端140b)。連接部根部213a位於第一本體部211和連接部213相連結處,而連接部末端213b係遠離第一本體部211的末端處。導電接觸墊217位於連接部末端213b,第一導線212自第一本體部211延伸至連接部213而電性耦接於導電接觸墊217。
如圖20所示,第二電路層220設置於中間層230的第二側230b。第一電路層210與第二電路層220分別位於中間層230的兩相對側,第二電路層210僅延伸在第一本體部211垂直投影區域內,但未延伸到連接部213垂直投影區域內。同時,中間層230自第一本體部211垂直投影區域延伸到連接部213垂直投影區域,且中間層230覆蓋導電接觸墊以外的連接部213表面。
第六、第七實施例,實質上即為延伸中間層130、230,取代額外增加保護層,從而避免了過度的層結構堆疊,而導致局部厚度過大的問題。
參閱圖21以及圖22所示,為本發明第八實施例所揭露的一種多層電路板100,包含一下電路層110、一上電路層120以及一中間層130。下電路層110大致與第三及第四實施例相同,以下不再贅述。
於第八實施例中,保護層150自上電路層120的一側邊緣向外延伸,覆蓋於連接部140上的基底電路112,但暴露導電接觸墊112c,且保護層150與連接部140之間不設置中間層130。因此,保護層150不會與中間層130重複交疊,而使得多層電路板100對應於連接部140的部分,不會有額外增加的厚度。此外,為了使連接部根部140a與保護層150可以緊密貼合而不會在邊緣處產生未貼合的縫隙,於對應連接部根部140a的部份,中間層130可進一步形成一退縮區138,使得中間層130的邊緣跟連接部140之間保持間隔距離。藉以使得連接部根部140a與保護層150的基部可以緊密貼合。
如圖23所示,第八實施例的多層電路板可以進一步簡化如第九實施例,而不在以上、下區分各層結構。
第九實施例的多層電路板200包含一中間層230、一第一電路層210以及一第二電路層220。
如圖23所示,中間層230具有一第一側230a以及一第二側230b。第一電路層210設置於中間層230的第一側230a。第一電路層210具有一第一導線212、導電接觸墊217、第一本體部211(立體圖示可參考圖12實施例中的本體部117)以及一連接部213。連接部213係自第一本體部211的一側邊緣向外延伸形成,且第一導線212延伸至連接部213。此處第一本體部211是用以承載第一導線212位於底板18垂直投影內的部分,而連接部213是用以承載第一導線212超出底板18垂直投影部分。連接部213具有相對的一連接部根部213a與一連接部末端213b(立體圖示可參考圖12實施例中的連接部根部140a以及連接部末端140b)。連接部根部213a 位於該連接部213和第一本體部211相連結處,而連接部末端213b係遠離第一本體部211的末端處。導電接觸墊217位於連接部末端231b,第一導線212自第一本體部211延伸至連接部213而電性耦接於導電接觸墊217。
第二電路層220設置於中間層230的第二側230b。第一電路層210與第二電路層220分別位於中間層230的兩相對側,第二電路層220自第一本體部211垂直投影區域延伸到連接部213垂直投影區域,且第二電路層220覆蓋導電接觸墊217以外的連接部213表面。延伸覆蓋連接部213表面的第二電路層220,取代了額外設置的保護層,從而避免了層結構過度堆疊的狀況。
第八、第九實施例,實質上即為延伸上電路層120或第二電路層220,取代額外增加保護層,從而避免了過度的層結構堆疊,而導致局部厚度過大的問題。
此外,於第一實施例及第二實施例中所應用的容置空間134、234,仍可應用於第三至第九實施例,以解決疊合結構118、218造成多層電路板100、200局部厚度增加的問題。
本發明主要係針對多層電路板100、200中,可能發生層結構過度堆疊的部份,移除局部層結構,藉以避免過度的層結構堆疊而導致局部厚度過大的問題,維持了多層電路板的平整度以及平均厚度。
然,本發明還可有其他多種實施例,在不背離本發明精神及其實質的情況下,熟悉本領域的技術人員可根據本發明作出各種相應的改變和變形,但這些相應的改變和變形都應屬於本發明所附的權利要求的保護範圍。

Claims (16)

  1. 一種多層電路板,包含:一下電路層,具有一基底設置面以及一基底電路,該基底電路設置於該基底設置面,該基底電路具有複數條導線以及一疊合結構,該疊合結構由至少兩條導線交錯疊合組成,其中該疊合結構的厚度,大於該基底電路其他部分的厚度;一上電路層,具有一上層設置面及一上層電路,該上層電路設置於上層設置面,並且該上電路層以該上層設置面朝向該基底設置面設置;以及一中間層,設置於該基底設置面以及該上層設置面之間;其中,該中間層具有一容置空間,該容置空間的位置對應於該疊合結構;其中,該疊合結構中的導線交錯疊合處位於容置空間中。
  2. 如申請專利範圍第1項所述的多層電路板,更包含一電絕緣層,設置於該疊合結構中,隔離交錯疊合的導線。
  3. 如申請專利範圍第1項所述的多層電路板,其中,該中間層具有至少一穿孔,且該基底電路以及該上層電路分別具有一開關接觸墊,該二開關接觸墊的位置對應於該穿孔的位置。
  4. 如申請專利範圍第1項所述的多層電路板,其中,該疊合結構中的導線交錯疊合處與該上層設置面之間具有一間隔距離。
  5. 一種多層電路板,包含:一下電路層,具有一基底設置面以及一基底電路,該基底電路設置於基底設置面,該基底電路具有複數條導線,且該基底設置面的一側邊緣向外延伸形成一連接部,該基底電路延伸至該連接部; 一上電路層,具有一上層設置面以及一上層電路,該上層電路設置於上層設置面,該上電路層以該上層設置面朝向該基底設置面設置;一中間層,設置於該基底設置面以及該上層設置面之間;以及一保護層,覆蓋於該連接部上的基底電路;其中,該保護層與該上電路層不重複交疊於該中間層上。
  6. 如申請專利範圍第5項所述的多層電路板,其中,該中間層具有一退縮區,該退縮區使得該中間層的邊緣跟連接部之間保持間隔距離。
  7. 如申請專利範圍第5項所述的多層電路板,其中,該連接部具有一連接部末端,遠離該基底設置面的一端,該連接部末端設置複數個導電接觸墊,連接於該基底電路延伸於該連接部的部份,且該保護層暴露該些導電接觸墊。
  8. 如申請專利範圍第5項所述的多層電路板,其中,該保護層與該中間層為一體成形,而自該中間層向外延伸。
  9. 如申請專利範圍第5項所述的多層電路板,其中,該連接部包含一連接部根部,連接該基底設置面與該連接部,且該上電路層具有延伸部,延伸覆蓋該連接部接近該連接部根部的部份,且該連接部由該保護層覆蓋。
  10. 如申請專利範圍第5項所述的多層電路板,其中,該保護層自該上電路層向外延伸。
  11. 如申請專利範圍第10項所述的多層電路板,其中,該中間層形成一退縮區使得該中間層的邊緣跟連接部之間保持間隔距離。
  12. 一種多層電路板,包含:一中間層,該中間層具有一容置空間與一穿孔; 一第一電路層,設置於該中間層的第一側,該第一電路層具有一第一導線、一第二導線以及一電絕緣層,於該容置空間的垂直投影區域中,該第一導線、該電絕緣層和該第二導線間依序堆疊而形成一疊合結構,該第二導線跨過該電絕緣層而延伸在該第一導線的兩相對側,且藉由該電絕緣層阻隔使該第一導線和該第二導線間保持電性隔離;以及一第二電路層,設置於該中間層的第二側,該第一電路層與該第二電路層分別位於該中間層的兩相對側,該第二電路層具有一第三導線,該多層電路板可被按壓變形,使該第三導線穿過該穿孔而與該第一導線及該第二導線其中之一導通;其中該疊合結構高度大於該第一導線高度,在垂直方向上,該疊合結構部分進入該容置空間中。
  13. 如申請專利範圍第12項所述的多層電路板,其中該疊合結構在水平方向上具有一第一尺寸,該容置空間在水平方向上具有一第二尺寸,該第一尺寸小於該第二尺寸,使得該疊合結構週緣與該中間層在水平方向上保持分離。
  14. 一種多層電路板,包含:一中間層;一第一電路層,設置於該中間層的第一側,該第一電路層具有一第一導線、一導電接觸墊、一第一本體部以及一連接部,該連接部具有相對的一連接部根部與一連接部末端,該連接部根部和該第一本體部相連結,該導電接觸墊位於該連接部末端,該第一導線自該第一本體部延伸至該連接部而電性耦接於該導電接觸墊; 一第二電路層,設置於該中間層的第二側,該第一電路層與該第二電路層分別位於該中間層的兩相對側,該第二電路層僅延伸在該第一本體部垂直投影區域內,但未延伸到該連接部垂直投影區域內;以及一保護層,具有相對的一保護層根部與一保護層末端,該保護層根部與該第二電路層部分重疊,但該保護層根部並未延伸到該中間層垂直投影區域內,該保護層覆蓋該導電接觸墊以外的該連接部表面。
  15. 一種多層電路板,包含:一中間層;一第一電路層,設置於該中間層的第一側,該第一電路層具有一第一導線、一導電接觸墊、一第一本體部、以及一連接部,該連接部具有相對的一連接部根部與一連接部末端,該連接部根部和該第一本體部相連結,該導電接觸墊位於該連接部末端,該第一導線自該第一本體部延伸至該連接部而電性耦接於該導電接觸墊;以及一第二電路層,設置於該中間層的第二側,該第一電路層與該第二電路層分別位於該中間層的兩相對側,該第二電路層僅延伸在該第一本體部垂直投影區域內,但未延伸到該連接部垂直投影區域內;其中,該中間層自該第一本體部垂直投影區域延伸到該連接部垂直投影區域,且該中間層覆蓋該導電接觸墊以外的該連接部表面。
  16. 一種多層電路板,包含:一中間層;一第一電路層,設置於該中間層的第一側,該第一電路層具有一第一導線、一導電接觸墊、一第一本體部、以及一連接部,該連接部具有相對的一連接部根部與一連接部末端,該連接部根部和該第一本體部相連結, 該導電接觸墊位於該連接部末端,該第一導線自該第一本體部延伸至該連接部而電性耦接於該導電接觸墊;以及一第二電路層,設置於該中間層的第二側,該第一電路層與該第二電路層分別位於該中間層的兩相對側,該第二電路層自該第一本體部垂直投影區域延伸到該連接部垂直投影區域,且該第二電路層覆蓋該導電接觸墊以外的該連接部表面。
TW106120022A 2017-06-15 2017-06-15 多層電路板 TWI646871B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106120022A TWI646871B (zh) 2017-06-15 2017-06-15 多層電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106120022A TWI646871B (zh) 2017-06-15 2017-06-15 多層電路板

Publications (2)

Publication Number Publication Date
TWI646871B true TWI646871B (zh) 2019-01-01
TW201906505A TW201906505A (zh) 2019-02-01

Family

ID=65803683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106120022A TWI646871B (zh) 2017-06-15 2017-06-15 多層電路板

Country Status (1)

Country Link
TW (1) TWI646871B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578351B (zh) * 2015-06-05 2017-04-11 達方電子股份有限公司 按鍵結構及輸入裝置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI578351B (zh) * 2015-06-05 2017-04-11 達方電子股份有限公司 按鍵結構及輸入裝置

Also Published As

Publication number Publication date
TW201906505A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN108614652B (zh) 触控面板
TWI540477B (zh) 觸控模組及其可撓性電路板
JP2007059184A (ja) キーシートモジュール
US20110103034A1 (en) Electronic chip and substrate providing insulation protection between conducting nodes
CN112533367A (zh) 柔性电路板、显示屏及电子设备
CN107197590B (zh) 多层电路板
CN105682343A (zh) 软硬结合板及终端
TWM448827U (zh) 柔性電路板
TWI646871B (zh) 多層電路板
CN107304334A (zh) 用于印刷电路板的保护带和包括保护带的显示装置
US5521786A (en) Semiconductor module and IC package used for the semiconductor module
JP5475217B2 (ja) 半導体パッケージ
KR101803100B1 (ko) 전자 기기의 다층 연성회로기판
TWI713896B (zh) 薄膜開關裝置與鍵盤裝置
US20200075270A1 (en) Membrane switch device and keyboard device
US10251264B2 (en) Membrane circuit structure with function expandability
US20170271793A1 (en) Electrical connector
WO2014132778A1 (ja) フレキシブル多層基板
CN104637906A (zh) 用于电路基板和半导体封装的焊料桥接阻止结构
JP7060171B2 (ja) 伝送線路及び回路基板
CN107958875B (zh) 半导体装置以及布线基板的设计方法
US10347302B1 (en) Memory layout for preventing reference layer from breaks
JP7020629B2 (ja) 半導体装置
WO2020196180A1 (ja) 配線板および電子機器
TWM526749U (zh) 薄膜開關結構